![]() Device for processing information
专利摘要:
公开号:WO1992008190A1 申请号:PCT/JP1991/001460 申请日:1991-10-25 公开日:1992-05-14 发明作者:Akihiro Yoshitake 申请人:Fujitsu Limited; IPC主号:G06F9-00
专利说明:
[0001] 明 細 情報処理装置 技術分野 [0002] 本発明は、 情報処理装置に関し、 特に、 パイプライン処理 により命令を解釈実行する情報処理装置に関する。 背景技術 [0003] 近年、 情報処理装置 (マイクロプロセッサ) に対する高速 化の要求に伴って、 パイプライン処理により命合を解釈実行 する情報処理装置が提供されている。 ところで、 情報処理装 置におけるパイプライン処理により解釈実行される命令とし て、 明示(Explicit)のァ ドレス計算指示のフィ 一ル ドを有す ると共に、 命令コー ドにより暗黙(inplicit)のァ ドレス計算 指示を有することがあるような命令が存する。 そして、 近年, この明示のァ ドレス計算指示および暗黙のァ ドレス計算指示 を有する命令を効率的なパイプライン処理により高速に解釈 実行するこ とが要望されている。 こ こで、 明示の'ア ドレス計 算指示は、 命令コー ド自身にァ ドレスの計算指示が含まれて いるもので、 具体的に、 例えば、 オペコー ドに対応するオペ ラン ド措定部でァ ドレス計算が指示されるようになっている また、 暗黙のア ドレス計算指示は、 命令コー ド自身にはア ド レスの計算指示が明らかにされていないが、 該命令を実行す るためには隠されたァ ドレス計算を必要とするもので、 具体 的に、 例えば、 オペコー ド中に該オペコー ドを実行するため に必要とされるア ドレスの計算指示が隠されるようになって いる。 [0004] 従来、 命令の実行を高速化するために、 パイプラインによ る並列処理を行うようにした情報処理装置が提供されている c このパイプライン処理は、 命令を順番に実行することを前提 としているため、 例えば、 命合中に明示のア ドレス計算指示 のフィールドを有し、 その命令コー ドにより暗黙のア ドレス 計算指示を有する PUSH命令や POT命合等の命令を含む命合列 を解釈実行する情報処理装置においては、 明示および喑^の 2つのァ ドレス計算を持つ命令を効率的にパイプライ ン処理 することが困難であった。 ここで、 ポップ命令(POP^令) は, メモリ内のスタックからデータを取り出す (ポップアッブさ せる) 命令であり (第 1 A図参照) 、 逆に、 プッシュ命会 [0005] (PUSH^合) は、 メモリ内のスタッ クに対してデータを積む [0006] (プッシュさせる) 命令である (第 1 B図参照) 。 [0007] このように、 従来の情報処理装置においては、 デコーダ [0008] (特に、 ァ ドレッシングフィールドをデコードするァ ドレツ シングデコーダ) より、 明示のア ドレス計算を指示すると共 に、 命令コー ド部をデコー ドするデコーダよりマイクロェン ト リア ドレスを出力し、 マイクロプログラムを起動するよう になっている。 さらに、 起動されたマイクロプログラムは、 暗黙のア ドレス計算を行い、 その後、 命令を実行するが、 該 命令が PUSH命令の場合は、 明示のァ ドレス計算によるオペラ ン ドデータを暗黙のァ ドレス計算によるァ ドレスへ転送し、 また、 該命令が POP^令の場合は、 暗黙のア ドレス計算によ るオペラン ドデータを明示のァ ドレス計算によるァ ドレスへ 転送するようになている。 このような場合、 従来の情報処理 装置においては、 マイクロプログラムによる実行ステップが 複数ステップとなり、 高速に命合を実行出来ないという問題 があった。 発明の開示 [0009] 本発明は、 明示のア ドレス計算指示および暗黙のア ドレス 計算指示を有する命令を効率的なパイプライン処理により高 速に解釈実行するようにした情報処理装置を提供することを 目的とする。 [0010] 本発明によれば、 明示のア ドレス計算指示のフィ ール ドを 有すると共に、 命令コー ドにより暗黙のア ドレス計算指示を 有することがある命合を含む命令列をパイプライン処理によ り解釈実行する情報処理装置であって、 前記命令のア ドレツ シングフ ィ ^ "ルドをデコー ドするデコーダを具備し、 該デコ —ダは、 ア ドレス計算措示を出力する際、 デコー ドした命令 が明示のァ ドレス計算指示および暗黙のァ ドレス計算指示の 両方を有している場合には、 その命令コー ドにより該明示の ァ ドレス計算指示或いは該暗黙のァ ドレス計算指の何れを先 に行うかを判定し、 順次ァ ドレス計算指示を出力するように したことを特徴とする情報処理装置が提供される。 [0011] 情報処理装置は、 スタッ クに対するポップ命令またはプッ シュ命令を含む命令列を解釈実行するようになつており、 ポ ップ命令を解釈実行する場合、 スタッ クポインタに対する暗 黙のア ドレス計算を先に実行し、 その後、 該ポップ命令のァ ドレツシングフィ一ルドで指示された明示のァ ドレス計算を 行い、 また、 プッシュ命令を解釈実行する場合、 該プッシュ 命合のァ ドレッシングフィールドで指示された明示のァ ドレ ス計算を先に実行し、 その後、 スタッ クポインタに対する暗 黙のア ドレス計算を行うように構成してもよい。 そして、 デ コーダにより起動されるマイクロ命令は、 通常の転送命令と 同一のマイク口命令によって実行するように構成することが できる。 [0012] さらに、 ポップ命合を解釈実行する場合、 該ポップ命令の ア ドレツシングフィ ールドで指示されたオペラン ドがメモリ 参照の時は、 スタックボインタに対する暗黙のァ ドレス計算 を先に実行し、 その後、 当該ポップ命令のア ドレッシングフ ィールドで指示された明示のア ドレス計算を行い、 また、 該 ポップ命令のア ドレッシングフィールドで指示されたオペラ ン ドがメモリ参照でない時は、 スタックボインタに対する暗 黙のア ドレス計算のみを行うように構成してもよい。 また、 ポップ命令のァ ドレツシングフィールドで指示されたディス ティ ネーシヨ ンがレジス夕の時は、 スタックポインタに対す る暗黙のァ ドレス計算のみを行うように構成することができ [0013] Ό [0014] また、 プッシュ命令を解釈実行する場合、 該プッシュ命令 のア ドレッシングフィ ールドで指示されたオペラン ドがメモ リ参照の時は、 明示のア ドレス計算を先に実行し、 その後、 スタッ クポイ ンタに対する暗黙のア ドレス計算を行い、 また 該プッシュ命令のァ ドレッシングフィ 一ルドで指示されたォ ぺラン ドがメモリ参照でない時は、 スタッ クポインタに対す る暗黙のア ドレス計算のみを行うように構成してもよい。 ま た、 プッシュ命令のア ドレッシングフィールドで指示された ソースがレジスタまたはィ ミ ディエー トの時は、 スタッ クポ イン夕に対する暗黙のア ドレス計算のみを行うように構成す ることができる。 [0015] 前記情報処理装置は、 5段のパイプラインステージにより 構成することができる。 前記情報処理装置は、 前記デコーダ を含み命令のフヱ ツチ , デコー ド, および , 実行のための制 御を行う命令制御部と、 オペラン ドア ドレスの計算およびォ ペラ ン ドの演算を行う命令実行部と、 メモリの制御を行うメ 乇リ制御部と、 チップバスを経由して外部の I/Oやメモリ と の間のデ一夕転送を制御するバス制御部を備えたヮンチップ マイクロプロセッサとして構成してもよい。 前記命令制御部 は、 命令をプリ フ ツチする命令キューと、 命令形式や種別 およびァ ドレッシングモー ドの解析を行って、 パイプライン 制御, オペラ ン ドア ドレス計算, マイクロプログ ムの起動 のための制御情報を与えるデコーダと、 命令を 1 マシンサイ クル単位に独立した所定数のステージに分割してパイプライ ン処理を制御するパイプライ ン制御部と、 マイク口命令が格 納されたマイクロプログラムとを備えるように構成すること ができる。 [0016] 前記デコーダは、 第 1命令デコー ド部, 第 2命令デコー ド 部, ア ドレッシングデコー ド部, 次ステージ遷移要求デコー ド部, 付加モー ドデコー ド部, デコー ドシーケンサ部, ラッ チ部, および, セレク ト部を備えるように構成することがで きる。 前記ァ ドレッシングデコ一 ド部は、 P L Aおよび複数 の論理ゲー トで構成され、 各種の信号を出力するようにして もよい。 前記ァ ドレッ シングデコー ド部が出力する信号は、 暗黙のァ ドレス計算指示を示す信号および明示のァ ドレス計 算指示を示す信号を含み、 これらの信号によって、 暗黙のァ ドレス計算指示が有るかどうか、 並びに、 暗黙のア ドレス計 算指示が有る場合に、 明示のア ドレス計算指示と暗黙のア ド レス計算指示との何れを先に行うかが示されるように構成し てもよい。 [0017] 上述した本発明の情報処理装置によれば、 命令のァ ドレッ シングフィ ール ドをデコー ドするデコーダは、 ァ ドレス計算 指示を出力するにあたり、 デコー ドした命令が、 明示と暗黙 の 2つのア ドレス計算指示を有している場合には、 その命令 コー ドにより、 明示 · 暗黙いずれかのァ ドレス計算指示を先 に行うかを判定し、 順時ァ ドレス計算指示を出力するように なっている。 これによつて、 明示 · 暗黙のァ ドレ 計算を有 する命令を高速に実行することができる。 [0018] 例えば、 POP, PUSH命令の場合は、 2つのア ドレス計算をデ コーダの指示により行うため、 マイクロは命令の実行を行う だけでよく、 そのマイクロ命令も POP,PUSH^令、 さらに、 NDV^令と共通に処理することができることになる。 図面の簡単な説明 [0019] 第 1 A図および第 1 B図は情報処理装置における POP命合 および PUSH命令の動作を示す図、 [0020] 第 2 A図および第 2 B図は従来の情報処理装置における POP 命令および PUSH命令の実行シーケンスの例を示す図、 [0021] 第 3 A図および第 3 B図は本発明に係る情報 理装置にお ける POP命令および PUSH命令の実行シーケンスの一例を示す 図、 [0022] 第 4 A図および第 4 B図は本発明の情報処理装置における POP命令および PUSH命合の実行シ一ケンスの他の例を示す図、 第 5 A図, 第 5 B図, および, 第 5 C図は本発明の情報処 理装置における一命合の実行シーケンスを示す図、 [0023] 第 6図は本発明に係る情報処理装置の一例の全体的な構成 を示すブロック図、 [0024] 第 7図は情報処理装置における通常の命令実行シーケンス を示す図、 [0025] 第 8 A図,.第 8 B図, および, 第 8 C図は本発明の情報処 理装置に使用する命令フ ォーマツ トの具体例を示す図、 [0026] 第 9 A図および第 9 B図は本発明の情報処理装蘆に使用す る POP^令および PUSH^令のフ ォーマッ トを示す図、 [0027] 第 1 0図は本発明の情報処理装置に適用されるデコーダの 一例を示すプロッ ク図、 [0028] 第 1 1 図は第 1 0図のデコーダにおけるア ドレッシングデ コ一ド部の主要個所を示すブロッ ク回路図、 [0029] 第 1 2図は第 1 0図のデコーダにおけるデコー ドシ一ゲン サ部を示すブロッ ク回路図、 および、 [0030] 第 1 3 A図および第 1 3 B図は本発明の情報処理装置にお ける POP命令および PUSH命令のデコー ドタイムチャー トを示 す図である。 発明を実施するための最良の形態 [0031] 最初に、 本発明に係る情報処理装置の実施例を詳述する前 に、 第 1 A , 1 B図および第 2 A , 2 B図を参照して、 従来 の情報処理装置における問題点を説明する。 [0032] 第 1 A図および第 1 B図は情報処理装置における POP命令 および PUSH^令の動作を示す図である。 ここで、 ポップ命令 (POP^r令) は、 メモリ内のスタックからデ一夕を取り出す命 令であり、 また、 プッシュ命合 (PUSH命合) は、 メモリ内の スタッ クに対してデータを積む命令である。 [0033] まず、 第 1 A図は情報処理装置における POP命合の動作を 示すもので、 ディスティネーショ ン(dest)がレジスタまたは メモリであり、 スタッ クからデータを取り出す場合を示して いる。 具体的に、 『 POP @ Rn』 は、 レジスタ間接によるメ モリ参照を示し、 スタックにおいて、 スタックポインタ SP^' 指している位置(Old SP)の内容 (オペラン ド) をレジスタ Rn が示すメモリ の番地(address )に書き込み、 さらに、 ス夕ッ クポィ ンタ SPT^指す位置をそれまでの位置(Old SP〉より も 1 つ下の位置(New SP)に移すようにするものである。 [0034] 次に、 第 1 B図は情報処理装置における PUSH^令の動作を 示すもので、 ソース(src) がレジスタ , イ ミディエー トまた はメモリであり、 スタッ クに対してデータを与える場合を示 している。 具体的に、 『 PUSH @ Rni は、 レジスタ間接によ るメモリ参照を示し、 レジスタ Rn^'示すメモリ上の内容をォ ぺラン ドとしてスタックに与え、 さらに、 スタッ クにおいて. その与えられたオペラン ドを所定の位置、 例えば、 それまで のスタッ クポインタ SP7¾ 指していた位置(Old SP)より も 1 つ 上の位置に書き込み、 その新たな位置(New SP)をスタッ クポ イ ンタ SP^指すようにするものである。 こ こで、 これらの [0035] POP命令および PUSH命令は、 通常、 C P Uが解釈する命令コ ー ドとして割り当てられている。 [0036] 第 2 A図および第 2 B図は従来の情報処理装置において、 第 1 A図および第 1 B図に示すような POP命令および PUSH命 令を実行した場合のシーケンスを示す図であり、 5段のパイ プラインの動作を示すものである。 [0037] 第 2 A図に示されるように、 POP^r令による実行シ一ケン スは、 例えば、 第 1 のサイクル C1で命令デコー ド(DC)を行い、 第 2のサイクル C2で POP^r令のア ドレッシングフィールドで 規定される明示のァ ドレス計算(Ad ) を行い、 第 3のサイク ル C3でマイク口命令の第 1 ステツプ読み出し(Mi ) を行って いる。 さらに、 第 4のサイクル C4でマイクロ命令の第 2ステ ップ読み出し(Mi2 ) を行う と共に、 マイクロ命令の第 1 ステ ップ読み出し Mii からの指示により、 暗黙のア ドレス計算 (AC2 ) を行う。 そして、 第 5のサイクル C5でマイクロ命令の 第 3ステツプ読み出し(Mi3 ) を行う と共に、 マイクロ命令の 第 2ステップ読み出し Mi2 からの指示により、 暗黙のァ ドレ ス計算によるオペラン ドフヱツチ(OF2 ) を行う。 また、 第 6 のサイクル C6でマイク口命合の第 3ステツプ読み出し Ϊ3 か らの指示により命令の実行 (明示のァ ドレス計算ァ ドレスへ のライ ト指示 : )を行い、 第 7のサイクル C7T明示のァ ド レス計算ァ ドレスへのラィ ト実行(CW3 ) を行うようになつて いる。 [0038] この第 2 A図に示す PCP命令による実行シーケンスにおい て、 次命合は、 第 5のサイクル C5から開始されることになる。 従って、 POP命令を第 1 のサイクル Cl 、ら実行する場合、 次 命令は、 4サイクル後の第 5のサイクル C5からでないと開始 することができなかった。 この第 2 A図に示す実行シーゲン スは、 ディスティ ネーショ ンがメモリの場合を示すが、 レジ ス夕の場合も空きステージ (第 2のサイクル C2) が存在する ため、 次命令は、 第 5のサイクル C5からでないと開始するこ とができなかった。 [0039] 第 2 B図に示されるように、 PUSH^r令による実行シーゲン スは、 例えば、 第 1 のサイクル C1で命令デコー ド(DC)を行い、 第 2のサイクル C2で明示のァ ドレス計算(Ad ) を行い、 第 3 のサイクル C3でマイク口命令の第 1 ステツプ読み出し ) を行う と共に、 明示のァ ドレス計算によるオペラン ドフェツ チ(O ) を行っている。 さらに、 第 4のサイクル C4でマイク 口命令の第 2ステツプ読み出し(Mi^ ) を行う と共に、 マイク 口命令の第 1 ステップ読み出し NtL からの指示により暗黙の ァ ドレス計算(AC2 ) を行う。 そして、 第 5のサイクル C5でマ イク口命令の第 2ステップ読み出し Mia からの指示により命 令の実行 (暗黙のァ ドレス計算ァ ドレスへのライ ト指示 : OE2 を行い、 そして、 第 6のサイクル C6で暗黙のア ドレス計算ァ ドレスへのライ ト実行(CW2 ) を行うようになつている。 [0040] この第 2 B図に示す PUSH命合による実行シーケンスにおい て、 次命令は、 第 4のサイクル C4から開始されることになる。 従って、 PUSH^r合を第 1 のサイクル C1 ^ら実 する場合、 次 命会は、 3サイクル後の第 4のサイクル C4からでないと開始 することができなかった。 [0041] このように、 従来の情報処理装置においては、 デコーダ [0042] (特に、 ァ ドレッシングフィ ールドをデコー ドするァ ドレツ シングデコーダ) より明示のァ ドレス計算を指示すると共に、 命令コー ド部をデコー ドするデコーダよりマイクロエン ト リ ア ドレスを出力し、 これによつて、 マイクロプログラムを起 動するようになっている。 さらに、 起動されたマイクロプロ グラムは、 暗黙のア ドレス計算を行い、 その後、 命令を実行 [0043] (PUSH^合の場合は、 明示のア ドレス計算によるオペラン ド データを暗黙のア ドレス計算によるァ ドレスへ転送し、 POP 命令の場合は、 暗黙のア ドレス計算によるオペラン ドデータ を明示のア ドレス計算によるア ドレスへ転送) ずる。 このよ うな場合、 従来の情報処理装置においては、 マイクロプログ ラムによる実行ステップが複数ステップとなり、 高速に命令 を実行することができないという問題があつた。 [0044] 以下、 図面を参照して本発明に係る情報処理装置の実施例 を詳述する。 [0045] 第 3 A図および第 3 B図は本発明に係る情報処理装置にお ける POP命令および PUSH命合の実行シーケンスの一例を示す 図であり、 5段のパイプラインにおける動作を示すものであ る。 ここで、 第 3 A図および第 3 B図はディステイ ネ一ショ ンおよびソースがメモリの場合を示している。 [0046] 第 3 A図に示されるように、 デイスティ ネ一ショ ンがメモ リの場合、 POP命合 (ポップ命令) による実行シーケンスは、 例えば、 第 1 のサイクル C1で命令デコー ド(DC)を行い、 第 2 のサイクル C2で暗黙のァ ドレス計算(Ad ) を行い、 第 3のサ ィクル C3で明示のァ ドレス計算(AC2 ) を行う と共に、 暗黙の ァ ドレス計算によるオペラン ドフェッチ(O ) を行っている c さらに、 第 4のサイクル C4でマイク口命令の読み出し(Mi)を 行う と共に、 明示のア ドレス計算によるライ ト権チェッ ク (W¾2 ) を行う。 また、 第 5のサイクル C5で命令の実行(OE:ソ —ス (暗黙アクセス) をディスティネーショ ン (明示ァクセ ス) へ転送) を行い、 そして、 第 6のサイクル C6でディステ イネ一シヨ ンのライ ト実行(0W)を行うようになっている。 すなわち、 ポップ命令を解釈実行する場合、 該ポップ命令 のア ドレ ッ シングフィールドで指示されたオペラ ン ドがメモ リ参照の場合は、 スタックポィンタに対する暗黙のァ ドレス 計算(Ad ) を先に実行し、 その後、 該ポップ命令のアドレツ シングフィールドで指示された明示のァ ドレス計算(AC2 ) を 行い、 そして、 デコーダより起動されるマイクロ命令を通常 の転送命合と同一のマイクロ命令によつて実行するようにな つている。 [0047] この第 3 A図に示す POP^令による実行シーケンスにおい て、 次命合は、 第 3のサイクル C3から開始されることになる。 従って、 POP^合を第 1 のサイクル C1から実行する場合、 次 命令は、 2サイクル後の第 3のサイクル C3から開始されるこ とになり、 第 2 A図に示す従来の情報処理装置における場合 と比較して、 次命令の実行開始を 2サイクル分だけ短縮する こ とができる。 [0048] 第 3 B図に示されるように、 ソースがメモリ の場合、 PUSH 命合による実行シーケンスは、 例えば、 第 1 のサイクル ere 命合デコ一 ド(DC)を行い、 第 2のサイクル C2で明示のァ ドレ ス計算(Ad ) を行い、 第 3のサイクル C3で暗黙のァ ドレズ計 算(AG ) を行う と共に、 明示のア ドレス計算によるオペラン ドフェ ッチ(O ) を行っている。 さらに、 第 4のサイクル C4 でマイクロ命令の読み出し(Mi )を行う と共に、 暗黙のァ ドレ ス計算によるライ ト権チヱ ッ ク (WAz ) を行う。 また、 第 5の サイ クル C5で命令の実行(OE:ソース (明示アクセス) をディ ステイ ネ一シヨ ン (暗黙アクセス) へ転送) を行い、 そして、 第 6 のサイクル C6でデイ スティ ネ一ショ ンのライ ト実行(CW〉 を行うようになっている。 [0049] すなわち、 プッシュ命令を解釈実行する場合、 該プッシュ 命合のァ ドレツシングフィ一ル ドで指示されたオペラン ドが メモリ参照の場合は、 該プッシュ命令のァ ドレッシングフィ —ルドで指示された明示のァ ドレス計算(Ad ) を先に実行し、 その後、 スタックポインタに対する暗黙のア ドレス計算(AC2 ) を行い、 そして、 デコーダより起動されるマイクロ命合を通 常の転送命令と同一のマイクロ命令によって実行するように なっている。 [0050] この第 3 B図に示す PUSH^合による実行シーケンスにおい て、 次命令は、 第 3のサイクル C3から開始されることになる。 従って、 PUSH^合を第 1 のサイクル OJ6、ら実行する場合、 次 命令は、 2サイクル後の第 3のサイクル C3から開始されるこ とになり、 第 2 B図に示す従来の情報処理装置における場合 と比較して、 次命合の実行開始を 1サイクル分だけ短縮する ことができる。 [0051] 第 4 A図および第 4 B図は本発明の情報処理装置における POP命令および PUSH ^合の実行シーケンスの他の例を示す図 であり、 5段のバイプラインにおける動作を示すものである c ここで、 第 4 A図および第 4 B図はディ スティ ネーショ ンお よびソースがレジス夕の場合を示している。 [0052] 第 4 A図に示されるように、 ディスティネーショ ンがレジ ス夕の場合、 PO^r令による実行シーケンスは、 例えば、 第 1 のサイクル C1で命令デコー ド(DC)を行い、 第 2のサイクル C2で暗黙のァ ドレス計算(AC)を行い、 第 3のサイクル C3でマ イク口命令の読み出し(Mi)を行う と共に、 暗黙のア ドレス計 算によるオペランドフェッチ(OF)を行う。 また、 第 4のサイ クル C4で命令の実行(0E:ソース (暗黙アクセス) をディステ イ ネーショ ンへ転送) を行い、 そして、 第 5のサイクル C5で ディスティ ネーショ ンのライ ト実行(0W:レジスタへ) を行う ようになっている。 [0053] すなわち、 ポップ命令を解釈実行する場合、 該ポップ命合 のァ ドレッシングフィールドで指示されたオペラン ドがメモ リ参照でない場合、 例えば、 ディスティ ネーショ ンがレジス 夕の場合は、 スタッ クポイ ンタに対する暗黙のア ドレス計算 (AC )のみを行うようになつている。 [0054] この第 4 A図に示す POP^r令による実行シーケンスにおい て、 次命令は、 第 2のサイクル C 、ら開始されることになる。 従って、 POP^令を第 1 のサイクル C1T¾、ら実行する場合、 次 命令は、 1 サイクル後の第 2のサイクル C2T¾、ら開始されるこ とになり、 第 2 A図に示す従来の情報処理装置における場合 と比較して、 次命令の実行開始を 3サイクル分だけ短縮する ことができる。 [0055] 第 4 B図に示されるように、 ソースがレジスタまたはイ ミ ディェ一 トの場合、 PUSH^合による実行シーケンスは、 例え ば、 第 1 のサイクル C1で命令デコー ド(DC )を行い、 第 2のサ ィクル C2で暗黙のァ ドレス計算(AC)を行い、 第 3のサイクル C3でマイク口命令の読み出し(Mi )を行う と共に、 暗黙のァ ド レス計算によるライ ト権チヱッ ク (WA〉を行う。 また、 第 4の サイクル C4で命令の実行(OE :ソース (レジスタまたはィ ミデ イエー ト ) をディスティ ネーショ ン (暗黙アクセス) へ転送) を行い、 そして、 第 5のサイクル C5でディスティ ネーショ ン のライ ト実行(OW)を行うようになつている。 [0056] すなわち、 プッ シュ命合を解釈実行する場合、 該プッシュ 命令のァ ドレッシングフィール ドで指示されたオペラン ドが メモリ参照でない場合、 例えば、 ソースがレジスタまたはィ ミディエー トの場合は、 スタックポインタに対する暗黙のァ ドレス計算(AC )のみを行うようになっている。 この第 4 B図に示す PUSH命令による実行シーケンスにおい て、 次命令は、 第 2のサイクル C 、ら開始されることになる。 従って、 PUSH命令を第 1 のサイクル Cl^、ら実行する場合、 次 命令は、 1サイクル後の第 2のサイクル C2¾、ら開始されるこ とになり、 第 2 B図に示す従来の情報処理装置における場合 と比較して、 次命合の実行開始を 2サイ クル分だけ短縮する ことができる。 [0057] 第 5 A図, 第 5 B図, および, 第 5 C図は本発明の情報処 理装置における一命令の実行シーケンスを示す図であり、 第 5 A図は MOV^ 合 (ム一ブ命令 : メモリ→レジス夕) による 実行シーケンスを示し、 第 5 B図は 命令 (ムーブ命令 : レジスタ—メモリ) による実行シーケンスを示し、 そして、 第 5 C図は 令 (ム一ブ命合 : メモリ—メモリ) による 実行シーケンスを示す。 [0058] このように、 本発明の情報処理装置は、 第 5 A〜5 C図と 第 1 A , 1 B図および第 2 A , 2 B図とを比較することによ り、 第 1 A , 1 B図および第 2 A , 2 B図を参照して説明し た POP命令および PUSH^r令の実行シーケンスを通常の転送命 令( D ^令〉 の実行シーケンスと同様なパイプラインステー ジにより実現できることが判る。 [0059] すなわち、 第 5 A図の ND ^令 (メモリ—レジスタ) によ る実行シーケンスは、 第 4 A図の POP Rn( 『 POP @ RnD ) に よる実行シ一ケンスと同様であり、 第 5 B図の MD ^令 (レ ジス夕—メモリ) による実行シーケンスは、 第 4 &図の PUSH Rn( 『 PUSH @ RnD ) または PUSHイ ミディェ一 ト ( 『 PUSH @ イ ミディェ一 ト』 ) による実行シーケンスと同様であり、 そして、 第 5 C図の M3V命合 (メモリ→メモリ) による実行 シーケンスは、 第 3 A図および第 3 B図の POP命令および Ρϋ SH^令 (メモリ) による実行シーケンスと同様であり、 パイ プライ ンにおける無駄なステージ (オーバーへッ ド) を削減 することができることが判る。 [0060] 第 6図は本発明に係る情報処理装置の一例の全体的な構成 を示すブロッ ク図である。 同図に示されるように、 情報処理 装置は、 命令制御部 41, 命令実行部 42, メモリ制御部 43 , お よび, バス制御部 44を備えている。 こ こで、 これら命令制御 部 41, 命合実行部 42, メモリ制御部 43 , および, バス制御部 44は、 1 つのチップに集積することができる。 すなわち、 本 発明の情報処理装置は、 命令制御部 41, 命令実行部 42, メモ リ制御部 43 , および, バス制御部 44を有するヮンチップマイ クロプロセッサとして構成することができる。 [0061] 命令制御部 41は、 命令のフヱ ツチ , デコー ド , 実行のため の制御を行う もので、 命令キュー 411,デコーダ 412,パイプラ ィ ン制御部 413 ,マイク口プログラム 414 を備えている。 命令 キュー 411 は、 可変長命令を効率良く処理するもので、 該命 令キュ一 411 に空きがなくなるまで命令プリ フェツチが続け られる。 ここで、 命令プリ フヱ ツチは、 命令の実行とは独立 に行われる。 命令デコーダ 412 では、 命令形式 ' 種別ゃァ ド レッシングモ一 ドの解析が行われ、 パイプライ ン制御, オペ ラン ドア ドレス計算, マイクロプログラムの起動のための制 御情報が与えられる。 パイプライ ン制御部 413 では、 命令を 1 マシンサイクル単位に独立した 5つのステージに分割し、 連続して処理 (パイプライン処理) するようになつている。 [0062] 命令実行部 42は、 オペラン ドア ドレスの計算とオペラン ド の演算を行うもので、 ァ ドレス発生部 421,レジスタフ アイル 422,演算部 423 を備えている。 ア ドレス発生部 421では、 ァ ドレッシングモー ドに従ったァ ドレス計算が行われ、 生成さ れたア ドレスは、 メモリ制御部 43に供給される。 また、 レジ スタファイル 422 は、 汎用レジスタ, スタックポインタおよ び作業レジスタ等を含んでいる。 そして、 演算部 423 は、 基 本演算の他にさらに、 ビッ トフィールド操作命令 , 乗除算命 令および 10J1演算強化命令を効率的に実現する回路を有し、 マイクロプログラム 414からの制御情報によりオペラン ドの 処理を行うようになっている。 [0063] メモリ制御部 43は、 命合アクセス制御部 431およびオペラ ン ドアクセス制御部 432 により構成され、 各々にキヤシュメ モリ ,ΤΓΒ, メモリプロテクショ ンチエツク機能を有し、 命令 制御部 41Λ、らの起動に従ってそれぞれ独立に動作するように なっている。 命令実行によるデータの書き込みは、 ス トアス ルー方式で行われ、 また、 チップバスが使甩中のときは、 デ 一夕送出が可能になるまでス トァバッファにそのア ドレスと データが保持されるようになったいる。 [0064] バス制御部 44は、 チップバスを経由して外部の I/Oやメモ リ との間のデータ転送をデータ送受部 443 を介して制御する もので、 さらに、 1 ブロッ クをキャッシュメモリへ高速に転 送するプロックアクセス機能 (バス監視制御部 442)および外 部メモリ との一致を取るためにチップバス上の書き込みァ ド レスを監視するァ ドレスモニタ機能 (ァ ドレス制御部 441)を 有している。 [0065] 第 7図は情報処理装置における通常の命令実行シーケンス を示す図である。 同図に示されるように、 本発明が適用され る情報処理装置は、 5段のパイプラインステージで構成され. 通常の命令実行シーケンスにおいては、 命会デコー ドステー ジ(DC)、 オペラン ドア ドレス計算ステージ(AC)、 マイ クロプ ログラム読み出しおよびオペラン ドフェッチステージ(Mi)、 命令実行ステージ(OE:演算ステージ) 、 および、 オペラン ド ライ トステージ(CW:結果の書込ステージ ) の各ステ一ジがパ ィプライン処理されて、 命令を実行するようになっている。 すなわち、 通常の命令実行の場合、 デコー ドの結果得られた ア ドレツ シング情報により A Cステージでァ ドレス計算を行 い、 オペラン ドデータのアクセスを M i ステージで行う と共 に、 マイ クロア ドレスを M i ステージで出力し、 O Eステー ジでマイクロプログラムを読み出すことによって、 O Wステ ージの制御を行うようになっている。 [0066] 第 8 A図, 第 8 B図, および, 第 8 C図は本発明の情報処 理装置に使用する命令フ ォーマツ トの具体例を示す図である。 第 8 A〜 8 C図に示されるように、 本発明が適用される情報 処理装置が解釈実行する命令としては、 例えば、 Gフ ォーマ ッ トと呼ばれる一般形と、 使用頻度の高い命令とァ ドレッシ ングモー ドが短い命令となるようにした短縮形とにより構成 されている。 ここで、 一般形は、 POP^令および PUSH命令等 の 1 つのオペラ ン ドを有する 1 オペラ ン ド形(G1 フ ォーマツ ト ) ムーブ命令(NOV命令) およびァッ ド命令 命令) 等の 大多数の命令が含まれる 2オペラン ド形(G2 フォーマッ ト 〉, および, 固定長ビッ トフィールド命令と ACB,SCB と呼ばれる ループ命令等の 3オペラン ド以上のオペラン ドを有する拡張 オペラン ド形に分けられる。 短縮形は、 一般形の命令の内、 使用頻度の高い命令とァ ドレッ シングモー ドに对して短い命 令となるように割り当てたもので、 主にメモリ ーレジスタ間 のオペラン ドおよびレジスタ一レジスタ間のオペラン ドを対 象とする命令に分けられる。 [0067] 命令フォーマッ トの内、 オペラ ン ド措定部は、 第 8 B図に 示すようなァ ドレツシング指定が可能で、 この中で付加モ一 ドと呼ばれるァ ドレッシングモー ドは、 多重間接やスケーリ ングが使用できるア ドレッシングモー ドである。 また、 オペ ラン ドア ドレスは、 基本的に以下の式で求められ、 『ベース ァ ドレス +ィンデッ クス Xスケール +ディスプレースメ ン ト』 このア ドレス計算を繰り返し適用することにより、 多重間接 を実現することができる。 従って、 一段目のベースァ ドレス を基本部のオペラン ド指定部により指定し、 インデッ クス, スケール, ディスプレースメ ン トを一段毎に、 第 8 C図のフ ォーマツ トで拡張部に連結して指定することになる。 [0068] 第 9 A図および第 9 B図は本発明の情報処理装置に使用す る POP^令および PUSH^令のフォーマツ トを示す図である。 第 9 A図に示されるように、 POP^令は、 スタックポインタ (SP)をボス トインク リ メ ン トすると共に、 スタックのデータ をア ドレッシングフィ ール ドで指定されたオペラン ドに転送 するようになつている。 一方、 第 9 B図に示されるように、 PUSH^合は、 ア ドレッシングフィ ール ドで指定されたオペラ ン ドを、 スタッ クポインタをプリデク リ メ ン トすると共に、 スタッ クに転送するようになっている。 ここで、 本実施例で は、 POP^合および PUSH^r令の両方共オペラン.ドにメモリを 指定することができるのはもちろんである。 [0069] 従って、 前述した第 1 A , 1 B図および第 2 A , 2 B図の ように、 オペラン ドがメモリ参照の場合は 2回のア ドレス計 算を行い、 また、 メモリ参照でない場合 (レジスタまたはィ ミディエー トの場合) は 1 回のア ドレス計算を行う ことにな そして、 本実施例では、 POP^r令の時はソースオペラン ド に相当するスタッ クポインタの計算 (スタ ッ クポインタに対 する暗黙のア ドレス計算) を先に行い、 その後、 ア ドレツシ ングによるァ ドレス計算 (ポップ命令のァ ドレッシングフィ ールドで指示された明示のァ ドレス計算) を行うようになつ ている。 さらに、 PUSH^令では、 ア ドレッシングによるア ド レス計算 (プッシュ命令のァ ドレツシングフィールドで指示 された明示のア ドレス計算) を先に行い、 その後、 ディ ステ イ ネーショ ンォペラン ドに相当するスタッ クポインタの計算 (スタッ クポイ ンタに対する暗黙のア ドレス計算) を行う よ うになつている。 ここで、 POP^令および PUSI 令の両方に おて、 ア ドレツシングがメモリ以外の場合はス夕 ッ クボイ ン 夕の計算 (スタッ クポイ ンタに対する暗黙のア ドレス計算) のみを行うようになっている。 [0070] 第 1 0図は本発明の情報処理装置に適用されるデコーダの —例を示すブロック図である。 同図において、 デコーダ 412 は、 第 8 A〜 8 C図に示すような命令フォ一マツ トより成る 命令列を 16ビッ トを基本長として解読するもので、 その命令 列は命会キュー 411を介して供給されるようになっている。 そして、 デコーダ 412 は、 供給された命令の形式ゃァ ドレッ シングモ一 ドを解読し、 パイプライン制御, オペランドア ド レス計算およびマイクロプログラムァ ドレス等の制御情報を 与えるようになつている。 [0071] 第 1 0図に示されるように、 デコーダ 412 は、 例えば、 第 1命令デコー ド部 61, 第 2命令デコード部 62, ア ドレツシン グデコ一ド部 63, 次ステージ遷移要求デコ一 ド部 64, 付加モ ー ドデコ一 ド部 65, デコー ドシーケンサ部 66, ラッチ部 670 〜 679 およびセレク ト部 68を備えている。 また、 参照符号 IQBSは、 命令キューバスを示している。 [0072] 命令デコーダ 412 により解読される命令コードは、 16ビッ トが基本長とされ、 最大 3つの基本部 1命令により定められ る基本フォーマツ トで構成される。 そして、 基本'部は最初の 16ビッ トから順に OPl〜OP3 と呼ばれ、 さらに、 命令コー ド は基本部が指定したモ一 ドに応じて追加される拡張部を有し ている。 ここで、 、 拡張部は、 イ ミディエー ト , ディスプレ ースメ ン トまたは付加モー ドである。 また、 命令は可変の長 さを持つことから、 デコーダ 412 は命令を構成要素に分解し て、 シーケンサのステージに従ってデコー ドを行う。 次に、 第 1 0図中、 本発明の中心となるア ドレッ シングデ コー ド部 63を第 1 1 図に示し、 デコー ドシーケンサ部 66を第 10図に示す。 [0073] 第 1 1 図は第 1 0図のデコーダにおけるア ドレッシングデ コー ド部の主要個所を示すブロッ ク回路図である。 同図に示 されるように、 ア ドレッシングデコー ド部 63は、 PIA631およ び複数の論理ゲー トで構成され、 各種の信号を出力するよう になっている。 こ こで、 出力信号 AAFSLiまレジスタ間接指示 を示し, DSPSZ16 は 16ビッ トディスプレースメ ン ト指示, DSPSZ32は 32ビッ トディスプレースメ ン ト指示 , APCSLはプ ログラムカウンタ相対指示, ASPSLはスタッ クポップまたは スタッ クプッシュを示し , ASPDECはスタッ クプッシュのア ド レス計算を示し、 例えば、 16ビッ ト レジス夕相対間接の場合 は MFSLfeよび DSPSZ16 の 2本がアサ一 卜されるようになつ ている。 [0074] 一方、 第 1 1 図中、 信号 SPSLilおよび SPSKL2は暗黙のァ ド レス計算指示を示し、 両者の違いは、 明示のア ドレス計算の プライオリティを示す。 すなわち、 SPSLilは暗黙が優先し、 また、 SPSLi2は明示が優先する。 さらに、 信号 MEMSIiまア ド レッシングフィー ドでメモリが指定されたことを示し、 明示 のア ドレス計算を行う ことを示す。 これら SPSLil信号 , SPSLi2 信号および MEMSL信号によって、 暗黙のァ ドレス計算指示が 有るかどうか、 並びに、 暗黙のア ドレス計算指示が有る場合 に、 明示のア ドレス計算指示と暗黙のア ドレス計算指示との 何れを先に行うかというこ とが示されるようになつている。 第 1 2図は第 1 0図のデコーダにおけるデコー ドシーゲン サ部を示すブロック回路図である。 同図に示されるように、 デコー ドシーケンサ部 66は、 複数の論理ゲー トおよびラツチ 回路等で構成され、 以下に示す (1)〜(7)の 7つの'状態を取るこ とができるようになつている。 [0075] (1) 0P1… 命令の先頭(OP1)からデコー ドを行うステー ジ、 [0076] (2) OP2 ·■ 命令の第 2基本部(ΟΡ2)をデコー ドするステ 一ジ、 [0077] (3) OP3 .' 命令の第 3基本部(ΟΡ3 )をデコ一 ドするステ 一ジ、 [0078] (4) ADDM 付加モー ドのデコー ドステージ、 [0079] (5) ίΝΜ2 ロングデータのィ ミディエー トデータの 2 ヮー ド目を抜取るステージ、 [0080] (6) iM … ロングデータのイ ミディエー トデータの 3 ワー ド目を抜取るステージ、 および、 [0081] (7) ACWAiT - デコー ド 1サイクルに対し、 2つのア ド レッ シングモー ド計算を行うため、 2回目のア ドレス計算指 示を行うステージである。 [0082] 第 1 3 A図および第 1 3 B図は本発明の情報処理装置にお ける POP^令および PUSH^令のデコー ドタイムチャー トを示 す図であり、 第 1 3 A図は POP :B, Ri :X, disp:32 ) の デコー ドタイムチャー トを示し、 また、 第 1 3 B図は PUSH @(¾: B, Ri :X, disp:32)のデコー ドタイムチャー トを示して いる。 まず、 第 1 3 A図に示されるように、 POP @ (Ro: B, Ri :X, disp:32 ) を実行する場合、 ア ドレツシングデコ一ド部 63に おける 3つの SPSLil信号, SPSLi2信号および MH iSL信号によ つて、 具体的に、 SPSLil信号および MEMSL信号がアサー トさ れることによって、 明示のア ドレス計算指示および暗黙のァ ドレス計算指示が有って暗黙のァ ドレス計算指示が優先する ことが示され、 デコー ドシーケンサ部 66は、 上述した 7つの 状態 (1)〜(7)の内、 『OPl → AC AiT→ AI M→』 を実行する ように演算指示が行われる。 すなわち、 例えば、 POP命令で メモリ指定の場合、 SPSLil信号および EMSL信号がアサー ト され、 先に、 OP1 ステージでスタッ クポップの演算指示が行 われ、 その後、 ACWAiTステージおよび A1XMステージで ( (Ro: B, Ri :Xf disp:32 )のァ ドレス計算指示 (付加モー ドに よるァ ドレス計算指示) が行われるようになつている。 [0083] また、 第 1 3 B図に示されるように、 PUSH @ (R): B, Ri: X, disp:32 ) を実行する場合、 ア ドレツシングデコ一 ド部 63 における 3つの SPSLil信号, SPSLi2信号および MEMSL信号に よって、 具体的に、 SPSLi2信号および MEMSL信号がアサー ト されることによって、 明示のア ドレス計算指示および暗黙の ァ ドレス計算指示が有って明示のァ ドレス計算指示が優先す ることが示され、 デコー ドシ一ケンサ部 66は、 上述した 7つ の状態の内、 『 0P1 → ADDM→ ACWAiT→』 を実行するよう に演算指示が行われる。 すなわち、 先に、 OP1 および AECM ステージにおいて、 @ (Ro :B, Ri :X, disp:32 )のア ドレス計算 指示 (付加モー ドのァ ドレス計算指示) が行われ、 その後、 ACWAi ステージでスタツ クプッシュの演算指示を行われる c 以上において、 命令デコー ド部より出力されるマイクロ命 令ア ドレスは、 例えば、 通常の転送命令 命令) と同一と なるのは前述した通りである。 このように、 明示と暗黙のァ ドレス計算を有する命令のァ ドレス計算をデコーダでプライ オリティを取って出力することにより、 性能の向上が図れる と共に、 後継のステージを共通化したため、 ハー ドウェアの 削減に効果がある。 [0084] 以上、 詳述したように、 本発明の情報処理装置は、 明示 - 暗黙いずれかのァ ドレス計算指示を先に行うかを判定し、 順 時ア ドレス計算指示を出力することによって、 明示のァ ドレ ス計算指示および暗黙のァ ドレス計算指示を有する命令を効 率的なパイプライン処理により高速に解釈実行することがで きる。
权利要求:
Claims 請 求 の 範 囲 1 . 明示のア ドレス計算指示のフィール ドを有すると共に 命令コー ドにより暗黙のァ ドレス計算指示を有するこ とがあ る命合を含む命合列をパイプライ ン処理により解釈実行する 情報処理装置であって、 前記命令のァ ドレッシングフィールドをデコー ドするデコ —ダ(412;63 )を具備し、 該デコーダは、 ア ドレス計算指示を 出力する際、 デコー ドした命令が明示のア ドレス計算指示お よび暗黙のァ ドレス計算指示の両方を有している場合には、 その命令コー ドにより該明示のァ ドレス計算指示或いは該喑 黙のァ ドレス計算指の何れを先に行うかを判定し、 順次ァ ド レス計算指示を出力するようにしたことを特徴とする情報処 2 . 前記情報処理装置は、 スタッ クに対するポップ命令を 含む命令列を解釈実行するようになつており、 該ポップ命令 を解釈実行する場合、 スタッ クポイ ンタに対する暗黙のア ド レス計算を先に実行し、 その後、 当該ポップ命令のア ドレツ シングフィールドで指示された明示のァ ドレス計算を行う ( 第 3 A図) ようにした請求の範囲第 1項に記載の情報処理装 3 . 前記デコーダにより起動されるマイクロ命令は、 通常 の転送命令と同一のマイクロ命令によつて実行するようにし た請求の範囲第 2項に記載の情報処理装置。 4 . 前記情報処理装置は、 スタッ クに対するプッシュ命令 を含む命令列を解釈実行するようになっており、 該プッシュ 命令を解釈実行する場合、 当該プッシュ命令のア ドレツシン グフィールドで指示された明示のァ ドレス計算を先に実行し- その後、 ス夕ッ クボイン夕に対する暗黙のァ ドレス計算を行 う (第 3 B図) ようにした請求の範囲第 1項に記載の情報処 5 . 前記デコーダにより起動されるマイクロ命令は、 通常 の転送命合と同一のマイク口命令によつて実行するようにし た請求の範囲第 4項に記載の情報処理装置。 6 . 前記情報処理装置は、 スタックに対するポップ命令を 含む命令列を解釈実行するようになっており、 該ポップ命令 を解釈実行する場合、 当該ポップ命令のァ ドレッシングフィ —ルドで指示されたオペラン ドがメモリ参照の時は、 スタツ クポインタに対する暗黙のァ ドレス計算を先に実行し、 その 後、 当該ポップ命令のァ ドレッシングフィールドで指示され た明示のァ ドレス計算を行い (第 3 A図) 、 また、 当該ポッ プ命令のア ドレツシングフィ一ルドで指示されたオペランド がメモリ参照でない時は、 スタッ クポインタに対する暗黙の ア ドレス計算のみを行う (第 4 A図) ようにした請求の範囲 第 1項に記載の情報処理装置。 7 . 前記情報処理装置は、 前記ポップ命令のア ドレツシン ダフィ ールドで指示されたディスティ ネーショ ンがレジス夕 の時は、 スタッ クポインタに対する暗黙のア ドレス計算のみ を行うようにした請求の範囲第 6項に記載の情報処理装置。 8 . 前記情報処理装置は、 スタッ クに対するプッシュ命令 を含む命令列を解釈実行するようになつており、 該プッシュ 命令を解釈実行する場合、 当該プッシュ命令のア ドレツシン グフィ一ルドで指示されたオペラン ドがメモリ参照の時は、 明示のア ドレス計算を先に実行し、 その後、 スタッ クポイン 夕に対する暗黙のア ドレス計算を行い (第 3 B図) 、 また、 当該プッシュ命令のァ ドレッシングフィールドで指示された オペラン ドがメモリ参照でない時は、 スタッ クポイ ンタに対 する暗黙のア ドレス計算のみを行う (第 4 B図) ようにした 請求の範囲第 1項に記載の情報処理装置。 9 . 前記情報処理装置は、 前記プッシュ命令のア ドレツシ ングフィ ールドで指示されたソースがレジスタまたはィ ミ デ イエ一 トの時は、 スタッ クポイ ンタに対する暗黙のァ ドレス 計算のみを行うようにした請求の範囲第 8項に記載の情報処 理装置。 10. 前記情報処理装置は、 5段のパイプラインステージに より構成されている請求の範囲第 1項に記載の情報処理装置 1L 前記情報処理装置は、 前記デコーダ(412;63 )を含み命 令のフェッチ, デコー ド, および, 実行のための制御を行う 命令制御部(41〉と、 オペラン ドア ドレスの計算およびオペラ ン ドの演算を行う命合実行部(42)と、 メモリの制御を行う メ モリ制御部(43 )と、 チップバスを経由して外部の I/Oやメモ リ との間のデータ転送を制御するバス制御部(44)を備えたヮ ンチップマイクロプロセッサとして構成されている請求の範 囲第 1項に記載の情報処理装置。 12 前記命令制御部(41)は、 命令をプリ フェッチする命令 キュー(411) と、 命令形式や種別およびァ ドレッシングモー ドの解析を行って、 パイプライン制御, オペラン ドア ドレス 計算, マイクロプログラムの起動のための制御情報を与える デコーダ(412) と、 命令を 1 マシンサイクル単位に独立した 所定数のステージに分割してパイプライン処理を制御するパ ィプライン制御部(413) と、 マイクロ命令が格納されたマイ ク口プログラム(414) とを備えている請求の範囲第 11項に記 載の情報処理装置。 13. 前記デコーダ(412) は、 第 1命令デコー ド部(61) , 第 2命令デコ一 ド部(62) , ア ドレツシングデコ一ド部(63 ) , 次 ステージ遷移要求デコー ド部(64〉, 付加モー ドデコー ド部 (65) , デコ一 ドシーケンサ部(66) , ラッチ部(670~ 679) , お よび, セレク ト部(68)を備えて構成されている請求の範囲第 12項に記載の情報処理装置。 14. 前記ア ドレッシングデコー ド部(63〉は、 P L A (631) および複数の論理ゲー トで構成され、 各種の信号を出力する ようになっている請求の範囲第 1 に記載の情報処理装置。 15. 前記ァドレッシングデコ一ド部(63 )が出力する信号は、 暗黙のア ドレス計算指示を示す信号(SPSLil,SPSLi2) および 明示のア ドレス計算指示を示す信号( E SL) を含み、 これら の信号(SPSLil,SPSLi2; MEMSL)によって、 暗黙のア ドレス計 算指示が有るかどうか、 並びに、 暗黙のア ドレス計算指示が 有る場合に、 明示のア ドレス計算指示と暗黙のア ドレス計算 指示との何れを先に行うかが示されるようになっている請求 の範囲第 14 に記載の情報処理装置。
类似技术:
公开号 | 公开日 | 专利标题 JP6408524B2|2018-10-17|書込マスクを用いて2つのソースオペランドを単一のデスティネーションに融合するシステム、装置及び方法 JP6227621B2|2017-11-08|複数の試験ソースに対するor試験及びand試験機能を提供するために命令をフュージングする方法及び装置 JP6274672B2|2018-02-07|装置および方法 JP5795787B2|2015-10-14|条件付きループをベクトル化する命令及び論理 KR101794802B1|2017-11-07|히스토그램을 결정하기 위한 명령어 KR101842058B1|2018-03-27|푸싱형 버퍼 복사 및 저장 기능성을 제공하기 위한 명령어 및 논리 JP5837126B2|2015-12-24|現在実行している命令セット以外の命令セットから命令をプリロードするシステム、方法およびソフトウェア US9092215B2|2015-07-28|Mapping between registers used by multiple instruction sets US6947047B1|2005-09-20|Method and system for programmable pipelined graphics processing with branching instructions US4860197A|1989-08-22|Branch cache system with instruction boundary determination independent of parcel boundary DE69233412T2|2005-02-17|Vorrichtung und Rechnerprogrammprodukt zur Ausführung von Verzweigungsbefehlen KR100323374B1|2002-06-20|부동소숫점유니트에서의다이나믹레지스터관리장치및그방법 JP3499252B2|2004-02-23|コンパイル装置及びデータ処理装置 JP4485198B2|2010-06-16|Javaアクセラレータを備えたプロセッサシステム US5748950A|1998-05-05|Method and apparatus for providing an optimized compare-and-branch instruction KR100586058B1|2006-06-07|재명명 태그들을 교환함으로써 이동이 이루어지는 레지스터 재명명 US6332215B1|2001-12-18|Java virtual machine hardware for RISC and CISC processors JP3628379B2|2005-03-09|命令を処理するためのパイプラインを有するマイクロプロセッサ装置およびそれにおいて用いるためのプログラムカウンタ値を発生する装置 USRE38679E1|2004-12-28|Data processor and method of processing data DE69727773T2|2004-12-30|Verbesserte Verzweigungsvorhersage in einem Pipelinemikroprozessor US5649145A|1997-07-15|Data processor processing a jump instruction KR100236527B1|1999-12-15|벡터 레지스터의 복수 뱅크를 사용한 단일 명령복수 데이터 처 리 TWI470542B|2015-01-21|擴展記憶體源至目的地暫存器及壓縮源暫存器至目的地記憶體位置之系統、裝置、及方法 US7617388B2|2009-11-10|Virtual instruction expansion using parameter selector defining logic operation on parameters for template opcode substitution JP2834837B2|1998-12-14|プログラマブルコントローラ
同族专利:
公开号 | 公开日 JPH04163628A|1992-06-09| EP0507958A1|1992-10-14| JP2956707B2|1999-10-04| EP0507958A4|1993-12-22|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
1992-05-14| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US | 1992-05-14| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB | 1992-06-26| WWE| Wipo information: entry into national phase|Ref document number: 1991918593 Country of ref document: EP | 1992-10-14| WWP| Wipo information: published in national office|Ref document number: 1991918593 Country of ref document: EP | 1997-06-13| WWW| Wipo information: withdrawn in national office|Ref document number: 1991918593 Country of ref document: EP |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 JP2/288348||1990-10-29|| JP2288348A|JP2956707B2|1990-10-29|1990-10-29|情報処理装置|KR92701544A| KR950014160B1|1990-10-29|1991-10-25|정보처리장치| 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|