• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991010262A1
    申请号:PCT/JP1990/001698
    申请日:1990-12-26
    公开日:1991-07-11
    发明作者:Hiroki Hozumi；Shinichi Araki
    申请人:Sony Corporation；
    IPC主号:H01L27-00
    专利说明:
    [0001] 明 細
    [0002] 究明の名称 半導体装置の製法 技術分野
    [0003] 本発明は、 半導体装置の製法、 特に多結晶半導体膜による抵抗 体の製法に関する。 背景技術
    [0004] 従来、 半導体装置の抵抗体と しては、 半導体基体中に形成した 拡散層を抵抗体と して用いる拡散抵抗体が主に使用されていた。 この拡散抵抗体は、 例えば n形ェピタキ シャ ル層の表面部にボ口 ンを導入し、 P + 拡散領域と してその両端に電極 （例えば W電極 等） を形成して構成される ものである。
    [0005] 近年、 多結晶シリ コ ン膜を抵抗体として用いる多結晶シ リ コ ン 抵抗体が導入されつつある。 こ の多結晶シ リ コ ン抵抗体は、 第 6 図に示すよう にシ リ コ ン基板（1)の主面に形成したフ ィ ール ド絶緣 層 （S i O z層） （2)上に抵抗体となる不純物含有の多結晶シ リ コ ン膜 (3)を形成し、 この多結晶シ リ コ ン膜 (3)を舍む全面に C V D (化学 気相成長） 法による S i 0 2膜 (4)を被着形成して後、 コ ンタ ク トホー ルを通じて多結晶シ リ コ ン膜 (3)の両端に対の M電極 （配線） （6)を 形成して構成される。 この多結晶シ リ コ ン抵抗体 (7)は、 上記の拡 散抵抗体に比べて次のよう な特徴を有している。
    [0006] ( i ) 拡散抵抗体では周囲半導体領域との間に逆バイ ァス電圧 を印加して接合分離しているので空乏層によつて抵抗値が 変わる所謂バッ クバイ ァス依存性があるが、 多結晶 リ コ ン抵抗体 (7)ではこ のよ う なバ ッ ク バイ アス依存性がない。 ( ϋ ) 拡散抵抗体では之に与える電位で空乏層の広がりが変わ る こ とによ つて抵抗値が変わる所謂セルフバイ ァス依存性 があるが、 多結晶シ リ コ ン抵抗体 (7)ではこ のよ う なセルフ バイ アス依存性がない。
    [0007] ( iii ) 拡散抵抗体では面方位により抵抗値が変わり、 また組立 時 （例えばモール ド時） の応力の影響で抵抗値が変わる力；、 多結晶シリ コ ン抵抗体 (7)ではこのような面方位の影響がな く、 組立時応力の影響も少ない。
    [0008] ( iv ) 多結晶シ リ コ ン抵抗体の方が温度特性に関して有利であ る。
    [0009] 一方、 従来バイ ポーラ ト ラ ンジスタ において、 ベース取出し電 極及びェミ ッタ取出し電極を多結晶シ リ コ ン膜で形成し、 ェ ミ 'ン' タ取出し用の多結晶シリ コ ン膜からの不純物拡散でセルファラィ ン的にベース領域及びェ ミ ッタ領域を形成して成る超高速バイ ポ ーラ ト ラ ンジスタが提案されている。 第 8図は、 この超高速バイ ポーラ ト ラ ンジスタの製法例を示す。 第 8図 Aに示すように第 1 導電形例えば P形のシリ コ ン基板（11)の一主面に第 2導電形即ち n形のコ レクタ埋込み領域（12)及び P形のチャ ンネルス ト ップ領 域（13)を形成した後、 n形のェピタキシャル層（14)を成長する。 コ レクタ埋込み領域（12)に達する高濃度の n形コ レクタ取出し領 域（15)を形成し、 このコ レクタ取出し領域（15)及び爾後ベース領 域、 ェ ミ ッタ領域を形成するべき領域（14A) を除いて選択酸化に よるフ ィ 一ルド絶緣膜（16)を形成する。 次いで全面に薄い絶緣膜 例えば S i 02膜（17)を形成し、 領域（14A) に対応する部分を開口し た後、 C V D法によりベース取出し電極となる第 1 の多結晶シリ コ ン膜（18)を形成し、 こ の多結晶シ リ コ ン膜（18)に P形不純物の ボロ ンを ドープする。 しかる後ベース取出し電極の外形形 に対 応するパター ンの第 1 の レジス ト マスク （19)を介して P + 多結晶 シ リ コ ン膜（18)をパターニ ングする。
    [0010] 次に、 第 8図 Bに示すようにパターニングした p 多結晶シ リ コ ン膜（18)を舍む全面に C V D法により Si02膜（20)を被着形成し た後、 第 2 の レジス ト マス ク （21 )を形成する c そ して、 こ の レ ジ ス ト マス ク （21)を介して真性ベース領域及びエ ミ ッ タ領域を形成 すべき活性部に対応する部分の Si02膜（20)及び P - 多結晶シリ コ ン膜（18)を選択的にェ ッチング除去し、 開口（23)を形成すると共 に、 P + 多結晶シ リ コ ン膜（18)からなるベース取出し電極（22)を 形成する。
    [0011] 次に、 第 8図 Cに示すように、 こ の開口（23)を通じて p形不純 物のボロ ンをイ オ ン注入し、 領域（14A) の面に爾後形成する外部 ベース領域と真性ベース領域とを接続するためのリ ンクベース領 域（24)を形成する。 次いで Si02膜を C V D法により被着形成した 後、 900 て程度の熱処理で C V DSi02膜をデン シフ ア イ （緻密化） する。 こ のときの熱処理で P + 多結晶シ リ コ ン膜のベース取出し 電極（ 22 )からのボロ ン拡散で一部外部ベース領域（ 26 )が形成され る。 その後、 エ ッチバック して開口（23)に臨むベース取出し電極 (22)の内壁に Si02によるサイ ドウォール（25)を形成する。
    [0012] 次に、 第 8図 Dに示すようにサイ ドウオール（25)で規制された 開口（27)に最終的にエ ミ ッタ取出し電極となる第 2 の多結晶シリ コ ン膜（28)を C V D法により形成し、 多結晶シリ コ ン膜（28)に P 形不純物 （例えば B又は BF2 ) をイ オ ン注入しァニールして活性 部に P形真性ベース領域（29)を形成し、 続いて n形不純物 （例え ばヒ素） をィォン注入しァニールして n形エ ミ ッタ領域（30)を形 成する。 或は多結晶シリ コ ン膜（28)に P形不純物及び n形不純物 をイ オ ン注入した後、 同時にァニールして P形真性ベース領域
    [0013] (29)及び n形ェ ミ ッタ領域（30)を形成する。 こ のベース及びェ ミ ッタ形成時のァニール処理で同時に P + 多結晶シ リ コ ンのベース 取出し電極（22)からのボ π ン拡散で最終的に外部ベース領域（26) が形成される。 なお、 真性ベース領域（29)はリ ンクベース領域 (24)より不純物濃度は大きい。 しかる後、 コ ンタ ク トホールを形 成し、 メ タル （例えば M ) よるベース電極（31 )、 コ レク タ電極 (32)及びェ ミ ッタ電極（33)を形成する。 この様にして超高速バイ ポーラ ト ラ ンジスタ （34)が構成される。
    [0014] このよ う な超高速バィ ポーラ ト ラ ンジスタを舍む高速バイ ポー ラ L S I 、 B i - CMO S LS I等に上述の多結晶シリ コ ン抵抗体が用い られる。
    [0015] しかし乍ら、 上述の多結晶シリ コ ン抵抗体はフ ィ ール ド絶緣層 (2)上に形成されるので段差が増大する。 これが為に、 第 6図の段 差部 Aにおける C V D S i 0 2膜 (4)の力バレ一ジに基因して上層 M電 極 （配線） （6)に段切れが生じたり、 エ レク ト ロマイ グレーシ ョ ン が発生する。 また、 同じ く段差部 Aでの C V D S i O z膜 (4)が膜質的に 脆弱なこ とによ り第 7図で示すよう に抵抗体 (7)上を A£配線 (8)がク ロ スオーバした場合、 段差の部分 B において多結晶シ リ コ ン抵抗 体 (7)— A£配線 (8)間でのリ ーク電流の発生が考えられる。
    [0016] なお、 CVD S i 02膜 (4)の膜質が悪く なる理由は次のよう に考え ら れる。 抵抗体とすべ く 多結晶シリ コ ン膜 (3)をレジス トマスクを介 して例えば R I E (反応性ィ オ ンエ ッ チ ング） でパタ ーユ ング し たときにフ ィ ール ド絶緣層 (2)表面がダメ ージを受け、 また、 レジ ス トマスク剝離 （ァ ッ シ ング） 時に多結晶シ リ コ ン膜 (3)表面が汚 染され且つダメ ージを受けるため、 この上に堆積する CV D S i O z膜 )は薄く且つより脆弱となる。
    [0017] 一方、 多結晶シリ コ ン抵抗体の場合、 薄膜厚を固定すれば、 不 純物の種類、 ドーズ量等により シー ト抵抗をコ ン ト ロールする こ とができる。 しかしながら、 ボロ ン （ B ) 、 ヒ素（As：)、 リ ン （ P ) 等、 それぞれに特徴はあるも、 ある一定量以上ドーズ量を増すと、 その不純物の偏析などの影響により シー ト抵抗が下がらず逆に増 大する傾向を持つ様になる。 第 4図はボロ ン ドーズ量依存性の模 式図であり、 曲線 a 2 が従来の場合を示す。 第 5図はリ ン又はヒ 素 ドーズ量依存性の模式図であり、 曲線 b 2 が従来の場合を示す この様に薄膜の多結晶シ リ コ ン抵抗体 （通常は高抵抗を得るため に用いられる） で低抵抗を得る こ とは困難であった。
    [0018] 本発明は、 上述の点に鑑み、 安定した良質の絶緣膜の形成を可 能にし、 電極、 配線の段切れ、 又は抵抗体 -配線間に リ ーク電流 の生じない信頼性の高い抵抗体を形成でき るよう にした半導体装 置の製法を提供する ものである。
    [0019] また、 本発明は、 高 ドーズ量領域で更に低抵抗の抵抗体が得ら れるよ う に した半導体装置の製法を提供する ものである。 発明の開示
    [0020] 即ち、 本発明は、 抵抗体の製法において、 絶縁層（42)上に半導 体膜による抵抗体（45)を形成し、 こ の抵抗体（45)を舍む全面に窒 化シリ コ ン膜（46)及びその上に酸化シ リ コ ン膜（47)を連続的に被 着形成し、 しかる後、 抵抗体（45)の電極（49A) (49B)を形成する。 こ のこ とによって、 抵抗体（45)のバタ一ニ ング時に絶緣層（42)表 面がダメ ージを受け、 またレジス トマス ク のア ツ シ ング除去時に 抵抗体（45)表面がダメ ージ、 汚染を受けても、 この上の窒化シ リ コ ン膜（46)は、 力バレ一ジ良く且つ緻密な膜質で形成されるため、 こ の窒化シ リ コ ン膜（46)を介して酸化シリ コ ン膜（47 )を形成する こ とにより、 膜質のよい酸化シリ コ ン膜（47)が形成され、 全体と してカバレージの良い、 安定した絶縁膜（51 )が形成される。 従つ て、 絶緣膜（51 )のカバレージに基因する電極、 配線の段切れ、 ェ レク ト ロマイ グレー シ ョ ンの発生はない。 また抵抗体（45)上を跨 ぐ配線 (8)と該抵抗体（45)との間の耐圧が向上し、 両者間でのリ ー ク電流の発生もない。 こ のこ とから、 信頼性の高い抵抗体を作製 する こ とができ、 半導体装置の歩留り を改善する こ とができ る。 また、 本発明は、 抵抗体の製法において、 抵抗体となるべき半 導体膜（63)に不純物（64 )をィォン注入して非晶質化し、 半導体膜 (63a) を水素化合物ガス及び/又は水素ガスの雰囲気中で熱処理 し、 その後、 活性化のための熱処理を行って抵抗体（67)を形成す る。 水素化合物ガス及び/又は水素ガスの雰囲気中での熱処理は 500 〜800 ΐ程度の中温度領域で行う。 水素化合物ガスとしては ΝΗ 3 , Η ， S i H 4 , S i H 2a z 等を用いることができる。 活性化のた めの熱処理は、 900 ΐ以上の高温度領域で例えば N 2 雰囲気中で 行う。
    [0021] このよう に、 抵抗体となるべき半導体膜（63)に不純物（64 )をィ オン注入して非晶質化し、 活性化のための高温熱処理の前に、 半 導体膜（63 a) を水素化合物ガス及びノ又は水素ガスの雰囲気中で 熱処理することにより、 不純物ィォン注入の高ドーズ量領域にお いて、 抵抗体（67 )の抵抗値がより低抵抗化する。 その結果、 半導 体装置における半導体膜による抵抗体の抵抗値設計の自由度を広 げる こ とができる。 図面の簡単な説明
    [0022] 第 1図 A〜 Dは本発明に係る抵抗体の製法の一例を示す工程図、 第 2図 A〜 Eは本発明に係る抵抗体の製法の他の例を示す工程図、 第 3図 A〜 Eは本発明に係る抵抗体の製法のさらに他の例を示す 工程図、 第 4図は本発明と従来の多結晶シリ コ ン抵抗体における シー ト抵抗のポロ ン ドーズ量依存性を示す模式図、 第 5図は本発 明と従来の多結晶シリ コ ン抵抗体におけるシー ト抵抗のリ ン又は ヒ素 ドーズ量依存性を示す模式図、 第 6図は従来の多結晶： >リ コ ン抵抗体の例を示す断面図、 第 7図は多結晶シリ コ ン抵抗体と之 の上に配線がク ロスォ一バした状態の平面図、 第 8図 A〜 Dは超 高速バイ ポーラ ト ラ ンジスタの製法例を示す工程図である。 発明を実施するための最良の形態
    [0023] 以下、 図面を参照して本発明の実施例を説明する。
    [0024] 第 1 図は本発明に係る半導体装置、 特にその抵抗体 ο製法の一 例である。
    [0025] 本例においては、 第 1 図 Aに示すよう に半導体基体例えばシ リ コ ン基体（41 )の主面上にフ ィ 一ル ド絶緣層（42)を形成し、 このフ ィ ール ド絶縁層（42)上に膜厚 1000〜4000 A程度の多結晶シリ コ ン 膜（43)を C V D法によ り被着形成する。 フ ィ 一ル ド絶緣層（42)と しては、 例えば選択酸化（L0C0S) による S i 02層、 或は C V D法に よる S i O z層等で形成する こ とができ る。
    [0026] 次に、 第 1 図 Bに示すよ う に、 多結晶シ リ コ ン膜（43)中に不純 物例えばボロ ンをイ オ ン注入した後、 フォ ト リ ソグラフ ィ ー技術 を用いて多結晶シリ コ ン膜（43)の抵抗体となるべき領域上に選択 的にレジス トマスク （44)を形成する。 そ して、 レジス トマスク
    [0027] (44 )を介して例えば R I Eによりパターニングして抵抗体本体
    [0028] (45)を形成する。
    [0029] 次に、 第 1 図 Cに示すよう に、 レジス トマスク （44)をァ ッ シン グ処理して剝離した後、 抵抗体本体（ 45 )を含む全面に例えば 70 (TC の減圧 C V Dによる窒化シリ コ ン（S i 3 N 4 ) 膜（46)を被着形成し、 その上に例えば 350 ての常圧 C V Dによる酸化シ リ コ ン （ S i 02 ) 膜（47)を被着形成する。 こ こで、 窒化シリ コ ン膜（46)は、 多結晶 シリ コ ン膜のパターニング時でダメ ージを受けたフ ィ 一ル ド絶緣 層（42)上及びレジス ト ァ ッ シング時で汚染、 ダメ 一ジを受けた抵 抗体本体（45)表面上においても、 緻密な膜と して形成され、 カバ レージが極めて良 く 、 ピンホールが少ない。 したがってこの.膜質 良好な窒化シリ コ ン膜（46 )上に形成される酸化シリ コ ン膜（47 )も また膜質よ く 安定に形成される。
    [0030] 然る後、 酸化シリ コ ン膜（47)及び窒化シリ コ ン膜（46)を選択的 に除去して抵抗体本体（45)の両端に対応する部分に対のコ ンタ ク トホール（48)を形成し、 例えば A£をスパッタ リ ング形成した後、 之をパターニングして抵抗体本体（45)の両端に対の電極（49A) 及 び（49B) を形成し、 シ ンター処理して第 1 図 D に示す目的の多結 晶シリ コ ン抵抗体（50)を得る。
    [0031] 上述の製法によれば、 多結晶シリ コ ン膜（43 )を R I Eによりパ タ一ユングしたときはフ ィ ール ド絶緣層（42)の表面がダメ 一ジを 受け、 また抵抗体本体（45)上のレジス トマスク（44)をア ツ シ ング 処理する際に抵抗体本体（45)の表面が汚染、 ダメ ージを受ける力 、 この上に窒化シリ コ ン膜（46)及び酸化シリ コ ン膜（47 )を連続して 被着形成する こ とにより、 カバレージが良 く 、 且つ膜)! も十分な 安定した絶緣膜即ち C V D膜（51 )が形成される。 即ち、 窒化シリ コ ン膜（46)はダメ ージ等を受けた面上においても力バレ一ジ良く、 緻密な膜と して形成されるので、 この上に形成される酸化シリ コ ン膜（47 )はダメ 一ジ等の影響を受けずに、 膜質の良い安定な膜と なる。 従って、 カバレージに基因する ^電極（49 A ) (49B)の段切れ はな く 、 エレク ト 口マ イ グ レーシ ョ ンの発生もない。 そして、 こ の C V D膜（51 )を介して抵抗体（50 )上を跨 ぐ M配線 (8) (第 7図参 照） と抵抗体（50)間の耐圧は十分に得られ、 両者間でリ ーク電流 が生じるこ とのない安定した抵抗体（50)を作製する こ とができる < また安定した C V D膜（51 )が得られるこ とから、 フ ィ ール ド絶緣 層による寄生 V thが安定に得られる。 さ らに窒化シリ コ ン膜（46) により製造ラ イ ンでの汚染の影響も低減される。
    [0032] 第 2図は、 本発明に係る半導体装置、 特に、 より低抵抗化を可 能にした抵抗体の製法例である。 .
    [0033] 本例においては、 第 2図 Aに示すよう に半導体基体例えばシリ コ ン基体（41 )の主面上にフ ィール ド絶緣層（42)を形成し、 この上 に多結晶シリ コ ン膜（63)を C V D法により形成する。 低抵抗体と なるべき部分に選択的に開口を有する レ ジス トマスク （図示せず） を多結晶シリ コ ン膜（63)上に形成し、 このレジス トマスクを介し て多結晶シ リ コ ン膜（63)に不純物（64)例えばボロ ン （ B ) (又は リ ン （ P ) 、 ヒ素（As )等） をイ オ ン注入によ り導入する。 こ の と き、 イ オ ン注入するボロ ン （又はリ ン、 ヒ素等） の ドーズ量が多 いために多結晶シリ コ ン膜（63)は非晶質化されるが、 さ らにシ リ ； ά ンのイ オ ン注入等により更に非晶質化されるよう にしてもよい。 次に、 第 2図 Βに示すよう に、 レジス トマス ク （65)を介して抵 抗体本体となるべき部分に非晶質化されたシ リ コ ン膜（63a ) が残 るよう に R I E等によりパターニ ングする。
    [0034] 次に、 第 2図 Cに示すよう に、 この非晶質化されたシ リ コ ン膜 (63a) に対して 500 て〜 800 て程度の中温度領域にて例えば N' H 3 を舍む Hガス雰囲気中で 10〜60分の熱処理を行う。 この中温度領 域の熱処理では NH 3 ガスは分解し、 多結晶シ リ コ ン膜中でのダン グリ ングボン ドの水素化 （即ちダングリ ングボン ドに水素が結合 する こ と） が進むと共に、 わずかにグレイ ン成長が進むと考えら れる。
    [0035] 次に、 第 2図 Dに示すよう に、 C V D法によ り S i 02膜（66)を被 着形成した後、 N 2 ガス雰囲気中で 900 て以上例えば 1000 'C程度 の高温熱処理を行い、 活性化と共にグレイ ン成長を行い、 多結晶 シリ コ ン膜による抵抗体本体（67 )を形成する。
    [0036] 次に、 S i 02膜（66)に対して対のコ ンタ ク トホール（68)を形成し た後、 N 2 ガス雰囲気中で 750 °Cのァニール処理を行い、 さ らに 335 てで水素ァニール処理を行う。 次いで Mをスパッタ リ ングし、 バタ一ユングして抵抗体本体（67)の両端に対の M電極（69 A) 及び (69B) を形成し、 N z ガス及び H 2 ガスを舍む雰囲気中で 400 ΐ のシンター処理を行って目的の低抵抗の抵抗体（70)を得る。
    [0037] 尚、 この抵抗体（70)は前述の高速バイ ポーラ ト ラ ンジスタ と同 時に製造することができ、 その場合多結晶シリ コ ン膜（63)はバイ ポーラ ト ラ ンジスタ（34)の多結晶シリ コ ン膜（18)と同時に形成す るを可とし、 また、 900 て以上の高温ァニールはバイ ボーラ トラ ンジスタ（34)のェ ミ ッタ拡散と同じ工程で行うを可とする。
    [0038] 上述の製法によれば、 多結晶シリ コ ン膜（63)を不純物（64)のィ オン注入により非晶質化し、 パターユングした後、 500て〜 800' (：、 NH3 を舍む H 2 ガス雰囲気中で熱処理し、 その後、 900 て以上の 高温ァニールを行う ことにより、 不純物（64)を多く注入した所請 高ドーズ量領域において第 4図 （ボロ ン導入の場合） の曲線 3 l 、 又は第 5図 （リ ン、 ヒ素導入の場合） の曲線 b , で示すようにさ らに抵抗値を下げることができる。 例えば抵抗値の最低値のとこ ろを 40%程度下げることが可能である。 この理由は、 まだ明らか ではないが、 NH3 を舍む雰囲気で 500 て〜 800 て程度の熱処理を 行う ことにより、 不純物の偏折が抑制され、 さらに後の活性化の ための高温度処理での再結晶化即ちグレイ ン成長を促進させるも のと考えられる。 また、 この熱処理で NH3 を用いるときは中温度 領域でも安全である利点がある。
    [0039] 第 3図は、 第 2図の他の例を示すもので第 2図と対応する部分 には同一符号を附して重複説明を省略する。 本例においては、 第 1図の窒化シリ コ ン膜と酸化シリ コ ン膜の 2層構造に応用した場 合であり、 第 3図 A〜 Cの工程 （第 2図 A〜 Cと同じ工程） を経 て後、 即ち NH3 を含む H z ガス雰囲気中で 500 て〜 800 て程度の 熱処理を行った後、 第 3図 Dに示すよう に減圧 C V Dによる Si3N4 膜（71)と C V Dによる Si02膜（66)を順次被着形成する。 この Si3N4 膜（Π)は第 3図 C工程の後、 こ こに SiH4ガスを導入するこ とによ り連続して形成することが可能となる。 以後は第 2図と同様であ り、 コ ンタ ク トホールを形成し、 A£電極（69/0 及び（69B) を形成 して第 3図 Dに示す目的の抵抗体（72)を得る。 この第 3図の実施 例では、 第 2 図と同様に高 ドーズ量領域での低抵抗化がより促進 される と同時に、 絶緣膜の力バレ一ジが良好な抵抗体（72)が得ら れる ものである。
    [0040] 上例では、 第 2図 Cの工程で NH3 を含む H 2 ガス雰囲気中で中 温度による熱処理を行ったが、 NH3 ガス単独の雰囲気中で同処理 を行う こ と も可能である。 また、 上例の NH3 ガスに代えて、 SiH4 :
    [0041] , SiHzC^ 2 等のガスを用いる こ とができ、 SiH4, S i H 2 ； 夫々 の単独のガス雰囲気中、 或は之等ガスを舍む Η 2 ガス雰囲気 中で同処理を行う こ とも可能である。 さ らに Η 2 ガス単独の雰囲 気中で同処理を行う こ とも可能である。
    权利要求:
    Claims請求の範囲
    1. 絶緣層上に半導体膜による抵抗体を形成し、
    該抵抗体を舍む全面に窒化シリ コ ン膜及びその上に酸化シリ コ ン膜を連続的に被着形成し、
    しかる後、 上記抵抗体の電極を形成することを特徴とする半 導体装置の製法。
    2. 抵抗体となるべき半導体膜に不純物をィォン注入して非晶質 化し、
    上記半導体膜を水素化合物ガス及び/又は水素ガスの雰囲気 中で熱処理し、
    その後、 活性化のための熱処理を行って抵抗体を形成する こ とを特徴とする半導体装置の製法。
    类似技术:
    公开号 | 公开日 | 专利标题
    US4238278A|1980-12-09|Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
    US6746937B2|2004-06-08|PD-SOI substrate with suppressed floating body effect and method for its fabrication
    US4497106A|1985-02-05|Semiconductor device and a method of manufacturing the same
    US4241359A|1980-12-23|Semiconductor device having buried insulating layer
    EP0071494B1|1986-05-28|Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions
    CN101233606B|2011-05-11|用于制造受应力的mos器件的方法
    US4873205A|1989-10-10|Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
    KR100220441B1|1999-09-15|반도체 구조에 스페이서를 형성하는 방법
    US4225877A|1980-09-30|Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
    KR100443547B1|2004-11-16|메모리셀어레이및그의제조방법
    US4160991A|1979-07-10|High performance bipolar device and method for making same
    CN100378917C|2008-04-02|制造应变含硅混合衬底的方法以及含硅混合衬底
    DE2926874C2|1988-07-07|
    EP0256315B1|1992-01-29|Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
    EP0219641B1|1991-01-09|Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
    US6713790B2|2004-03-30|Semiconductor device and method for fabricating the same
    US4507847A|1985-04-02|Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
    US4621276A|1986-11-04|Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
    US5256894A|1993-10-26|Semiconductor device having variable impurity concentration polysilicon layer
    US4982266A|1991-01-01|Integrated circuit with metal interconnecting layers above and below active circuitry
    DE3225398C2|1989-09-14|
    US4692994A|1987-09-15|Process for manufacturing semiconductor devices containing microbridges
    DE10308870B4|2006-07-27|Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
    EP0225920B1|1990-08-29|Process for forming contacts and interconnects for integrated circuits
    CA1048656A|1979-02-13|Fabricating high performance integrated bipolar and complementary field effect transistors
    同族专利:
    公开号 | 公开日
    DE69028397T2|1997-04-10|
    EP0463174A1|1992-01-02|
    JPH03196668A|1991-08-28|
    JP3082923B2|2000-09-04|
    DE69028397D1|1996-10-10|
    EP0463174A4|1992-04-15|
    EP0463174B1|1996-09-04|
    JPH1197451A|1999-04-09|
    US5356825A|1994-10-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1991-07-11| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1991-07-11| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    1991-08-22| WWE| Wipo information: entry into national phase|Ref document number: 1991901552 Country of ref document: EP |
    1992-01-02| WWP| Wipo information: published in national office|Ref document number: 1991901552 Country of ref document: EP |
    1996-09-04| WWG| Wipo information: grant in national office|Ref document number: 1991901552 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP33700789A|JP3082923B2|1989-12-26|1989-12-26|半導体装置の製法|
    JP1/337007||1989-12-26||EP19910901552| EP0463174B1|1989-12-26|1990-12-26|Method of manufacturing semiconductor device|
    DE1990628397| DE69028397T2|1989-12-26|1990-12-26|Verfahren zur herstellung einer halbleitervorrichtung|
    US07/752,592| US5356825A|1989-12-26|1990-12-26|Method of manufacturing semiconductor devices|
    [返回顶部]