• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1988010409A1
    申请号:PCT/JP1988/000578
    申请日:1988-06-15
    公开日:1988-12-29
    发明作者:Yoshitaka Takekoshi；Mitsuyuki Taniguchi
    申请人:Fanuc Ltd；
    IPC主号:H03M1-00
    专利说明:
    [0001] 絶対位置 エ ン コ ー ダ 技術分野
    [0002] 本発明は絶対位置エンコーダに関し、 工作機械等を駆動す るモータなどの回転軸の回転位置などを絶対位置と して検出 できるようにした絶対位置ェンコーダに関する。 背景技術
    [0003] —般にこの種の絶対位置エンコーダは、 回転軸に固定され た回転コ一ド板に、 バイナ リ 2進法あるいはグレイ 2進法に レたがって形成されたチャネル （ス リ ツ ト列） は、 所望する, 分解能に応じて複数チャネルを設け、 発光素子から該回転コ 一ド板に形成された各チャネルぉよび該各チャネルに対向す る固定ス リ ッ ト部を通過した光の量を受光素子 （光電変換素 子） で検出することによって該回転コー ド板の回転位置を絶 対位置と して検出するように構成されている。
    [0004] この場合、 その検出精度 （分解能） を上げるためには、 必 然的にチャネル数が増加し、 例えば 1回転を 4096すなわち
    [0005] 2 ' 2に分割した角度情報を検出するためにはそのチャネル数 を 1 2 と し （ 1 2 ビッ トのコー ドを必要とし） 、 それだけ大 型のコ一ド板が必要とされる。
    [0006] このような問題点を避けるために、 該回転コー ド板に、 1 回転あたりのサイ クル数が異なつた複数の正弦波状の出力が
    [0007] 新た な ^ えられるように、 複数チャネルの正弦波状のパターンを設け (例えば、 第 1 チャ ネルとして 1回転あたりに 1 サイ ク ルの 正弦波状出力がえられるパタ一ンを設け、 第 2 チ ャ ネルとし て 1回転あたりに 1 6サイ クルの正弦波状出力がえられるパ ターンを設け、 第 3 チャネルとして 1回転あたりに 256サイ クルの正弦波状出力がえられるパターンを設け） 、 各チャネ ルの一波長内の角度情報を更に 1 6個づつに内挿し、 このよ うにして得られた各チャネルの内揷データを順次合成するこ とにより、 該コ一ド板の回転位置を絶対位置として検出する ことが考えられている。
    [0008] そしてこの場合には同じ分解能を得るためのチャネル数は 上記 2進法にしたがって形成された場合のチヤネル数に比し て少なくてすみ （例えば、 1回転を 2 1 2に分割して検出する ためには、 上述したような 3個のチャネルによつて達成でき る。 ） これにより回転コー ド板を小型化することが可能とな o
    [0009] 第 1図はかかるサイ クル数の異なった複数チャネルの正弦 波状パタ一ンを形成した回転コ一ド板を用いてその角度情報 を検出するようにした絶対位置ェンコーダを例示するもので、 該第 1図には、 該回転コー ド板に上記第 1 チ ャ ネル乃至第 3 チャ ネル （ 1 λ , 16 λ、 および 256 λで表される） に加えて、 第 4 チ ャ ネル （ 1回転あたりに 4096サィ クルの正弦波状出力 がえられるパターンが設けられ、 4096スで表される） が設け られ、 これら各チャネルからの正弦波信号 1 A s i n , 16 λ s i n, 256 λ s i n 、 および 4096 s i n 、 ならびに該各正弦波信号と
    [0010] 新たな 羝 それぞれ電気的に 9 0 ° の位相差を有する余弦波信号 （例え ぱ該正弦波信号用の固定ス リ ッ ト部と電気角で 9 0 ° ずらさ れた固定ス リ ッ ト部を通過した光を受光素子で検出し光電交 換することによってえられる） 1 λ cos - 16 λ cos ,
    [0011] 256 λ cos 、 および 4096 cos が入力される場合が示されて いる。
    [0012] 1 1乃至 1 4 はそれぞれ該正弦波信号 1 λ sin 乃至
    [0013] 4096 sin を増巾する増巾器、 2 1乃至 2 4はそれぞれ該増 巾器 1 1乃至 1 4の出力側に接続されたチ ャ ネル選択用のァ ナログスィ ッ チ、 1 6乃至 1 9 はそれぞれ該余弦波信号
    [0014] 1 λ cos 乃至 4096 λ cos を増巾する増巾器、 2 6乃至 2 9 は それぞれ該増巾器 1 6乃至 1 9の出力側に接続されたチ ヤネ ル選択用のアナログスィ ッ チである。
    [0015] いま該回転コ ー ド板の角度情報を検出するにあたっては、 先づスイ ッチ 2 1 と 2 6 とがオ ンとされる。 これにより信号 検出部 （対応する受光素子部） からの正弦波信号 4096 sin および余弦波信号 4096 λ cos が対応する増巾器 11 , 16で増巾 された後、 該スィ ツチ 21 , 26を通過し、 それぞれ AZD変換 器 31 , 32により必要とする分解能に応じて所定ビッ トのディ ジタルデータに変換され、 これら各 AZD変換器 3 1 および 3 2 においてえられたディ ジタルデータ （所謂 s i nデータ X s および c o sデータ X c)を R0M4 にそのア ド レス入力 (例えばロウおよびコ ラ ムア ドレス 力） と して供給する。 該 ROM 4 には、 指定されたア ド レス （ア ド レスは該 s i nデ —タ Xs および c 0 sデータ X c によって指定される） に応
    [0016] 新た な用紙 Xs
    [0017] じて、 arctan 適当な常数を掛けた値を 2進数に変換
    [0018] Xc
    [0019] して記憶させる。
    [0020] すなわち、 例えばいま入力された正弦波信号 4096 λ sin が Q.5 Vであるとし、 一方余弦波信号 4096ス cos も 0.5 Vであ るとすると、 これら各信号がそれぞれ AZD変換器 31 , 32で 所定のディ ジタル量、 例えば" 0100' に変換される （すなわ ち ROM 4に入力される s ί ηデータ Xs および c o sデータ Xc がともに〃 0100' とされる） 。 したがってかかる s i n データおよび c 0 sデータがア ドレス信号として入力された 場合、 対応するァドレスに記憶される R OMのデータは、
    [0021] 1
    [0022] tan 1 = 4 5 ° に常数として を掛け、 得られた値
    [0023] 360 すなわち を適当な 2進数に変換し、 例えば 00100000'
    [0024] 8
    [0025] とされる。 そしてかかる 8 ビッ トの記憶データのうち例えば 上位 4ビッ トすなわち" 0010' が読出されてラ ッチ回路 5 1 にラ ッチされる。 この場合には、 対応するチ ャネル （すなわ ち 4096 λ ) についての 1波長内の角度情報が 1 6分割された 内揷データとしてとり出される。
    [0026] 次に上記チャ ネル選択用スィ ツチを 21 , 26から 22 > 27に切 換え、 そのとき入力される正弦波信号 256 &in および余弦 波信号 256 A cos を同様に AZD変換器 31 , 32でディ ジタ ル データに変換し、 このようにしてえられた s i nデータおよ ぴ c 0 sデータを再び ROM 4のア ド レス信号と して上記と同
    [0027] 新たな用紙 様にして該ァ ドレスに対応する R O Mのデータを読出し、 そ' の読出しデータ （この場合 4 ビッ ト分のデータ） がラ ッチ回 路 5 2 にラ ッチされる。
    [0028] 以下同様にして、 チ ャ ネル選択用スィ ツチを順次 23， 28、 更には、 24 , 29へと切換え、 そのとき入力される信号 16 s i n, 16 λ cos 更には 1 ス s i n , 1 λ cos を A Z D変換してえられ た s i nデータおよび c 0 sデータを順次 ROM 4のア ド レス 信号と してそのァ ド レスに対応する R O Mのデータを読出し、 その読出しデータが順次ラ ッチ回路 53， 54にラ ッチされる。
    [0029] このようにして各チ ャ ネル （この場合 4 チ ャ ネル） を順次 切換え、 各チャ ネルの 2相入力信号を所定のァ ドレス情報と して読出された R O Mのデータを順次ラ ツチ回路にラ ッチし、 該ラ ッチ回路のデータを合成することにより、 例えばラ ッチ 回路 5 4にラ ッチされたデータ （上位側ビッ 卜のデータ） か らラ ッチ回路 5 1 にラ ッチされたデータ （下位側ビッ トのデ ータ） に至る 1 6 ビッ 卜のデータにより該回転コー ド板の角 度情報を検出することができ、 この場合、 1 回転あたりの分
    [0030] 1
    [0031] 割数を 2 1 6と して （すなわち分解能を 回転と して） 、
    [0032] • 2 1 6
    [0033] その絶対位置を検出することができる。
    [0034] しかし上記した各チャ ネルによつて生成される正弦波状お よび余弦波状の入力信号は必ずしも正確な波形とはならず高 調波を含んでいるため内揷誤差の原因となる。 また上記各チ ャネルに対応する正弦波状の入力信号と余弦波状の入力信号 との間に現実に生ずる振巾差や位相ずれ （ 9 0 ° の位相差か
    [0035] 新た な用紙 らのずれ） も内揷誤差の原因となり、 このような内挿誤差が 一定値を越えると、 その角度情報に致命的な検出ェラ一を生 ずるという問題点があった。 発明の開示
    [0036] 本発明はかかる問題点を解決するためになされたもので、 1回転あたりのサイ クル数が互いに異なつた複数チャネルの 正弦波状の出力がえられるように形成された回転コード板と、 該コード板の回転角度情報を構成するための該複数チャネル の正弦波状の出力をそれぞれ A D変換する A D変換器と、 各 チャネルに対応する該 A D変換器の出力を順次ァド レス情報 として該各チャネルの 1波長内の角度情報を所定の分割数に 内挿したデータがそれぞれ对応するァドレスに格納されると ともに、 サイ クル数の多い下位チャネルの内揷データを補正 用のァ ドレス情報として、 サイ クル数の少ない上位チャ ネル の内挿データに含まれる内挿誤差が該補正用の了 ドレス情報 にもとづいて補正された補正データがそれぞれ対応するァ ド レスに格納されている R〇 Mとをそなえ、 サイ クル数の最も 多い最下位チャネルのアドレス情報によつて読み出された該 内揷データと該補正甩のァ ドレス情報にもとづいて読み出さ れた該蕞下位チャネルょり上位の各上位チヤネルの該補正デ 一タとを合成することによって、 移動体の絶対位置を検出す るようにした絶对位置ェン： 3—ダが提供される。
    [0037] 上記構成によれば、 上位チ ヤネルの内挿データに含まれる 内挿誤差が下位チャ ネルの内揷データによって順次補正され.
    [0038] 新たな ¾ このようにして正弦波および余弦波からなる 2相入力信号の 振巾差や位相ずれにもとづく 内挿誤差が補正されることによ り、 誤った検出データが出力されるのを防止することができ る 図面の簡単な説明 、
    [0039] 第 1図は、 従来技術による絶対位置エンコーダの構成を例 示する回路図、
    [0040] 第 2図は、 本発明の 1実施例と しての絶対位置ヱンコーダ の構成を示す回路図、
    [0041] 第 3図は、 本発明によって内挿誤差に対する補正を行う場 合の一例を実際の角度で示す図、
    [0042] 第 4図は、 第 2図の回路によって出力されるデータのうち- 上位チャネル側のデータが下位チャネル側のデータによって 補正される状態を示す図である。 発明を実施するための最良の形態
    [0043] 第 2図は本発明の 1実施例と しての絶対位置ェンコーダを 示す回路図であって、 サイ クル数の異なった複数チャネル
    [0044] (この場合 4 チャネル） の正弦波状パタ一ンを形成した回転 コー ド板を用いて、 該 4チャネルの 2相信号 4096 λ sin , 4096 λ cos ； 256 1 s i n ' 256 λ cos ； 16 λ sin , 16 λ cos ： および 1 sin , 1 A cos を生成し、 これらを絶対位置検出 用の入力信号とする点は上記第 1図の場合と同様である。
    [0045] 該第 2図に示された回路において該第 1図に示された従来
    [0046] 新た な 用紙 回路と相違する点は、 下位チャネルの内挿データによって上 位チヤネルの内挿データを補正した補正データを該 ROM 4か ら読出すようにするために、 該下位チャネルの内挿データを 補正用のァドレス情報として該 ROM 4に入力させ 点である。
    [0047] すなわち第 1図において、 6は該補正用のア ド レス情報を とり込むためのラ ッチ回路であって、 該 R0M 4から読出され る各チヤ ネルに对応する内揷データを順次とり込むようにさ れる。 なお第 2図に示される実施例では、 該 R0M 4から読出 される （最下位チ ャネル側から順次読出される） 4 ビッ ト の 内挿データのうち上位 3 ビッ ト分だけが該ラ ッチ回路 6 に順 次とり込まれる。 そして該ラ ッチ回路 6にとり込まれたデー タ （この場合 3 ビッ トのデータ） はそれぞれア ン ドゲー ト 7 1乃至 7 3の一方の入力信号として入力される。 また該ァ ン ドゲー ト 7 1乃至 7 3の他方の入力信号としては切替スィ ツチ 8の出力信号が入力される。 ここで該切替スィ ッチ 8は、 最下位チャ ネルに対応する 2相入力信号 4096 λ s i n および 4096 cos が入力されている間は該アンドゲー ト Ί 1乃至 7 3を閉じ、 次のチャネルに対応する 2相入力信号 256ス s i n および 256 Tcos が入力されてから後は、 該アン ドゲー ト 7 1乃至 7 3を開くように、 各アン ドゲー ト 7 1乃至 7 3を 制御する信号を出力する。
    [0048] 以下上記第 2図の回路を用いて最終的な角度情報を検出す る場合の動作を順を追って説明する。 先づ上記第 1図の場合 と同様にスィ ッチ 2 1 と 2 6 とがオ ンとされる。 これにより 先づ上述した最下位チャネルに対応する 2相信号 4096 λ s i n
    [0049] 新た な および 4096 i cos が対応する増巾器 11 , 16で増巾された後、
    [0050] A ZD変換器 31 , 32により所定ビッ 卜のディ ジタルデータに 変換され、 これら各 AZD変換器 3 1および 3 2 においてえ られたディ ジタルデータ （ s i nデータおよび c 0 sデータ） を R0M4にそのア ド レス情報と して入力させ、 このようにし て指定されたア ド レスに記憶されている該 ROM 4のデータを 読出す。 この場合、 該新 R0M4の該指定されたア ド レスには、 た
    [0051] 該入力された s i nデータ Xs および c o sデータ Xc に応
    [0052] 1 X s
    [0053] じて例えば X tan—1 に対応する値が所定の 2進
    [0054] 360 X c
    [0055] 数と して記憶されていることは上述したとおりである。
    [0056] このようにして読出された該最下位チャネルに对応する該
    [0057] R0M4からの読出しデータ （この場合 4 ビッ ト分だけ読出さ れる） はラ ッチ回路 5 1 にとり込まれるとともに、 該補正用 のア ド レスラ ッチ回路 6 にもとり込まれる。 なお上記第 2図 の実施例では、 該ラ ッチ回路 5 1 にとり込まれる 4 ビッ ト分 のデータのうち上位 3 ビ ツ ト分だけが該ラ ッチ回路 6にとり 込まれるようにされているが、 該ラ ッチ回路 5 1 にとり込ま れる 4 ビッ トのデータをそのまま該ラ ツチ回路 6 にとり込む ようにしてもよい。
    [0058] こ こで該最下位チ ャ ネルに対応する該 R0M4からの内挿デ ータ読出し時 （すなわち該 2相信号 4096 sin および
    [0059] 4096 λ cos 入力時） には、 該切換スイ ッチ 8 により該ァン ド ゲー ト 71 , 72および Ί 3 は開かれており、 該ラ ッチ回路 6 に とり込まれたデータが該 R0M4に対する補正甩のア ド レス情
    [0060] 幺 Π 報として入力されることはない。
    [0061] 次にチヤネル選択用のスィ ッチが 21 , 26から 22 , 27に切換 えられる。 これにより次の上位チャネルに対応する 2相信号 256 λ sin および 256 cos が对応する増巾器 12 , 17で増 Φ された後、 AZD変換器 31 , 32により所定ビッ トのディ ジタ ルデータに変換され、 これら各 AZD変換器 3 1および 3 2 においてえられたディ ジタルデータ （ s i nデータおよび c 0 sデータ） を ROM 4にそのアドレス情報として入力させ る。 同時に該切換スイ ッチ 8により該アンドゲー ト Ί 1乃至 7 3を閉じ、 予め該ラ ッチ回路 6にとり込まれている上記最 下位チャ ネル （4096 λ ) に対応する該 R0M4からの読出しデ ータ （この場合上位 3ビッ ト分） が該 R0M4に補正用のアド レス情報として入力される。
    [0062] これらのア ド レス情報 （ s i nデータおよび c o sデータ） および該補正用のァ ドレス情報をもとにして該 ROM 4の対応 ァドレスには次のような補正データが格納されているものと する。
    [0063] すなわち先づ該上位チャネル （この場合 256 λ ) のァ ド レ ス情報 （ s ϊ ηデータ Xs および c 0 sデータ Xc)をもとに
    [0064] 1 Xs
    [0065] して上述したように X tan' -を算出し、 これを
    [0066] 360 Xc
    [0067] 所定の 2進数に変換してえた内揷データを Bとする。 またこ のとき該アン ドゲー ト 7 1乃至 7 3を介して該ラ ッチ回路 6 から該 ROM 4に入力されている最下位チャネルの内揷データ の上位 3 ビッ ト分に相当する補正用のア ト レス情報を A ( 2
    [0068] 新た な用羝 進数） と し、 これを各チャネルにおける 1波長内の分割数
    [0069] (一般に 2 n で表される） で除算する。
    [0070] ここで、 この実施例では該各チャネルにおける 1波長内の 分割数が 1 6すなわち 2 4 とされているので、 該下位チャネ ルの内挿データ （この場合 3 ビッ ト分） を 2 4 で除算する
    [0071] (すなわち 4 ビッ ト分だけ右にシフ ト させる） 。 このように してえられた各データ B (すなわち上位チャネルの補正前に おける内挿データ） および A Z 2 4 (すなわち、 下位チヤネ ルの内挿データ Z 1波長当りの内挿分割数） の差、 すなわち
    [0072] A A
    [0073] ( B — —— ) を算出し （一般には （B — —— ) を算出し）
    [0074] 2 4 2 n
    [0075] 該算出データの少数部が 0. 5以上の場合 （この場合、 2進数 の 5 ビッ ト 目 （一般には上記分割数を 2 n と して （ n + 1, ) ビッ ト目） に〃 1 ' が立った場合） には、 該算 ¾データの整 数部 （この場合、 2進数の 4 ビッ ト目 （一般には π ビッ ト 目）） に 1を加算し、 このようにしてえられた該算出データ （ 4 ビ ッ 卜分） を該下位チャネル （この場合 256 ） に対する補正 データ とする。 一方、 該算出データの少数部が 0. 5未満の場 合 （この場合、 2進数の 5 ビッ ト 目に〃 0 " が立った場合） には、 該算出データ （ 4 ビッ ト分） をそのまま、 該下位チヤ ネル （この場合 256 λ ) に対する補正データ とする。
    [0076] このようにしてえられた該補正データの算出結果を、 以下 に第 1 表と して例示する。 ここで該 R0M 4の各ア ドレスには 内挿データ と して 7 ビッ 卜のデータが内部処理用データと し て格納されているものと し、 そのうちの上位 4 ビッ 卜が読出
    [0077] 新た な 用 ^ されて各ラ ツチ回路 5 1乃至 5 4にラ ッチされ、 また補正ァ ドレス用のラ ッチ回路 6 には上述したように上位 3 ビッ トの みがラ ツチされるものとする。
    [0078] なお以下の第 1表には上記データ Bが 0000000 " 、
    [0079] " 0000001 " 、 および 0000111 * とされている場合のみが 示されている。
    [0080] 第 1 表
    [0081]
    [0082] た ¾ ,¾ すなわち例えば上記 Bが〃 0000000 " であると し、 上記 A が 101 " であった場合には、 該 Aを 4 ビッ ト分右にシフ ト させて 0000101 ' と し、 該算出データとして 0000000 ( 2進 数） 一 0000101 ( 2進数） = 1111011 を得る。 こ こで上述した ようにその上位 4 ビッ ト分は整数部を表し、 5 ビッ ト 目以降 は少数部を表すこととなるが、 該 5 ビッ ト 目が 0である （す なわちその少数部が 0. 5未満である） ことにより、 該整数部 ' W W がそのまま該上位チ ャ ネル '(この場合 256ス） に対 する補正後の読出しデータとされる。
    [0083] 一方、 例えば上記 Bが〃 0000000 ' であると し、 上記 Aが
    [0084] ' 001 ' であった場合には、 該 Aを 4 ビッ ト分右にシフ ト さ せて 0000001 " と し、 該算出データと して 0000000 ( 2進数） 一 0000001 ( 2進数） = 1111111 を得る。 したがって該 5 ビッ ト目が 1であることにより、 その 4 ビッ ト目に 1 を加算して えられる〃 0000 " (けたあふれ部は捨てる） が該上位チ ヤネ ル （この場合 256ス） に対する補正後の読出しデータとされ る。 そして該補正後の読出しデータがラ ッチ回路 5 2 にとり 込まれるとともに、 例えばその上位 3 ビッ ト分が該補正用の ア ド レスラ ッチ回路 6 にとり込まれる。
    [0085] 次いでチ ャ ネル選択用のス ィ ツチが 22 ， 27から 23 , 28に切 換えられ、 次の上位チ ャ ネル （16 λ ) に対する補正前の R〇 Mデータ Bが、 上記と同様にして、 そのとき該ラ ッチ回路 6 にとり込まれている下位チ ャ ネル （この場合 256 λ ) 3 ビッ 卜分のデータ Αによって補正され、 該補正後のデータがラ ッ チ回路 5 3にとり込まれるとともに、 その上位 3 ビッ ト分が
    [0086] 新た 用紙 該ラ ッチ回路 6 にとり込まれる。
    [0087] 更に該チャネル選択用のスィ ッチが 23 ' 28から 24 ' 29に切 換えられ、 最上位チャネル （ 1 ス） に対する補正前の R O M データ Bが、 上記と同様にして、 そのとき該ラ ッチ回路 6 に とり込まれている下位チャネル （この場合 16ん） 3 ビッ ト分 のデータ Aによって補正され、 該補正後のデータがラ ツチ回 路 5 4にとり込まれる。
    [0088] このようにして各ラ ツチ回路 5 1乃至 5 4にとり込まれた 各 4 ビッ ト分の読出しデータを合成し、 計 1 6 ビッ 卜のデ—
    [0089] 1
    [0090] タによって該コー ド板の絶対位置を ——― 回転の分解能で
    [0091] 2 1 6 " 正確に検出することができる。
    [0092] 第 3図は、 上述した内揮誤差に対する補正の一例を実際の 角度で示したもので、 例えば上位チャネルについて読出され た R O Mデータ （所謂粗 R O Mデータ） Bが〃 0000000 " で あった場合でも、 下位チャネルについて予め読出された上位 チャネル補正甩の R◦ Mデーダ （所謂精 R O Mデータ） Aが " 011 " の場合には補正後のデータは # 0000011 ' とされる べきであり （なお第 1表ではその上位 4 ビッ ト分 0000' の みが示される） 、 一方該精 R O Mデータ A ' 110 ' の場 合には、 補正後のデータは〃 1111110 ' とされるべきである (この場合にも第 1表ではその上位 4 ビッ ト分〃 111 のみ が示される） ことを示している。
    [0093] また第 4図は、 第 2図の回路によつて各ラ ッチ回路 5 1乃 至 5 4にとり込まれる各 4 ビッ ト分のデータを示しており、
    [0094] 新た な 用糸£ その上位チ ャ ネル側の R〇 Mデータが順次その下位チ ャ ネル 側の R OMデータによって補正される様子を示している。
    [0095] すなわち最下位チ ャ ネル （4096 ί ) に対応してラ ッチ回路 5 1 にとり込まれる R OMデータは補正されることなく、 上 述した X tan" ' を適当な 2進数に変換した
    [0096] 360 X c
    [0097] R OMデータ （この場合 4 ビッ ト分） がそのままラ ッチ回路
    [0098] 5 1 にとり込まれる。 次にその上位チ ャ ネル（256ス） に対応 してラ ッチ回路 5 2 にとり込まれるデータは上記下位チ ヤネ ル （4096 /1 ) の R OMデータ （この場合その上位 3 ビッ 卜分） によって補正され、 該補正後の R OMデータ （この場合 4 ビ ッ ト分） がラ ッ チ回路 5 2 にとり込まれる。 以下順次同様に して各上位チ ャ ネル （16 λおよび 1 ス ） の R OMデータがそ の下位チ ャ ネル（256スおよび 16 ） によって補正され、 該補 正後の R〇Mデータが順次ラ ッチ回路 5 3および 5 4にとり 込まれる。 このようにして各ラ ッチ回路 5 1乃至 5 4 にとり 込まれた 1 6 ビッ 卜の R OMデータによって、 該コー ド板の 回転角度 （したがって所定の移動体の絶対位置） を 1 回転に
    [0099] 1
    [0100] つき の検出精度で正確に検出することができる。
    [0101] 2 16
    [0102] 本発明によれば受光素子から供給される正弦波状の入力信 号に高調波が含まれていたり、 該正弦波信号と余弦波信号と の間にある程度の振巾差や位相ずれを生ずるようなことがあ つても、 それらによる内挿誤差を除去し、 移動体の絶対位置 を所定の検出精度で正確に検出することができる。
    [0103] 新た な 用紙
    权利要求:
    Claims 請 求 の 範 囲
    1. 1回転あたりのサイ クル数が互いに異なった複数チヤ ネルの正弦波状の出力がえられるように形成された回転コ一 ド板と、 該コード板の回転角度情報を構成するための該複数 チャネルの正弦波状の出力をそれぞれ A D変換する A D変換 器と、 各チャネルに対応する該 A D変換器の出力を順次ァド レス情報として該各チャネルの 1波長内の角度情報を所定の 分割数に内捃したデータがそれぞれ对応するァドレスに格納 されるとともに、 サイ クル数の多い下位チャネルの内揷デー タを補正用のア ドレス情報として、 サイ クル数の少ない上位 チャネルの内挿データに含まれる内揷誤差が該補正用のァド レス情報にもとづいて補正された補正データがそれぞれ対応 するアドレスに格納されている R O Mとをそなえ、 サイ クル 数の最も多い最下位チャネルのアドレス情報によって読み出 された該内揷データと該補正甩のァドレス情報にもとづいて 読み出された該最下位チャネルょり上位の各上位チャネルの 該補正データとを合成することによって、 移動体の絶対位置 を検出するようにした絶対位置ェンコーダ。
    2. 該下位チャネルの該内揷デーダを 2進数で換算して A とし、 該上位チャネル該内挿データを 2進数で換算して Bと し、 各チャネルの該分割数を 2 n ( IIは整数） として
    A
    ( B— ) を 2進数で算出し、 該算出データの （n + 1 )
    2 n
    ビッ ト目が 1 となった場合には該算出データの Γ1 ビッ ト目に
    新た な用 1を加算し、 このように加算補正された nビッ トの該算出デ 一タを該上位チャネルの補正データと し、 一方、 該算出デ一 タの （ n + 1 ) ビッ ト 目が 0 となった場合には n ビッ 卜の該 算出データをそのまま該上位チャネルの補正データとする、 請求の範囲第 1項記載の絶対位置ェンコーダ。
    新た な用紙
    类似技术:
    公开号 | 公开日 | 专利标题
    US5519393A|1996-05-21|Absolute digital position encoder with multiple sensors per track
    EP0100243B1|1988-04-13|Position sensor
    US7875844B2|2011-01-25|Absolute-type encoder and method for detecting absolute position
    CA1283213C|1991-04-16|Analog-to-digital converter
    US7034283B2|2006-04-25|Absolute incremental position encoder and method
    US6848187B2|2005-02-01|Rotation angle detector
    US5091643A|1992-02-25|Absolute position detecting method and apparatus therefor
    DE69934776T2|2007-10-11|Positionssensor
    KR0157122B1|1999-02-18|디지탈 보상형 아날로그 디지탈 변환기
    US4429267A|1984-01-31|Digital positioning systems having high accuracy
    KR0169550B1|1999-05-01|절대위치 검출장치 및 그 에러 보정방법
    US5880683A|1999-03-09|Absolute digital position encoder
    DE3117554C2|1990-08-30|
    US4978957A|1990-12-18|High-speed analog-to-digital converter
    WO2011139682A2|2011-11-10|Absolute encoder
    EP0070175B1|1987-03-04|Analog-to-digital converters
    US5574445A|1996-11-12|Digital absolute position encoders
    JP3136317B2|2001-02-19|アブソリュートエンコーダ
    US4793067A|1988-12-27|Position measuring instrument with plurality of reference
    JP5100521B2|2012-12-19|逐次比較型アナログ／デジタルコンバータ及び逐次比較型アナログ／デジタル変換方法
    US4947166A|1990-08-07|Single track absolute encoder
    US20110261422A1|2011-10-27|Position measuring device
    US4511884A|1985-04-16|Programmable limit switch system using a resolver-to-digital angle converter
    JPH08321779A|1996-12-03|アナログディジタル変換器
    EP0704678B1|2001-12-05|Method of and apparatus for detecting an amount of displacement
    同族专利:
    公开号 | 公开日
    EP0318597A1|1989-06-07|
    JPS63311119A|1988-12-19|
    KR890701996A|1989-12-22|
    EP0318597A4|1991-06-12|
    US4998105A|1991-03-05|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1988-12-29| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1988-12-29| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1989-01-19| WWE| Wipo information: entry into national phase|Ref document number: 1988905420 Country of ref document: EP |
    1989-06-07| WWP| Wipo information: published in national office|Ref document number: 1988905420 Country of ref document: EP |
    1992-09-24| WWW| Wipo information: withdrawn in national office|Ref document number: 1988905420 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP62146922A|JPS63311119A|1987-06-15|1987-06-15|Absolute position encoder|
    JP62/146922||1987-06-15||KR1019890700248A| KR890701996A|1987-06-15|1988-06-15|절대 위치 인코더|
    [返回顶部]