• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1983000782A1
    申请号:PCT/JP1982/000321
    申请日:1982-08-17
    公开日:1983-03-03
    发明作者:Ltd. Sanyo Electric Co.
    申请人:Maeda, Tetsuhiro；Hosoya, Nobukazu；
    IPC主号:H03C1-00
    专利说明:
    [0001] 明 細
    [0002] 発明の名称
    [0003] 振幅変調回路
    [0004] 技術分野
    [0005] この発明は振幅変調回路に関する
    [0006] 背景技術
    [0007] たとえば、 ビデオ テー プ レ コ ーダ等の ビデオ機器と 通常のテ レ ビ ジ ョ ン受像機とのィ ン タ 一 フ ェ ー ス をな す R F コ ン ノ ー タ (Rad i o Frequency Convert e r ) には、 所定チ ャ ネ ルの R F波 （ V H F又は U H F ) を ビデオ信号で振幅変調する振幅変調回路 下、 「 A M変調回路」 と い う ） が内蔵されている。
    [0008] この よ う な A M変調回路は、 最近では、 集積回路 （ ¾下、 「 I C」 と い う ） に組込まれる こ とが多 く 、 た とえば第 1 差動対と、 こ の差動対を形成する ト ラ ン ジ ス タ の一方を共通のヱ ミ ッ タ 電流源とする第 2 差動対 を備える I C 化に適 した A M変調回路が提案されてい る。 具体的に、 この種 I C 化に適 した先行技術と して 、 第 1 図 も し く は第 2 図に示す回路を あげる こ と がで き る。
    [0009] これらの A M変調回路は、 基本的に、 定電流源（Si)
    [0010] ' O PI を一対の ト ラ ン ジ ス タ （Tl )， (T2：) の共通ェ ミ ッ タ 電 流源とする第 1 差動対 （Dl ) と、 前記 ト ラ ン ジ ス タ 対 の一方 （Tl ) を一対の ト ラ ン ジ ス タ （T3 )，（T4 )の共 通のェ ミ ッ タ 電流源とする第 2 差動対 （D2 ) と で構成 される。 変調入力信号は、 前記第 2 差動対 （D2 ) を不 平衡負荷とする第 1 差動対を形成する ト ラ ン ジ ス タ 対 の一方 （Τ2 ) のベ ー ス に入力され、 キャ リ ア は抵抗 （ Rl )を不平衡負荷とする上記第 2 差動对 （D 2 ) を形成 する一方の ト ラ ン ジ ス タ （T3：) のベース に入力される（ そして各 ト ラ ン ジ ス タ 対の他方の十 ラ ン ジ ス タ （Tl ) ， （T4 ) には個々 に所定の直流バ イ ア ス電圧が印加さ れる の様な A M変調回路において、 ト ラ ン ジ ス タお：4) のコ レ ク タ か ら と ] 3 出される被変調波 （第 3 図 ） の ピ — ク · ビー ク 値の最大値と最少値をそれぞれ A ， B と する と、 変調率 Mは、
    [0011] A B
    [0012] M = X 1 0 0 C^)
    [0013] A + B と表わされる
    [0014] と ころで第 1 図の回路で、 変調率 Mが小さい間は
    [0015] 差動对 (Dl ) と定電流源 （S i ) と で構成される差
    [0016] ' OMPI 動増幅回路が リ ニア領域で動作する。 第 4 図に この差 動増幅回路の入出力特性 （Cl ) を示す。 特性図におい て、 横軸は ト ラ ン ジ ス タ （Tl ) のベー ス に印加される 固定バイ ァスか ら変調信号入力電圧を差 し引いた電圧 値 （Vi ) を示 し、 縦軸は ト ラ ン ジ ス タ （Ti ) の コ レ ク タ 電流 （ I ) を示す。 るお、 （I 0 ) は 定電流源 （Si) に流れる電流である。 ま た、 ト ラ ン ジ ス タ （Tl ) の ェ ミ ッ タ 電流はコ レ ク タ 電流と等 し く 、 コ レ ク タ 電流は 第 2 差動対 （D2 ) に流れる電流と等 しい ものとする。
    [0017] 所定の回路定数を選んで第 1 図の回路構成とする と
    [0018] 、 入出力特性- (Cl ) の リ ニア領域 （ L ) は一義的に （ 0. 3 10 ~ 0. 7 10 ：) の範囲に定ま る。 一義的に定ま る こと力ゝ ら、 変調歪 ¾ く この リ ニア領域 （ L ) 内で A M変調 しう る変調率 （ M ) の上限が自'ずと決まる。 こ こで、 この回路構成のま ま で変調率を上限 上にと ろ う とする と差動増幅回路のノ ン リ ニア 領域 （SH) ， (SL) を使わざるを得ず変調歪を避け得ない こと に る。 ち ¾みに、 変調の中心を 0. 5 10 に設定 し、 7 5 の変調率を達成 しょ う とする と、 0. 1 2 5 10 〜 0.8
    [0019] 7 5 I 0 の範囲が使用 される。 これでは、 明 らかに リ ァ領域 L ( 0. 3 I 0 0. 7 10 ：) か らはずれる
    [0020] , OMPI 第 1 図の回路の改善策と して、 第 2 図の様に、 第 1 差動対 （Dl ) を形成する各 ト ラ ン ジ ス タ （Ti ) , (T2 ) のェ ミ ッ タ に各々 帰還抵抗 （r ) , (r ) を 挿入 し、 この 差動増幅回路の リ ニア動作領域を実質的に拡大する こ とが考え られる （第 4 図の特性 （C2 ) )。 しか し、 それ でも 尚変調度を大き く と ]9たい場合、 例えば M = 7 5
    [0021] に設定する よ う な場合には、 必要 リ ニア領域を確 保する こ とは困難である。
    [0022] 本発明は、 この よ う な先行技術の持つ課題を解決す る こと、 すなわち先行技術と同 じ く I C化への適性を そのま ま維持 し が ら高変調率に設定 しても変調歪の ない A M変調回路を提供する ことを 目的とする。
    [0023] 発明の開示
    [0024] こ の発明は先行技術の έι路構成に新規な改良を加え たこ とを特徵とする。 即ち、 定電流源を備える第 1 差 動対と ， この第 1 差動対を形成する ト ラ ン ジ ス タ の一 方を共通のェ ミ ッ タ 電流源とする第 2差動対を備え、 —方の差動対入力と して変調信号を印加 し ， 他方の差 動対入力と してキヤ リ ァを印加する よ う に構成 した A M変調回路において、 前記キャ リ アを入力とする差動 対に並列に ， 前記定電流源の電流に对 しある比率の定
    [0025] OMPI WIPO 電流を流す側路回路を設けた こ と を特徵と している。 これに よ J？、 キャ リ ア を入力とする差動対の動作開 始点を A M変調の リ ニア領域の低域側始端近傍ま でか さ上げでき、 したがって、 リ ニア領域で高い変調率の A M変調を達成する こと'ができ る。
    [0026] そ して、 この発明に係る A M変調回路は I C化され る こ とが好ま しい。 ディ ス ク リ ー ト 部品を結合構成す る よ は容易に差動対を す ト ン ジ ス タ の特性を均 等化でき、 し力 ^ も極めてコ ン ノ、°ク ト に構成でき る。
    [0027] よ ] 好ま し ぐは、 側路回路に定電流源を備える。 他 の回路部分と相関を も たせて定電流を流す こ と に比べ 、 リ ニア特性を安定化でき る。
    [0028] ま た、 I C 化 した A M変調回路においては前記側路 回路の定電流源に直列に抵抗を接続するのが好ま しい c ト ラ ン ジ ス タ の コ レ ク タ 層を介 してキ ャ リ ア が漏れる のを有効に防止する こ と ができ る。
    [0029] この よ う に して I C 化への適性をそのま ま 維持 し が ら高変調率でも変調歪の い A M変.調回路が実現さ れる o
    [0030] 図面の簡単な説明
    [0031] 第 1 図は I C 化に適 した先行技術と しての A M変調
    [0032] , OMPI 回路の回路図である
    [0033] 第 2 図は I C化に適 した先行技術と しての他の A M 変調回路の回路図である。 '
    [0034] 第 3 図は振幅変調率を説明するための図である。
    [0035] 第 4 図は第 2 図に示 した A M変調回路の特 性図である
    [0036] 5 図は本発明に係る A M変調回路の一実施例の回 路図である
    [0037] 第 6 図は第 5 図の回路の特性を示す動作特性図であ ¾ 0 - 第 7 図は具体的に I C化 した本発明に係る A M変調 回路の実施例の回路図である。
    [0038] 発明を実施するための最良の形態
    [0039] 第 5 図は本発明の A M変調回路の一実施例を示すも ので、 第 1 図若 し く は第 2 図の先行技術と 同 じ構成要 素については同 じ参照符号を付 してある。
    [0040] 本発明の A M変調回路も、 基本的には、 第 1 の差動 対 （Dl ) と第 2 の差動対 （D 2 ) で構成される ¾わ ち、 第 1 差動対 （Dl ) を形成する N P N型 ト ラ ン ジ ス タ （T2 ) のコ レク タ が共通の電源ラ イ ン （+Vc C )に接 続され ， そのェ ミ ッ タ は第 1 差動対 （Di ) を形成する
    [0041] OMPI
    [0042] ' ' - WIPO いま一つの N P N型 ト ラ ン ジ ス タ （Ti ) のェ ミ ッ タ と 接続される。 共通接続 したエ ミ ッ タ は定電流 （10 ) を 流す定電流源 （S i ) を介 して接地される。 第 1 差動対 (Dl ) を形成する ト ラ ン ジ ス タ （Ti：) の コ レ ク タ には 、 第 2 差動対 （D2 ) を形成する二つの N P N型 ト ラ ン ジ ス タ （T3 )，（T4 ) の共通に接続 したェ ミ ッ タ が接続 され、 こ の ト ラ ン ジ ス タ （Ti ) が第 2 差動対 （D2 ) の ェ ミ ッ タ 電流源と ¾る。 第 2 差動対 （D 2 ) を形成する ト ラ ン ジ ス タ （T 3 ) の コ レ ク タ は電源ラ イ ン （+Vc c ) に接続される 一方、 いま一つの ト ラ ン ジ ス タ （T4 ) の コ レ ク タ は負荷抵抗 （R1 ) を介 して電源ラ イ ン (+Vcc) に接続される。
    [0043] そ して、 第 2 差動対 （D2 ) と並列に、 こ の発明の最 も特铵を ¾す ， 定電流 〔11 ) を流す側路回路 （ B ：) が 接続される。 側路回路 （ B ) は、 この例では定電流源 (52 ) と抵抗 （ 2 ) の直列接続カ ら ¾ る。 も っと も、 抵抗 （R2 ) は本質的 ¾構成要素で ¾ く 、 I C作成上の 観点か ら設け られる。 ト ラ ン ジ ス タ （T3 ) , (T4 )は高 周波でス ィ ツ チ ン グさせるので、 ト ラ ン ジ ス タ の コ レ ク タ 層の容量を介 してキヤ リ アが リ ー ク する こ とがあ
    [0044] ]9、 これを有効に防止するためである
    [0045] ΟΜΡΙ
    [0046] / 0 _ 側路回路 （ B ) を流れる定電流 （I I ) は定電流源 （ S2 )か ら供給される。 定電流 （I I ) の値は、 定電流源
    [0047] (S i ) の定電流 （10 ) に対 しある比率に設定される。
    [0048] 設定値は、 第 4 図の特性曲線 （Ci ) における リ ニア領 域 （ L ) の低域側の始端近傍に相当する電流値である, ノ ン リ ニア領域 （SL) のと ころの値で も よ く 、 また リ ニァ領域 （ L ) にわずかに入る値で も よい。 この例で は 11= 0.3 10 、 すなわち リ ニア領域 （ L ) の低域側 の始端と丁度等 し く 設定する よ う に している。
    [0049] 入出力の構成において； 変調信号は第 1 差動对 ·（Dl) を形成する ト ラ ン ジ ス タ （T2 ) のベー ス に、 キャ リ ア は第 2 差動 ¾f (D2 ) を形成する ト ラ ン ジ ス タ （T3 ) の ベー ス に各々 入力と して印加される。 そ して、 第 1 差 動対 （Dl ) を形成するいま一つの ト ラ ン ジ ス タ （T4 ) のベ ー ス にはキ ャ リ ア の中心 レベル に拒当する第 1 の 固定バ イ ア ス が与えられ、 第 2 の差動対 （D2 ) を形成 するいま 一つの ト ラ ン ジ ス タ （Ti ：) の ー ス には変調 信号の ピ ー ク · ピ ー ク のほぼ中間 レベルに相当する第
    [0050] 2 の固定バイ ア ス が与え られる。 出力は、 第 2 差動対
    [0051] (D2 ) を形成する ト ラ ン ジ ス タ （T4 ) のコ レク タ か ら 取 ] 出される
    [0052] OMPI
    [0053] WIPO ,ν 基本的動作においては、 第 1 差動対 （Dl ) を形成す る ト ラ ン ジ ス タ （Ti )， （T2 ) の^方が常時オ ン して、 キヤ リ ァが ， 前記第 2 の固定バイ ァ ス を挾んで上下に 振れる変調信号に よ その電流を変化させる こ とで A M変調される。 これは先行技術と 同様である。 しか し ト ラ ン ジ ス タ （Tl ) に定電流源 （ S 2 ) か ら常に I 1 = 0. 3 10 の電流が供給されているので、 ト ラ ン ジ ス タ (Ti ) の コ レ ク タ 電流が 0. 3 I 0 上と ¾ ら い限 ]) 、 第 2 差動対 （D2 ) を構成する ト ラ ン ジ ス タ （T3 ) , (T4 ) に電流が流れない。 この ことは換言すれば、 第
    [0054] 4 図の特性図における ノ ン リ ニ ァ領域 （SL) では第 2 差動対 （D2 ) には全 く 電流が流れず、 特性と しては、 第 6 図の よ う に 1 = 0. 3 10 と ， も との特性カ ー ブ （ C1 )と を 成 した特性 （C3 ) と なる。
    [0055] この よ う に、 第 4 図の特性図において、 ノ ン リ ニア 領域 (SL) では第 2 差動対 （D2 ) は何等作動 し ¾い 様に第 1 差動対 （Dl ) のバ イ ア ス 及び硕路回路 （ B ) の各定数を設定 しているか ら、 第 4 , 6 図において Vi — I 特性曲線上の 0. 3 I 0 の点 Οか ら、 即ち第 6 図に 示すよ う に v i— i を新座標と考える こ とが出来る。 こ こで vi は ト ラ ン ジ ス タ （Ti ) のぺ ス 位か ら変 0一 調信号が入力される ト ラ ン ジ ス タ （T2 ) のベ ー ス電位 を引いた入力電圧値であ ])、 i は第 2 差動対 （D 2 ) を 形成するいずれか一方の ト ラ ン ジ ス タ に流れる電流で ある
    [0056] こ の新座標 v i— i に基づき、 第 1 、 第 2 図に よ る先 行技術においては変調歪を避け得なかった変調率 M =
    [0057] 7 5 %の A M変調信号を得るために必要と される電流 を試算 してみる。
    [0058] 第 2 差動对 （D2 ) の動作中心を新座標で 0. 2 10 ( 旧座標で 0. 5 I 0 )と し、 X を との動作中心か ら上下に とる電流の大き さ とする。 この と き、 の最大値を IM 最小値を であ らわすと、 lM = C 0. 2 + x ) I o Im = ( 0· 2 — x I o なる電流が リ ニァ領域で確保される ことが必要であ る。 これか ら X を算出する と、
    [0059] IM- Ιπα 2 x I 0
    [0060] M = 0. 7 5
    [0061] lM+ Im 0. 10
    [0062] よ ] 、 x = 0. 1 5 と なる
    [0063] 従って IM = 0. 3 5 I 0 m. = 0. 0 5 I 0 の範囲で直線性が確保されれば変調歪を防止でき る こと と ¾ る。 リ ニア領域 （ L ) は旧座標 Vi で 0. 3
    [0064] I Q〜 7 0 10 であ ] 、 新座標 Vi— i では 0 〜 0.410 であるか ら、 M = 7 5 %の変調率であって も全 く 変調 歪が生 じない こ とが判る。
    [0065] 一般的に考えて、 具体的な設計指針を与えてみ ょ う まず、 第 1 図で示される よ う ¾回路構成を設計する と 、 第 4 図の特性曲線 （Ci ) が得 られる。 通 は、 リ ニ ァ領域 （ L ) の中心 （ 電流値を 〔I c ) とする ） に動作 中心が設定される。 この動作中心か ら リ ニア領域 （L ) の上限界点 （又は下限界点 .) ま での電流値の大き さを ( IL) とすると、 この （IL) も決め られる。 リ ニア領 域 （ L ) で第 2 差動対 （D2 ) に流れる最大電流 （IM) ， 最小電流 （Im) は、 IM = C 1 c+I L)
    [0066] Im = (I C- I L )
    [0067] と なる。 リ ニア領域 （ L ) でと ) う る変調率 Mの上限 を Mma X と する と、
    [0068] I — Im ( I c + II - C I c— II ) II
    [0069] M m ―
    [0070] IM+Im ( I c + IL )+ ( I c-IL ) I c 電流値の範囲 （ I L )は一定であるか ら、 ( I c ) を どの
    [0071] OMPI WIPO よ う に設定する力 で Mma x がかわる。 したがって、 （ I c )を （I c一 I i ) に减 らす、 す ¾わち特性図に基づい て定性的に言えば第 2 差動対の動作開始点を A M変調 の リ ニァ領域の方へかさ上げする と実質的に大き く る新た 変調率 M^ma x が決ま る。 所望の変調率を M ( M≤ M'max ) とすれば、
    [0072] IL
    [0073] M ^ の条件に よ ] 、 この発明の特徵を す側路回路 （ B ) に流す電流 （Ι ι、） が決め られる こと と なる。
    [0074] 第 7 図に示す回路は、 上の指針に基づいて具体的 に設計 した I C化 した A M変調回路である。 第 5 図と 同一の参照符号は同一ない し相当の も のを示す。 第 1 差動対 （Di ) に接続する定電流源 （Si ) は、 ト ラ ン ジ ス タ （T5 ) , 抵抗 （R3：) よ ] ])、 ト ラ ン ジ ス タ（T5) のベ ー ス に固定バ イ ア ス が与え られる も のである。 一 方、 前記 した側路回路 （ B ) に設ける定電流源 （S 2 ) は、 ト ラ ン ジ ス タ （T6 )，（T 7 ),(T8 )， （Τ9 ) と抵抗
    [0075] (R4 ) , (R5 )， （I )で形成される 力 レ ン ト 回路 に よって構成される。 もっと も、 共通の電源ラ イ ン （
    [0076] +Vc c ) に比較的大き な電圧 （ たとえば + 9 V ) を供 3 給する と き はカ レ ン ト ミ 回路が適するが、 + 5 V 程度な ら定電流源 （S 2 ) を定電流源 （S i ) と 同様 構成 と して も よ い。 ¾お、 抵抗 （r i ) , ( r 2 ) , ( r 3 )は I C の作成上か ら設け られる抵抗である。 ま た、 Ti cは I Cの端子であ j 、 こ こか ら被変調波力 出力される。 こ の出力は、 たと えば、 発振回路で生成された周波 数 9 1. 2 5 MHzのキ ャ リ アを 0 4. 2 MHzの ビデオ信 号で変調 した変調率 7 5 %の被変調波である。 被変調 波は音声信号と 混合されて T V受像機のァ ンテナ端子 に供給される。
    [0077] 上述の実施例は、 コ ン バータ に内蔵される A M 変調回路に好適な も のであるけれど も、 この よ う ¾構 成の A M変調回路は、 たとえば、 電話回線を用いるデ —タ 伝送において使用 される MODEM に内蔵される こ と も でき る。
    [0078] 以上の説明において本発明の基本的 ¾実施例につい て説明 したが、 本発明は上記実施例に限定される も の ではな く 、 当業者 ¾ ら添付の請求の範囲内で種々 の檮 成とする こ とができ る
    [0079] ΟΙ,ίΡΙ WIPO ^ t
    权利要求:
    Claims 4- 請求の範囲
    1. 定電流源を備える第 1 差動对と、 この差動对を 形成する ト ラ ン ジ ス タ の一方を共通のェ ミ ッ タ 電流源 とする第 2 差動封を備え、 一方の差動対に変調信号を 入力 し ， 他方の差動対にキャ リ アを入力する よ う に構 成 した振幅変調回路において、 前記定電流源の電流に 対 しある比率の定電流を流す側铬回路を前記キヤ リ ァ を入力とする差動対に並列 'に接続 した ことを特徴とす る振幅変調回路。
    2. 前記振幅変調回路は集積回路に組み込まれる も
    ' のである請求の範囲第 1 項記載の振幅変調回路。
    3. 前記側路面路には定電流葸を含む請求の範囲第 1 項又は第 2 項記載の振幅変調回路。
    4. 前記側路回路は、 定電流葸と抵抗との直列接続 か らな る請求の範囲第 3 項記載の振幅変調回路。
    5. 前記側路回路の定電流源は、 カ レ ン ト ミ ラ 一回 路か ら ¾る請求の範囲第 3 項又は第 4項記載の振幅変 調回路。
    类似技术:
    公开号 | 公开日 | 专利标题
    Zannoth et al.1998|A fully integrated VCO at 2 GHz
    US5606731A|1997-02-25|Zerox-IF receiver with tracking second local oscillator and demodulator phase locked loop oscillator
    CN102281079B|2014-04-16|使用可变振幅本振信号的直接变频的方法和装置
    KR100387249B1|2003-06-12|영상제거믹서
    US4490854A|1984-12-25|Transistor mixer for ultra-high frequency transmitters
    US5410594A|1995-04-25|Transmission input/output device with reduced power consumption
    US5884154A|1999-03-16|Low noise mixer circuit having passive inductor elements
    JP2847573B2|1999-01-20|電圧制御発振器
    KR100433073B1|2004-09-16|무선주파수필터장치및이필터장치를이용하는동조장치
    US6909886B2|2005-06-21|Current driven polyphase filters and method of operation
    US6404263B1|2002-06-11|Mixer having compensation for harmonics of local oscillator signal
    JP3504731B2|2004-03-08|能動ミキサ
    US5101172A|1992-03-31|Linear amplifier
    US7212791B2|2007-05-01|Transmission device and delay time adjustment method thereof
    US4019160A|1977-04-19|Signal attenuator circuit for TV tuner
    US6807406B1|2004-10-19|Variable gain mixer circuit
    US6212369B1|2001-04-03|Merged variable gain mixers
    KR100297243B1|2001-10-24|믹서회로를위한보정회로,보정회로를이용한더블슈퍼헤테로다인수신기,보정회로를이용한주파수스펙트럼변환회로
    US5508657A|1996-04-16|Feed forward cancellation amplifier utilizing dynamic vector control
    US7558546B2|2009-07-07|Selectable high-side/low-side mix for high intermediate frequency | receivers
    US6160572A|2000-12-12|Tuner for cable modem
    US4048598A|1977-09-13|Uhf tuning circuit utilizing a varactor diode
    US5392463A|1995-02-21|Power amplifier capable of saturation and linear amplification
    US6917791B2|2005-07-12|Polar loop transmitter
    CA1211834A|1986-09-23|Low noise catv converter
    同族专利:
    公开号 | 公开日
    KR860000896Y1|1986-05-14|
    JPS5831601A|1983-02-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1983-03-03| AK| Designated states|Designated state(s): AU US |
    1983-03-03| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    JP56/129821810819||1981-08-19||
    JP12982181A|JPS5831601A|1981-08-19|1981-08-19|Am modulation circuit|AU87669/82A| AU8766982A|1981-08-19|1982-08-17||
    [返回顶部]