• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係關於一種差動電流操縱(CS)電路，其使用來自差動輸出節點A及B之回授來引起電流操縱裝置(例如，MOSFET)在導電時有效地展現一無限輸出阻抗。因此，輸出節點A或B上的信號不會顯著地改變共用節點處的電壓。當將該等差動輸出節點連接至一數位轉類比轉換器中的差動輸出匯流排時，此特別有用。該電路透過回授動態地消除由存在於「經操縱」輸出節點處之信號在共用節點處誘發之信號。因此，電流操縱電路在該共用節點與該等輸出節點之間有效地呈現一無限輸出阻抗。在一些情況中，可期望不對該電流操縱電路產生一實質上無限的輸出阻抗，而將該阻抗控制至一預界定位準以抵抗系統中的其他失真。
    公开号:TW201320613A
    申请号:TW101113519
    申请日:2012-04-16
    公开日:2013-05-16
    发明作者:James L Brubaker；Florin A Oprescu
    申请人:Linear Techn Inc；
    IPC主号:H03M1-00
    专利说明:
    具回授之電流操縱電路
    本發明係關於電流操縱電路，其回應於互補輸入信號將一預定電流提供至兩個差動輸出端子之一者，諸如用於數位轉類比轉換器(DAC)中。
    電流操縱電路為用於寬範圍的應用(諸如，數位無線電發射信號鏈、測試設備刺激合成、有線線路資料傳輸等等)中的某些類型的數位轉類比轉換器(DAC)的基本建置塊。在此等應用中，關鍵的DAC規格為無雜散動態範圍(SFDR)，其由不可避免地被添加至所產生之輸出信號之非所要之失真之量直接決定。
    圖1A及圖1B繪示一先前技術電流操縱(CS)電路100之一實例。在互補控制信號VCA及VCB指引下，一固定電流源130被選擇性地操縱向輸出節點A或輸出節點B。
    圖1A展示電流操縱電路100之一第一狀態。在存在於控制端子111處之控制信號VCA指引下，當透過切換元件118將信號Von施加至節點112時，一電流操縱裝置110將電流源130耦合至輸出節點A。電流操縱裝置110可為任意類型之合適裝置。在一些實施例中，裝置110可為一電晶體，包括n及p通道增強型及空乏型MOSFET、JFET、MESFET、異質接面裝置、NPN或PNP雙極電晶體等。切換元件118可為任意類型之信號產生器，其回應於控制信號VCA，將一合適偏壓提供至該電流操縱裝置。同時，在存在於控制端子121處的控制信號VCB指引下，當透過切換元件128將信號Voff施加至節點122時，電流操縱裝置120將電流源130自輸出節點B去耦合。在電流操縱電路100的此第一狀態中，操縱裝置110在一導電狀態中起作用，而操縱裝置120在一絕緣狀態中起作用。
    電流操縱電路100之一第二狀態展示在圖1B中。在控制信號VCA指引下，當透過切換元件118將信號Voff施加至節點112時，電流操縱裝置110將電流源130自輸出節點A去耦合。同時，在控制信號VCB指引下，當透過切換元件128將信號Von施加至節點122時，電流操縱裝置120將電流源130耦合至輸出節點B。在電流操縱電路之此第二狀態中，操縱裝置110在一絕緣狀態中起作用，而操縱裝置120在一導電狀態中起作用。
    操縱裝置110在其導電狀態中的相對低之輸出阻抗由圖1A中的電阻器115表示。操縱裝置120在其導電狀態中的相對低之輸出阻抗係繪示為圖1B中的電阻器125。在其絕緣狀態中的兩個電流操縱裝置(110及120)均具有充分高的輸出阻抗，使得可出於此描述之目的而實際上將其忽略。
    因為物理上的實施限制，相對大量之寄生電容存在於共用節點132處且由電容器135繪示。
    在由圖1A繪示之第一狀態中，存在於輸出節點A處之一信號可改變透過電阻器115儲存於電容器135上之電壓。類似地，在由圖1B繪示之第二狀態中，存在於輸出節點B處之一信號可改變透過電阻器125儲存於電容器135上之電壓。此可為電流操縱電路100為DAC中的將電流施加至連接至輸出節點A及B之一差動輸出匯流排之許多電流操縱電路之一者之情況。
    當電流操縱電路100自第一狀態轉變至第二狀態時，對電流Io自輸出節點A至輸出節點B的所要之操縱伴隨藉由第一狀態期間存在於節點A處之信號透過電阻器115儲存於共用節點132上之電荷至B之非所要的轉移。類似地，當電流操縱電路100自第二狀態轉變至第一狀態時，對電流Io自輸出節點B至輸出節點A之所要的操縱伴隨藉由第二狀態期間存在於節點B處之信號透過電阻器125儲存於共用節點132上之電荷至A之非所要的轉移。此電荷轉移產生失真，限制DAC之無雜散動態範圍(SFDR)。
    圖2繪示由耦合至差動輸出節點A及B之複數個電流操縱電路CS1、CS2...CS(n-1)、CSn建構之DAC 200。在一實施例中，此等電流操縱電路經按比例調整(即，電流源根據20、21、22、23等，針對各位元位置而增加)，且由互補對控制信號VCA1、VCB1、...VCAn、VCBn選擇性控制以在此時間且以此序列在第一狀態與第二狀態之間轉變，以便在節點A及B處產生一所要的差動輸出信號。因此，在輸出節點A及B處產生之該差動信號為傳入的控制信號之一類比等效信號。在其他實施例中，電流操縱電路之一些或所有可為經均等加權的或經非二進位加權的或其任意組合。
    歸因於電流操縱裝置110及120(圖1A及1B)在其導電狀態中的相對低之輸出阻抗(由電阻器115及125表示)，所要的輸出信號伴隨非所要的信號相依之電荷轉移，導致節點A及B上輸出信號失真。
    需要一種在其輸出節點處產生較少信號失真之電流操縱電路(諸如，用於DAC中)。
    一種差動電流操縱(CS)電路使用回授以引起操縱裝置(例如，MOSFET)在導電時有效地展現一無限的輸出阻抗(在一理想實施例中)。因此，輸出節點A或B上的信號不會顯著改變共用節點處之電位。當將差動輸出節點連接至一DAC中的差動輸出匯流排時，此效果特別有用。
    在一實施例中，當操縱電路係經控制以將電流操縱至輸出節點A時，輸出節點B處之信號被按比例調整為一回授信號且用於調變「A」支線中的操縱裝置之習知控制電壓。節點B處之信號實際上為節點A處之信號之逆信號。本發明使用輸出節點B處之逆可變信號以消除(或至少減輕)輸出節點A處之信號對共用節點之非所要影響。回授電路的按比例調整(k)係經設計、選擇及/或調整以防止輸出節點A及B上之可變電壓顯著改變共用節點處之電壓。結果等效於用於第一狀態中的電流操縱電路之實質上無限的輸出阻抗。
    類似地，當操縱電路係經控制以將電流操縱至節點B時，節點A處的信號被按比例調整為一回授信號且用於調變「B」支線中的操縱裝置之習知控制電壓。本發明使用輸出節點A處之逆可變信號以消除(或至少減輕)輸出節點B處之信號對共用節點之非所要影響。結果等效於第二狀態中的電流操縱電路之實質上無限的輸出阻抗。
    在一些情況下，可能期望不產生電流操縱電路之實質上無限的等效輸出阻抗，而將阻抗控制至一預界定位準以抵抗系統中的其他失真。因此，該阻抗可有意地經欠補償或過補償以實現系統之一經整體改良之SFDR。
    描述其他實施例。
    以相同的編號標記相同或等效的元件。
    本發明為一種經改良之電流操縱電路。如圖3中所繪示，本發明係藉由使用來自存在於電路之輸出節點A及B處之差動信號之回授以在其處於導電狀態時動態地調變一電流操縱裝置(例如，一MOSFET、一雙極電晶體、一類比放大器或其他裝置)。以此方式，輸出節點A或B上之信號不顯著影響共用節點處之電位。因此，存在較少非所要的信號相依之電荷轉移，導致節點A及B上之輸出信號失真較少。
    在圖3及圖4的實施例中，電流操縱電路300及400中的回授電路適當調變施加至在其導電狀態中的一操縱裝置(例如，一PMOS電晶體)之信號，以便維持共用節點332或432處之電壓，而與存在於輸出節點A及B處之信號無關。
    圖3中展示之術語Von表示考慮到輸出節點A及B處所期望或容許之電位範圍而將電流操縱裝置310或320置於一導電狀態中所必需之一信號。圖3中展示之術語Voff表示考慮到輸出節點A及B處所期望或容許之電位範圍而將電流操縱裝置310或320置於一絕緣(非導電的)狀態中所必需之一信號。
    在圖3中，假定控制信號VCA引起切換元件318將操縱裝置310置於一導電狀態中，而控制信號VCB引起切換元件328將操縱裝置320置於一絕緣狀態中。因此電流操縱電路300處於對應於圖1A中展示的電流操縱電路100之第一狀態之一第一狀態中，且假定藉由如圖5之DAC中所繪示而組態之並聯耦合之電流操縱電路將一上升信號施加至輸出節點A。由於操縱裝置310之有限阻抗，共用節點332(具有由電容器335表示之一寄生電容)之電位將回應於此而正常上升(然本發明會抵消此效應)。同時，歸因於存在於輸出節點A及B處之信號之差動性質，節點B之電位降低。
    在圖3中，存在於節點B處之降低信號係展示為透過一經適當按比例調整之回授電路317耦合至操縱裝置310之控制節點312。因此，其減少節點312處之習知信號，以便消除存在於輸出節點A處之增加信號對共用節點332之影響。回授電路的按比例調整(k)(或轉移函數)係經設計、選擇及/或調整以防止輸出節點A上之可變電壓改變共用節點332處之電壓。結果等效於第一狀態中的電流操縱電路之實質上無限的輸出阻抗。
    以一類似方式，當將電流操縱電路300切換至其第二狀態時，至電流操縱裝置320之控制信號係藉由將節點A信號透過一經適當按比例調整之回授電路327而耦合至節點322而調變。存在於輸出節點A處之變化信號成比例地修改操縱裝置320之節點322處之習知信號，因此減輕存在於輸出節點B處之逆變化信號之影響。回授電路之按比例調整(k)(或轉移函數)係經設計、選擇及/或調整以防止輸出節點B上之可變電壓改變共用節點332處之電壓。歸因於該回授，共用節點332處之電壓與節點A及B處之電壓位準無關。結果等效於第二狀態中的電流操縱電路300之實質上無限的輸出阻抗。
    圖3中所展示之電路之一可能實施方案使用一電壓控制信號源作為具有一轉移係數k310之回授電路317，該轉移係數k310係由節點B信號控制且在控制信號VCA指引下被疊加在信號Von上且施加至節點312。因此，在第一狀態中，將信號Von+k310*V(B)施加至節點312，以便補償輸出節點A處之電位對共用節點332之影響。
    類似地，一電壓控制信號源可用作具有一轉移係數k320之回授電路327，該轉移係數k320係由節點A信號控制且在控制信號VCB指引下被疊加在信號Von上且施加至節點322。因此，在第二狀態中，將信號Von+k320*V(A)施加至節點322，以便補償輸出節點B處之電位對共用節點332之影響。
    藉由分別基於電流操縱裝置310及320的性質及所期望之差動輸出信號振幅而設計、選擇及/或調整轉移係數k310及k320，可維持共用節點332之電位，使其與存在於輸出節點A及B處之信號無關。因此，電流操縱電路300將展現實質上無限的輸出限抗。
    在某些應用中，欠補償或過補償輸出信號對電流操縱電路共用節點電位之影響可能有利。此可將電流操縱裝置等效輸出阻抗微調為一預界定位準，其直接轉譯成由電流操縱電路引入之一預界定位準之失真。此一失真控制機制可有利地用於抗衡一系統中存在的其他失真源，從而使得總無雜散動態範圍(SFDR)得到改良。為此目的，回授係數(亦即，k310及k320)可經選擇以獲得電流操縱裝置之所要等效輸出阻抗，其可不同於無限值。
    如此項技術中眾所周知的，在一些應用中，信號Von及/或Voff可嵌入於控制信號VCA及VCB內。在此等配置中，VCA及VCB可為透過各種電路(例如，放大器)耦合至節點312及322之按比例調整類比信號。
    在一些實施例中，切換元件可為數位控制電路(例如，開關、傳輸閘...等)，其在數位互補控制信號VCA及VCB指引下將預定信號Von及Voff耦合至電流操縱裝置，以便將其置於所要的導電及分別絕緣狀態中。因此，回授信號可透過切換元件而耦合且調變預定Von信號。
    在其他實施例中，切換元件可為類比驅動電路(例如，放大器、緩衝器、衰減器、電阻器/電容器/電感器或其組合之被動網路...等)，其將互補控制信號VCA及VCB轉譯(例如，按比例調整)且耦合至電流操縱裝置，以便將其置於所要的導電及分別絕緣狀態中。因此，回授可被耦合至控制端子，且適當地調變互補控制信號VCA及VCB。在此情況下，在將控制信號施加至習知電流操縱元件之前，回授電路可按比例調整VCA及VCB控制信號。合適的位準偏移電路係眾所周知的。整體效果與圖3中相同。
    本發明的另一實施例係藉由電流操縱電路400而繪示於圖4中。操縱裝置410及420係分別藉由跨導參數gm410及gm420以及輸出電導參數gds410及gds420(其中gds=id/vds)，使用p通道MOS電晶體(特徵在於由電流源430產生的電流Io)來實施。在此情況下，如下文所描述，MOS電晶體之閘極電壓(在節點412、422處)係藉由回授電路而調整。
    切換元件418及428係分別使用PMOS及NMOS電晶體開關對481、483及482、484而建構。回授電路係分別藉由電阻分壓器RB1、RB2及RA1、RA2(分別包含電阻器對471、473及472、474)而實施。
    在第一狀態期間，存在於控制節點411處的一「高」VCA控制信號將開關481置於一絕緣狀態中，且將開關483置於一導電狀態中。因此，信號S412被耦合至節點412，其中：S412=Von+(V(B)-Von)*kb=Von*(1-kb)+V(B)*kb及kb=RB2/(RB1+RB2)。
    在相同的第一狀態期間，存在於控制節點421處之互補「低」控制信號VCB將開關482置於一導電狀態中，且將開關484置於一絕緣狀態中。因此，信號VOFF被耦合至節點422，且操縱裝置420被置於一絕緣狀態中。
    歸因於在電流操縱電路400的第一狀態中存在於輸出節點A處之一信號變化v(A)所致之共用節點432電位之電位變化(若存在)在不受益於本發明的情況下與v(A)*gds410/gm410成比例。同時，歸因於DAC輸出信號的差動性質，存在於輸出節點B處之變化v(B)約等於-v(A)。因此，藉由選擇kb=RB2/(RB1+RB2)實質上等於gds410/gm410，可消除或至少顯著地減少歸因於第一狀態期間存在於輸出節點A處之信號所致之共用節點432電位之變化。
    在第二狀態期間，存在於控制節點421處之一「高」VCB控制信號將開關482置於一絕緣狀態中，且將開關484置於一導電狀態中。因此，信號S422係耦合至節點422，其中：S422=Von+(V(A)-Von)*ka=Von*(1-ka)+V(A)*ka及ka=RA2/(RA1+RA2)。
    在相同的第二狀態期間，存在於控制節點411處之互補「低」控制信號VCA將開關481置於一導電狀態中，且將開關483置於一絕緣狀態中。因此，將信號VOFF耦合至節點412，且將操縱裝置410置於一絕緣狀態中。
    歸因於電流操縱電路400之第二狀態中存在於輸出節點B處之一信號變化v(B)所致之共用節點432電位之電位變化(若存在)在不受益於本發明的情況下與v(B)*gds420/gm420成比例。同時，歸因於DAC輸出信號之差動性質，存在於輸出節點A處之變化v(A)約等於-v(B)。因此，藉由選擇ka=RA2/(RA1+RA2)實質上等於gds420/gm420，可消除或至少顯著地減少歸因於第二狀態期間存在於輸出節點B處之信號所致之共用節點432電位之變化。
    熟習此項技術者將認識，此係所需回授係數的一階推導，以獲得電流操縱裝置之所要之實質上無限的輸出阻抗。一實踐實施方案呈現許多有充分證據之較高階效應(例如，體效應、固有裝置電容、寄生電容等等)，其亦必須被考慮以用於更精確之阻抗控制。
    在一些應用中，可能需要為電流操縱裝置建立一預界定等效輸出阻抗目標(其可不同於無限值)。此預界定阻抗位準控制由電流操縱電路引入之失真量(其可用於抗衡系統中存在的其他失真機制以獲得一經整體改良之SFDR)。因此，回授係數ka及kb之值可經選擇為高於或低於上述所計算之值。
    根據在此項技術中已確立之方法，藉由所要電流操縱電路操作參數進一步決定電阻器471至474之值、電晶體開關481至484之大小以及操縱電晶體410及420之大小。
    若電流操縱裝置410為一PMOS電晶體(如在圖4之實例中)，則通過電晶體的電流具有兩個分量：由Vgs決定之一第一電流及由Vds決定之一第二電流。第二電流將隨Vds之改變(即，輸出節點A處之信號之改變)而改變。因為兩個電流的總和係恆定的(Io)，故第一電流將以相反之方式改變。若閘極電位保持恆定，則此將引起Vgs改變，從而改變共用節點432。在此實例中，本發明準確地按補償所期望的Vgs之變化所必需之量來理想地改變閘極電位。
    可在設計時依據電流操縱裝置410及420之性質來決定回授比率ka及kb，或(為了考慮製程變化)可在製造時使用眾所周知之修整技術來調整回授比率ka及kb。為了實現甚至更好之效能(相對於溫度、電源電壓、輸出負載條件、輸出信號振幅等等之變化)，可在通電時進一步動態調整此等回授比率，或/且可使得此等回授比率連續追蹤電流操縱裝置之性質。使用者亦可藉由選擇連接至一IC封裝之接針之組件(例如，電阻器)之適當值或藉由其他方法而調整該等比率。
    作為優選實施方案而非限制性實施方案之一實例，電阻器471及472可為固定值電阻器，而可(使用眾所周知之主動電路)使得電阻器473及474追蹤電流操縱電晶體410及420之複本之性質(諸如，跨導及輸出電導)。
    圖5繪示包括將電流操縱至其各自輸出端子A1、B1至An、Bn(其在A及B輸出匯流排上加總)之複數個電流操縱電路(CS1至CSn)之一差動DAC 500。各電流操縱電路可併入類似於圖3及圖4中展示之一回授組態。歸因於包括在內之電流操縱裝置之特定參數及操作條件，上文所描述之回授轉移函數對於各電流操縱電路可為不同。因此，A及B匯流排之位準不影響各電流操縱電路之共用節點。結果為一非常低之失真DAC，使得其具有經改良之SFDR效能。
    儘管已展示且描述本發明之特定實施例，然對於熟習此項技術者將顯而易見的是：可在不脫離本發明的較寬廣態樣之情況下作改變及修改。隨附申請專利範圍將所有此等改變及修改包含在其範疇內，如同此等改變及修改落於本發明之真實精神及範疇內一般。
    100‧‧‧電流操縱(CS)電路
    110‧‧‧電流操縱裝置
    111‧‧‧控制端子
    112‧‧‧節點
    115‧‧‧電阻器
    118‧‧‧切換元件
    120‧‧‧電流操縱裝置
    121‧‧‧控制端子
    122‧‧‧節點
    125‧‧‧電阻器
    128‧‧‧切換元件
    130‧‧‧固定電流源
    132‧‧‧共用節點
    135‧‧‧電容器
    200‧‧‧數位轉類比轉換器/DAC
    300‧‧‧電流操縱(CS)電路
    310‧‧‧電流操縱裝置
    312‧‧‧控制節點
    317‧‧‧回授電路
    318‧‧‧切換元件
    320‧‧‧電流操縱裝置
    322‧‧‧節點
    327‧‧‧回授電路
    328‧‧‧切換元件
    332‧‧‧共用節點
    335‧‧‧電容器
    400‧‧‧電流操縱電路
    410‧‧‧電流操縱裝置/操縱電晶體
    411‧‧‧控制節點
    412‧‧‧節點
    418‧‧‧切換元件
    420‧‧‧電流操縱裝置/操縱電晶體
    421‧‧‧控制節點
    422‧‧‧節點
    428‧‧‧切換元件
    430‧‧‧電流源
    432‧‧‧共用節點
    471‧‧‧電阻器
    472‧‧‧電阻器
    473‧‧‧電阻器
    474‧‧‧電阻器
    481‧‧‧電晶體開關
    482‧‧‧電晶體開關
    483‧‧‧電晶體開關
    484‧‧‧電晶體開關
    500‧‧‧差動數位轉類比轉換器
    A‧‧‧輸出節點
    A(n-1)‧‧‧輸出端子
    A1‧‧‧輸出端子
    A2‧‧‧輸出端子
    An‧‧‧輸出端子
    B‧‧‧輸出節點
    B(n-1)‧‧‧輸出端子
    B1‧‧‧輸出端子
    B2‧‧‧輸出端子
    Bn‧‧‧輸出端子
    CS(n-1)‧‧‧電流操縱電路
    CS1‧‧‧電流操縱電路
    CS2‧‧‧電流操縱電路
    CSn‧‧‧電流操縱電路
    Io‧‧‧電流
    RA1‧‧‧電阻分壓器
    RA2‧‧‧電阻分壓器
    RB1‧‧‧電阻分壓器
    RB2‧‧‧電阻分壓器
    VCA‧‧‧控制信號
    VCA(n-1)‧‧‧控制信號
    VCA1‧‧‧控制信號
    VCA2‧‧‧控制信號
    VCAn‧‧‧控制信號
    VCB‧‧‧控制信號
    VCB(n-1)‧‧‧控制信號
    VCB1‧‧‧控制信號
    VCB2‧‧‧控制信號
    VCBn‧‧‧控制信號
    VOFF‧‧‧信號
    VON‧‧‧信號
    圖1A繪示輸出一第一差動信號之一先前技術電流操縱電路。
    圖1B繪示輸出一第二差動信號之先前技術電流操縱電路。
    圖2繪示具有各自接收互補控制輸入信號且輸出表示該等控制信號之一類比信號之複數個電流操縱電路之一先前技術數位轉類比轉換器(DAC)。
    圖3繪示根據本發明之一實施例之一電流操縱電路。
    圖4說明根據本發明之另一實施例之一電流操縱電路。
    圖5說明根據本發明之一實施例之具有複數個電流操縱電路之一DAC。
    300‧‧‧電流操縱(CS)電路
    310‧‧‧電流操縱裝置
    312‧‧‧控制節點
    317‧‧‧回授電路
    318‧‧‧切換元件
    320‧‧‧電流操縱裝置
    322‧‧‧節點
    327‧‧‧回授電路
    328‧‧‧切換元件
    332‧‧‧共用節點
    335‧‧‧電容器
    A‧‧‧輸出節點
    B‧‧‧輸出節點
    Io‧‧‧電流
    VCA‧‧‧控制信號
    VCB‧‧‧控制信號
    VOFF‧‧‧信號
    VON‧‧‧信號
    权利要求:
    Claims (18)
    [1] 一種電流操縱電路，其包括：控制端子，其等用於接收互補操縱控制信號；一電流源，其產生在該等互補操縱控制信號指引下而經操縱的一電流；電流操縱裝置，其選擇性地將該電流源耦合至兩個差動輸出節點之一者；及複數個回授電路，其將該等差動輸出節點耦合至該等控制端子，其中該等電流操縱裝置在其導電狀態中呈現一預界定等效輸出阻抗。
    [2] 如請求項1之電路，其中該等電流操縱裝置包括：一第一電流操縱裝置，其具有在一共用節點處耦合至該電流源之一第一端子且具有耦合至該等差動輸出節點之一第一者之一第二端子；及一第二電流操縱裝置，其具有在該共用節點處耦合至該電流源之一第三端子及耦合至該等差動輸出節點之一第二者之一第四端子。
    [3] 如請求項2之電路，其中該等電流操縱裝置包括MOSFET。
    [4] 如請求項2之電路，其中該等回授電路包括：一第一回授電路，其具有耦合至該等差動輸出節點之該第二者之一輸入且具有經耦合以用於調整該第一電流操縱裝置之一控制端子處之一信號之一輸出；及一第二回授電路，其具有耦合至該等差動輸出節點之該第一者之一輸入且具有經耦合以用於調整該第二電流操縱裝置之一控制端子處之一信號之一輸出。
    [5] 如請求項4之電路，其中該等回授電路的按比例調整功能防止該等差動輸出節點上的可變電壓實質上改變該共用節點處的一電位，從而引起該等電流操縱裝置在其導電狀態中呈現該預界定等效輸出阻抗。
    [6] 如請求項1之電路其中該等差動輸出節點包括該等差動輸出節點之一第一者及該等差動輸出節點之一第二者，及其中該等回授電路包括：一第一電阻分壓器，其具有耦合至該等差動輸出節點之該第二者之一輸入且具有經耦合以用於調整該第一電流操縱裝置之一控制信號之一輸出；及一第二電阻分壓器，其具有耦合至該等差動輸出節點之該第一者之一輸入且具有經耦合以用於調整該第二電流操縱裝置之一控制信號之一輸出。
    [7] 如請求項1之電路其中該等差動輸出節點包括該等差動輸出節點之一第一者及該等差動輸出節點之一第二者，及其中該等回授電路包括：一第一電壓控制信號源，其具有耦合至該等差動輸出節點之該第二者之一輸入且具有經耦合以用於調整該第一電流操縱裝置之一控制信號之一輸出；及一第二電壓控制信號源，其具有耦合至該等差動輸出節點之該第一者之一輸入且具有經耦合以用於調整該第二電流操縱裝置之一控制信號之一輸出。
    [8] 如請求項1之電路，其中該等回授電路包括主動信號按比例調整電路。
    [9] 如請求項1之電路，其中該等回授電路包括基於該等差動輸出節點處之一電壓位準按比例調整該等互補操縱控制信號之電路。
    [10] 如請求項1之電路，其進一步包括：一第一切換裝置，其接收該等互補操縱控制信號之一第一者，且控制該等電流操縱裝置之一第一者以選擇性地將該電流源耦合至該等差動輸出節點之一第一者；及一第二切換裝置，其接收該等互補操縱控制信號之一第二者，且控制該等電流操縱裝置之一第二者以選擇性地將該電流源耦合至該等差動輸出節點之一第二者。
    [11] 如請求項10之電路，其中該第一切換裝置將一第一控制信號耦合至該等電流操縱裝置之該第一者，以使該等電流操縱裝置之該第一者導電，以將該電流源耦合至該等差動輸出節點之該第一者，其中該等回授電路之一第一者基於該等差動輸出節點之該第二者處之一電壓位準來改變該第一控制信號之一量值，及其中該第二切換裝置將一第二控制信號耦合至該等電流操縱裝置之該第二者，以使該等電流操縱裝置之該第二者導電，以將該電流源耦合至該等差動輸出節點之該第二者，其中該等回授電路之一第二者基於該等差動輸出節點之該第一者處之一電壓位準來改變該第二控制信號之一量值。
    [12] 如請求項1之電路，其中該等電流操縱裝置包括：一第一電流操縱裝置，其具有在一共用節點處耦合至該電流源之一第一端子且具有耦合至該等差動輸出節點之一第一者之一第二端子；及一第二電流操縱裝置，其具有在該共用節點處耦合至該電流源之一第三端子及耦合至該等差動輸出節點之一第二者之一第四端子，其中該等回授電路具有相關聯的按比例調整功能，其中該等回授電路之該等按比例調整功能防止該等差動輸出節點上的可變電壓實質上改變該共用節點處之該電壓，從而引起該等電流操縱裝置在其導電狀態中呈現該預界定等效輸出阻抗，及其中按比例調整因數由在製造該電流操縱電路時執行之一程序之至少一者設定，或在該電流操縱電路通電時設定，或由一使用者設定。
    [13] 如請求項1之電路，其中該等電流操縱裝置包括：一第一電流操縱裝置，其具有在一共用節點處耦合至該電流源之一第一端子且具有耦合至該等差動輸出節點之一第一者之一第二端子；及一第二電流操縱裝置，其具有在該共用節點處耦合至該電流源之一第三端子及耦合至該等差動輸出節點之一第二者之一第四端子，其中該等回授電路具有相關聯的按比例調整功能，其中該等回授電路之該等按比例調整功能防止該等差動輸出節點上的可變電壓實質上改變該共用節點處之該電壓，從而引起該等電流操縱裝置在其導電狀態中呈現該預界定等效輸出阻抗，及其中該等按比例調整因數在操作期間藉由追蹤該等電流操縱裝置之參數或追蹤輸出負載條件或追蹤輸出信號振幅之至少一者而自動設定。
    [14] 如請求項1之電路，其中該預界定等效輸出阻抗為一實質上無限的等效輸出阻抗。
    [15] 一種數位轉類比轉換器(DAC)，其包括：複數個電流操縱電路，各電流操縱電路具有兩個差動輸出節點：兩個差動輸出匯流排，其連接至該等差動輸出節點之各自者，該等電流操縱電路之至少一者包括：控制端子，其等用於接收互補操縱控制信號；一電流源，其產生在該等互補操縱控制信號指引下而經操縱之一電流；電流操縱裝置，其選擇性地將該電流源耦合至該兩個差動輸出節點之一者；及複數個回授電路，其將該等差動輸出節點耦合至該等控制端子，其中該等電流操縱裝置在其導電狀態中呈現一預界定等效輸出阻抗。
    [16] 一種在兩個差動輸出端子之間操縱一電流之方法，該方法包括：產生一電流；提供用於複數個電流操縱裝置之控制信號，以將該電流選擇性地指引至該等差動輸出端子之一者；及實質上與存在於該等差動輸出端子處之信號成比例地調變該等控制信號，以便維持一預界定等效輸出阻抗。
    [17] 如請求項16之方法，其中該預界定等效輸出阻抗為一實質上無限的差動輸出阻抗。
    [18] 一種在兩個差動輸出端子之間產生反映一輸入數位信號之一差動類比輸出信號之方法，該方法包括：產生複數個電流；回應於該輸入數位信號提供用於複數個電流操縱裝置之控制信號，以將該複數個電流選擇性地指引至該等差動輸出端子之一者或另一者；及與存在於該等差動輸出端子處之信號成比例地調變該等控制信號之至少一者，以便實質上消除該差動類比輸出信號之失真。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI446139B|2014-07-21|降低或消除參考偏壓之訊號相依調變之電路及方法
    US8283968B2|2012-10-09|Analog switch
    Lu et al.2013|Design and analysis of energy-efficient reconfigurable pre-emphasis voltage-mode transmitters
    TWI482437B|2015-04-21|具回授之電流操縱電路
    EP2237425B1|2012-05-09|Current switching circuitry
    JP2004506372A5|2004-02-26|
    US9397622B2|2016-07-19|Programmable hysteresis comparator
    KR20010060276A|2001-07-06|스위치 드라이버 회로
    US8373491B2|2013-02-12|Switched current mirror with good matching
    KR970031232A|1997-06-26|차동증폭기를 갖는 이득 제어 증폭회로|
    CN112042117A|2020-12-04|具有多个独立输出级的d类放大器
    US8643520B1|2014-02-04|Digital-to-analog converter | current cell with shadow differential transistors for output impedance compensation
    CN106209098B|2019-12-20|一种数模转换器
    US7777655B2|2010-08-17|Wideband switched current source
    Song et al.2008|A Robust and Scalable Constant-$ g_m $ Rail-to-Rail CMOS Input Stage With Dynamic Feedback for VLSI Cell Libraries
    TWI407701B|2013-09-01|具受控緩衝輸入之數位至類比轉換器
    US5136293A|1992-08-04|Differential current source type d/a converter
    US8058926B2|2011-11-15|Amplifier input switch configuration with improved PSRR
    KR20000029488A|2000-05-25|디지털/아날로그변환기및시그마델타아날로그/디지털변환기
    US8665015B1|2014-03-04|Power amplifier circuit
    Zeng et al.2010|Output impedance linearization technique for current-steering DACs
    KR20100124381A|2010-11-29|직접 게이트 구동 기준 전류원 회로
    RU2710923C1|2020-01-14|Буферный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом для работы при низких температурах
    JP2020537443A|2020-12-17|切替可能なｂｉａｓ回路を有する増幅器
    JP4913392B2|2012-04-11|アッテネータ
    同族专利:
    公开号 | 公开日
    CN102759943B|2015-10-21|
    CN102759943A|2012-10-31|
    US20120274496A1|2012-11-01|
    EP2518900A1|2012-10-31|
    EP2518900B1|2016-06-08|
    TWI482437B|2015-04-21|
    US8330633B2|2012-12-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5373294A|1993-07-12|1994-12-13|Nec Electronics, Inc.|Current switch for a high speed DAC|
    US5563598A|1994-10-14|1996-10-08|Technoconcepts, Inc.|Differential comparator cirucit|
    US5689257A|1996-01-05|1997-11-18|Analog Devices, Inc.|Skewless differential switch and DAC employing the same|
    US6795843B1|2000-11-08|2004-09-21|Sequoia Communications|Low-distortion differential circuit|
    JP3647828B2|2002-08-23|2005-05-18|シリンクス株式会社|コンパレータ回路|
    JP3968529B2|2004-04-21|2007-08-29|ソニー株式会社|差動増幅器、２段増幅器、及びアナログ／ディジタル変換器|
    US7227483B2|2004-09-22|2007-06-05|Dongwon Seo|High-speed and high-accuracy digital-to-analog converter|
    US7071858B2|2004-10-29|2006-07-04|Broadcom Corporation|Method and system for a glitch-free differential current steering switch circuit for high speed, high resolution digital-to-analog conversion|
    US7023367B1|2005-03-10|2006-04-04|National Semiconductor Corporation|Current steering digital to analog converter with improved dynamic linearity|
    US7542508B2|2005-04-21|2009-06-02|Lsi Logic Corporation|Continuous-time decision feedback equalizer|
    WO2007049179A2|2005-10-26|2007-05-03|Nxp B.V.|High speed comparator|
    US7629910B2|2006-08-30|2009-12-08|Texas Instruments Incorporated|Methods and apparatus to control current steering digital to analog converters|
    TWI330002B|2006-11-16|2010-09-01|Realtek Semiconductor Corp|Digital-to-analog converter|
    CN101395803B|2007-01-10|2011-06-15|松下电器产业株式会社|电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备|
    TWI339325B|2007-05-21|2011-03-21|Realtek Semiconductor Corp|Current output circuit with bias control and method thereof|
    EP2237425B1|2007-07-27|2012-05-09|Fujitsu Semiconductor Limited|Current switching circuitry|
    JP4528819B2|2007-09-27|2010-08-25|Ｏｋｉセミコンダクタ株式会社|多入力演算増幅回路、それを用いたデジタル／アナログ変換器、及びそれを用いた表示装置の駆動回路|
    US20090224954A1|2008-03-05|2009-09-10|Texas Instruments Incorporated|Active-Passive Continuous-Time Sigma-Delta Analog-to-Digital Converter Having Improved Linearity and Reduced Power Consumption|
    JPWO2009133658A1|2008-04-30|2011-08-25|パナソニック株式会社|多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型ｄａｃ、及び半導体集積回路、映像機器、通信機器|US9072479B2|2011-05-06|2015-07-07|Welch Allyn, Inc.|Variable control for handheld device|
    US20130264654A1|2012-04-06|2013-10-10|Infineon Technologies Dresden Gmbh|Integrated Switching Device with Parallel Rectifier Element|
    US8643521B1|2012-11-28|2014-02-04|United Microelectronics Corp.|Digital-to-analog converter with greater output resistance|
    KR102120187B1|2014-06-02|2020-06-08|삼성전자주식회사|디지털-아날로그 변환방법 및 장치|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/096,737|US8330633B2|2011-04-28|2011-04-28|Current steering circuit with feedback|
    [返回顶部]