• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    【課題】提供一種訊號產生器，係根據對應於設定頻率的數位值而輸出類比頻率訊號者，且可得到良好的雜訊特性，又可不需對應於波形資料的ROM表而構造簡易【解決手段】將具有對應於設定頻率的數位值的數位訊號積分而產生鋸齒狀波形，再根據該波形產生三角波狀波形，將該波形輸出微分後進行D/A轉換來積分，對該積分輸出例如使用以三角波的中間的電壓作為閾值的比較器，而自該比較器得到目標頻率的頻率訊號。
    公开号:TW201320604A
    申请号:TW101111454
    申请日:2012-03-30
    公开日:2013-05-16
    发明作者:Kazuo Akaike；Tsukasa Kobata
    申请人:Nihon Dempa Kogyo Co；
    IPC主号:H03K4-00
    专利说明:
    訊號產生器
    本發明關於一種用以取得頻率訊號之訊號產生器。
    例如為得到與系統對應之時脈訊號，需有產生任意頻率訊號之裝置，但欲根據數位訊號所產生之頻率設定訊號而得到類比頻率訊號，目前已知有組合D/A(數位/類比轉換部)及DDS(Direct Digital Synthesizers：直接數位合成器)之方式。DDS係，用以產生正弦波訊號的資料寫入於ROM表，而輸入對應於設定頻率之數位訊號時，以對應於該輸入值之讀取模式來讀取位址，藉此自ROM表輸出對應於設定頻率的正弦波。接著將該輸出於D/A轉換部轉換為類比訊號，而可取得作為目的之類比頻率訊號。
    於此情形下，為改善產生的訊號之寄生訊號等雜訊特性，雖有必要提高ROM表之資料分解能力，但如此一來需要大量的記憶容量，而且消耗電流亦隨之提高。
    在專利文獻1中記載有根據數位資料所產生之三角波而產生目標頻率之矩形波之技術。該技術在將數位資料D/A轉換後，對類比三角波進行線性插補。線性插補之目的為由於類比三角波與零點交叉之時序無法比數位訊號的取樣時序更為精確，故將零點交叉時序固定於對應頻率之時序(段落0019~0023)。且，用比較器來求出類比三角波之零點交叉時序，而得到輸出(段落0024)。
    在該專利文獻1中記載，將數位訊號輸入累加器，產生與輸入和時間成比例的鋸齒波，接著於三角波轉換電路轉換為三角波，將該三角波D/A轉換，對類比三角波進行線性插補，再以預定電壓對線性插補電路的輸出於比較器進行二值化，來得到任意的頻率訊號。
    但，用以進行線性插補的取樣保持電路通常需有運算放大器，使用屬於主動元件的運算放大器時，會有所謂增益的變動造成波形扭曲的問題。
    【專利文獻1】日本特開平5-206732號公報(段落0019~0024，圖1) 發明概要

    本發明係鑒於上述課題所成者，提供一種訊號產生器，係根據對應於設定頻率的數位值而輸出類比頻率訊號，且可得到良好的雜訊特性，又可不需對應於波形資料的ROM表且構造簡易者
    本發明的訊號生成產生器，包含有：積分波形產生部，係輸入具有對應於設定頻率之數位值之數位訊號，將該數位值積分而藉此產生由負值及正值所組合之鋸齒狀積分波形者；三角波產生部，係根據由該積分波形產生部所輸出之數位值，來產生由數位值所形成的三角波狀波形者；微分電路部，係將該三角波產生部之輸出值微分處理，藉此產生正值及負值反覆的矩形波狀之波形者；數位/類比轉換部，係將該微分電路部之輸出進行數位/類比轉換者；積分電路部，係將該數位/類比轉換部之類比輸出積分，來輸出三角波狀之積分波形者；及比較器，係將該積分電路部之輸出與預設之閾值進行比較，輸出以比較輸出為目的之頻率之矩形波者。
    本發明係一種根據對應於設定頻率的數位值而輸出類比頻率訊號之訊號產生器，將具有對應於設定頻率之數位值的數位訊號積分而產生鋸齒狀之波形，再根據該波形產生三角波狀之波形，將該波形輸出微分後進行D/A轉換來積分，對該積分輸出值藉由比較器而得到作為目標頻率的頻率訊號。因此不再需要用在DDS之對應於波形資料之ROM表，構造簡易並可得到良好的雜訊特性。圖式簡單說明
    第1圖係表示本發明之訊號產生器之實施形態的全體構造的方塊圖。
    第2圖係表示積分波形產生部之電路的方塊圖。
    第3圖係表示積分波形產生部之動作的說明圖。
    第4圖係表示積分波形產生部之輸出波形的波形圖。
    第5(a)圖係表示三角波產生部之電路的方塊圖。
    第5(b)圖係表示三角波產生部之電路的方塊圖。
    第6圖係表示三角波產生部之輸出波形的波形圖。
    第7圖係表示微分電路部之電路的方塊圖。
    第8(a)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    第8(b)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    第8(c)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    第8(d)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。用以實施發明之形態
    第1圖係本發明之訊號產生器之實施形態的全體構造的方塊圖，1係積分波形產生電路部。該積分波形產生電路部1具有將對應於所輸入的數位值(頻率資料)的頻率之鋸齒波以數位資料輸出的功能，其構造如第2圖所示，於累加部11的後段設置正反電路12，以使正反電路12的輸出於累加部11累加至輸入值。計時脈波輸入至正反電路12，根據計時脈波輸入的時機而輸出來自於累加部11的輸入資料。計時脈波的頻率，在藉由輸出的數位值群體所特定的鋸齒波頻率例如欲取得5MHz時，例如為20MHz。
    關於積分波形產生電路部1的動作，為便於說明，以根據4位元的數位值動作之情況舉例，並參照第3圖進行說明。數位值被作為「2」的補數使用，例如輸入至該電路部1的頻率資料之輸入值比方說為「0001」的話，輸入值與累加部11累加，累加值逐漸增加，而累加值增加為「0111」，接著當輸入「0001」時，累加值則變為「1000」，十進位值變為負值。因此輸入至正反電路12的計時脈波的脈波編號(方便上的編號)與頻率資料(輸入值)以及輸出值之關係形成如第3圖所示，如第4圖所示，輸出波形則成為鋸齒波，而該鋸齒波係輸入值的積分波形。且由於該鋸齒波的頻率係對應設定頻率資料之輸入值來決定，因此該頻率資料即如後所述成為決定訊號產生器的設定頻率之資料。而，積分波形產生電路部1的數位訊號是以4位元來說明，但實際上是使用例如32位元的訊號。
    於積分波形產生電路部1的後段，設置有三角波產生電路部2。該三角波產生電路部2係用來將輸入的鋸齒波轉換為三角波，其構成例如第5(a)圖所示。絕對值演算部21係刪除輸入的位元訊號(數位訊號)之MSB(Most Significant Bit：最大有效位元)，而得到除MSB以外的下位位元的絕對值之電路部。正負判別部22係當前述數位訊號的MSB為「0」時輸出1；前述數位訊號的MSB為「1」時輸出「-1」之電路部。乘算部23係將於絕對值演算部21得到的數位訊號的絕對值與由正負判別部22輸出的輸出值相乘之電路部。
    因此若輸入的位元訊號之MSB為「0」，於正負判別部22輸出「1」，將除位元訊號的MSB以外之下位位元的絕對值乘以「1」後的值由乘算部23輸出。又，若輸入的數位值為負值(MSB為「1」時)，於正負判別部22輸出「-1」，將除位元訊號的MSB以外的下位位元的絕對值乘以「-1」後的值由乘算部23輸出。
    依據第5(a)圖的電路部，積分波形產生電路部1的輸出從「0000」到「0100」(參照第3圖)為止，十進位值是由0開始遞增1而增加。接著「0101」除去MSB則變為「101」，在2的補數中該值的絕對值為3。因此，當超過「0100」時，十進位值是由4開始遞減1而減少，可得如第6圖所示之三角波。
    第5(b)圖係將第5(a)圖的方塊具體化的電路之一例。211係將輸入的位元訊號刪除MSB而輸出之電路；212、221係判定MSB為0/1之電路；214、222係若選擇訊號為「0」，輸出於「0」側的輸入端所輸入的訊號，若選擇訊號為「1」，輸出於「1」側的輸入端所輸入的訊號之選擇電路；213、215係將「-1」乘算之乘算部。
    另外，數位資料不限於2的補數。又，將鋸齒波轉換為三角波的方式不僅限於前述方法。三角波產生電路部2亦可構成為將輸入的鋸齒波中正的區域反轉為負值，或可構成為將正的區域反轉為負值。
    三角波產生電路部2的後段設有微分電路部3。微分電路部3之構成如第7圖所示，於延遲電路部31的後段設置累加部32，自輸入至微分電路部3的輸入值減去例如該輸入值的前一時序的輸入值，也就是於延遲電路部31在前一時脈保持的輸入值，並輸出該差量
    第8(a)圖係三角波產生電路部2產生的三角波，因其為數位資料故形成對應於動作時脈形成之階梯狀波形。因此，藉由將該三角波微分，可如圖8(b)所示，得到分別對應三角波的上升領域及下降領域而由正值與負值交互出現的數位值所形成之占空比為50%的矩形波。
    微分電路部3的後段設置有D/A轉換部4以及積分電路5，由微分電路部3輸出的矩形波會進行D/A轉換。積分電路5係將類比矩形波積分，產生如第8(c)圖所示之三角波。
    積分電路5的後段設置有比較器6，該比較器6的閾值(電壓)設定在前述三角波的訊號位準之例如中點之電壓。因已知微分電路部3的輸出位準及頻率，故可知前述中點之電壓。因此，比較器6之輸出係，在三角波電壓高於閥值時為開啟，而輸出預設直流電壓；三角波電壓低於閥值時為關閉，而輸出電壓位準變為零。因此，自比較器6輸出占空比為50%的矩形波。而，比較器6的閥值並非僅限於設定為三角波的訊號位準的中點之電壓，而是對應目標之矩形波的占空比來決定。
    總結以上來說明實施例的作用，首先由未圖示的設定部設定對應於欲自訊號產生器得到之目標頻率的頻率資料，並輸入至積分波形產生電路部1。於積分波形產生電路部1如前述般來產生對應於該頻率資料之頻率的鋸齒波，接著將該鋸齒波的負的區域如前述般反轉為正值，或是相反地將正的區域反轉為負值而產生三角波。
    接著將此三角波微分，將該微分輸出D/A轉換後，藉由積分可得到自如第8(a)圖所示的階梯狀線條所形成的三角波除去階梯狀部分後的三角波(參照第8(c)圖)。再者，藉由將該三角波輸入比較器6得到矩形波。前述微分輸出係對應於頻率資料的頻率，且占空比為50%的輸出，因此由比較器6所得的矩形波為目標頻率為例如5MHz的脈衝訊號。
    根據上述實施形態，有以下之效果。
    變得不需要使用於DDS並寫入有用以產生正弦波訊號之資料的ROM表，電路規模小，構造簡易，且可謀求消費電力的減低。
    兼具數位訊號處理的特徵：可進行細微且準確度高的調整；以及類比電路的特徵：可忽略量子化雜訊。
    又將D/A轉換值積分產生三角波，由於積分器5可由電阻元件、電容器等被動元件組成，故比起前述專利文獻1的方式，波形扭曲較少，可得到低雜訊的訊號。
    1‧‧‧積分波形產生電路部
    11‧‧‧累加部
    12‧‧‧正反電路
    2‧‧‧三角波產生電路部
    21‧‧‧絕對值演算部
    211,212,221‧‧‧電路
    214,222‧‧‧選擇電路
    22‧‧‧正負判別部
    23,213,215‧‧‧乘算部
    3‧‧‧微分電路部
    31‧‧‧延遲電路部
    32‧‧‧累加部
    4‧‧‧D/A轉換部
    5‧‧‧積分電路
    6‧‧‧比較器
    第1圖係表示本發明之訊號產生器之實施形態的全體構
    造的方塊圖。
    第2圖係表示積分波形產生部之電路的方塊圖。
    第3圖係表示積分波形產生部之動作的說明圖。
    第4圖係表示積分波形產生部之輸出波形的波形圖。
    第5(a)圖係表示三角波產生部之電路的方塊圖。
    第5(b)圖係表示三角波產生部之電路的方塊圖。
    第6圖係表示三角波產生部之輸出波形的波形圖。
    第7圖係表示微分電路部之電路的方塊圖。
    第8(a)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    第8(b)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    第8(c)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    第8(d)圖係表示藉由於後段電路處理三角波產生部的輸出訊號，取得目標之頻率訊號之情形的時序圖。
    1‧‧‧積分波形產生電路部
    2‧‧‧三角波產生電路部
    3‧‧‧微分電路部
    4‧‧‧D/A轉換部
    5‧‧‧積分電路
    6‧‧‧比較器
    权利要求:
    Claims (2)
    [1] 一種訊號產生器，其特徵在於包含有：積分波形產生部，係輸入具有對應於設定頻率之數位值之數位訊號，將該數位值積分而藉此產生由負值及正值所組合之鋸齒狀積分波形者；三角波產生部，係根據由該積分波形產生部所輸出之數位值，來產生由數位值所形成的三角波狀波形者；微分電路部，係將該三角波產生部之輸出值微分處理，藉此產生正值及負值反覆的矩形波狀之波形者；數位/類比轉換部，係將該微分電路部之輸出進行數位/類比轉換者；積分電路部，係將該數位/類比轉換部之類比輸出積分，來輸出三角波狀之積分波形者；及比較器，係將該積分電路部之輸出與預設之閾值進行比較，輸出比較輸出且為目標頻率之矩形波者。
    [2] 如申請專利範圍第1項之訊號產生器，其中前述數位值為2的補數；且前述三角波產生部具有：一電路部，係求得刪除前述積分波形產生部所輸出之數位訊號之MSB後之絕對值者；及另一電路部，係在前述數位訊號之MSB為0時，將前述絕對值乘以1，在前述數位訊號之MSB為1時，將前述絕對值乘以-1者。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP2012141313A|2012-07-26|周波数測定装置及び測定方法
    TWI473434B|2015-02-11|訊號產生器
    JP2013068626A|2013-04-18|周波数測定装置
    TWI466449B|2014-12-21|訊號生成裝置及頻率合成器
    JP5839291B2|2016-01-06|Ｐｌｌ回路
    KR20070057062A|2007-06-04|감소된 대기시간과 광대역의 펄스 밀도 변조디지털-아날로그 컨버터를 구현하는 방법 및 시스템
    US5789950A|1998-08-04|Direct digital synthesizer
    JP3417517B2|2003-06-16|ダイレクト・デジタル・シンセサイザ
    JP5999532B2|2016-09-28|Ｐｌｌ回路
    JP5165346B2|2013-03-21|超音波振動子の共振周波数追従装置
    RU202507U1|2021-02-20|Генератор цифрового гармонического сигнала
    JP3177636B2|2001-06-18|パルス変調演算回路
    TW457780B|2001-10-01|Digital-analog converter
    JPH08114632A|1996-05-07|ノイズ除去装置
    KR100618315B1|2006-08-31|사인진폭의 다중 삼각 근사장치 및 방법, 그리고 이를이용한 직접 주파수 합성장치 및 방법
    JP3444761B2|2003-09-08|ダイレクト・デジタル・シンセサイザ
    CN113495595A|2021-10-12|一种基于固定采样率dac的可控码型数据产生装置
    US6518801B1|2003-02-11|Alias suppression method for 1-bit precision direct digital synthesizer
    CN111327314A|2020-06-23|一种基于ddr存储的dds任意分频系统及其分频方法
    JP4667947B2|2011-04-13|Ａｄ変換装置
    CN112514262A|2021-03-16|处理电路
    JP4496493B2|2010-07-07|Ｄａコンバータおよびａｄコンバータ
    JP2002314424A|2002-10-25|デジタル・アナログ変換回路
    JP2011171974A|2011-09-01|巡回型ａ／ｄ変換器
    CN105577143A|2016-05-11|时钟产生电路
    同族专利:
    公开号 | 公开日
    US8531223B2|2013-09-10|
    TWI473434B|2015-02-11|
    JP2012217170A|2012-11-08|
    US20120249203A1|2012-10-04|
    CN102739200B|2015-08-19|
    JP5883705B2|2016-03-15|
    CN102739200A|2012-10-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    FR2592244B1|1985-12-23|1994-05-13|Thomson Csf|Synthetiseur numerique de frequences elevees a corrections aperiodiques optimalisant la purete spectrale.|
    US4835481A|1986-09-30|1989-05-30|Siemens Aktiengesellschaft|Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency|
    JPH05206732A|1992-01-27|1993-08-13|Hitachi Ltd|周波数シンセサイザ|
    JPH08125442A|1994-10-26|1996-05-17|Toshiba Corp|信号発生回路|
    JP3417517B2|1995-05-22|2003-06-16|日本電信電話株式会社|ダイレクト・デジタル・シンセサイザ|
    JPH1041816A|1996-07-24|1998-02-13|Advantest Corp|信号発生器|
    JP3282510B2|1996-08-01|2002-05-13|ヤマハ株式会社|Ｄ／ａコンバータ回路|
    US5877752A|1997-05-30|1999-03-02|Interactive Computer Products, Inc.|Computer light pen interface system|
    US7103622B1|2002-10-08|2006-09-05|Analog Devices, Inc.|Direct digital synthesizer with output signal jitter reduction|
    CN100403044C|2003-12-10|2008-07-16|上海贝岭股份有限公司|迟滞比较器迟滞窗口自动调节与测量的一种电路结构|CN108718187A|2018-05-20|2018-10-30|广州市尚科仪器科技有限公司|一种新型噪声信号发生器|
    CN109117408B|2018-06-26|2021-03-30|电子科技大学|基于信号发生器的串行协议信号生成方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011080031||2011-03-31||
    [返回顶部]