• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種運算放大裝置，其包含輸入級以及輸出級。輸入級用以接收與處理一輸入電壓以輸出一放大電壓。輸出級電性串接於輸入級。輸出級包含第一開關以及第二開關。第一開關配置以於開啟時傳送放大電壓。第一開關配置以於開啟時傳送放大電壓。第二開關並聯於第一開關，並配置以於開啟時傳送放大電壓。當第一開關開啟時，第二開關關閉，藉使放大電壓透過第一開關被傳送至第一電阻陣列以作為伽瑪校正之用。
    公开号:TW201320588A
    申请号:TW101103539
    申请日:2012-02-03
    公开日:2013-05-16
    发明作者:Zong-Fu Hsieh
    申请人:Himax Tech Ltd；
    IPC主号:H03F3-00
    专利说明:
    運算放大裝置
    本發明係有關於一種基本電路，且特別是有關於一種運算放大裝置。
    在伽瑪校正的設計上，常用運算放大器作為電壓隨耦器來耦接於不同的電阻陣列，以供不同伽瑪曲線之用。一般而言，開關被設置於運算放大器之後，以將運算放大器切換至不同的電阻陣列。
    然而，配置於運算放大器之外的開關會導致電壓降(voltage drop)，而此電壓降會影響伽瑪校正的精準度。為了減少電壓降，需要使用大型開關來實現伽瑪校正的架構，但大型開關卻會佔用較大的面積。
    由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待加以進一步改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來一直未見適用的方式被發展完成。因此，如何能避免配置於運算放大器外之開關所導致電壓降的問題，並進一步改善為減少電壓降而採用大型開關，所導致佔用面積較大的問題，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。
    本發明內容之一目的是在提供一種運算放大裝置，藉以改善配置於運算放大器外之開關所導致電壓降的問題，並進一步改善為減少電壓降而採用大型開關，所導致佔用面積較大的問題。
    為達上述目的，本發明內容之一技術樣態係關於一種運算放大裝置。運算放大裝置包含輸入級以及輸出級。輸入級用以接收與處理一輸入電壓以輸出一放大電壓。輸出級電性串接於輸入級。輸出級包含第一開關、第一輸出緩衝器、第二開關以及第二輸出緩衝器。第一開關配置以於開啟時傳送放大電壓。第一輸出緩衝器，電性串接於第一開關，並透過第一開關以接收及處理放大電壓，藉使第一輸出緩衝器輸出一第一緩衝電壓予一第一電阻陣列。
    此外，第二開關以及第二輸出緩衝器並聯於第一開關以及第一輸出緩衝器，其中第二輸出緩衝器電性串接於第二開關，以透過第二開關接收及處理放大電壓，藉使第二輸出緩衝器輸出一第二緩衝電壓予一第二電阻陣列。當第一開關開啟時，第二開關關閉，藉使放大電壓透過第一開關與第一輸出緩衝器被傳送至第一電阻陣列以作為伽瑪校正之用。
    根據本發明一實施例，每一前述些開關包含一金氧半場效應電晶體、一雙極性接面電晶體以及一絕緣閘極雙極性電晶體的其中至少一者。
    根據本發明另一實施例，輸出級更包含補償電容。補償電容電性並聯於第一開關以及第一輸出緩衝器，並電性並聯於第二開關以及第二輸出緩衝器，其中補償電容用以對第一開關以及第一輸出緩衝器進行補償，並用以對第二開關以及第二輸出緩衝器進行補償。
    根據本發明再一實施例，輸出級更包含至少一第三開關以及至少一第三輸出緩衝器。第三開關配置以於開啟時傳送放大電壓。第三開關以及第三輸出緩衝器電性並聯於第二開關以及第二輸出緩衝器。第三輸出緩衝器電性串聯於第三開關，並透過第三開關以接收及處理放大電壓，藉使第三輸出緩衝器輸出一第三緩衝電壓予一第三電阻陣列。
    根據本發明又一實施例，輸入級包含一操作放大電路，用以接收及處理輸入電壓，並輸出放大電壓。
    為達上述目的，本發明內容之另一技術樣態係關於一種運算放大裝置。運算放大裝置包含輸入級以及輸出級。輸入級包含一輸入端與一輸出端。輸出級包含第一開關、第一輸出緩衝器、第二開關以及第二輸出緩衝器。第一開關包含一第一端以及一第二端，第一開關的第一端電性耦接於輸入級的輸出端。第一輸出緩衝器包含一輸入端以及一輸出端，第一輸出緩衝器的輸入端電性耦接於第一開關的第二端。
    再者，第二開關以及第二輸出緩衝器並聯於第一開關以及第一輸出緩衝器。第二開關包含一第一端以及一第二端，第二開關的第一端電性耦接於輸入級的輸出端。第二輸出緩衝器包含一輸入端以及一輸出端，第二輸出緩衝器的輸入端電性耦接於第二開關的輸出端。
    根據本發明一實施例，每一前述些開關包含一金氧半場效應電晶體、一雙極性接面電晶體以及一絕緣閘極雙極性電晶體的其中至少一者。
    根據本發明另一實施例，輸出級更包含補償電容。補償電容電性並聯於第一開關以及第一輸出緩衝器，並電性並聯於第二開關以及第二輸出緩衝器。補償電容用以對第一開關以及第一輸出緩衝器進行補償，並用以對第二開關以及第二輸出緩衝器進行補償。
    根據本發明再一實施例，輸出級更包含至少一第三開關以及至少一第三輸出緩衝器。第三開關以及第三輸出緩衝器電性並聯於第二開關以及第二輸出緩衝器。第三開關包含一第一端以及一第二端，第三開關的第一端電性耦接於輸入級的輸出端。
    根據本發明又一實施例，輸入級更包含一操作放大電路，操作放大電路包含一輸入端以及一輸出端，第一開關的第一端電性耦接於操作放大電路的輸出端。
    因此，根據本發明之技術內容，本發明實施例藉由提供一種運算放大裝置，藉以改善配置於運算放大器外之開關所導致電壓降的問題，並進一步改善為減少電壓降而採用大型開關，所導致佔用面積較大的問題。
    為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。
    其中圖式僅以說明為目的，並未依照原尺寸作圖。另一方面，眾所週知的元件與步驟並未描述於實施例中，以避免對本發明造成不必要的限制。
    第1圖係繪示依照本發明一實施例的一種運算放大裝置100之電路示意圖。如第1圖所示，運算放大裝置100包含輸入級110以及輸出級120。輸入級110用以接收與處理一輸入電壓Vin以輸出一放大電壓予輸出級120。輸出級120電性串接於輸入級110以接收放大電壓。輸出級120包含第一開關S1、第一輸出緩衝器U1、第二開關S2以及第二輸出緩衝器U2。第一開關S1配置以於開啟時傳送放大電壓予第一輸出緩衝器U1。第一輸出緩衝器U1電性串接於第一開關S1，並透過第一開關S1以接收及處理放大電壓，藉使第一輸出緩衝器U1輸出一第一緩衝電壓予一第一電阻陣列R-array 1。
    此外，第二開關S2以及第二輸出緩衝器U2並聯於第一開關S1以及第一輸出緩衝器U1。第二開關S2配置以於開啟時傳送放大電壓予第二輸出緩衝器U2。第二輸出緩衝器U2電性串接於第二開關S2，以透過第二開關S2接收及處理放大電壓，藉使第二輸出緩衝器U2輸出一第二緩衝電壓予一第二電阻陣列R-array 2。
    當第一開關S1開啟時，第二開關S2關閉，藉使放大電壓透過第一開關S1與第一輸出緩衝器U1被傳送至第一電阻陣列R-array 1以作為伽瑪校正之用。另一方面，當第二開關S2開啟時，第一開關S1關閉，藉使放大電壓透過第二開關S2與第二輸出緩衝器U2被傳送至第二電阻陣列R-array 2以作為伽瑪校正之用。此外，每一前述些開關包含一金氧半場效應電晶體(metal-oxide-semiconductor field effect transistor,MOSFET)、一雙極性接面電晶體(bipolar junction transistor,BJT)以及一絕緣閘極雙極性電晶體(insulated gate bipolar transistor,IGBT)的其中至少一者。
    上述些開關可被配置於運算放大裝置中，在此運算放大裝置可例示性地採用金氧半場效應電晶體來實現前述些開關。第一開關S1及/或第二開關S2用以連接運算放大裝置100的輸入級110與輸出級120。藉由前述些開關，輸入級110的輸出端被耦接於輸出級120的輸入端或閘極端。從而，不會有電流於前述些開關產生，因此在前述些開關內不會有電壓降的問題。再者，亦不須為了減少電壓降而於運算放大裝置100中採用大型開關，因而可減少前述些開關的大小。
    在任選的一實施例中，運算放大裝置100更包含補償電容C1。補償電容C1電性並聯於第一開關S1以及第一輸出緩衝器U1，並電性並聯於第二開關S2以及第二輸出緩衝器U2。補償電容C1用以對第一開關S1以及第一輸出緩衝器U1進行頻率補償，並用以對第二開關S2以及第二輸出緩衝器U2進行頻率補償。
    在一實施例中，運算放大裝置100更包含第一迴授迴路130與第二迴授迴路140。第一迴授迴路130包含第一迴授開關S1’。第一迴授開關S1’依據第一開關S1的開啟期間以被開啟，同時，第一迴授迴路130迴授放大電壓予運算放大電路O1。此外，第二迴授迴路140包含第二迴授開關S2’。第二迴授開關S2’依據第二開關S2的開啟期間以被開啟，同時，第二迴授迴路140迴授放大電壓予運算放大電路O1。
    第2圖係繪示依照本發明另一實施例的一種運算放大裝置200之電路示意圖。相較於第1圖中的運算放大裝置100，運算放大裝置200更包含至少一第三開關Sn以及至少一第三輸出緩衝器Un。第三開關Sn以及第三輸出緩衝器Un電性並聯於第二開關S2以及第二輸出緩衝器U2。第三開關Sn配置以於開啟時傳送放大電壓予第三輸出緩衝器Un。第三輸出緩衝器Un電性串聯於第三開關Sn，並透過第三開關Sn以接收及處理放大電壓，藉使第三輸出緩衝器Un輸出一第三緩衝電壓予一第三電阻陣列R-array n。
    舉例而言，包含5-bits開關與輸出緩衝器的運算放大裝置200可具有32個開關與輸出緩衝器，前述些開關的其中一者可依照需求被開啟以傳送放大電壓予相應的電阻陣列。在本實施例中，本發明實施例之第三開關的數目可為32，然而，本發明實施例並不以此為限，熟習此技藝者可依照實際需求選擇性地採用適當數目的開關與輸出緩衝器。
    在一實施例中，相較於第1圖所示之運算放大裝置100，運算放大裝置200更包含至少一第三迴授迴路290。第三迴授迴路290包含至少一第三迴授開關Sn’。第三迴授開關Sn’依據第三開關Sn的開啟期間以被開啟，同時，第三迴授迴路290迴授放大電壓予運算放大電路O1。
    請同時參照第1圖與第2圖，輸入級110包含運算放大電路O1，運算放大電路O1用以接收與處理輸入電壓並輸出放大電壓。
    在此需說明的是，如第2圖所示之運算放大器200中未介紹到的電子元件已記載於第1圖的說明中，從而，為了使本說明書簡潔，運算放大器200中未介紹到的電子元件在此不作贅述。
    在另一實施例中，如第1圖所示之運算放大裝置100包含輸入級110以及輸出級120。輸入級110包含一輸入端與一輸出端。輸出級120包含第一開關S1、第一輸出緩衝器U1、第二開關S2以及第二輸出緩衝器U2。第一開關S1包含一第一端以及一第二端，第一開關S1的第一端電性耦接於輸入級110的輸出端。第一輸出緩衝器U1包含一輸入端以及一輸出端，第一輸出緩衝器U1的輸入端電性耦接於第一開關S1的第二端，而第一輸出緩衝器U1的第二端電性耦接於第一電阻陣列R-array 1。
    此外，第二開關S2以及第二輸出緩衝器U2並聯於第一開關S1以及第一輸出緩衝器U1。第二開關S2包含一第一端以及一第二端，第二開關S2的第一端電性耦接於輸入級110的輸出端。第二輸出緩衝器U2包含一輸入端以及一輸出端，第二輸出緩衝器U2的輸入端電性耦接於第二開關S2的輸出端，而第二輸出緩衝器U2的第二端電性耦接於第二電阻陣列R-array 2。
    在一實施例中，每一前述些開關包含一金氧半場效應電晶體(metal-oxide-semiconductor field effect transistor,MOSFET)、一雙極性接面電晶體(bipolar junction transistor,BJT)以及一絕緣閘極雙極性電晶體(insulated gate bipolar transistor,IGBT)的其中至少一者。
    上述些開關可被配置於運算放大裝置中，在此運算放大裝置可例示性地採用金氧半場效應電晶體來實現前述些開關。第一開關S1及/或第二開關S2用以連接運算放大裝置100的輸入級110與輸出級120。藉由前述些開關，輸入級110的輸出端被耦接於輸出級120的輸入端或閘極端。從而，不會有電流於前述些開關產生，因此在前述些開關內不會有電壓降的問題。再者，亦不須為了減少電壓降而於運算放大裝置100中採用大型開關，因而可減少前述些開關的大小。
    於在一實施例中，運算放大裝置100更包含補償電容C1。補償電容C1電性並聯於第一開關S1以及第一輸出緩衝器U1，並電性並聯於第二開關S2以及第二輸出緩衝器U2。補償電容C1用以對第一開關S1以及第一輸出緩衝器U1進行頻率補償，並用以對第二開關S2以及第二輸出緩衝器U2進行頻率補償。
    請看到第2圖。相較於第1圖中的運算放大裝置100，運算放大裝置200更包含至少一第三開關Sn以及至少一第三輸出緩衝器Un。第三開關Sn以及第三輸出緩衝器Un電性並聯於第二開關S2以及第二輸出緩衝器U2。第三開關Sn包含一第一端以及一第二端，第三開關Sn的第一端電性耦接於輸入級210的輸出端。第三輸出緩衝器Un包含一輸入端與一輸出端，第三輸出緩衝器Un的輸入端電性耦接於第三開關的第二端。
    舉例而言，包含5-bits開關與輸出緩衝器的運算放大裝置200可具有32個開關與輸出緩衝器，前述些開關的其中一者可依照需求被開啟以傳送放大電壓予相應的電阻陣列。在本實施例中，本發明實施例之第三開關的數目可為32，然而，本發明實施例並不以此為限，熟習此技藝者可依照實際需求選擇性地採用適當數目的開關與輸出緩衝器。
    請同時參照第1圖與第2圖，輸入級包含運算放大電路O1，運算放大電路O1包含輸入端與輸出端，第一開關S1的第一端電性耦接於運算放大電路O1的輸出端。
    第3圖係繪示依照本發明再一實施例的一種伽瑪校正裝置300之電路示意圖。伽瑪校正裝置之電路300包含運算放大裝置100。在此架構中，第一開關S1及/或第二開關S2配置於運算放大裝置100中，是用以連接運算放大裝置100中的輸入級110與輸出級120。藉由前述些開關，輸入級110的輸出端被耦接於輸出級120的輸入端或閘極端。從而，不會有電流於前述些開關產生，因此在前述些開關內不會有電壓降的問題。再者，亦不須為了減少電壓降而於運算放大裝置中採用大型開關，因而可減少前述些開關的大小。
    由上述本發明實施方式可知，應用本發明具有下列優點。本發明實施例藉由提供一種運算放大裝置，藉以改善配置於運算放大器外之開關所導致電壓降的問題，並進一步改善為減少電壓降而採用大型開關，所導致佔用面積較大的問題。
    雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．運算放大裝置
    110．．．輸入級
    120．．．輸出級
    130．．．第一迴授迴路
    140．．．第二迴授迴路
    200．．．運算放大裝置
    210．．．輸入級
    220．．．輸出級
    230．．．第一迴授迴路
    290．．．第三迴授迴路
    300．．．伽瑪校正裝置
    為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
    第1圖係繪示依照本發明一實施例的一種運算放大裝置之電路示意圖。
    第2圖係繪示依照本發明另一實施例的一種運算放大裝置之電路示意圖。
    第3圖係繪示依照本發明再一實施例的一種伽瑪校正裝置之電路示意圖。
    100．．．運算放大裝置
    110．．．輸入級
    120．．．輸出級
    130．．．第一迴授迴路
    140．．．第二迴授迴路
    权利要求:
    Claims (10)
    [1] 一種運算放大裝置，包含：一輸入級，用以接收與處理一輸入電壓以輸出一放大電壓，以及一輸出級，電性串接於該輸入級，其中該輸出級包含：一第一開關，配置以於開啟時傳送該放大電壓；一第一輸出緩衝器，電性串接於該第一開關，並透過該第一開關以接收及處理該放大電壓，藉使該第一輸出緩衝器輸出一第一緩衝電壓予一第一電阻陣列；一第二開關，配置以於開啟時傳送該放大電壓；以及一第二輸出緩衝器，其中該第二開關以及該第二輸出緩衝器並聯於第一開關以及該第一輸出緩衝器，其中該第二輸出緩衝器電性串接於該第二開關，以透過該第二開關接收及處理該放大電壓，藉使該第二輸出緩衝器輸出一第二緩衝電壓予一第二電阻陣列。其中當該第一開關開啟時，該第二開關關閉，藉使該放大電壓透過該第一開關與該第一輸出緩衝器被傳送至該第一電阻陣列以作為伽瑪校正之用。
    [2] 如請求項1所述之運算放大裝置，其中每一該些開關包含一金氧半場效應電晶體、一雙極性接面電晶體以及一絕緣閘極雙極性電晶體的其中至少一者。
    [3] 如請求項1所述之運算放大裝置，其中該輸出級更包含：一補償電容，電性並聯於該第一開關以及該第一輸出緩衝器，並電性並聯於該第二開關以及該第二輸出緩衝器，其中該補償電容用以對該第一開關以及該第一輸出緩衝器進行補償，並用以對該第二開關以及該第二輸出緩衝器進行補償。
    [4] 如請求項1所述之運算放大裝置，其中該輸出級更包含：至少一第三開關，配置以於開啟時傳送該放大電壓；至少一第三輸出緩衝器，其中該第三開關以及該第三輸出緩衝器電性並聯於該第二開關以及該第二輸出緩衝器，其中該第三輸出緩衝器電性串聯於該第三開關，並透過該第三開關以接收及處理該放大電壓，藉使該第三輸出緩衝器輸出一第三緩衝電壓予一第三電阻陣列。
    [5] 如請求項1所述之運算放大裝置，其中該輸入級包含一操作放大電路，用以接收及處理該輸入電壓，並輸出該放大電壓。
    [6] 一種運算放大裝置，包含：一輸入級，包含一輸入端與一輸出端；以及一輸出級，包含：一第一開關，包含一第一端以及一第二端，其中該第一開關的該第一端電性耦接於該輸入級的該輸出端；一第一輸出緩衝器，包含一輸入端以及一輸出端，其中該第一輸出緩衝器的該輸入端電性耦接於該第一開關的該第二端；一第二開關，包含一第一端以及一第二端，其中該第二開關的該第一端電性耦接於該輸入級的該輸出端；以及一第二輸出緩衝器，其中該第二開關以及該第二輸出緩衝器並聯於第一開關以及該第一輸出緩衝器，其中該第二輸出緩衝器包含一輸入端以及一輸出端，其中該第二輸出緩衝器的該輸入端電性耦接於該第二開關的該輸出端。
    [7] 如請求項6所述之運算放大裝置，其中每一該些開關包含一金氧半場效應電晶體、一雙極性接面電晶體以及一絕緣閘極雙極性電晶體的其中至少一者。
    [8] 如請求項6所述之運算放大裝置，其中該輸出級更包含：一補償電容，電性並聯於該第一開關以及該第一輸出緩衝器，並電性並聯於該第二開關以及該第二輸出緩衝器，其中該補償電容用以對該第一開關以及該第一輸出緩衝器進行補償，並用以對該第二開關以及該第二輸出緩衝器進行補償。
    [9] 如請求項6所述之運算放大裝置，其中該輸出級更包含：至少一第三開關，包含一第一端以及一第二端，其中該第三開關的該第一端電性耦接於該輸入級的該輸出端；以及至少一第三輸出緩衝器，其中該第三開關以及該第三輸出緩衝器電性並聯於該第二開關以及該第二輸出緩衝器，其中該第三開關包含一輸入端與一輸出端，該第三輸出緩衝器的該輸入端電性耦接於該第三開關的該第二端。
    [10] 如請求項6所述之運算放大裝置，其中該輸入級更包含一操作放大電路，該操作放大電路包含一輸入端以及一輸出端，該第一開關的第一端電性耦接於該操作放大電路的該輸出端。
    类似技术:
    公开号 | 公开日 | 专利标题
    CN104423409B|2017-04-12|闭环控制系统以及与该闭环控制系统组合的放大器
    EP2471175B1|2013-10-30|Linearization circuits and methods for power amplification
    WO2016040688A3|2016-09-09|High linearity cmos rf power amplifiers in wifi applications
    US9160323B2|2015-10-13|Differential amplifier and dual mode comparator using the same
    CN102474224B|2015-05-20|放大器级
    US9425797B2|2016-08-23|High performance reconfigurable voltage buffers
    US20080258809A1|2008-10-23|Amplifier Device Capable of Reducing Offset Voltage
    TW200707905A|2007-02-16|Semiconductor device, power supply device, and information processing device
    US9509928B2|2016-11-29|Bias sampling device and CMOS image sensor including the same
    JP2018516514A|2018-06-21|変圧器フィードバックを備えたドライバ
    TW200631305A|2006-09-01|Oscillating buffer with single gate oxide devices
    TWI454048B|2014-09-21|運算放大裝置
    TW201406053A|2014-02-01|低雜訊放大器
    TWI607624B|2017-12-01|驅動器
    US8546764B1|2013-10-01|Active X-ray sensing circuit and the sensing method thereof
    TW200822540A|2008-05-16|Conversion circuit for converting differential signal into single-phase signal
    US10197420B2|2019-02-05|Magnetic sensor circuit
    US9374047B2|2016-06-21|Buffer circuit
    TW201320586A|2013-05-16|截波器
    US10797682B2|2020-10-06|Common signal attenuation circuit and ramp signal generator using the same
    JP2007295329A|2007-11-08|増幅器
    KR101793237B1|2017-11-02|Ｉｍｄ3 상쇄를 위한 병렬결합 트랜지스터를 이용한 선형화된 ｈｂｔ 기반 전력증폭기
    RU2444115C1|2012-02-27|Комплементарный буферный усилитель
    CN210693868U|2020-06-05|电压功率放大电路以及电压功率放大装置
    JP5719467B1|2015-05-20|低雑音増幅器
    同族专利:
    公开号 | 公开日
    US20130106521A1|2013-05-02|
    US8476975B2|2013-07-02|
    TWI454048B|2014-09-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US4393395A|1981-01-26|1983-07-12|Rca Corporation|Balanced modulator with feedback stabilization of carrier balance|
    JP3031312B2|1997-09-11|2000-04-10|日本電気株式会社|ドライバ回路及び液晶駆動用半導体装置、並びにそれらの駆動方法|
    JP2004111262A|2002-09-19|2004-04-08|Nec Yamagata Ltd|ガンマ補正回路およびガンマ補正回路を備えたパネル駆動装置|
    KR101097914B1|2004-05-11|2011-12-23|삼성전자주식회사|아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법|
    US8232931B2|2006-04-10|2012-07-31|Emagin Corporation|Auto-calibrating gamma correction circuit for AMOLED pixel display driver|
    US8610658B2|2008-12-19|2013-12-17|Texas Instruments Deutschland Gmbh|Circuitry and method for reducing power consumption in gamma correction circuitry|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/287,195|US8476975B2|2011-11-02|2011-11-02|Operational amplifying device|
    [返回顶部]