• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種振盪裝置。利用共通的晶體片構成第1及第2晶體振動子，將分別連接於這些晶體振動子的第1及第2振盪電路的振盪輸出設為f1、f2，將基準溫度時的第1及第2振盪電路的振盪頻率分別設為f1r、f2r時，將對應如下差分值的值視作此時的溫度，該差分值是對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值。基於對應於差分值的值，利用f1的頻率修正值的近似式，求出第1修正值，根據作為第1修正值和實測的頻率修正值的差的修正殘差，求出用於抵消修正殘差量的第2修正值。根據第1修正值和第2修正值的和，求出頻率修正值。
    公开号:TW201320582A
    申请号:TW101139955
    申请日:2012-10-29
    公开日:2013-05-16
    发明作者:Kaoru Kobayashi
    申请人:Nihon Dempa Kogyo Co；
    IPC主号:H03L1-00
    专利说明:
    振盪裝置
    本發明是有關於一種振盪裝置，該振盪裝置檢測晶體振動子所處的溫度，基於溫度檢測結果來進行輸出頻率的溫度補償。
    當將晶體振盪器(crystal oscillator)裝入至需要極高頻率穩定度的應用系統(application)時，通常一般是使用恆溫槽控制晶體振盪器(Oven Controlled Crystal Oscillator，OCXO)，而OCXO裝置規模大，且耗電大。因此，研究了利用構成簡單且耗電少的溫度補償晶體振盪器(Temperature Compensated Crystal Oscillator，TCXO)，然而，與OCXO相比，TCXO的缺點在於頻率對溫度的穩定度差。
    圖20表示TCXO的一般構成。90是晶體振動子，91是振盪電路，通過改變從控制電壓產生部93供給至電壓可變電容元件92的控制電壓，來控制電壓可變電容元件92的電容，而調整振盪頻率(輸出頻率)。
    晶體振動子90的頻率會根據溫度發生變化，因此，控制電壓產生部93根據由溫度檢測器94檢測出的溫度，來修正控制電壓。具體來說，在記憶體95內儲存例如3次函數，即：將晶體振動子90的頻率溫度特性以基準溫度進行標準化後的函數，且基於所述函數(頻率溫度特性)，而讀出與溫度檢測值相對應的頻率。即，將相對於基準溫度時的頻率來說、此時的溫度下的頻率的偏移程度予以讀出，且將與所述頻率的偏移量相對應的控制電壓作為溫度補償量，而從對應於基準溫度時的頻率的控制電壓中扣除。
    然而，若要進行極微細的溫度修正控制，則規定頻率溫度特性的函數的資料量變大，記憶體95需要大容量，因此會導致高價格。另外，由於溫度檢測器通常是使用熱敏電阻(thermistor)，因此即便增大所述資料量，但因溫度檢測器的檢測精度存在極限，而無法期待頻率精度的提高。
    另外，溫度檢測器94與晶體振動子90的配置位置不同，故無法準確獲得晶體振動子90的實際的溫度資訊，從該觀點來說，也無法期待頻率精度的提高。
    在專利文獻1的圖2及圖3中，記載了：將2對電極設置在共通的晶體片，而構成2個晶體振動子(晶體共振器)的內容。而且，在段落0018中記載了與如下方法相同的方法，即，由於根據溫度變化，2個晶體振動子之間會出現頻率差，因此，通過測量所述頻率差，來對溫度進行測量。而且，將所述頻率差△f與應修正的頻率的量的關係儲存到唯讀記憶體(Read Only Memory，ROM)，基於△f來將頻率修正量予以讀出。
    但是，如段落0019所記載，所述手法必須對晶體振動子進行調整，以使所期望的輸出頻率f0、與2個晶體振動子的各自的頻率f1、f2，處於f0≒f1≒f2的關係，因此，存在如下問題，即，晶體振動子的製造步驟變得複雜，且無法獲得高良率。另外，如專利文獻1的圖4所示，以固定時間對來自各晶體振動子的頻率信號即時脈(clock)進行計數(count)，而求出上述差分(f1-f2)，因此，檢測精度會對檢測時間產生直接影響，從而難以進行高精度的溫度補償。
    [先前技術文獻]
    [專利文獻]
    [專利文獻1]日本專利特開2001-292030號
    本發明是鑒於此種情況研究而成的發明，本發明的目的在於：提供一種能夠高精度地進行輸出頻率的溫度補償的振盪裝置。
    本發明是一種振盪裝置，基於環境溫度的檢測結果，對用於設定輸出頻率的設定信號進行修正，該振盪裝置的特徵在於包括：第1晶體振動子，在晶體片上設置第1電極而構成；第2晶體振動子，在晶體片上設置第2電極而構成；第1振盪電路及第2振盪電路，分別連接在所述第1晶體振動子及第2晶體振動子；頻率差檢測部，將第1振盪電路的振盪頻率設為f1，將基準溫度時的第1振盪電路的振盪頻率設為f1r，將第2振盪電路的振盪頻率設為f2，將基準溫度時的第2振盪電路的振盪頻率設為f2r，所述頻率差檢測部求出與如下差分值對應的值，上述差分值是對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值；第1修正值取得部，基於第1近似式而取得第1修正值，該第1近似式表示：對應於所述頻率差檢測部檢測出的所述差分值的值、對應於所述差分值的值、及因環境溫度與基準溫度不同引起的第1振盪電路的振盪頻率f1的頻率修正值之間的關係；第2修正值取得部，基於第2近似式而取得第2修正值，該第2近似式在將所述第1近似式決定的第1修正值、與預先實測的頻率修正值之間的差分稱為修正殘差(residual)時，表示：對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對對應於屬於所述群的所述差分值相對應的每個值而預先取得的修正殘差之間的關係；以及加法部，將所述第1修正值與第2修正值相加，求出所述頻率修正值；振盪裝置的輸出是利用所述第1振盪電路的輸出而生成；基於所述加法部求出的所述頻率修正值，對所述設定信號進行修正。
    所述振盪裝置還可以具備以下特徵。
    (a)所述第1近似式將對應於所述差分值的值與實測的所述頻率修正值的關係，利用最小平方法予以進行多項式近似。
    (b)所述第2近似式在針對屬於所述群且相互鄰接排列的差分值所對應的值而取得的修正殘差之間，利用1次函數予以插補(interpolate)。
    (c)所述第1修正值取得部及第2修正值取得部利用{(f2-f2r)/f2r}-{(f1-f1r)/f1r}，作為對應於如下差分值的值，該差分值是對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值。
    (d)頻率差檢測部包括：脈衝生成部，生成所述f1與f2的差分頻率的脈衝；直接數位合成器(Direct Digital Synthesizer，DDS)電路部，以對應於輸入的直流電壓的大小的頻率，輸出信號值與時間一同重複增加、減少的頻率信號；鎖存電路，利用所述脈衝生成部生成的脈衝，對從所述DDS電路部輸出的頻率信號予以鎖存；迴路濾波器，對由所述鎖存電路鎖存的信號值進行積分，將積分值作為對應於所述差分值的值予以輸出；以及加法部，獲取所述迴路濾波器的輸出、和對應於f1r與f2r的差分的值之間的差分，作為輸入值而輸入至所述DDS電路部。
    (e)第1晶體振動子的晶體片與第2晶體振動子的晶體片為共通化。
    (f)所述第1修正值取得部是，取代：基於第1近似式以取得第1修正值，該第1近似式表示對應於由所述頻率差檢測部檢測出的所述差分值的值、對應於所述差分值的值、及因環境溫度與基準溫度不同引起的第1振盪電路的振盪頻率f1的頻率修正值之間的關係，而執行：基於第1近似式以取得第1修正值，該第1近似式表示對應於由頻率差檢測部檢測出的所述差分值的值、對應於所述差分值的值、及因使與第1晶體振動子及第2晶體振動子不同的其他晶體振動子振盪的其他振盪電路的環境溫度與基準溫度不同而引起的振盪頻率f0的頻率修正值之間的關係；所述第2修正值取得部是，取代：基於第2近似式以取得第2修正值，該第2近似式表示對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對對應於屬於所述群的所述差分值的每個值而預先取得的修正殘差之間的關係，而執行：基於第2近似式以取得第2修正值，該第2近似式在將所述第1近似式決定的第1修正值、與針對所述其他晶體振動子預先實測的頻率修正值之間的差分稱為修正殘差時，表示：對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對對應於屬於所述群的所述差分值的每個值而預先取得的修正殘差之間的關係；且所述振盪裝置的輸出是，取利用所述第1振盪電路的輸出生成，而是利用所述其他振盪電路的輸出生成。


    本發明在基於環境溫度的檢測結果來修正輸出頻率的振盪裝置中，若將第1及第2振盪電路的振盪輸出設為f1、f2，將基準溫度時的第1及第2振盪電路的振盪頻率分別設為f1r、f2r，則將對應於f1與f1r的差分的值、與對應於f2與f2r的差分的值之間的差分值所對應的值視作此時的溫度，且由於所述值與溫度的相關度極高，因此，能夠高精度地進行輸出頻率的溫度補償。而且，此時，基於對應於所述差分值的值，利用f1的頻率修正值的近似式(第1近似式)，求出第1修正值，並通過所述第1修正值與實測的頻率修正值之間的差即修正殘差的近似式(第2近似式)，求出用於抵消該修正殘差量的第2修正值。而且，根據所述第1修正值和第2修正值的和，求出頻率修正值，藉此能夠減少求出第1修正值時因利用近似式而產生的誤差，從而可進行高精度的溫度補償。
    圖1是表示本發明的振盪裝置的實施方式的全體的方塊(block)圖。所述振盪裝置是作為將設定了頻率的頻率信號予以輸出的頻率合成器(synthesizer)的構成，且所述振盪裝置包括：電壓控制振盪器100，使用了晶體振動子；控制電路部200，構成所述電壓控制振盪器100的鎖相迴路(Phase locked loop，PLL)；以及溫度補償部，進行輸入至所述控制電路部200的基準時脈的溫度補償。溫度補償部雖然沒有附加符號，但相當於圖1中比控制電路部200更靠左側的部分。
    控制電路部200利用相位頻率比較部205，比較從直接數位合成器(Direct Digital Synthesizer，DDS)電路部201輸出的參考(reference)(參照用)時脈、與由分頻器(frequency divider)204對電壓控制振盪器100的輸出進行分頻所得的時脈的相位，並利用未圖示的電荷泵(charge pump)使作為比較結果的相位差實現類比(analog)化。將經過類比化的信號輸入至迴路濾波器(loop filter)206，以使PLL(Phase locked loop)穩定的方式進行控制。因此，控制電路部200也可以稱為PLL部。於此，DDS電路部201會將從後述第1振盪電路1輸出的頻率信號用作基準時脈，而被輸入頻率資料(數位值)，所述頻率資料是用來輸出目標頻率的信號。
    但是，由於所述基準時脈的頻率具有溫度特性，因此，為了消除(cancel)所述溫度特性，將與後述的頻率修正值對應的信號、和輸入至DDS電路部201的所述頻率資料進行相加。通過修正輸入至DDS電路部201的頻率資料，因基於基準時脈的溫度特性變動量引起的DDS電路部201的輸出頻率的溫度變動量被消除，結果是，對於溫度變動來說，參照用時脈的頻率穩定，從而使得電壓控制振盪器100的輸出頻率變得穩定。
    溫度補償部包括：第1晶體振動子10及第2晶體振動子20，所述第1晶體振動子10及第2晶體振動子20是使用共通的晶體片Xb而構成。即，例如在長度方向上、將短條狀的晶體片Xb的區域一分為二，且在各分割區域(振動區域)的表背兩面設置激發用電極。因此，利用一方的分割區域和一對電極11、12構成第1晶體振動子10，利用另一方的分割區域和一對電極21、22構成第2晶體振動子20。因此，第1晶體振動子10及第2晶體振動子20可以說已熱耦合。
    在第1晶體振動子10及第2晶體振動子20上，分別連接著第1振盪電路1及第2振盪電路2。所述振盪電路1、2的輸出均可以是例如晶體振動子10、20的諧波(overtone)(高次諧波)，也可以是基波。在獲得諧波的輸出的情況下，例如也可以在包括晶體振動子和放大器的振盪迴路內、設置諧波的調諧電路(tuning circuit)，使振盪迴路以諧波進行振盪。或者，可以使振盪迴路以基波進行振盪，在振盪段的後段、例如作為柯匹茨電路(Colpitts circuit)的一部分的放大器的後段，設置C級放大器，且通過所述C級放大器使基波發生變形，並且在C級放大器的後段設置調諧成諧波的調諧電路，結果是，從振盪電路1、2均可輸出例如3次諧波的振盪頻率。
    於此，若為方便起見，設為：從第1振盪電路1輸出頻率f1的頻率信號，且從第2振盪電路2輸出頻率f2的頻率信號，則將頻率f1的頻率信號作為基準時脈而供給至所述控制電路部200。3是頻率差檢測部，大體來說，所述頻率差檢測部3是用於獲取△F=f2-f1-△fr的電路部，該△F=f2-f1-△fr是f1和f2的差分、和△fr之間的差分。△fr是基準溫度例如25℃時的f1與f2的差分。若列舉f1與f2的差分的一例，則例如為數MHz。本發明是通過頻率差檢測部3對△F進行計算而成立，該△F是：f1與f2的差分所對應的值、和基準溫度例如25℃時的f1與f2的差分所對應的值之間的差分。在本實施方式的情況下，更詳細來說，從頻率差檢測部3輸出的值是{(f2-f1)/f1}-{(f2r-f1r)/f1r}。然而，圖式中省略了頻率差檢測部3的輸出的顯示。
    圖2表示頻率差檢測部3的具體例。31是正反器電路(flip-flop circuit)(F/F電路)，來自第1振盪電路1的頻率f1的頻率信號被輸入至所述正反器電路31的一方的輸入端，來自第2振盪電路2的頻率f2的頻率信號被輸入至所述正反器電路31的另一方的輸入端，通過來自第1振盪電路1的頻率f1的頻率信號，對來自第2振盪電路2的頻率f2的頻率信號進行鎖存(latch)。以下，為了避免記載冗長，視作由f1、f2來表示頻率或頻率信號本身。正反器電路31將如下信號予以輸出，該信號具有對應於f1與f2的頻率差的值即(f2-f1)/f1的頻率。
    在正反器電路31的後段，設置著單觸發電路(one-shot circuit)32，單觸發電路32在從正反器電路31獲得的脈衝信號(pulse signal)上升時，將單觸發的脈衝予以輸出。圖3是表示至此為止的一系列信號的時序圖。
    在單觸發電路32的後段設置著PLL(Phase Locked Loop)，所述PLL包括：鎖存電路33；具有積分功能的迴路濾波器34；加法部35及DDS電路部36。鎖存電路33用於：利用從單觸發電路32輸出的脈衝，對從DDS電路部36輸出的鋸齒波進行鎖存，鎖存電路33的輸出是：將所述脈衝予以輸出的時序(timing)中、所述鋸齒波的信號位準(signal level)。迴路濾波器34對處於所述信號位準的直流電壓進行積分，加法部35將所述直流電壓與對應於△fr的直流電壓進行相加。對應於△fr的直流電壓所對應的資料被儲存至圖1所示的記憶體30中。
    在所述例子中，關於加法部35的符號，對應於△fr的直流電壓的輸入側為「+」，迴路濾波器34的輸出電壓的輸入側為「-」。從加法部35運算出的直流電壓、即：從對應於△fr的直流電壓中減去迴路濾波器34的輸出電壓而得到的電壓，被輸入至DDS電路部36，且將與所述電壓值相對應的頻率的鋸齒波予以輸出。為了易於理解PLL的動作，圖4(a)~(c)中極其示意性地表示了各部分的輸出的狀況。當裝置啟動時，對應於△fr的直流電壓通過加法部35而輸入至DDS電路部36，例如若△fr為5 MHz，則會從DDS電路部36輸出與所述頻率相對應的頻率的鋸齒波。
    利用鎖存電路33以對應於(f2-f1)的頻率的脈衝，對所述鋸齒波進行鎖存，若(f2-f1)例如為6 MHz，則由於鎖存用的脈衝的週期比鋸齒波更短，因此，如圖4(a)所示，鋸齒波的鎖存點(latch point)逐步降低，如圖4(b)、圖4(c)所示，鎖存電路33的輸出及迴路濾波器34的輸出朝「-」側逐步降低。由於加法部35的處於迴路濾波器34的輸出側的符號為「-」，因此，從加法部35輸入至DDS電路部36的直流電壓上升。因此，當從DDS電路部36輸出的鋸齒波的頻率升高，對應於6 MHz的直流電壓輸入至DDS電路部36時，鋸齒波的頻率變為6 MHz，如圖5(a)~(c)所示，PLL被鎖定(lock)。此時，從迴路濾波器34輸出的直流電壓達到對應於△fr-(f2-f1)=-1 MHz的值。也就是說，可以說迴路濾波器34的積分值相當於鋸齒波從5 MHz朝6 MHz變化時的1 MHz的變化量的積分值。
    與所述例相反地，當△fr為6 MHz、(f2-f1)為5 MHz的情況下，鎖存用的脈衝的週期比鋸齒波更長，因此，圖4(a)所示的鎖存點逐步升高，隨之而來的，鎖存電路33的輸出及迴路濾波器34的輸出也上升。因此，在加法部35中，相減所得的值變大，故而鋸齒波的頻率逐步降低，不久，當該鋸齒波的頻率達到與(f2-f1)相同的5 MHz時，PLL被鎖定。此時，從迴路濾波器34輸出的直流電壓達到對應於△fr-(f2-f1)=1 MHz的值。此外，圖6(a)、圖6(b)是實測資料，在所述例子中，在時刻t0處PLL被鎖定。
    然而，如上所述，實際上，頻率差檢測部3的輸出、即圖2所示的平均化電路37的輸出，是利用34位元(bit)的數位值來表示{(f2-f1)/f1}-{(f2r-f1r)/f1r}的值所得的值。若將從-50℃附近至100℃附近為止的所述值的集合設為(f1-f1r)/f1r=OSC1(單位為ppm或ppb)、(f2-f2r)/f2r=OSC2(單位為ppm或ppb)，則相對於溫度的變化成為實質上與OSC2-OSC1相同的曲線(curve)。因此，可以將頻率差檢測部3的輸出視作OSC2-OSC1=溫度資料。
    而且，在正反器31中，通過f1對f2進行鎖存的動作並不同步，因此，也有可能會產生亞穩(metastable)區間(當在時脈的邊緣(edge)對輸入資料進行鎖存時，必須在鎖存的邊緣的前後的固定時間內保持輸入資料，但由於時脈與輸入資料大致同時發生變化，因此，處於輸出不穩定的狀態)等不定區間，在迴路濾波器34的輸出中有可能會包含瞬間誤差。所述PLL中，將迴路濾波器34的輸出視作對應於溫度的值、即△fr與(f2-f1)之間的差分，因此，在迴路濾波器34的輸出側設置平均化電路37，該平均化電路37求出預先設定的時間內的輸入值的移動平均值(moving average)，即便產生所述瞬間誤差，也能夠予以消除。通過設置平均化電路37，最終可以高精度地取得變動溫度量的頻率偏移資訊。
    將通過PLL的迴路濾波器34所獲得的變動溫度量的頻率偏移資訊、所述例子中為△fr-(f2-f1)，輸入至圖1所示的修正值運算部4中，並在該修正值運算部4中運算出頻率的修正值。在敍述修正值運算部4之前，參照圖7至圖10，對頻率偏移資訊與頻率修正值進行說明。圖7是表示f1及f2以基準溫度經標準化後，溫度與頻率的關係的特性圖。此處所謂的標準化是指：例如將25℃設為基準溫度，針對溫度與頻率的關係，將基準溫度時的頻率設為零，而求出從基準溫度時的頻率算起的頻率的偏移量與溫度的關係。若將第1振盪電路1在25℃時的頻率設為f1r，將第2振盪電路2在25℃時的頻率設為f2r，即，若將25℃時的f1、f2的值分別設為f1r、f2r，則圖7的縱軸的值為(f1-f1r)及(f2-f2r)。
    另外，圖8表示圖7所示的各溫度的頻率相對於基準溫度(25℃)時的頻率的變化率。因此，圖8的縱軸的值為(f1-f1r)/f1r及(f2-f2r)/f2r，分別以OSC1及OSC2來表示所述多個值。此外，圖8的縱軸的值的單位為ppm。
    於此，若返回到頻率差檢測部3的說明，則如上所述在本實施方式中，頻率差檢測部3進行的運算並非求出(f2-f2r)-(f1-f1r)=f2-f1-△fr本身的值，而是求出OSC2-OSC1。即，針對表示各頻率從基準溫度偏離的程度的比率的比率的值，求出f2的比率與f1的比率之間的差分。鎖存電路33中輸入了對應於(f2-f1)的頻率信號，PLL迴路中輸入了鋸齒波，因此能夠以進行此種計算的方式組成電路。若將頻率差檢測部3的輸出設為34位元的數位值，則例如每1位元分配0.058(ppb)的值，OSC2-OSC1的值可獲得0.058(ppb)為止的精度。此外，每1位元可設定0.058(ppb)的值的依據為後述的(2)~(4)式。所述段階中若對圖6(a)、圖6(b)進行說明，則圖6(a)、圖6(b)是f1與f2的頻率差(準確來說是頻率的變化率的差)OSC2-OSC1為40 ppm的情況下，是組入實際電路中的鎖存電路33及迴路濾波器34的輸出值。
    圖9中表示OSC1與溫度的關係(與圖8相同)、及(OSC2-OSC1)與溫度的關係，可知(OSC2-OSC1)相對於溫度而存在線性關係。因此，可知(OSC2-OSC1)對應於從基準溫度的溫度變動偏移量。而且，一般來說，晶體振動子的頻率溫度特性是以3次函數表示，故而若求出抵消所述3次函數的頻率變動量的頻率修正值與(OSC2-OSC1)的關係，則可基於(OSC2-OSC1)的檢測值來求出頻率修正值。
    如上所述，本實施方式的振盪裝置使用：從第1振盪電路1獲得的頻率信號(f1)來作為圖1所示的控制電路部200的基準時脈，由於所述基準時脈存在頻率溫度特性，因此，對基準時脈的頻率進行溫度修正。因此，首先，預先求出表示了：以基準溫度經標準化後的、溫度與f1的關係的函數，如圖10所示那樣，求出用於抵消所述函數所致的f1的頻率變動量的函數。因此，圖10的縱軸為-OSC1。所述例子中，為了高精度地進行溫度修正，將所述函數規定為例如9次函數。
    如上所述，溫度與(OSC2-OSC1)存在線性關係，故而圖10的橫軸設為(OSC2-OSC1)的值，但若直接使用(OSC2-OSC1)的值，用於特定所述值的資料量變多，因此，以如下方式對(OSC2-OSC1)的值進行標準化。即，規定振盪裝置實際要使用的上限溫度及下限溫度，將上限溫度時的(OSC2-OSC1)的值視作+1，將下限溫度時的(OSC2-OSC1)的值視作-1。所述例子中，如圖10所示，將-30 ppm設為+1，將+30 ppm設為-1。
    晶體振動子對於溫度的頻率特性在所述例子中是視作9次的多項近似式。具體來說，在生產晶體振動子時，通過實際測定而取得(OSC2-OSC1)與溫度的關係，根據所述實測資料，來導出修正頻率曲線，所述修正頻率曲線表示溫度與-OSC1的關係、且相對於溫度來抵消頻率變動量，並利用最小平方法(least square method)導出9次的多項近似式係數。然後，將多項近似式係數預先儲存至記憶體30(參照圖1)中，修正值運算部4使用所述多個多項近似式係數，進行(1)式的運算處理。
    Y=P1．X9+P2．X8+P3．X7+P4．X6+P5．X5+P6．X4+P7．X3+P8．X2+P9．X………(1)
    (1)式中，X是頻率差檢測資訊，Y是修正資料(相當於第1修正值)，P1~P9是多項近似式係數。
    於此，X是通過圖1所示的頻率差檢測部3所獲得的值，即，通過圖2所示的平均化電路37獲得的值(OSC2-OSC1)。
    另外，修正值運算部4具備如下功能，即，為了減小(1)式所示的多項近似式(第1近似式)未完全修正而留下的修正殘差(修正值的實測值與所述第1修正值的差)，除了取得所述第1修正值之外，還取得第2修正值。
    圖11表示用於修正值運算部4執行運算的方塊圖的一例。修正值運算部4基於從記憶體30讀出的修正用參數，利用加法部41，將通過第1修正值運算部(第1修正值取得部)40及第2修正值運算部(第2修正值取得部)50分別算出的修正資料(第1修正值、第2修正值)相加，且將所述相加結果作為頻率修正值予以輸出。此外，雖然簡單描述為向圖11所示的第1修正值運算部40、第2修正值運算部50中輸入頻率差檢測值△F，但如上所述，本實施方式中是利用{(f2-f1)/f1}-{(f2r-f1r)/f1r}，作為對應於△F的值。
    首先，圖12中表示：基於(1)式所示的多項近似式而進行修正資料(第1修正值)的運算處理的第1修正值運算部40的構成。圖12中，401~409是進行(1)式的各項的運算的運算部，400是加法部，410是進行圓滑處理的電路。此外，第1修正值運算部40在例如使用了1個乘法部，利用所述乘法部求出9次方項的值，接著利用該乘法部求出8次方項的值的情況下，譬如輪換使用該乘法部，最終將各次方項的值相加。而且，修正值的運算式並不限定於使用9次的多項近似式，也可以使用與要求的精度相應的次數的近似式。
    如上所述，第1修正值運算部40利用通過最小平方法求出的9次的多項近似式，對修正資料(第1修正值)進行運算，且對晶體振動子相對於溫度的頻率特性進行修正。然而，如上所述，即便使用比較高次的多項式，近似式也不會嚴密地再現所述頻率溫度特性。
    例如，圖13中的實線表示所述修正殘差的溫度特性，橫軸是對應於溫度檢測值的OSC1與OSC2的差分值(OSC2-OSC1[pm])，縱軸是修正殘差。每當算出修正殘差時，作為-OSC1(=(f1-f1r)/f1r)經實測所得的頻率修正值，該-OSC1(=(f1-f1r)/f1r)是根據一邊改變第1、第2晶體振動子10、20周圍的溫度而一邊實測的第1振盪電路1的振盪頻率f1、與基準溫度(25℃)時的第1振盪電路1的振盪頻率f1r而求出。而且，根據利用所述多項近似式獲得的修正資料(第1修正值)、與實測的頻率修正值之間的差，來求出修正殘差。
    根據圖13，在利用(1)式的多項近似式而獲得的第1修正值、與實測的頻率修正值之間，存在±40[pb]左右的修正殘差。在進行高精度的溫度補償的情況下，優選為進一步減小所述修正殘差。
    因此，本例的修正值運算部4除了求出第1修正值之外，還求出對應於所述修正殘差的第2修正值，將第1修正值與第2修正值相加，而求出頻率修正值，由此可以提高溫度補償精度。圖11所示的第2修正值運算部50相當於第2修正值取得部，該第2修正值取得部基於對應於所述差分值的值，而取得第2修正值。
    如上所述，第2修正值運算部50基於作為第1修正頻率與實測的修正頻率之間的差、即修正殘差，而取得第2修正值。例如，如圖13中的實線所示，若以達到大致上可視作連續資料這一程度的細微間隔(例如對應於差分值的值的算出精度所對應的間隔)，預先儲存修正殘差，且將對應於與差分值相應的值的運算結果、而經特定的修正殘差作為第2修正值，則可實現更準確的修正。
    然而，這種情況下，需要大容量的記憶體，並且修正殘差的溫度特性在各晶體振動子10中不同，因此，要針對振盪裝置中設置的所有晶體振動子10而實測龐大的修正殘差，該操作並不現實。
    因此，本例的第1修正值運算部40中，設定了：對應於以預先設定的間隔排列的差分值的值的群，利用屬於所述群的差分值而取得修正殘差，且利用1次函數，在針對對應於相鄰排列的差分值的值而取得的修正殘差之間進行插補，藉此針對對應於從頻率差檢測部3取得的差分值的值△F，而運算第2修正值。
    例如，在圖13中，將對應於差分值的值(OSC2-OSC1)的範圍分割為32份，作為修正殘差的取得點，並以空心圓來對於在所述多個點取得的修正殘差進行繪圖(plot)。圖14是針對圖13所示的修正殘差，利用1次函數(直線)，對橫軸方向(對應於差分值的值的排列順序)上相互鄰接的繪點之間進行補充的近似特性圖。本例的第2修正值運算部50利用由所述直線補充後的修正殘差的近似式，來取得第2修正值。
    以下，參照圖15~圖17，來說明取得第2修正值的第2修正值運算部50的構成及作用。如上所述，本例中，作為對應於從頻率差檢測部3輸出的差分值的值△F，採用的是{(f2-f1)/f1}-{(f2r-f1r)/f1r}，但從便於理解的觀點出發，圖15~圖17的說明中，作為對應於差分值的值，使用的是△F=f2-f1-△fr[Hz]。
    圖15是表示第2修正值運算部50的構成的方塊圖。大致上來說，第2修正值運算部50包括：位置算出部510，將頻率差檢測部3取得的△F除以既定除數，輸出判斷所述△F位於圖14所示的哪個修正殘差的區間內的資訊；修正殘差選擇部520，基於從所述位置算出部510取得的資訊，選擇所述△F所屬的區間的兩端的位置中的修正殘差；及第2修正值算出部530，求出1次函數(第2近似式)，該1次函數(第2近似式)對所述修正殘差選擇部520選擇的2個修正殘差之間進行插補，根據所述1次函數，算出對應於所述△F的第2修正值。
    位置算出部510包括：加法部511，在頻率差檢測部3取得的△F上，加上記憶體30內的除法參數表格301中儲存的加法值，作為被除數予以輸出；除法電路512，用加法部511取得的被除數除以所述除法參數表格301中儲存的除數，將除法結果的整數部分(圖15中記做“商”)、作為對應於△F所屬的區間的下端側的索引(index)值而予以輸出，並且將所述除法結果的餘數(同圖中記做“餘數”)輸出至第2修正值算出部530；及常數加法部513，在從所述除法電路512輸出的下端側的索引值加上“1”，作為△F所屬的區間的上端側的索引值而予以輸出。
    圖16示意性表示如下情況，即，例如在將“-32000≦△F≦32000”的範圍每隔2000 Hz分割成32份所得的33個取得點上，從△F的值由小到大的順序附加“0~32”的索引值，使修正殘差[pb]對應於各索引值進行繪圖。
    除法參數表格301中儲存著△F的範圍的下端的“-32000”作為加法值，且儲存著將△F的範圍分割的區劃單位“2000”作為除數。於此，例如若從頻率差檢測部3輸入了“△F=-27500”的值，則加法部511將加法值的符號反轉，與△F相加(進行“-27500-(-32000)=4500”的運算)，將所述值作為被除數予以輸出。
    除法電路512將從加法部511取得的被除數“4500”，除以從除法參數表格301讀出的除數“2000”，將除法結果“2.25”的整數部分“2”作為商，將餘數部分“500”作為餘數予以輸出。
    另一方面，根據圖16可知，從頻率差檢測部3取得的“△F=-27500”包含於“-28000≦△F≦-26000”的區間內。若針對所述下端側的“-28000”利用加法部511、除法電路512進行運算，則商為“2”，餘數為“0”。這樣，將△F的範圍分割所得的33個取得點，在通過所述運算而餘數為“0”的位置上，是設為除數“2000”的倍數刻度。而且，在各取得點進行所述運算後獲得的商的值，被用作用於選擇修正殘差的索引值。
    通過以此方式設定各取得點的△F的值與索引值的關係，從除法電路512輸出的商的值表示了：包含從頻率差檢測部3取得的△F的區間的下端側的索引值。而且，若在從除法電路512輸出的商上，利用常數加法部513加上“1”，則其值等於與所述區間的上端側的取得點對應的索引值。
    結果是，包含從頻率差檢測部3取得的△F的區間的上端側與下端側的索引值被特定，所述多個索引值分別被輸出至：修正殘差選擇部520內所設置的第1選擇器(selector)521與第2選擇器522。第1、第2選擇器521、522發揮如下作用，即，從記憶體30內的修正殘差表格302中讀出修正殘差的值，並將其輸出至第2修正值算出部530。
    如(表1)所示，修正殘差表格302中，將修正殘差與索引值建立關聯而予以儲存，該修正殘差是根據第1晶體振動子10的振盪頻率f1與利用多項近似式求出的第1修正值而預先測定。各選擇器521、522基於從位置算出部510取得的索引值，而選擇修正殘差。藉此，可以取得修正殘差，此修正殘差與包含從頻率差檢測部3取得的△F的區間的上端側與下端側的△F相對應。本例中，第1選擇器521選擇對應於所述區間的下端側的△F的修正殘差，第2選擇器522選擇對應於上端側的△F的修正殘差。
    於此，分別將對應於包含從頻率差檢測電路3取得的△F的區間的下端側的取得點的值設為x0，將對應於上端側的取得點的值設為x1，將所述△F設為x，將基於對應於下端側、上端側的取得點的索引值而被選擇的修正殘差設為y0、y1。此時，如圖17所示，若利用1次函數，對點P0(x0，y0)與點P1(x1，y1)之間進行補充，則獲得推斷y的值的近似式(第2近似式)。本實施方式中，將x代入至所述近似式後，將所得的y的值作為第2修正值。
    根據圖17，所述近似式是利用下述(2)式表示。
    (y-y0)/(y1-y0)=(x-x0)/(x1-x0)………(2)
    於此，相鄰的取得點彼此的間隔“x1-x0”的值為除數，“x-x0”的值為餘數，因此(2)式可以重寫為下述(2)'式。
    y={(餘數)．(y1-y0)/(除數)}+y0………(2)'
    第2修正值算出部530基於從第1選擇器521取得的y0、從第2選擇器522取得的y1、從除法電路512取得的餘數、及從除法參數表格301讀出的除數的各值，進行(2)'的計算，將所得的值作為第2修正值予以輸出。
    接著，對本實施方式的全體動作進行匯總。從第1振盪電路1輸出的頻率信號，作為時脈信號而供給至電壓控制振盪器100的控制部200，如本實施方式的前面所述，通過控制部200的控制動作，從電壓控制振盪器100輸出目標頻率的頻率信號。另一方面，分別從第1振盪電路1及第2振盪電路2輸出的頻率信號f1、f2是被輸入至頻率差檢測部3，通過業已詳細說明的動作，在所述例子中，當頻率差檢測部3的輸出即PLL的輸出△F變成對應於{△fr-(f2-f1)}的值、所述例子變成(OSC2-OSC1)時，即予以鎖定。而且，將所述值輸入至修正值運算部4，第1修正值運算部40執行(1)式的運算而取得第1修正值，第2修正值運算部50從記憶體30中讀出包含△F的區間的修正殘差，執行(2)'式的運算，而取得第2修正值。然後，利用加法部41，將所述多個第1修正值及第2修正值相加(此時，第1修正值及第2修正值的單位例如一致為ppm)，並作為頻率修正值而予以輸出。
    (1)式的運算是如下處理，即，例如在圖10所示的特性圖中，求出對應於基於頻率差檢測部3的輸出值所得的值的、修正頻率在近似曲線的縱軸上的值。另外，(2)'式的運算是如下處理，即，在圖14所示的特性圖中，求出對應於基於頻率差檢測部3的輸出值所得的值的、修正殘差在近似線的縱軸上的值。
    圖18中，以實線表示：從修正值運算部4輸出的頻率修正值(第1修正值與第2修正值的和)、和實測的頻率修正值之間的差(修正殘差)，以一點鏈線表示：和圖13中說明的第1修正值之間的修正殘差。根據圖18，從修正值運算部4輸出的頻率修正值，相對於實測的頻率修正值的修正殘差處於±10[pb]的範圍內，變動幅度小於第1修正值的修正殘差(±40[pb])。因此，在利用(1)式的近似式(第1近似式)所得的第1修正值上，加上對應於修正殘差的利用(2)'式的近似式(第2近似式)所得的第2修正值，藉此可以提高頻率修正值的精度。
    這樣，第2修正值是利用基於與實測的頻率修正值的差分所得的修正殘差而算出，因此，即便在利用如一次函數這樣參數少的近似式的情況下，也可以相當程度地提高頻率修正值的精度。於此，發明者利用例如3次的樣條(spline)插補處理計算式(y=ax3+bx2+cx+d(a,b,c,d是樣條插補係數))，作為代替(1)式的修正頻率的近似式，而研究實現與圖18所示的情況同等程度的精度時所需要的參數的資訊量，概算為160 byte。相對於此，(1)式與(2)'式的運算所需的參數資訊量為60 byte，資訊量變成約1/2.7。
    然而，算出第2修正值的近似式並不限定於所述一次函數。當然也可以根據能使用的記憶體容量等，而採用利用2次以上的高次多項式的樣條插補或利用最小平方法的近似曲線。而且，在將第1修正值與第2修正值相加時，也可進行在各修正值上乘以係數等操作。
    而且，如圖1所示，第1晶體振動子11及第2晶體振動子12是利用共通的晶體片Xb構成，且相互熱耦合，因此，振盪電路11、12的頻率差是極其準確地對應於環境溫度的值，所以，頻率差檢測部3的輸出是環境溫度與基準溫度(所述例子中為25℃)的溫度差資訊。第1振盪電路11輸出的頻率信號f1是作為控制部200的主時脈(main clock)而使用，因此，修正值運算部4所得的修正值被用作如下信號，即，為抵消因溫度自25℃偏移引起的f1的頻率偏移量所致的對控制部200的動作的影響，而用於補償控制部200的動作。結果是，本實施方式的振盪裝置1的輸出即電壓控制振盪器100的輸出頻率，無關於溫度變動而實現穩定。
    如上所述，根據本實施方式，即便動作時脈自身發生溫度變動，也可以獲得對應於變動溫度量的準確的頻率偏移資訊，結果是，可實現高穩定、高精度的振盪裝置。另外，由於將對應於f1與f1r的差分的值、與對應於f2與f2r的差分的值之間的差分值，作為頻率差檢測資訊(變動溫度量的頻率偏移資訊)，因此，無須如專利文獻1那樣調整為f1≒f2的繁瑣作業，而且也不存在晶體振動子的良率變低這樣的問題。
    而且，為了求出頻率差檢測資訊，生成f1與f2的差分頻率的脈衝，利用鎖存電路，以所述脈衝將從DDS電路部輸出的鋸齒波信號予以鎖存，對鎖存後的信號值進行積分，將其積分值作為所述頻率差予以輸出，並且取得所述輸出與對應於f1r和f2r的差分的值之間的差分，輸入至所述DDS電路部而構成PLL。在如專利文獻1那樣，對f1、f2進行計數而取得其差分的情況下，計數時間會直接影響檢測精度，而在此種構成中，並無此種問題，因此檢測精度較高。實際上，通過模擬(simulation)比較兩者的方式，在計數頻率的方式中設定200 ms的計數時間時，得到的結果是，根據本實施方式的方式的檢測精度高約50倍。
    此外，在本實施方式的PLL的情況下，如以往的DDS電路部那樣並不具有正弦波ROM表格，因此具有能減小記憶體容量的優點，且可減小裝置規模。而且，基於變動溫度量的頻率偏移資訊，通過運算處理而求出頻率的修正值，因此無需大容量的記憶體，從該點來說也能夠減小裝置規模，從而可以抑制成本。
    於此，圖19中，表示利用圖2的電路，在f1為81.9 MHz、f2為76.69 MHz的情況下，調查頻率差檢測部3的輸出即頻率差資訊與時間的關係的結果。此時，以頻率差資訊為(OSC2-OSC1)的方式進行設定，其值為+50 ppm。
    雖然說明有重複，但本實施方式中，所謂對應於f1與f1r的差分的值，是指{(f1-f1r)/f1r}(=OSC1)，所謂對應於f2與f2r的差分的值是指{(f2-f2r)/f2r}(=OSC2)，所謂與對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值相對應的值是指OSC2-OSC1。本發明並不限定於此，頻率差檢測部3也可以使用(f1-f1r)與(f2-f2r)的差分值本身，作為與對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值相對應的值，此時，活用圖7的曲線而求出溫度。
    本實施方式中，在圖8至圖10的說明中，頻率的變化量是以「ppm」單位表示，但實際的數位電路中，全部是以2進制數進行操作，因此，DDS電路部36的頻率設定精度是以構成位元數進行計算，例如為34位元。若列舉一例，向包含在圖1所示的控制電路部200中的DDS電路部201，供給10 MHz的時脈的情況下，所述時脈的變動頻率為100 Hz時，[變動比率計算]變成100Hz/10MHz=0.00001
    [pm換算]變成0.00001＊1e6=10[pm]
    [DDS設定精度換算]變成0.00001＊2^34≒171,799[ratio-34bit(臨時名稱)]。
    在所述構成的情況下，所述頻率設定精度是通過以下的(3)式表示。
    1×[ratio-34bit]=10M[Hz]/2^34≒0.58m[Hz/bit]………(3)
    因此，變成100[Hz]/0.58m[Hz/bit]≒171,799[bit(ratio-34bit)]。
    而且，0.58 mHz相對於10 MHz而可如以下(4)式那樣進行計算。
    0.58m[Hz]/10M[Hz]＊1e9≒0.058[pb]………(4)
    因此，根據(3)式、(4)式，(5)式的關係成立。
    1e9/2^34=0.058[pb/ratio-34bit]………(5)
    即，DDS電路36中處理的頻率消失，僅存在位元數的關係。
    另外，在所述例子中，第1晶體振動子10及第2晶體振動子20是利用共通的晶體片Xb構成，但晶體片Xb也可以不共通化。此時，例如可列舉在共通的框體中配置第1晶體振動子10及第2晶體振動子20的例子。根據此種構成，由於是處於實質上相同的溫度環境下，因此可獲得相同的效果。
    頻率差檢測部3的DDS電路部36的輸出信號並不限於鋸齒波，只要是信號值與時間一同重複增加、減少的頻率信號便可，例如為正弦波。
    另外，作為頻率差檢測部3，也可以通過計數器對f1和f2進行計數，從計數值的差分值中減去相當於△fr的值，並輸出對應於所得的計數值的值。
    利用修正值運算部4求出的修正值並不限定於如本實施方式那樣的使用，只要是振盪裝置的輸出頻率根據溫度變動時，能利用修正值抵消輸出頻率的變動量而進行補償的構成，則也可以通過其他手法進行修正。例如，在圖20所示的TCXO中，也可以代替溫度檢測器94的輸出，而使用由頻率差檢測部3獲得的頻率差資訊，基於所述資訊求出與頻率修正量相應的控制電壓的補償量，通過控制電壓產生部93，將所述補償量與用於輸出基準溫度時的頻率的基準電壓相加，而作為控制電壓。根據頻率差資訊求出頻率修正量的手法，並不限於如之前實施方式那樣的多項近似式，也可以是如下手法，即，在記憶體中預先儲存：表示頻率差資訊與頻率修正量的關係的表格，並參照所述表格。
    在所述實施方式中，第1晶體振動子10與第2晶體振動子20的頻率差是作為譬如溫度測量值而使用，基於所述溫度測量值求出相對於第1晶體振動子10的溫度變動的頻率修正值。但是，即便在構成為作為頻率修正對象的晶體振動子、與構成譬如溫度計的2個晶體振動子中的一方的並不共通化的情況下，也包含於申請專利範圍的技術範圍內。
    所述情況下的所述第1修正值取得部是，可取代：基於第1近似式以取得第1修正值，該第1近似式表示對應於所述頻率差檢測部檢測的所述差分值的值、對應於所述差分值的值、及因環境溫度與基準溫度不同引起的第1振盪電路的振盪頻率f1的頻率修正值的關係，而執行：基於第1近似式以取得第1修正值，該第1近似式表示對應於頻率差檢測部檢測的所述差分值的值、對應於所述差分值的值、及因使與第1晶體振動子及第2晶體振動子不同的其他晶體振動子振盪的、其他振盪電路的環境溫度和基準溫度不同而引起的振盪頻率f0的頻率修正值之間的關係；所述第2修正值取得部是，可取代：基於第2近似式以取得第2修正值，該第2近似式表示對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對對應於屬於所述群的所述差分值的每個值而預先取得的修正殘差之間的關係，而執行：基於第2近似式以取得第2修正值，該第2近似式在將所述第1近似式決定的第1修正值、與針對所述其他晶體振動子預先實測的頻率修正值之間的差分稱為修正殘差時，表示：對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對對應於屬於所述群的所述差分值的每個值而預先取得的修正殘差之間的關係，且所述振盪裝置的輸出可以是，取代利用所述第1振盪電路的輸出生成，而是利用所述其他振盪電路的輸出生成。
    1‧‧‧第1振盪電路
    2‧‧‧第2振盪電路
    3‧‧‧頻率差檢測部
    4‧‧‧修正值運算部
    10、11‧‧‧第1晶體振動子
    12、20‧‧‧第2晶體振動子
    21、22‧‧‧電極
    30‧‧‧記憶體
    31‧‧‧正反器電路
    32‧‧‧單觸發電路
    33‧‧‧鎖存電路
    34‧‧‧迴路濾波器
    35、400‧‧‧加法部
    36、201‧‧‧DDS電路部
    37‧‧‧平均化電路
    40‧‧‧第1修正值運算部
    41‧‧‧加法部
    50‧‧‧第2修正值運算部
    90‧‧‧晶體振動子
    91‧‧‧振盪電路
    92‧‧‧電壓可變電容元件
    93‧‧‧控制電壓產生部
    94‧‧‧溫度檢測器
    95‧‧‧記憶體
    100‧‧‧電壓控制振盪器
    200‧‧‧控制電路部
    204‧‧‧分頻器
    205‧‧‧相位頻率比較部
    206‧‧‧迴路濾波器
    301‧‧‧除法參數表格
    302‧‧‧修正殘差表格
    401~409‧‧‧運算部
    410‧‧‧圓滑處理電路
    510‧‧‧位置算出部
    511‧‧‧加法部
    512‧‧‧除法電路
    513‧‧‧常數加法部
    520‧‧‧修正殘差選擇部
    521‧‧‧第1選擇器
    522‧‧‧第2選擇器
    530‧‧‧第2修正值算出部
    圖1是表示本發明的實施方式的全體構成的方塊圖。
    圖2是表示本發明的實施方式的一部分的方塊圖。
    圖3是圖2所示的一部分的輸出的波形圖。
    圖4(a)~(c)是示意性表示包含圖2所示的DDS電路部的迴路中未鎖定的狀態的各部分的波形圖。
    圖5(a)~(c)是示意性表示包含圖2所示的DDS電路部的迴路中已鎖定的狀態的各部分的波形圖。
    圖6(a)、圖6(b)是與對應於上述實施方式的實際裝置相關的所述迴路中的各部分的波形圖。
    圖7是表示第1振盪電路的頻率f1及第2振盪電路的頻率f2與溫度的關係的頻率溫度特性圖。
    圖8是表示f1、f2分別經標準化後的值與溫度的關係的頻率溫度特性圖。
    圖9是表示f1經標準化後的值與溫度的關係、及f1經標準化後的值和f2經標準化後的值的差分△F與溫度的關係的頻率溫度特性圖。
    圖10是表示圖9的縱軸經標準化後的值、與頻率修正值的關係的特性圖。
    圖11是表示修正值運算部的方塊圖。
    圖12是表示設於所述修正值運算部的第1修正值運算部的方塊圖。
    圖13是表示修正殘差相對於所述差分值△F的關係的特性圖。
    圖14是針對每個預先設定間隔的差分值而取得所述修正殘差並繪圖而成的特性圖。
    圖15是表示設於所述修正值運算部的第2修正值運算部的方塊圖。
    圖16是表示所述第2修正值運算部的作用的第1說明圖。
    圖17是表示所述第2修正值運算部的作用的第2說明圖。
    圖18是表示利用第1修正值及第2修正值而經修正後的修正殘差相對於所述差分值△F的關係的特性圖。
    圖19是表示頻率差檢測部的動作模擬的特性圖。
    圖20是表示以往的TCXO的構成圖。
    1‧‧‧第1振盪電路
    2‧‧‧第2振盪電路
    3‧‧‧頻率差檢測部
    4‧‧‧修正值運算部
    10、11‧‧‧第1晶體振動子
    12、20‧‧‧第2晶體振動子
    21、22‧‧‧電極
    30‧‧‧記憶體
    100‧‧‧電壓控制振盪器(VCXO)
    200‧‧‧控制電路部
    201‧‧‧直接數位合成器(DDS)電路部
    204‧‧‧分頻器
    205‧‧‧相位頻率比較部
    206‧‧‧迴路濾波器
    f1、f2‧‧‧頻率
    △F‧‧‧頻率差分
    Xb‧‧‧晶體片
    权利要求:
    Claims (7)
    [1] 一種振盪裝置，基於環境溫度的檢測結果，來修正用於設定輸出頻率的設定信號，所述振盪裝置包括：第1晶體振動子，在晶體片上設置第1電極而構成；第2晶體振動子，在晶體片上設置第2電極而構成；第1振盪電路及第2振盪電路，分別連接在所述第1晶體振動子及第2晶體振動子；頻率差檢測部，將所述第1振盪電路的振盪頻率設為f1，將基準溫度時的所述第1振盪電路的振盪頻率設為f1r，將所述第2振盪電路的振盪頻率設為f2，將基準溫度時的所述第2振盪電路的振盪頻率設為f2r，所述頻率差檢測部求出對應於差分值的值，所述差分值是對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值；第1修正值取得部，基於第1近似式而取得第1修正值，該第1近似式表示：對應於所述頻率差檢測部檢測的所述差分值的值、對應於所述差分值的值、及因環境溫度與基準溫度不同引起的所述第1振盪電路的振盪頻率f1的頻率修正值之間的關係；第2修正值取得部，基於第2近似式而取得第2修正值，該第2近似式在將所述第1近似式決定的第1修正值與預先實測的頻率修正值之間的差分稱為修正殘差時，表示：對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對對應於屬於所述群的所述差分值的每個值而預先取得的修正殘差之間的關係；以及加法部，將所述第1修正值與第2修正值相加，求出所述頻率修正值；振盪裝置的輸出是利用所述第1振盪電路的輸出而生成，基於所述加法部求出的所述頻率修正值，對所述設定信號進行修正。
    [2] 如申請專利範圍第1項所述的振盪裝置，其中：所述第1近似式將對應於所述差分值的值與實測的所述頻率修正值的關係，利用最小平方法予以進行多項式近似。
    [3] 如申請專利範圍第1項所述的振盪裝置，其中：所述第2近似式在針對屬於所述群且相互鄰接排列的差分值所對應的值而取得的修正殘差之間，利用1次函數予以插補。
    [4] 如申請專利範圍第1項所述的振盪裝置，其中：所述第1修正值取得部及第2修正值取得部利用{(f2-f2r)/f2r}-{(f1-f1r)/f1r}，作為對應於差分值的值，所述差分值是對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值。
    [5] 如申請專利範圍第1項所述的振盪裝置，其中，所述頻率差檢測部包括：脈衝生成部，生成所述f1與f2的差分頻率的脈衝；直接數位合成器電路部，以對應於輸入的直流電壓的大小的頻率，輸出信號值與時間一同重複增加、減少的頻率信號；鎖存電路，利用所述脈衝生成部生成的脈衝，對從所述直接數位合成器電路部輸出的頻率信號予以鎖存；迴路濾波器，對由所述鎖存電路鎖存的信號值進行積分，將積分值作為對應於所述差分值的值予以輸出；以及加法部，獲取所述迴路濾波器的輸出、和對應於f1r與f2r的差分的值之間的差分，作為輸入值而輸入至所述直接數位合成器電路部。
    [6] 如申請專利範圍第1項所述的振盪裝置，其中：第1晶體振動子的晶體片與第2晶體振動子的晶體片為共通化。
    [7] 如申請專利範圍第1項所述的振盪裝置，其中：所述第1修正值取得部是，取代：基於第1近似式以取得第1修正值，該第1近似式表示對應於所述頻率差檢測部檢測的所述差分值的值、對應於所述差分值的值、及因環境溫度與基準溫度不同引起的第1振盪電路的振盪頻率f1的頻率修正值之間的關係，而執行：基於第1近似式以取得第1修正值，該第1近似式表示對應於頻率差檢測部檢測的所述差分值的值、對應於所述差分值的值、及因使與第1晶體振動子及第2晶體振動子不同的其他晶體振動子振盪的、其他振盪電路的環境溫度與基準溫度不同而引起的振盪頻率f0的頻率修正值之間的關係；所述第2修正值取得部是，取代：基於第2近似式以取得第2修正值，該第2近似式表示對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對屬於所述群的所述差分值所對應的每個值而預先取得的修正殘差之間的關係，而執行：基於第2近似式以取得第2修正值，該第2近似式在將所述第1近似式決定的第1修正值、與針對所述其他晶體振動子而預先實測的頻率修正值之間的差分稱為修正殘差時，表示：對應於所述差分值的值、對應於以預先設定的間隔排列的所述差分值的值的群、及針對屬於所述群的所述差分值所對應的每個值而預先取得的修正殘差之間的關係；且所述振盪裝置的輸出是，取代利用所述第1振盪電路的輸出生成，而是利用所述其他振盪電路的輸出生成。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI558094B|2016-11-11|振盪裝置
    JP5893924B2|2016-03-23|発振装置
    JP6092540B2|2017-03-08|水晶発振器
    TWI454043B|2014-09-21|振盪裝置
    TWI533594B|2016-05-11|振盪裝置
    US8536952B2|2013-09-17|Oscillation device
    TWI577129B|2017-04-01|振盪裝置
    TW201431297A|2014-08-01|晶體振盪器及振盪裝置
    JP6055708B2|2016-12-27|水晶発振器及び発振装置
    同族专利:
    公开号 | 公开日
    CN103095215A|2013-05-08|
    US20130106522A1|2013-05-02|
    JP2013098865A|2013-05-20|
    TWI558094B|2016-11-11|
    JP5863394B2|2016-02-16|
    CN103095215B|2017-03-01|
    US8659364B2|2014-02-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS5428177A|1977-08-04|1979-03-02|Seiko Epson Corp|Electronic watch|
    JPS55160891A|1979-06-01|1980-12-15|Seiko Instr & Electronics Ltd|Temperature correcting circuit|
    JPH0468903A|1990-07-07|1992-03-04|Asahi Denpa Kk|Oscillator having temperature sensing function and crystal oscillator element and temperature detection method|
    GB2251143B|1990-09-28|1994-10-12|Nec Corp|A temperature detector and a temperature compensated oscillator using the temperature detector|
    JPH06291550A|1993-04-01|1994-10-18|Seiko Epson Corp|ディジタル型温度補償圧電発振器及び通信機|
    JP2001292030A|2000-04-05|2001-10-19|Hitachi Kokusai Electric Inc|水晶発振回路及び水晶共振子|
    JP2005295014A|2004-03-31|2005-10-20|Seiko Epson Corp|圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器|
    JP2006033195A|2004-07-13|2006-02-02|Nippon Dempa Kogyo Co Ltd|水晶発振器及び感知装置|
    JP4897408B2|2005-09-15|2012-03-14|日本電波工業株式会社|水晶発振器|
    JP2011252932A|2005-09-15|2011-12-15|Nippon Dempa Kogyo Co Ltd|水晶発振器及び感知装置|
    US7541878B2|2005-12-29|2009-06-02|Intel Corporation|Temperature compensated crystal oscillator|
    US7800457B2|2007-12-05|2010-09-21|Avago Technologies Wireless Ip Pte. Ltd.|Self-calibrating temperature-compensated oscillator|
    JP4989743B2|2010-03-10|2012-08-01|日本電波工業株式会社|圧電発振器|
    TWI473418B|2011-02-28|2015-02-11|Nihon Dempa Kogyo Co|振盪裝置|JP5995673B2|2012-11-15|2016-09-21|日本電波工業株式会社|発振装置|
    JP6045961B2|2013-01-31|2016-12-14|日本電波工業株式会社|水晶発振器及び発振装置|
    JP6055708B2|2013-03-29|2016-12-27|日本電波工業株式会社|水晶発振器及び発振装置|
    JP6033156B2|2013-03-29|2016-11-30|日本電波工業株式会社|発振装置|
    JP6425581B2|2015-02-26|2018-11-21|セイコーＮｐｃ株式会社|ディジタル温度補償発振器|
    JP2016187152A|2015-03-27|2016-10-27|セイコーエプソン株式会社|発振器の製造方法、発振器、電子機器及び移動体|
    US10727848B2|2015-07-08|2020-07-28|Analog Devices Global|Phase-locked loop having a multi-band oscillator and method for calibrating same|
    JP6570915B2|2015-08-06|2019-09-04|セイコーＮｐｃ株式会社|ディジタル温度電圧補償型発振器|
    US10295580B2|2016-10-03|2019-05-21|Analog Devices Global|On-chip measurement for phase-locked loop|
    CN109597297B|2018-12-11|2020-09-08|烟台持久钟表有限公司|一种晶振补偿方法及装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011241545A|JP5863394B2|2011-11-02|2011-11-02|発振装置|
    [返回顶部]