• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    自舉電路包括：一第一開關單元，耦接至一時脈信號；一第二開關單元，耦接至一操作電壓與該第一開關單元；一第三開關單元，耦接至該第一開關單元；一第一電荷儲存單元，耦接至該第二與該第三開關單元；以及一電壓轉換單元，耦接至該第一電荷儲存單元與該第一至該第三開關單元。當該時脈信號為一第一邏輯狀態時，該第一開關單元與該第二開關單元導通一第一電流路徑，且該操作電壓、該第一與該第二開關單元在該第一電流路徑上，該第一開關單元、該第二開關單元與該第三開關單元則導通一第二電流路徑，且該操作電壓、該第二開關單元、該第一電荷儲存單元、該第三開關單元與該第一開關單元在該第二電流路徑上，以使得該第一電荷儲存單元被該第二電流路徑充電。當該時脈信號為一第二邏輯狀態時，該第一開關單元為關閉，該第一電荷儲存單元之一跨壓確保該電壓轉換單元將一輸入電壓轉換成一輸出電壓。
    公开号:TW201320572A
    申请号:TW100141686
    申请日:2011-11-15
    公开日:2013-05-16
    发明作者:Chien-Feng Lai
    申请人:Lextar Electronics Corp；
    IPC主号:H03K17-00
    专利说明:
    自舉電路與應用其之電子裝置
    本發明是有關於一種自舉電路與應用其之電子裝置。
    電子裝置連接電源以進行操作。電源電路通常是指提供給電子裝置電力供應的電源部分的電路設計。電源可分為直流電源與交流電源。
    直流電源電路以開關式轉換器(Switching Converter)為主，其中又以降壓式(Buck)電路為常見架構。降壓式電路以N-MOS為主要導通元件，然而為了確保N-MOS不會受所設定的輸出電壓(Output Voltage)影響導通與否，一般都會再外加自舉電路(Bootstrap Circuit)。而傳統自舉電路(Bootstrap Circuit)又包含N-MOS作為電容充電路徑開關，這會造成電路製作成本提高與電路面積增加。
    本發明係有關於一種自舉電路與應用其之電子裝置，其在不改變電路輸出特性下，以其他開關單元來取代高價的MOSFET元件。
    根據本案之一實施例，提出一種自舉電路，包括：一第一開關單元，耦接至一時脈信號；一第二開關單元，耦接至一操作電壓與該第一開關單元；一第三開關單元，耦接至該第一開關單元；一第一電荷儲存單元，耦接至該第二與該第三開關單元；以及一電壓轉換單元，耦接至該第一電荷儲存單元與該第一、該第二、該第三開關單元。當該時脈信號為一第一邏輯狀態時，該第一開關單元與該第二開關單元導通一第一電流路徑，且該操作電壓、該第一與該第二開關單元在該第一電流路徑上，該第一開關單元、該第二開關單元與該第三開關單元則導通一第二電流路徑，且該操作電壓、該第二開關單元、該第一電荷儲存單元、該第三開關單元與該第一開關單元在該第二電流路徑上，以使得該第一電荷儲存單元被充電。當該時脈信號為一第二邏輯狀態時，該第一開關單元為關閉，該第一電荷儲存單元之一跨壓確保該電壓轉換單元將一輸入電壓轉換成一輸出電壓。
    根據本案之另一實施例，提出一種電子裝置，包括：一自舉電路，用以驅動一負載。該自舉電路包括：一第一開關單元，耦接至一時脈信號；一第二開關單元，耦接至一操作電壓與該第一開關單元；一第三開關單元，耦接至該第一開關單元；一第一電荷儲存單元，耦接至該第二與該第三開關單元；以及一電壓轉換單元，耦接至該第一電荷儲存單元與該第一、該第二、該第三開關單元。當該時脈信號為一第一邏輯狀態時，該第一電荷儲存單元被充電。該時脈信號為一第二邏輯狀態時，該第一電荷儲存單元之一跨壓確保該電壓轉換單元將一輸入電壓轉換成一輸出電壓。
    為了對本案之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
    請參考第1圖，其顯示根據本案實施例之自舉電路100之電路示意圖。如第1圖所示，根據本案實施例之自舉電路100包括：第一開關單元Q1，耦接至時脈信號CLK；第二開關單元D1，耦接至操作電壓VCC與第一開關單元Q1；第三開關單元D2，耦接至第一開關單元Q1；第一電荷儲存單元CB，耦接至第二開關單元D1與第三開關單元D2；以及電壓轉換單元110，耦接至第一電荷儲存單元CB、第一開關單元Q1、第二開關單元D1與第三開關單元D2。
    當時脈信號CLK為第一邏輯狀態(比如為高電位High)時，第一開關單元Q1與第二開關單元D1導通第一電流路徑I1，其中，操作電壓VCC、第一開關單元Q1與第二開關單元D1在第一電流路徑I1上。
    當時脈信號CLK為第一邏輯狀態(比如為High)時，第一開關單元Q1、第二開關單元D1與第三開關單元D2則導通第二電流路徑I2，其中，操作電壓VCC、第二開關單元D1、第一電荷儲存單元CB、第三開關單元D2與第一開關單元Q1在第二電流路徑I2上，以使得第一電荷儲存單元CB被充電。
    當時脈信號CLK為第二邏輯狀態(比如為低電位Low)時，第一開關單元Q1為關閉，第一電荷儲存單元CB之一跨壓確保電壓轉換單元110將輸入電壓VIN轉換成輸出電壓VOUT。
    此外，自舉電路100更可包括限流單元R1，耦接於第一開關單元Q1與第二開關單元D1之間。限流單元R1限制在第一電流路徑I1上之一電流量。
    在本實施例中，第一開關單元Q1比如但不受限於包括第一電晶體Q1，其具有：耦接至限流單元R1之第一端(汲極)，耦接至接地端之第二端(源極)與耦接至時脈信號CLK之第三端(閘極)。
    在本實施例中，第二開關單元D1包括比如但不受限於第一二極體D1，其具有：耦接至操作電壓VCC之第一端(陽極)與耦接至限流單元R1之第二端(陰極)。當第一電荷儲存單元CB經過充電之後而時脈信號CLK為High時，第一二極體D1之陰極電壓高於第一二極體D1之陽極電壓(亦即操作電壓VCC)，如果不加以隔離的話，將會與操作電壓VCC互相衝突。故而，在本實施例中，藉由第一二極體D1來與操作電壓VCC做隔離。
    在本實施例中，第三開關單元包括比如但不受限於第二二極體D2，其具有：耦接至第一電荷儲存單元CB之第一端(陽極)與耦接至第一開關單元Q1之第二端(陰極)。
    在本實施例中，電壓轉換單元110包括比如但不受限於降壓電路。更甚者，電壓轉換單元110包括：第四開關單元(其比如包括但不受限於，第二電晶體Q2)，耦接至輸入電壓VIN、第三開關單元D2、第一電晶體Q1、第一電荷儲存單元CB，於時脈信號CLK為第一邏輯狀態(High)時，第四開關單元D2為關閉，於該時脈信號CLK為第二邏輯狀態(Low)時，第一電荷儲存單元CB之跨壓使得第四開關單元Q2為導通；第五開關單元(其比如包括但不受限於，第三二極體D3)，耦接至第一電荷儲存單元CB；電感L1，耦接至第一電荷儲存單元CB；以及第二電荷儲存單元C1，耦接至電感L1。
    此外，電壓轉換單元110可以更包括電阻R2，耦接於輸出電壓VOUT與接地端之間。此電阻R2可當成負載元件，且其為非必要元件。
    為方便說明，在底下中，操作電路VCC比如但不受限於為5V的直流電壓；輸入電壓VIN比如但不受限於為10V的直流電壓。自舉電路100可將輸入電壓VIN(10V DC)轉換成VOUT(比如但不受限於3V DC)。
    詳細地說，當時脈信號CLK為High時，第一電晶體Q1為導通。由於第一電晶體Q1為導通，第一電晶體Q1將第二電晶體Q2的閘極電壓拉至接地端，使得第二電晶體Q2為關閉。如上述般，此時第一二極體D1、第二二極體D2與第一電晶體Q1會導通第二電流路徑I2。由於第一電荷儲存單元CB位於第二電流路徑I2上，所以第一電荷儲存單元CB會被第二電流路徑I2充電。第一電荷儲存單元CB之跨壓ΔVCB=(VCC-VD1-VD2-VDS1)，其中，VD1與VD2分別代表在二極體D1與D2上之跨壓，而VDS1則代表電晶體Q1之汲極-源極電壓。
    此外，當時脈信號CLK為High時，第一電流路徑I1會形成(如上述般，第一二極體D1與第一電晶體Q1導通此第一電流路徑I1)，為避免流經第一電晶體Q1之電流量太大導致第一電晶體Q1被燒毀，在本實施例中，加入限流單元R1來限制在第一電流路徑I1上之電流量，以限制流入第一電晶體Q1之電流量不致破壞第一電晶體Q1。
    另一方面，當時脈信號CLK為Low時，第一電晶體Q1為關閉，此時，第一電荷儲存單元CB上之跨壓ΔVCB可確保第二電晶體Q2為導通。亦即，當時脈信號CLK為Low時，ΔVCB>VGS2(Vth)，其中，VGS2(Vth)代表第二電晶體Q2之導通臨界電壓。由於第二電晶體Q2在時脈信號CLK為Low時為導通，所以，電壓轉換單元可將輸入電壓VIN轉換成輸出電壓VOUT。
    第2圖顯示本實施例之模擬結果波形圖，其中，波形CB(+)與CB(-)分別代表第一電荷儲存單元CB之第一端(+)電壓與第二端(-)電壓。由第2圖之模擬結果波形圖可看出，本案實施例之自舉電路的確可以在不改變電路輸出特性下，將輸入電壓VIN轉換成輸出電壓VOUT(亦即可維持3V的輸出電壓VOUT)。
    另外，於上述說明中，開關單元亦可能用操作放大器(OP)等來實施，此亦在本案精神範圍內。
    本案另一實施例則揭露一種電子裝置，如第3圖所示。電子裝置300：包括上述之自舉電路310與負載320。自舉電路310驅動負載320。電子裝置300比如但不受限於為燈具等，負載320比如但不受限於為發光二極體(LED)等。
    綜上所述可知，在本案上述實施例中，以低成本的開關元件(比如二極體)來取代高成本的開關元件(比如NMOS電晶體)。如此可以在不改變原電路輸出特性下，降低成本及縮小電路面積以提高產品競爭優勢。
    綜上所述，雖然本案已以實施例揭露如上，然其並非用以限定本案。本案所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準。
    Q1．．．第一開關單元
    CLK．．．時脈信號
    D1．．．第二開關單元
    VCC．．．操作電壓
    D2．．．第三開關單元
    CB．．．第一電荷儲存單元
    110．．．電壓轉換單元
    R1．．．限流單元
    I1．．．第一電流路徑
    I2．．．第二電流路徑
    VIN．．．輸入電壓
    VOUT．．．輸出電壓
    Q2．．．第四開關單元
    D3．．．第五開關單元
    L1．．．電感
    C1．．．第二電荷儲存單元
    R2．．．電阻
    300．．．電子裝置
    310．．．自舉電路
    320．．．負載
    第1圖顯示根據本案實施例之自舉電路之電路示意圖。
    第2圖顯示本實施例之模擬結果波形圖。
    第3圖顯示本案另一實施例之電子裝置之功能示意圖。
    Q1．．．第一開關單元
    CLK．．．時脈信號
    D1．．．第二開關單元
    VCC．．．操作電壓
    D2．．．第三開關單元
    CB．．．第一電荷儲存單元
    110．．．電壓轉換單元
    R1．．．限流單元
    I1．．．第一電流路徑
    I2．．．第二電流路徑
    VIN．．．輸入電壓
    VOUT．．．輸出電壓
    Q2．．．第四開關單元
    D3．．．第五開關單元
    L1．．．電感
    C1．．．第二電荷儲存單元
    R2．．．電阻
    权利要求:
    Claims (15)
    [1] 一種自舉電路，包括：一第一開關單元，耦接至一時脈信號；一第二開關單元，耦接至一操作電壓與該第一開關單元；一第三開關單元，耦接至該第一開關單元；一第一電荷儲存單元，耦接至該第二與該第三開關單元；以及一電壓轉換單元，耦接至該第一電荷儲存單元與該第一、該第二、該第三開關單元；其中，當該時脈信號為一第一邏輯狀態時，該第一開關單元與該第二開關單元導通一第一電流路徑，且該操作電壓、該第一與該第二開關單元在該第一電流路徑上，該第一開關單元、該第二開關單元與該第三開關單元則導通一第二電流路徑，且該操作電壓、該第二開關單元、該第一電荷儲存單元、該第三開關單元與該第一開關單元在該第二電流路徑上，以使得該第一電荷儲存單元被充電；以及當該時脈信號為一第二邏輯狀態時，該第一開關單元為關閉，該第一電荷儲存單元之一跨壓確保該電壓轉換單元將一輸入電壓轉換成一輸出電壓。
    [2] 如申請專利範圍第1項所述之自舉電路，更包括：一限流單元，耦接於該第一與該第二開關單元之間，該限流單元限制該第一電流路徑之一電流量。
    [3] 如申請專利範圍第2項所述之自舉電路，其中，該第一開關單元包括一第一電晶體，其具有：耦接至該限流單元之一第一端，耦接至一接地端之一第二端與耦接至該時脈信號之一第三端；以及該第二開關單元包括一第一二極體，其具有：耦接至該操作電壓之一第一端與耦接至該限流單元之一第二端。
    [4] 如申請專利範圍第3項所述之自舉電路，其中，該第三開關單元包括一第二二極體，其具有：耦接至該第一電荷儲存單元之一第一端與耦接至該第一開關單元之一第二端。
    [5] 如申請專利範圍第4項所述之自舉電路，其中，該電壓轉換單元包括一降壓電路。
    [6] 如申請專利範圍第4項所述之自舉電路，其中，該電壓轉換單元包括：一第四開關單元，耦接至該輸入電壓、該第三開關單元與該第一電荷儲存單元，於該時脈信號為該第一邏輯狀態時，該第四開關單元為關閉，於該時脈信號為該第二邏輯狀態時，該第一電荷儲存單元之該跨壓使得該第四開關單元為導通；一第五開關單元，耦接至該第一電荷儲存單元；一電感，耦接至該第一電荷儲存單元；以及一第二電荷儲存單元，耦接至該電感。
    [7] 如申請專利範圍第6項所述之自舉電路，其中，該電壓轉換單元更包括一電阻耦接於該輸出電壓與該接地端之間。
    [8] 一種電子裝置，包括：一自舉電路，用以驅動一負載，該自舉電路包括：一第一開關單元，耦接至一時脈信號；一第二開關單元，耦接至一操作電壓與該第一開關單元；一第三開關單元，耦接至該第一開關單元；一第一電荷儲存單元，耦接至該第二與該第三開關單元；以及一電壓轉換單元，耦接至該第一電荷儲存單元與該第一、該第二、該第三開關單元；其中，當該時脈信號為一第一邏輯狀態時，該第一電荷儲存單元被充電；以及該時脈信號為一第二邏輯狀態時，該第一電荷儲存單元之一跨壓確保該電壓轉換單元將一輸入電壓轉換成一輸出電壓。
    [9] 如申請專利範圍第8項所述之電子裝置，其中，當該時脈信號為該第一邏輯狀態時，該第一開關單元與該第二開關單元導通一第一電流路徑，且該操作電壓、該第一與該第二開關單元在該第一電流路徑上，該第一開關單元、該第二開關單元與該第三開關單元導通一第二電流路徑，且該操作電壓、該第二開關單元、該第一電荷儲存單元、該第三開關單元與該第一開關單元在該第二電流路徑上，以使得該第一電荷儲存單元被充電；以及當該時脈信號為該第二邏輯狀態時，該第一開關單元為關閉，該第一電荷儲存單元之該跨壓確保該電壓轉換單元將該輸入電壓轉換成該輸出電壓。
    [10] 如申請專利範圍第8項所述之電子裝置，更包括：一限流單元，耦接於該第一與該第二開關單元之間，該限流單元限制該第一電流路徑之電流量。
    [11] 如申請專利範圍第10項所述之電子裝置，其中，該第一開關單元包括一第一電晶體，其具有：耦接至該限流單元之一第一端，耦接至一接地端之一第二端與耦接至該時脈信號之一第三端；以及該第二開關單元包括一第一二極體，其具有：耦接至該操作電壓之一第一端與耦接至該限流單元之一第二端。
    [12] 如申請專利範圍第11項所述之電子裝置，其中，該第三開關單元包括一第二二極體，其具有：耦接至該第一電荷儲存單元之一第一端與耦接至該第一開關單元之一第二端。
    [13] 如申請專利範圍第12項所述之電子裝置，其中，該電壓轉換單元包括一降壓電路。
    [14] 如申請專利範圍第12項所述之電子裝置，其中，該電壓轉換單元包括：一第四開關單元，耦接至該輸入電壓、該第三開關單元與該第一電荷儲存單元，於該時脈信號為該第一邏輯狀態時，該第四開關單元為關閉，於該時脈信號為該第二邏輯狀態時，該第一電荷儲存單元之該跨壓使得該第四開關單元為導通；一第五開關單元，耦接至該第一電荷儲存單元；一電感，耦接至該第一電荷儲存單元；以及一第二電荷儲存單元，耦接至該電感。
    [15] 如申請專利範圍第14項所述之電子裝置，其中，該電壓轉換單元更包括一電阻耦接於該輸出電壓與該接地端之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9054705B2|2015-06-09|Self-powered source driving circuit and switching power supply thereof
    JP4502210B2|2010-07-14|スイッチング電源と半導体集積回路及び半導体集積回路装置
    CN104218803A|2014-12-17|一种自举电压充电电路和电压转换电路
    US9246381B2|2016-01-26|Active power factor correction control circuit, chip and LED driving circuit thereof
    US8766711B2|2014-07-01|Switching circuit with controlled driver circuit
    US9595952B2|2017-03-14|Switching circuit and the method thereof
    TWI410173B|2013-09-21|Ｌｅｄ驅動器及驅動方法
    CN106877634B|2019-04-09|开关驱动装置以及开关驱动方法
    JP2012200083A|2012-10-18|スイッチング回路及びｄｃ−ｄｃコンバータ
    TWI419452B|2013-12-11|自舉電路與應用其之電子裝置
    JP6031871B2|2016-11-24|Ｄｃｄｃコンバータ
    JP5761656B2|2015-08-12|ゲートドライブ回路
    US9729049B2|2017-08-08|Supply voltage generating circuit and switching power supply
    CN102545560B|2014-09-03|一种功率开关驱动器、ic芯片及直流-直流转换器
    TW201531149A|2015-08-01|可藉由一電阻調整輸出電流漣波之ｐｗｍ控制器及ｌｅｄ驅動電路
    CN104092389B|2016-09-07|一种低损耗整流电路
    TWI493855B|2015-07-21|電壓轉換電路
    JP2015154682A|2015-08-24|Ｄｃ／ｄｃコンバータ
    TWI484743B|2015-05-11|以低壓驅動之升壓電路與相關方法
    KR100925326B1|2009-11-04|직류-직류 변환기
    TWI532027B|2016-05-01|Oled面板的功率驅動電路及驅動負載的方法
    CN202424492U|2012-09-05|一种功率开关驱动器、ic芯片及直流一直流转换器
    US10819234B2|2020-10-27|Switching converter with a self-operated negative boost switch
    US9379601B2|2016-06-28|Charge module, driving circuit, and operating method
    US8884539B2|2014-11-11|Rectifying circuit and power supply circuit
    同族专利:
    公开号 | 公开日
    TWI419452B|2013-12-11|
    CN103107700A|2013-05-15|
    EP2595316A1|2013-05-22|
    US20130119963A1|2013-05-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI492018B|2013-12-16|2015-07-11|||IT1318238B1|2000-07-25|2003-07-28|St Microelectronics Srl|Circuito autoelevatore nei convertitori statici dc/dc.|
    IT1318239B1|2000-07-25|2003-07-28|St Microelectronics Srl|Circuito autoelevatore nei convertitori statici dc/dc.|
    WO2005122373A1|2004-06-09|2005-12-22|Rohm Co., Ltd|レベルシフト回路及びこれを備えたスイッチングレギュレータ|
    JP2006080024A|2004-09-13|2006-03-23|Mitsubishi Electric Corp|放電灯点灯装置|
    US7145316B1|2005-06-06|2006-12-05|Micrel, Inc.|Control circuit for monitoring and maintaining a bootstrap voltage in an N-channel buck regulator|
    US7321258B2|2005-07-29|2008-01-22|Matsushita Electric Industrial Co., Ltd.|Method and apparatus for controlling the charge of a bootstrap capacitor for non-synchronous type DC-DC converter|
    JP4811852B2|2005-08-29|2011-11-09|ルネサスエレクトロニクス株式会社|スイッチング電源と半導体集積回路|
    JP2008022642A|2006-07-13|2008-01-31|Fujitsu Ltd|Ｄｃ−ｄｃコンバータ|
    JP2009106115A|2007-10-24|2009-05-14|Fuji Electric Device Technology Co Ltd|ブートストラップ回路及び該回路を用いる降圧コンバータ|
    JP5309683B2|2008-05-13|2013-10-09|株式会社リコー|降圧型スイッチングレギュレータ|
    JP2010148240A|2008-12-18|2010-07-01|Sanyo Electric Co Ltd|スイッチング制御回路|
    TWI376869B|2009-04-13|2012-11-11|Anpec Electronics Corp|Direct current converter|
    US8154334B2|2009-07-21|2012-04-10|Intersil America Inc.|System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage|
    TW201109876A|2009-09-07|2011-03-16|Niko Semiconductor Co Ltd|A method of reducing IC pin of pulse width modulation regulator integrate chip, and the pulse width modulation regulator integrate chip and the circuit thereof|
    JP5330962B2|2009-11-04|2013-10-30|パナソニック株式会社|Ｄｃ−ｄｃコンバータ|
    法律状态:
    2020-09-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100141686A|TWI419452B|2011-11-15|2011-11-15|自舉電路與應用其之電子裝置|TW100141686A| TWI419452B|2011-11-15|2011-11-15|自舉電路與應用其之電子裝置|
    CN2011104414125A| CN103107700A|2011-11-15|2011-12-26|自举电路与应用其的电子装置|
    US13/557,878| US20130119963A1|2011-11-15|2012-07-25|Bootstrap circuit and electronic device applying the same|
    EP12189087.5A| EP2595316A1|2011-11-15|2012-10-18|Electronic device using a bootstrap circuit|
    [返回顶部]