• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    調整一傳送時脈之收發裝置，該收發裝置包含有一傳送單元、一接收單元以及一傳送時脈追蹤單元。傳送單元用來依據該傳送時脈來傳送一傳送訊號；接收單元用來接收一接收訊號；以及該傳送時脈追蹤單元耦接於該傳送單元以及該接收單元，用來依據該接收訊號之一接收時脈來動態控制該傳送單元之該傳送時脈之頻率。
    公开号:TW201318392A
    申请号:TW100138392
    申请日:2011-10-21
    公开日:2013-05-01
    发明作者:Yuan-Jih Chu；Liang-Wei Huang；Ching-Yao Su；Ming-Feng Hsu
    申请人:Realtek Semiconductor Corp；
    IPC主号:H04L7-00
    专利说明:
    一種調整一傳送時脈之收發裝置以及相關方法
    本發明係關於一種通訊系統收發裝置，尤指一種通訊系統之收發裝置與其相關方法。
    在超高速乙太網路(Gigabit Ethernet)標準中規定在傳輸資料前要協調(定義)出一端為主模式(Master mode)，而另一端為副模式(Slave mode)，這樣的規定可以使得雙方在傳輸當中，操作在同一個頻率，也就是說，處於主模式的設備係傳送訊號出去的頻率為固定；而處於副模式的設備，係傳送訊號的頻率與接收到之接收訊號的頻率(即，處於主模式的設備傳送訊號過來的頻率)要相同。由於有一些採用同一對線進行傳送與接收之全雙工系統的標準(例如：高解析度多媒體介面(High Definition Multimedia Interface，HDMI) 1.4版規格(簡稱“HDMI 1.4”))中並沒有事先協調主/副模式(Master/Slave mode)的機制下，在兩端的頻率不相同時，會增加硬體設計的複雜度。
    因此，如何在無論是否有協調主/副模式(Master/Slave mode)的機制的運作下，且在簡化硬體設計的複雜度下整個傳輸操作還可正常傳送已成為本領域具有通常知識者所亟需解決的問題。
    因此，本發明實施例之一目的在於解決兩端的裝置頻率不相同的問題。
    依據本發明之一實施例，其係提供一種調整一傳送時脈之收發裝置，該收發裝置包含有一傳送單元、一接收單元以及一傳送時脈追蹤單元。傳送單元用來依據該傳送時脈來傳送一傳送訊號；接收單元用來接收一接收訊號；以及該傳送時脈追蹤單元耦接於該傳送單元以及該接收單元，用來依據該接收訊號之一接收時脈來調整該傳送單元之該傳送時脈之頻率。
    依據本發明之另一實施例，其係提供一種調整一收發裝置之一傳送時脈的方法，該方法包含有：依據該傳送時脈來傳送一傳送訊號；接收一接收訊號來產生一接收時脈；以及依據該接收訊號之該接收時脈來調整該傳送時脈之頻率。
    所屬領域中具有通常知識者應可理解，會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍是以元件在功能上的差異來作為區分的準則。又，在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。
    請參考第1圖，第1圖為本發明一種可動態控制一傳送時脈TCK之收發裝置100之一實施例的示意圖。如第1圖所示，收發裝置100包含有(不限於)一傳送單元110、一接收單元120以及一傳送時脈追蹤單元130。傳送單元110用來依據傳送時脈TCK來傳送一傳送訊號TS，接收單元120用來接收一接收訊號RS來產生一接收時脈RCK，接收時脈RCK之頻率之數值可以儲存在一暫存器122。請注意，暫存器122係位於接收單元120之一時序回復電路(Timing recovery，TR)中，另外，傳送時脈追蹤單元130耦接於傳送單元110以及接收單元120，用來依據接收訊號RS之接收時脈RCK來動態控制傳送單元110之傳送時脈TCK之頻率。
    本發明之收發裝置100係可運作在不同的工作模式，以配合另一端設備所運作的工作模式，所以，本發明之收發裝置100可適用於不同的傳輸界面。參考第2a圖係為本發明之收發裝置操作在一主模式(傳送時脈TCK以及接收時脈RCK)的一示意圖。即，另一端的設備係操作在一副模式。換言之，在此模式下，本發明之收發裝置100之該傳送單元打出去傳送時脈TCK的頻率為固定。第2b圖係為收發裝置操作在一副模式(傳送時脈TCK以及接收時脈RCK)的一示意圖。即，另一端的設備係操作在一主模式。在此模式下，本發明之收發裝置100之該傳送單元打出去的傳送時脈TCK的頻率與該接收單元所接收的接收時脈RCK的頻率要相同。第2c圖係為本發明之該收發裝置操作在一軟副模式(傳送時脈TCK以及接收時脈RCK)之一示意圖。請注意，如第2c圖所示，在收發裝置操作在該軟副模式時，傳送時脈TCK可能選擇接收時脈RCK或是一個設定好的自由震盪時脈，而判斷的依據則靠傳送時脈追蹤單元130來操作。換言之，在該軟副模式下，傳送時脈追蹤單元130可以動態切換該傳送單元之傳送時脈TCK。另一實施例，若本發明之收發裝置100係應用在沒有主/副模式(Master/Slave mode)機制的系統下，可將本發明之收發裝置操作在該軟副模式即可正常運作。
    請參考第3圖，第3圖為第1圖之傳送時脈追蹤單元之一實施例的示意圖。如第3圖所示，傳送時脈追蹤單元330包含有一偵測單元332、一設定單元334、一比較單元336以及一調整單元338。偵測單元332用來偵測接收訊號RS之接收時脈RCK的頻率。設定單元334用來設定一第一時脈臨界值TH1以及一第二時脈臨界值TH2，其中第一時脈臨界值TH1大於第二時脈臨界值TH2。比較單元336耦接於偵測單元332以及設定單元334，用來比較接收時脈RCK的頻率與第一時脈臨界值TH1以及第二時脈臨界值TH2來產生一比較結果CR。當比較結果CR顯示接收時脈RCK的頻率大於第一時脈臨界值TH1時，調整單元338便會調整傳送時脈TCK的頻率至第一時脈臨界值TH1或其附近；當比較結果CR指示接收時脈RCK的頻率小於第二時脈臨界值TH2時，調整單元338便會調整傳送時脈TCK的頻率至第二時脈臨界值TH2或其附近；以及當比較結果CR指示接收時脈RCK的頻率介於該第一時脈臨界值TH1以及第二時脈臨界值TH2時，調整單元338調整傳送時脈TCK的頻率至接收時脈RCK的頻率來讓傳送時脈TCK的頻率追蹤接收時脈RCK的頻率。
    請參考第4圖，第4圖為傳送時脈追蹤單元330之操作的示意圖，在時序T0時，偵測單元332會偵測接收訊號RS之接收時脈RCK的頻率，在時序T1時，調整單元338便會調整傳送時脈TCK的頻率與接收時脈RCK的頻率相近，在時序T2時，傳送時脈TCK的頻率便會動態追蹤接收時脈RCK的頻率，請注意，在時序T2～T3期間，因為接收時脈RCK的頻率介於該第一時脈臨界值TH1以及第二時脈臨界值TH2之間，因此，調整單元338便可調整傳送時脈TCK的頻率至接收時脈RCK的頻率來讓傳送時脈TCK的頻率追蹤接收時脈RCK的頻率。而在時序T3～T4期間，接收時脈RCK的頻率大於第一時脈臨界值TH1時，因此，調整單元338便會調整傳送時脈TCK的頻率至第一時脈臨界值TH1，直到時序T4之後，因為接收時脈RCK的頻率再次介於該第一時脈臨界值TH1以及第二時脈臨界值TH2之間，因此，調整單元338便調整傳送時脈TCK的頻率至接收時脈RCK的頻率來讓傳送時脈TCK的頻率追蹤接收時脈RCK的頻率。
    一實施例，收發裝置100可應用於一高解析度多媒體介面(High Definition Multimedia Interface，HDMI)。收發裝置100過HDMI介面與一網路裝置進行網路連線，其中該網路裝置可以操作在一主模式(Master mode)、一副模式(Slave mode)或一軟副模式(Soft-slave mode)。例如當該網路裝置操作在該主模式，收發裝置100操作在軟副模式，則由於該網路裝置的傳送時脈TCK的頻率保持不動，所以收發裝置100的接收時脈RCK的頻率可保持與該網路裝置的傳送時脈TCK的頻率同步，而由於動態追蹤，收發裝置100的傳送時脈TCK的頻率也與收發裝置100的頻率的接收時脈RCK的頻率相同；而當該網路裝置操作在副模式，收發裝置100操作在軟副模式，由於這樣會缺少一個參考頻率點，會使得整體頻率會有晃動的現象，不過由於收發裝置100的動態追蹤會限制其傳送時脈TCK的頻率，而使得整體頻率相等，且不會有超出設定範圍內的現象；以及當該網路裝置操作在軟副模式，收發裝置100操作在軟副模式，此情況與該網路裝置操作在副模式時相同，由於雙方會互相調整而使得頻率會相等，且不會有超出設定範圍內的現象。
    請參考第5圖，第5圖為本發明一種可動態控制一收發裝置之一傳送時脈的方法之一操作範例的流程圖，其包含(但不侷限於)以下的步驟(請注意，假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第5圖所示的執行次序來執行)：
    步驟S510：依據該傳送時脈來傳送一傳送訊號。
    步驟S520：接收一接收訊號來產生一接收時脈。
    步驟S530：依據該接收訊號之該接收時脈來動態控制該傳送時脈之頻率。
    由於搭配第5圖所示之各步驟以及第1圖所示之各元件即可瞭解各元件如何運作，為簡潔起見，故於此不再贅述。
    請參考第6圖，第6圖為第5圖中步驟S530之一操作範例的流程圖，其包含(但不侷限於)以下的步驟(請注意，假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第6圖所示的執行次序來執行)。
    由於搭配第6圖所示之各步驟以及第3圖所示之各元件即可瞭解各元件如何運作，為簡潔起見，故於此不再贅述。其中，步驟S632係由偵測單元來執行之，步驟S634係由設定單元來執行之，步驟S636由比較單元來執行之，以及步驟S638、S639、S640由調整單元執行之。
    第7圖係依據本發明之收發裝置100應用於HDMI 1.4規格的實體層(PHY)電路示意圖。其中，收發裝置100包含有傳送單元110、接收單元120、時脈追蹤單元130以及混合電路140。其中，傳送單元110與接收單元120係符合HDMI 1.4規格的實體層的相關規範，故，若將本發明之收發裝置100應用於其他界面規格的應用，則傳送單元110與接收單元120的電路須適度調整以符合相關規範。換言之，傳送單元110與接收單元120的詳細電路不應是本發明的限制，而僅是用以說明本發明的應用範例。參閱其他相關規範便可獲得應用於其他界面的電路示意圖。在此實施例中，傳送單元110包括一多層傳送編碼單元(Multi-level transmit encoder,MLT-3)1111以及一數位至類比轉換器1112。第7圖之接收單元120包括有一時序回復電路1211、一反饋式等化器(Feedback equalizer)1212、一切割器1213、一數位式自動增益控制電路1214、一前饋式等化器(Feed-forward equalizer)1215、一類比至數位轉換器1216、一低通濾波器1217、一可程式控制增益放大器1218、一回音消除電路(Echo canceller)1219、一先進先出緩衝器(FIFO)1220。透過時脈追蹤單元130，將可依據接收單元120之接收訊號的時脈，以動態控制傳送單元110之傳送時脈的頻率。
    此外，本發明可以避免當雙方皆操作在傳送時脈TCK的頻率等於接收時脈RCK的頻率的情況下，操作頻率會因為通道或其他因素的干擾使得整體操作頻率發散到不可預測的情況。另外，本發明具有相同性高，即，不管與該接收器連線之裝置操作在主模式、一副模式或一軟副模式，本發明皆可支援。
    以上所述僅為本發明之較佳實施例，並非用來侷限本發明之範疇。凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100．．．收發裝置
    110．．．傳送單元
    120．．．接收單元
    122．．．暫存器
    130、330．．．傳送時脈追蹤單元
    332．．．偵測單元
    334．．．設定單元
    336．．．比較單元
    338．．．調整單元
    1111．．．編碼單元
    1112．．．數位至類比轉換器
    1211．．．時序回復電路
    1212、1215．．．等化器
    1213．．．切割器
    1214．．．數位式自動增益控制電路
    1216．．．類比至數位轉換器
    1217．．．低通濾波器
    1218．．．可程式控制增益放大器
    1219．．．回音消除電路
    1220．．．緩衝器
    140．．．混合電路
    第1圖為本發明一種可動態控制一傳送時脈之收發裝置之一實施例的示意圖。
    第2圖係為收發裝置操作在一主模式、一副模式以及一軟副模式之傳送時脈以及接收時脈之一示意圖。
    第3圖為第1圖之傳送時脈追蹤單元之一實施例的示意圖。
    第4圖為傳送時脈追蹤單元之操作的示意圖。
    第5圖為本發明一種可動態控制一收發裝置之一傳送時脈的方法之一操作範例的流程圖。
    第6圖為第5圖中步驟S530之一操作範例的流程圖。
    第7圖為第1圖所示之收發裝置之一詳細實施示意圖。
    100．．．收發裝置
    110．．．傳送單元
    120．．．接收單元
    122．．．暫存器
    130．．．傳送時脈追蹤單元
    权利要求:
    Claims (11)
    [1] 一種調整一傳送時脈之收發裝置，該收發裝置包含有：一傳送單元，依據該傳送時脈來傳送一傳送訊號；一接收單元，接收一接收訊號，依據該接收訊號來產生一接收時脈；以及一傳送時脈追蹤單元，耦接於該傳送單元以及該接收單元，其中該傳送時脈追蹤單元包括有一設定單元，該設定單元儲存一時脈臨界範圍，該傳送時脈追蹤單元依據該接收時脈以及該時脈臨界範圍來控制該傳送單元之該傳送時脈之頻率，其中，該傳送時脈之頻率係介於該時脈臨界範圍。
    [2] 如申請專利範圍第1項所述之收發裝置，其中該時脈臨界範圍包括一第一時脈臨界值以及一第二時脈臨界值，其中該第一時脈臨界值大於該第二時脈臨界值；當其中，該接收時脈之頻率大於該第一時脈臨界值時，調整該傳送時脈之頻率至該第一時脈臨界值；當該接收時脈之頻率小於該第二時脈臨界值時，調整該傳送時脈之頻率至該第二時脈臨界值；以及當該接收時脈之頻率位於該時脈臨界範圍時，追蹤該接收時脈之頻率以調整該傳送時脈之頻率。
    [3] 如申請專利範圍第1項所述之收發裝置，其中該收發裝置具有三種操作模式，包括有：一主模式(Master mode)、一副模式(Slave mode)與一軟副模式(Soft-slave mode)。
    [4] 如申請專利範圍第3項所述之收發裝置，其中該收發裝置透過一高解析度多媒體介面(High Definition Multimedia Interface，HDMI)與一裝置進行資料傳輸。
    [5] 如申請專利範圍第1項所述之收發裝置，其中該接收單元包含有一暫存器，用來儲存該傳送時脈之頻率之數值。
    [6] 一種調整一收發裝置之一傳送時脈的方法，該方法包含有：依據該傳送時脈來傳送一傳送訊號；接收一接收訊號來產生一接收時脈；以及依據該接收訊號之該接收時脈來動態控制該傳送時脈之頻率。
    [7] 如申請專利範圍第6項所述之方法，其中依據該接收訊號之該接收時脈來動態控制該傳送時脈之頻率之步驟另包含有：偵測該接收訊號之該接收時脈之頻率；設定一第一時脈臨界值以及一第二時脈臨界值，其中該第一時脈臨界值大於該第二時脈臨界值；以及當該該接收時脈之頻率大於該第一時脈臨界值時，調整該傳送時脈之頻率至該第一時脈臨界值；當該接收時脈之頻率小於該第二時脈臨界值時，調整該傳送時脈之頻率至該第二時脈臨界值；以及當該接收時脈之頻率介於該第一時脈臨界值以及該第二時脈臨界值之間時，追蹤該接收時脈之頻率以調整該傳送時脈之頻率。
    [8] 如申請專利範圍第6項所述之方法，其中該收發裝置具有三種操作模式，包括有：一主模式(Master mode)、一副模式(Slave mode)與一軟副模式(Soft-slave mode)。
    [9] 如申請專利範圍第8項所述之方法，其中在該軟副模式下，該收發裝置動態切換該傳送時脈之頻率。
    [10] 如申請專利範圍第6項所述之方法，其中該收發裝置透過一高解析度多媒體介面(High Definition Multimedia Interface，HDMI)與一裝置進行資料傳輸。
    [11] 如申請專利範圍第6項所述之方法，其中接收該接收訊號來產生該接收時脈之步驟另包含有儲存該傳送時脈之頻率之數值。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI414165B|2013-11-01|通訊系統中之傳收器及其啟動方法
    US9355054B2|2016-05-31|Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
    US8706042B2|2014-04-22|Transmit phase control for the echo cancel based full duplex transmission system
    US8958497B2|2015-02-17|Simultaneous transmission of clock and bidirectional data over a communication channel
    US9020418B2|2015-04-28|Methods and apparatus related to a repeater
    US20100257391A1|2010-10-07|Interfacing media access control | with a low-power physical layer | control
    US8582710B2|2013-11-12|Recovery and synchronization for spread spectrum modulated clock
    TW200408213A|2004-05-16|Initialization method for network system
    US20200313840A1|2020-10-01|Communications device and method of communications
    TW201407995A|2014-02-16|網路設備及其方法
    US8787844B2|2014-07-22|Signal transceiving method, signal transceiver utilizing the signal transceiving method, network connection method and network device utilizing the network connection method
    TWI466522B|2014-12-21|一種調整一傳送時脈之收發裝置以及相關方法
    TWI492622B|2015-07-11|網路訊號接收系統與網路訊號接收方法
    TWI499332B|2015-09-01|一種節能聯網方法和節能聯網系統
    US9413573B2|2016-08-09|Receiver and gain control method thereof
    US8345583B2|2013-01-01|Method for enhancing ethernet channel impairment and apparatus using the same
    US10867615B2|2020-12-15|Voice recognition with timing information for noise cancellation
    US11038607B2|2021-06-15|Method and system for bi-directional communication
    TWI424696B|2014-01-21|抵消信號之時間關聯性的通訊系統與方法
    KR101375823B1|2014-03-20|시분할 이중을 이용하는 이더넷 물리 계층 디바이스
    CN103095445B|2015-10-21|调整传送时钟的收发装置以及相关方法
    US7881330B2|2011-02-01|Controlling activation of electronic circuitry of data ports of a communication system
    TW201503606A|2015-01-16|電子裝置與控制方法
    TWI730422B|2021-06-11|接收器及相關的訊號處理方法
    TWI445327B|2014-07-11|收發裝置及其相關方法
    同族专利:
    公开号 | 公开日
    TWI466522B|2014-12-21|
    US20130100990A1|2013-04-25|
    US8861573B2|2014-10-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6279058B1|1998-07-02|2001-08-21|Advanced Micro Devices, Inc.|Master isochronous clock structure having a clock controller coupling to a CPU and two data buses|
    US7486718B2|2003-08-04|2009-02-03|Marvell International Ltd.|Architectures, circuits, systems and methods for reducing latency in data communications|
    US7688924B2|2005-03-24|2010-03-30|Agere Systems Inc.|Methods and apparatus for asynchronous serial channel connections in communication systems|
    US20060251126A1|2005-05-04|2006-11-09|Teng-Yi Jen|Method and device for synchronizing clock at transport stream receiving end|
    TWI320999B|2006-08-18|2010-02-21|Via Tech Inc|Frequency adjusting method of cdr circuit and device therefor|
    US7839965B2|2006-11-21|2010-11-23|Agere Systems Inc.|High-speed serial data link with single precision clock source|
    US7864912B1|2007-10-19|2011-01-04|Marvell International Ltd.|Circuits, architectures, a system and methods for improved clock data recovery|
    US8185720B1|2008-03-05|2012-05-22|Xilinx, Inc.|Processor block ASIC core for embedding in an integrated circuit|
    US20110043694A1|2008-03-28|2011-02-24|Takashi Izuno|Transmitting apparatus, receiving apparatus and contents reproducing system|
    TWI445314B|2010-08-24|2014-07-11|Genesys Logic Inc|具有頻率與相位偵測器之傳送／接收系統|US10735176B1|2017-02-08|2020-08-04|Payam Heydari|High-speed data recovery with minimal clock generation and recovery|
    US11206159B2|2019-11-12|2021-12-21|Realtek Semiconductor Corporation|Signal equalization apparatus and signal equalization method|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100138392A|TWI466522B|2011-10-21|2011-10-21|一種調整一傳送時脈之收發裝置以及相關方法|TW100138392A| TWI466522B|2011-10-21|2011-10-21|一種調整一傳送時脈之收發裝置以及相關方法|
    US13/615,504| US8861573B2|2011-10-21|2012-09-13|Transceiver capable of dynamically adjusting transmitter clock and related method thereof|
    [返回顶部]