台湾专利TW201318172A 半導體裝置及半導體裝置的製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明以高良率提供即使具有微型的結構也具有高電特性的電晶體。本發明在包括該電晶體的半導體裝置中也實現高性能化、高可靠性化及高生產化。在具有依次層疊有氧化物半導體膜、閘極絕緣膜及在側面設置有側壁絕緣層的閘極電極層的電晶體的半導體裝置中，以與氧化物半導體膜及側壁絕緣層接觸的方式設置源極電極層及汲極電極層。在該半導體裝置的製程中，以覆蓋氧化物半導體膜、側壁絕緣層及閘極電極層上的方式層疊導電膜及層間絕緣膜，藉由化學機械拋光法去除閘極電極層上的層間絕緣膜及導電膜，來形成源極電極層及汲極電極層。
公开号:TW201318172A
申请号:TW101133490
申请日:2012-09-13
公开日:2013-05-01
发明作者:Toshihiko Saito；Atsuo Isobe；Kazuya Hanaoka；Junichi Koezuka；Shinya Sasagawa；Motomu Kurata；Akihiro Ishizuka
申请人:Semiconductor Energy Lab；
IPC主号:H01L29-00

专利说明:
半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料是眾所周知的。作為其他材料，氧化物半導體受到關注。
例如，公開了作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
為了實現電晶體的工作的高速化、電晶體的低耗電量化、高集體化等，必須要實現電晶體的微型化。
本發明的目的之一是提供如下結構及其製造方法，即，為了實現更高性能的半導體裝置，提高實現了微型化的電晶體的導通特性(例如，導通電流或場效應遷移率)來實現半導體裝置的高速回應、高速驅動。
此外，伴隨電晶體的微型化，有製程中的良率的降低的憂慮。
本發明的目的之一是以高良率提供即使具有微型的結構也具有高電特性的電晶體。
另外，本發明的目的之一是在包括該電晶體的半導體裝置中也實現高性能化、高可靠性化及高生產化。
在具有依次層疊有氧化物半導體膜、閘極絕緣膜及在側面設置有側壁絕緣層的閘極電極層的電晶體的半導體裝置中，以與氧化物半導體膜及側壁絕緣層接觸的方式設置源極電極層及汲極電極層。在該半導體裝置的製程中，以覆蓋氧化物半導體膜、側壁絕緣層及閘極電極層上的方式層疊導電膜及層間絕緣膜，藉由對層間絕緣膜及導電膜進行切削(研磨、拋光)製程去除閘極電極層上的導電膜，來形成源極電極層及汲極電極層。作為切削(研磨、拋光)方法，可以適當地利用化學機械拋光(Chemical Mechanical Polishing：CMP)法。
因為在形成源極電極層及汲極電極層的製程中的去除閘極電極層上的導電膜的製程中不利用使用光阻掩罩的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體。
另外，較佳在閘極電極層上設置絕緣膜。在去除設置在絕緣膜上的用作源極電極層及汲極電極層的導電膜的製程中，可以去除該絕緣膜的一部分或整個部分。
以閘極電極層為掩模將摻雜劑以自對準的方式引入到氧化物半導體膜中，在氧化物半導體膜中夾著通道形成區形成其電阻比通道形成區的電阻低且包含摻雜劑的低電阻區。摻雜劑是改變氧化物半導體膜的導電率的雜質。作為摻雜劑的引入方法，可以利用離子植入法、離子摻雜法、電漿浸沒式離子植入法(Plasma-immersion ion implantation method)等。
藉由具有在通道長度方向上夾著通道形成區包括低電阻區的氧化物半導體膜，該電晶體具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：設置在氧化物絕緣膜上的包括通道形成區的氧化物半導體膜；氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的閘極電極層及絕緣膜的疊層；覆蓋閘極電極層的側面及絕緣膜的側面的側壁絕緣層；與氧化物半導體膜、閘極絕緣膜的側面和側壁絕緣層的側面接觸的源極電極層及汲極電極層；以及源極電極層及汲極電極層上的層間絕緣膜，其中，源極電極層及汲極電極層的上面的高度低於絕緣膜、側壁絕緣層及層間絕緣膜的上面的高度且高於閘極電極層的上面的高度，並且，在氧化物半導體膜中，包括與閘極絕緣膜重疊的區域的不與閘極電極層重疊的區域包含摻雜劑。
在上述結構中，本說明書所公開的發明的結構的一個方式是一種半導體裝置，其中絕緣膜、側壁絕緣層及層間絕緣膜的上面的高度一致。
另外，在氧化物半導體膜中，不與源極電極層或汲極電極層重疊的區域也可以具有比與源極電極層或汲極電極層重疊的區域高的氧濃度。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成氧化物絕緣膜；在氧化物絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成閘極絕緣膜；在閘極絕緣膜上層疊與氧化物半導體膜重疊的閘極電極層及絕緣膜；以閘極電極層及絕緣膜為掩模將摻雜劑選擇性地引入到氧化物半導體膜中；在閘極絕緣膜上形成覆蓋閘極電極層的側面及絕緣膜的側面的側壁絕緣層；在氧化物半導體膜、閘極絕緣膜、閘極電極層、絕緣膜及側壁絕緣層上形成導電膜；在導電膜上形成層間絕緣膜；以及藉由化學機械拋光法，直到使閘極電極層上的絕緣膜露出去除層間絕緣膜及導電膜而分離導電膜，來形成源極電極層及汲極電極層。
在上述結構中，也可以在絕緣膜、源極電極層、汲極電極層、側壁絕緣層及層間絕緣膜上設置用作保護絕緣膜的緻密性高的無機絕緣膜(典型的是氧化鋁膜)。
在上述結構中，也可以在源極電極層及汲極電極層與層間絕緣膜之間設置用作保護絕緣膜的緻密性高的無機絕緣膜(典型的是氧化鋁膜)。
另外，在去除閘極電極層上的導電膜的製程中，除了化學機械拋光法等切削(研磨、拋光)方法之外，還可以組合蝕刻(乾蝕刻、濕蝕刻)法或電漿處理等。例如，也可以在利用化學機械拋光法的去除製程之後進行乾蝕刻法或電漿處理，來實現處理表面的平坦性的提高。
在上述結構中，也可以藉由平坦化處理使後面形成氧化物半導體膜的氧化物絕緣膜表面平坦化。由此，可以高覆蓋率地設置厚度薄的氧化物半導體膜。作為平坦化處理，可以單獨或組合利用化學機械拋光法、蝕刻法、電漿處理等。
另外，也可以進行從氧化物半導體膜釋放氫或水分的加熱處理(脫水化處理或脫氫化處理)。此外，當作為氧化物半導體膜使用晶體氧化物半導體膜時，也可以進行用來晶化的加熱處理。
另外，也可以將氧供應到氧化物半導體膜中。由於脫水化處理或脫氫化處理，有可能構成氧化物半導體的主要成分材料的氧同時脫離而減少。在氧化物半導體膜中，脫離氧的部分存在有氧缺損，而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。
因此，較佳對進行了脫水化處理或脫氫化處理的氧化物半導體膜供應氧。藉由對氧化物半導體膜供應氧，可以填補膜中的氧缺損。
例如，藉由以與氧化物半導體膜接觸的方式設置用作氧的供應源的含多量(過剩)的氧的氧化物絕緣膜，可以將氧從該氧化物絕緣膜供應到氧化物半導體膜中。在上述結構中，也可以藉由在作為脫水化處理或脫氫化處理進行了加熱處理的氧化物半導體膜與氧化物絕緣膜的至少一部分接觸的狀態下進行加熱處理，對氧化物半導體膜供應氧。
此外，也可以在進行了脫水化處理或脫氫化處理的氧化物半導體膜中引入氧(至少包含氧自由基、氧原子和氧離子中的任一種)而對膜中供應氧。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。
再者，較佳的是，使設置在電晶體中的氧化物半導體膜為如下膜，即氧化物半導體包括與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域的膜。此時，氧含量超過氧化物半導體的化學計量組成。或者，氧含量超過單晶時的氧含量。有時氧存在於氧化物半導體的晶格之間。
藉由從氧化物半導體去除氫或水分，以儘量不包含雜質的方式進行高度純化且供應氧填補氧缺損，可以實現I型(本質)氧化物半導體或無限趨近於I型(本質)的氧化物半導體。由此，可以使氧化物半導體的費米能階(Ef)成為與本質費米能階(Ei)相同的程度。由此，藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。
本發明的一個方式關於一種半導體裝置，該半導體裝置具有電晶體或包括電晶體的電路。例如，本發明的一個方式關於一種半導體裝置，該半導體裝置具有其通道形成區由氧化物半導體形成的電晶體或包括電晶體的電路。例如，本發明關於：LSI；CPU；安裝在電源電路中的功率裝置；包括記憶體、閘流電晶體、轉換器以及影像感測器等的半導體積體電路；以及作為部件安裝有以液晶顯示面板為代表的電光學裝置或具有發光元件的發光顯示裝置的電子裝置。
本發明可以以高良率提供即使具有微型的結構也具有高電特性的電晶體。
另外，在包括該電晶體的半導體裝置中也可以實現高性能化、高可靠性化及高生產化。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。另外，本說明書所公開的發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。此外，為了方便起見附加了“第一”、“第二”等序數詞，其並不表示製程順序或疊層順序。另外，該序數詞在本說明書中不表示用來特定發明的事項的固有名稱。實施方式1
在本實施方式中，參照圖1A和圖1B等對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。
電晶體既可以採用形成一個通道形成區的單閘結構，又可以採用形成兩個通道形成區的雙閘結構(double-gate structure)，還可以採用形成三個通道形成區的三閘結構。或者，也可以是具有隔著閘極絕緣膜配置在通道形成區上下的兩個閘極電極層的雙閘型(dual-gate type)。
圖1A和圖1B所示的電晶體440a是頂閘極結構的電晶體的一個例子。圖1A是平面圖，沿著圖1A中的點劃線X-Y切割的剖面相當於圖1B。
如作為通道長度方向的剖面圖的圖1B所示，包括電晶體440a的半導體裝置在設置有氧化物絕緣膜436的具有絕緣表面的基板400上包括：具有通道形成區409、低電阻區404a、404b的氧化物半導體膜403；源極電極層405a；汲極電極層405b；閘極絕緣膜402；閘極電極層401；設置在閘極電極層401的側面的側壁絕緣層412a、412b；設置在閘極電極層401上的絕緣膜413；設置在源極電極層405a及汲極電極層405b上的層間絕緣膜415；覆蓋電晶體440a的絕緣膜407。
層間絕緣膜415以使電晶體440a的凹凸平坦化的方式設置，該上面的高度大致與側壁絕緣層412a、412b及絕緣膜413的高度相同。另外，源極電極層405a及汲極電極層405b的上面的高度低於層間絕緣膜415、側壁絕緣層412a、412b及絕緣膜413的上面的高度且高於閘極電極層401的上面的高度。另外，在此，高度是指從基板400上面的高度。
另外，在圖1A和圖1B中，絕緣膜407以與層間絕緣膜415、源極電極層405a、汲極電極層405b、側壁絕緣層412a、412b、絕緣膜413接觸的方式設置。
另外，以閘極電極層401為掩模將摻雜劑以自對準的方式引入到氧化物半導體膜403中，在氧化物半導體膜403中夾著通道形成區409形成其電阻比通道形成區409的電阻低且包含摻雜劑的低電阻區404a、404b。摻雜劑是改變氧化物半導體膜403的導電率的雜質。作為摻雜劑的引入方法，可以利用離子植入法、離子摻雜法、電漿浸沒式離子植入法等。
藉由具有在通道長度方向上夾著通道形成區409包括低電阻區404a、404b的氧化物半導體膜403，該電晶體440a具有高導通特性(例如，導通電流及場效應遷移率)，並能夠進行高速工作及高速回應。
用於氧化物半導體膜403的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是，較佳為包含In和Zn。另外，作為降低使用該氧化物的電晶體的電特性的偏差的穩定劑(stabilizer)，除了上述元素以外較佳還具有鎵(Ga)。另外，作為穩定劑較佳為具有錫(Sn)。另外，作為穩定劑較佳為具有鉿(Hf)。另外，作為穩定劑較佳為具有鋁(Al)。另外，作為穩定劑較佳為具有鋯(Zr)。
另外，作為其他穩定劑，可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的任一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，例如In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO₃(ZnO)_m(m>0，且m不是整數)表示的材料。這裏，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以In₂SnO₅(ZnO)_n(n>0，且n是整數)表示的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或其組成附近的氧化物。或者，也可以使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或其組成附近的氧化物。
但是，不侷限於上述材料，根據所需要的半導體特性(遷移率、閾值、偏差等)可以使用適當的組成的材料。另外，為了獲得所需要的半導體特性，較佳適當地設定載子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等的條件。
例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由減小塊(bulk)內缺陷密度提高遷移率。
在此，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的附近是指a、b、c滿足(a-A)²+(b-B)²+(c-C)² r²的關係。r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體膜403處於單晶、多晶(polycrystal)或非晶等的狀態。
較佳氧化物半導體膜是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在垂直於CAAC-OS膜的被形成面或表面的方向上一致，在從垂直於ab面的方向看時具有三角形狀或六角形狀的原子排列，且分別具有金屬原子及氧原子的層彼此重疊。另外，層的法線向量的方向為c軸方向。此外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在垂直於CAAC-OS膜的被形成面或表面的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是垂直於形成CAAC-OS膜時的被形成面或表面的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
另外，構成氧化物半導體膜的氧的一部分也可以用氮取代。
另外，如CAAC-OS那樣的具有結晶部的氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以獲得處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體，具體地，較佳在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
Ra是指將JIS B0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以用“將從基準面到指定面的偏差的絕對值平均而得到的值”表示，以如下算式定義。
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標((x₁,y₁,f(x₁,y₁))(x₁,y₂,f(x₁,y₂))(x₂,y₁,f(x₂,y₁))(x₂,y₂,f(x₂,y₂))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S₀，基準面的高度(指定面的平均高度)為Z₀。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測定Ra。
將氧化物半導體膜403的厚度設定為1nm以上且30nm以下(較佳為5nm以上且10nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，氧化物半導體膜403也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從ab面劈開，即具有平行於ab面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InO_X粉末、GaO_Y粉末及ZnO_Z粉末以規定的莫耳數比混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InO_X粉末、GaO_Y粉末及ZnO_Z粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合的莫耳數比可以根據所製造的濺射靶材適當地改變。
圖2A至圖2D及圖3A至圖3D示出具有電晶體440a的半導體裝置的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成氧化物絕緣膜436。
對能夠用於具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用：以矽、碳化矽等為材料的單晶半導體基板或多晶半導體基板；以矽鍺等為材料的化合物半導體基板；或SOI基板等，並且也可以在這些基板上設置有半導體元件。
此外，也可以作為基板400使用撓性基板製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包括氧化物半導體膜403的電晶體440a，又可以在其他製造基板上形成包括氧化物半導體膜403的電晶體440a並然後從製造基板將其剝離並轉置到撓性基板上。另外，為了從製造基板剝離並轉置到撓性基板上，較佳在製造基板與具有氧化物半導體膜的電晶體440a之間設置剝離層。
氧化物絕緣膜436可以藉由電漿CVD法或濺射法等，使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵或這些材料的混合材料形成。
氧化物絕緣膜436可以為單層或疊層。例如，既可以在基板400上依次層疊氧化矽膜、In-Hf-Zn類氧化物膜、氧化物半導體膜403，又可以在基板400上依次層疊氧化矽膜、其原子數比為In：Zr：Zn=1：1：1的In-Zr-Zn類氧化物膜、氧化物半導體膜403，還可以在基板400上依次層疊氧化矽膜、其原子數比為In：Gd：Zn=1：1：1的In-Gd-Zn類氧化物膜、氧化物半導體膜403。
在本實施方式中，作為氧化物絕緣膜436藉由濺射法形成氧化矽膜。
另外，也可以在氧化物絕緣膜436與基板400之間設置氮化物絕緣膜。氮化物絕緣膜可以藉由電漿CVD法或濺射法等並使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁或這些材料的混合材料形成。
接著，在氧化物絕緣膜436上形成氧化物半導體膜403(參照圖2A)。
由於氧化物絕緣膜436與氧化物半導體膜403接觸，因此較佳在膜中(塊中)至少有超過化學計量的量的氧。例如，當作為氧化物絕緣膜436使用氧化矽膜時，使用SiO_2+α(注意，α>0)的膜。藉由使用這種氧化物絕緣膜436，可以對氧化物半導體膜403供應氧，從而可以提高特性。藉由對氧化物半導體膜403供應氧，可以填補膜中的氧缺損。
例如，藉由以與氧化物半導體膜403接觸的方式設置用作氧的供應源的含多量(過剩)的氧的氧化物絕緣膜436，可以將氧從該氧化物絕緣膜436供應到氧化物半導體膜403中。也可以藉由在氧化物半導體膜403與氧化物絕緣膜436的至少一部分接觸的狀態下進行加熱處理，對氧化物半導體膜403供應氧。
在形成氧化物半導體膜403的製程中，為了在氧化物半導體膜403中儘量不包含氫或水，較佳作為形成氧化物半導體膜403的預處理，在濺射裝置的預熱室中對形成有氧化物絕緣膜436的基板進行預熱，使附著在基板及氧化物絕緣膜436的氫或水分等雜質脫離而排出。另外，作為設置在預熱室中的排氣單元較佳為使用低溫泵。
也可以對在氧化物絕緣膜436中以與氧化物半導體膜403接觸的方式形成的區域進行平坦化處理。對平坦化處理沒有特別的限制，而可以使用拋光處理(例如，化學機械拋光法)、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著在氧化物絕緣膜436表面的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理及電漿處理，又可以組合它們而進行。此外，當組合它們而進行時，對製程順序也沒有特別的限制，可以根據氧化物絕緣膜436表面的凹凸狀態適當地設定。
作為平坦化處理，例如可以藉由化學機械拋光法對用作氧化物絕緣膜436的氧化矽膜表面進行拋光處理(拋光條件：聚氨酯拋光布(polyurethane-based polishing cloth)，矽基漿料(silica-based slurry)，漿料溫度(slurry temperature)為室溫，拋光壓力為0.001MPa，拋光時旋轉數(桌台/主軸)為60rpm/56rpm，拋光時間為0.5分鐘)，將氧化矽膜表面的平均面粗糙度(Ra)設定為0.15nm左右。
此外，較佳在成膜時包含多量氧的條件(例如，在氧為100%的氛圍下利用濺射法進行成膜等)下形成膜，使氧化物半導體膜403為包含多量的氧(較佳為包括與氧化物半導體處於結晶狀態時的化學計量組成相比氧含量過剩的區域)的膜。
另外，在本實施方式中，作為用來藉由濺射法形成氧化物半導體膜403的靶材，使用In：Ga：Zn=3：1：2[原子數比]的氧化物靶材，來形成In-Ga-Zn類氧化物膜(IGZO膜)。
此外，金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
作為在形成氧化物半導體膜403時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的沉積室中保持基板。然後，在去除沉積室內的殘留水分的同時引入去除了氫和水分的濺射氣體，使用上述靶材在基板400上形成氧化物半導體膜403。為了去除沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪分子泵。因為在使用低溫泵進行排氣的沉積室中，例如對氫原子、水(H₂O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等進行排氣，所以可以降低在該沉積室中形成的氧化物半導體膜403所包含的雜質的濃度。
另外，較佳以不暴露於大氣的方式連續形成氧化物絕緣膜436和氧化物半導體膜403。藉由以不暴露於大氣的方式連續形成氧化物絕緣膜436和氧化物半導體膜403，可以防止氫或水分等雜質附著於氧化物絕緣膜436表面。
氧化物半導體膜403可以藉由對膜狀氧化物半導體膜進行光微影製程而將其加工為島狀氧化物半導體膜來形成。
另外，也可以藉由噴墨法形成用來形成島狀氧化物半導體膜403的光阻掩罩。在藉由噴墨法形成光阻掩罩時不需要光掩模，由此可以降低製造成本。
另外，氧化物半導體膜的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用混合有磷酸、醋酸及硝酸的溶液等。此外，也可以使用ITO-07N(由日本關東化學株式會社製造)。另外，也可以藉由利用ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。例如，可以藉由ICP蝕刻法對IGZO膜進行蝕刻(蝕刻條件：蝕刻氣體(BCl₃：Cl₂=60sccm：20sccm)，電源功率為450W，偏置功率為100W，壓力為1.9Pa)，而將其加工為島狀。
另外，也可以對氧化物半導體膜403進行用來去除過剩的氫(包括水或羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或者設定為低於基板的應變點。可以在減壓下或氮氛圍下等進行加熱處理。例如，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理。
另外，加熱處理裝置不侷限於電爐而也可以使用利用電阻發熱體等發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用氬等稀有氣體或氮等不因加熱處理而與被處理物產生反應的惰性氣體。
例如，作為加熱處理，也可以進行如下GRTA，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
另外，在加熱處理中，氮或諸如氦、氖、氬等稀有氣體較佳不包含水、氫等。或者，較佳將引入到熱處理裝置中的氮或諸如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
此外，也可以在藉由加熱處理加熱氧化物半導體膜403之後，對相同的爐中引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測量時的水分量為20ppm(露點換算為-55℃)以下，較佳為1ppm以下，更佳為10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳不包含水、氫等。或者，較佳將引入到熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為設定為7N以上(即，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用來供應在利用脫水化處理或脫氫化處理進行雜質排除製程同時減少的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體膜403高度純化及I型(本質)化。
此外，既可以在形成膜狀氧化物半導體膜之後進行用於脫水化或脫氫化的加熱處理，又可以在形成島狀氧化物半導體膜403之後進行用於脫水化或脫氫化的加熱處理。
另外，既可以多次進行用於脫水化或脫氫化的加熱處理，又可以將其兼作其他加熱處理。
藉由在作為氧化物半導體膜403將膜狀氧化物半導體膜加工為島狀之前，即在膜狀氧化物半導體膜覆蓋氧化物絕緣膜436的狀態下進行用於脫水化或脫氫化的加熱處理，可以防止因加熱處理而釋放包含在氧化物絕緣膜436中的氧，所以是較佳的。
此外，也可以在進行了脫水化處理或脫氫化處理的氧化物半導體膜403中引入氧(至少包含氧自由基、氧原子和氧離子中的任一種)而對膜中供應氧。
此外，由於脫水化處理或脫氫化處理，有可能構成氧化物半導體的主要成分材料的氧同時脫離而減少。在氧化物半導體膜中，脫離氧的部分存在有氧缺損，而起因於該氧缺損會產生導致電晶體的電特性變動的施體能階。
藉由對進行了脫水化處理或脫氫化處理的氧化物半導體膜403引入氧而將氧供應到膜中，可以使氧化物半導體膜403高度純化且I型(本質)化。具有高度純化且I型(本質)化的氧化物半導體膜403的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。
作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。
當對氧化物半導體膜403引入氧時，既可以對氧化物半導體膜403直接引入氧，又可以透過閘極絕緣膜402或絕緣膜407等其他膜對氧化物半導體膜403引入氧。當透過其他膜引入氧時，使用離子植入法、離子摻雜法、電漿浸沒式離子植入法等即可，但是當對被露出的氧化物半導體膜403直接引入氧時，也可以使用電漿處理等。
較佳在進行脫水化處理或脫氫化處理之後對氧化物半導體膜403引入氧，但是沒有特別的限制。此外，也可以多次對進行了上述脫水化處理或脫氫化處理的氧化物半導體膜403引入氧。
接著，形成覆蓋氧化物半導體膜403的閘極絕緣膜442(參照圖2B)。
此外，為了提高閘極絕緣膜442的覆蓋性，也可以對氧化物半導體膜403的表面也進行上述平坦化處理。尤其是，當作為閘極絕緣膜442使用厚度薄的絕緣膜時，氧化物半導體膜403的表面較佳為具有良好的平坦性。
將閘極絕緣膜442的厚度設定為1nm以上且20nm以下，可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。此外，閘極絕緣膜442也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置形成。
作為閘極絕緣膜442的材料，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜。閘極絕緣膜442中的接觸於氧化物半導體膜403的部分較佳為包含氧。尤其是，閘極絕緣膜442較佳在其膜中(塊體中)存在至少超過化學計量的量的氧，例如，當作為閘極絕緣膜442使用氧化矽膜時，使用SiO_2+α(注意，α>0)的膜。在本實施方式中，作為閘極絕緣膜442，使用SiO_2+α(注意，α>0)的氧化矽膜。藉由將該氧化矽膜用作閘極絕緣膜442，可以將氧供應到氧化物半導體膜403，而使其特性良好。並且，閘極絕緣膜442較佳為考慮所製造的電晶體的大小及閘極絕緣膜442的臺階覆蓋性而形成。
此外，藉由作為閘極絕緣膜442的材料使用氧化鉿、氧化釔、矽酸鉿(HfSi_xO_y(x>0,y>0))、添加有氮的矽酸鉿(HfSiO_xN_y(x>0、y>0))、鋁酸鉿(HfAl_xO_y(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。而且，閘極絕緣膜442既可以是單層結構，又可以是疊層結構。
接著，在閘極絕緣膜442上形成導電膜及絕緣膜的疊層，對該導電膜及該絕緣膜進行蝕刻，形成閘極電極層401及絕緣膜413的疊層(參照圖2C)。
閘極電極層401的材料可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料形成。此外，作為閘極電極層401，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401既可以是單層結構，又可以是疊層結構。
另外，閘極電極層401的材料也可以使用氧化銦氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化鋅、添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料和上述金屬材料的疊層結構。
此外，作為與閘極絕緣膜442接觸的閘極電極層401的一層可以使用包含氮的金屬氧化物膜，明確地說，可以使用包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。這些膜具有5eV(電子伏特)以上的功函數，較佳為具有5.5eV(電子伏特)以上的功函數。當將這些膜用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而能夠實現所謂的常關閉型(normally off)的切換元件。
作為絕緣膜413，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣膜413可以利用電漿CVD法或濺射法等形成。
接著，以閘極電極層401及絕緣膜413為掩模將摻雜劑421引入到氧化物半導體膜403中，形成低電阻區404a、404b(參照圖2D)。
摻雜劑421是改變氧化物半導體膜403的導電率的雜質。作為摻雜劑421，可以使用選自15族元素(典型的是磷(P)、砷(As)及銻(Sb))、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的一種以上的元素。
也可以利用注入法將摻雜劑421透過其他膜(例如閘極絕緣膜442)引入到氧化物半導體膜403中。作為摻雜劑421的引入方法，可以利用離子植入法、離子摻雜法、電漿浸沒式離子植入法等。此時，較佳為使用摻雜劑421的單體的離子或者氟化物、氯化物的離子。
摻雜劑421的引入製程可以適當地設定加速電壓、劑量等的注入條件或者使摻雜劑421透過的膜的厚度而控制。在本實施方式中，作為摻雜劑421使用磷，利用離子植入法進行磷離子的注入。另外，可以將摻雜劑421的劑量設定為1×10¹³ions/cm²以上且5×10¹⁶ions/cm²以下。
低電阻區中的摻雜劑421的濃度較佳為5×10¹⁸/cm³以上且1×10²²/cm³以下。
也可以在引入摻雜劑421的同時加熱基板400。
另外，也可以進行多次將摻雜劑421引入到氧化物半導體膜403中的處理，並且，也可以使用多種摻雜劑。
此外，也可以在進行摻雜劑421的引入處理之後進行加熱處理。作為加熱條件，較佳為採用如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氛圍下；進行1小時。另外，也可以在氮氛圍下、減壓下、大氣(超乾燥空氣)下進行加熱處理。
在本實施方式中，藉由離子植入法將磷(P)離子植入到氧化物半導體膜403中。另外，作為磷(P)離子的注入條件，採用如下條件：加速電壓為30kV；劑量為1.0×10¹⁵ions/cm²。
當氧化物半導體膜403是CAAC-OS膜時，有時由摻雜劑421的引入導致CAAC-OS膜的一部分的非晶化。在此情況下，藉由在引入摻雜劑421之後進行加熱處理，可以恢復氧化物半導體膜403的結晶性。
由此，形成隔著通道形成區409設置低電阻區404a、404b的氧化物半導體膜403。
接著，在閘極電極層401及絕緣膜413上形成絕緣膜，對該絕緣膜進行蝕刻形成側壁絕緣層412a、412b。再者，以閘極電極層401及側壁絕緣層412a、412b為掩模對閘極絕緣膜442進行蝕刻，形成閘極絕緣膜402(參照圖3A)。
側壁絕緣層412a、412b可以使用與絕緣膜413相同的材料及方法形成。在本實施方式中，使用藉由CVD法形成的氧氮化矽膜。
接著，在氧化物半導體膜403、閘極絕緣膜402、閘極電極層401、側壁絕緣層412a、412b及絕緣膜413上形成用作源極電極層及汲極電極層(包括使用與它們相同的層形成的佈線)的導電膜。
作為導電膜，使用能夠承受後面的加熱處理的材料。作為用於源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等金屬膜的下側和上側中的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於源極電極層及汲極電極層的導電膜，也可以使用導電金屬氧化物。作為導電金屬氧化物，可以使用氧化銦(In₂O₃)、氧化錫(SnO₂)、氧化鋅(ZnO)、氧化銦氧化錫(In₂O₃-SnO₂)、氧化銦氧化鋅(In₂O₃-ZnO)或使它們的金屬氧化物材料包含氧化矽的材料。
藉由光微影製程在導電膜上形成光阻掩罩，並且選擇性地進行蝕刻來形成島狀導電膜445，然後去除光阻掩罩。另外，在該蝕刻製程中，不去除閘極電極層401上的導電膜445。
在作為導電膜使用厚度為30nm的鎢膜的情況下，該導電膜的蝕刻例如可以藉由乾蝕刻法對鎢膜進行蝕刻(蝕刻條件：蝕刻氣體(CF₄：Cl₂：O₂=55sccm：45sccm：55sccm)，電源功率為3000W，偏置功率為140W，壓力為0.67Pa)，形成島狀鎢膜。
在島狀導電膜445上層疊用作層間絕緣膜415的絕緣膜446(參照圖3B)。
絕緣膜446可以使用與絕緣膜413相同的材料及方法形成。絕緣膜446以能夠使電晶體440a所產生的凹凸平坦化的厚度形成。在本實施方式中，藉由CVD法形成300nm的氧氮化矽膜。
接著，藉由化學機械拋光法對絕緣膜446及導電膜445進行拋光處理，以使絕緣膜413露出的方式去除絕緣膜446及導電膜445的一部分。
藉由該拋光處理將絕緣膜446加工為層間絕緣膜415，去除閘極電極層401上的導電膜445，形成源極電極層405a及汲極電極層405b。
在本實施方式中，當去除絕緣膜446及導電膜445時利用化學機械拋光法，但是也可以利用其他切削(研磨、拋光)方法。另外，在去除閘極電極層401上的導電膜445的製程中，除了化學機械拋光法等切削(研磨、拋光)方法之外，還可以組合蝕刻(乾蝕刻、濕蝕刻)法或電漿處理等。例如，也可以在利用化學機械拋光法的去除製程之後進行乾蝕刻法或電漿處理(反濺射等)，實現處理表面的平坦性的提高。當將切削(研磨、拋光)方法組合蝕刻法、電漿處理等時，對製程順序沒有特別的限制，可以根據絕緣膜446及導電膜445的材料、厚度及表面的凹凸狀態適當地設定。
另外，在本實施方式中，源極電極層405a、汲極電極層405b以與設置在閘極電極層401側面的側壁絕緣層412a、412b的側面接觸的方式設置，並覆蓋到側壁絕緣層412a、412b的側面中的比其上端部稍微低的位置。源極電極層405a、汲極電極層405b的形狀根據去除導電膜445的拋光處理的條件不同，如本實施方式所示，有時成為與側壁絕緣層412a、412b、絕緣膜413的經過拋光處理的表面相比在厚度方向上退後的形狀。但是，根據拋光處理的條件，有時源極電極層405a、汲極電極層405b的上端部的高度與側壁絕緣層412a、412b的上端部的高度大致一致。
藉由上述製程，製造本實施方式的電晶體440a(參照圖3C)。
在電晶體440a中，藉由在製程中利用化學機械拋光處理去除設置在閘極電極層401、絕緣膜413及側壁絕緣層412a、412b上的導電膜445而分離導電膜445，來形成源極電極層405a及汲極電極層405b。
另外，源極電極層405a及汲極電極層405b以與露出的氧化物半導體膜403上面及側壁絕緣層412a或側壁絕緣層412b接觸的方式設置。因此，源極電極層405a或汲極電極層405b接觸於氧化物半導體膜403的區域(接觸區域)與閘極電極層401之間的距離(最短距離)為側壁絕緣層412a、412b的通道長度方向上的寬度，不但可以實現進一步的微型化，而且可以在製程中進一步以沒有偏差的方式控制。
如此，因為可以縮短源極電極層405a或汲極電極層405b接觸於氧化物半導體膜403的區域(接觸區域)與閘極電極層401之間的距離，所以源極電極層405a或汲極電極層405b接觸於氧化物半導體膜403的區域(接觸區域)與閘極電極層401之間的電阻得到降低，可以提高電晶體440a的導通特性。
另外，因為在形成源極電極層405a及汲極電極層405b的製程中的去除閘極電極層401上的導電膜445的製程中不利用使用光阻掩罩的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體440a。
另外，也可以在形成源極電極層405a及汲極電極層405b的製程中的去除閘極電極層401上的導電膜445的製程中，去除絕緣膜413的一部分或整個絕緣膜413。圖4C示出去除整個絕緣膜413並使閘極電極層401露出的電晶體440c的例子。另外，閘極電極層401的上方的一部分也可以被去除。如電晶體440c那樣的使閘極電極層401露出的結構可以應用於在電晶體440c上層疊其他佈線或半導體元件的積體電路。
也可以在電晶體440a上設置用作保護絕緣膜的緻密性高的無機絕緣膜(典型的是氧化鋁膜)。
在本實施方式中，以與絕緣膜413、源極電極層405a、汲極電極層405b、側壁絕緣層412a、412b及層間絕緣膜415上接觸的方式形成絕緣膜407(參照圖3D)。
另外，也可以在源極電極層405a及汲極電極層405b與層間絕緣膜415之間設置用作保護絕緣膜的緻密性高的無機絕緣膜(典型的是氧化鋁膜)。
圖4B示出在源極電極層405a及汲極電極層405b與層間絕緣膜415之間設置絕緣膜410的電晶體440b的例子。在電晶體440b中，藉由在形成源極電極層405a及汲極電極層405b的製程中使用的切削(研磨、拋光)製程，絕緣膜410的上面也經過平坦化處理。
絕緣膜407、410可以具有單層結構或疊層結構，較佳至少包含氧化鋁膜。
絕緣膜407、410可以利用電漿CVD法、濺射法或蒸鍍法等形成。
作為絕緣膜407、410，除了氧化鋁膜以外，典型地可以使用氧化矽膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜等。另外，也可以使用氧化鉿膜、氧化鎂膜、氧化鋯膜、氧化鑭膜、氧化鋇膜或金屬氮化物膜(例如，氮化鋁膜)。
在本實施方式中，作為絕緣膜407、410藉由濺射法形成氧化鋁膜。藉由將氧化鋁膜的膜密度設定為高密度(膜密度為3.2g/cm³以上，較佳為3.6g/cm³以上)，可以對電晶體440a、440b賦予穩定的電特性。藉由盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或X射線反射(XRR：X-Ray Reflectometry)可以測量膜密度。
可以用於設置在氧化物半導體膜403上的絕緣膜407、410的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質和氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，即防止在製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜403，並防止從氧化物半導體膜403釋放作為構成氧化物半導體的主要成分材料的氧。
絕緣膜407、410較佳適當地利用不使水、氫等雜質混入到絕緣膜407、410中的方法(較佳的是濺射法等)來形成。
與形成氧化物半導體膜時同樣，為了去除殘留在絕緣膜407、410的沉積室內的水分，較佳為使用吸附型的真空泵(低溫泵等)。當在使用低溫泵排氣的沉積室中形成絕緣膜407、410時，可以降低絕緣膜407、410所包含的雜質的濃度。此外，作為用來去除殘留在絕緣膜407、410的沉積室內的水分的排氣單元，也可以採用配備有冷阱的渦輪分子泵。
作為當形成絕緣膜407、410時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
另外，為了降低起因於電晶體的表面凹凸，也可以形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜。
另外，圖4A示出：在層間絕緣膜415及絕緣膜407中形成到達源極電極層405a及汲極電極層405b的開口，在開口中形成佈線層435a、435b的例子。可以使用佈線層435a、435b使電晶體440a與其他電晶體或元件連接來構成各種電路。
佈線層435a、佈線層435b可以藉由使用與閘極電極層401、源極電極層405a或汲極電極層405b相同的材料及方法形成，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，還可以採用在Al、Cu等金屬膜的下側和上側中的一者或兩者層疊Ti、Mo、W等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外，作為用於佈線層435a、佈線層435b的導電膜，也可以使用導電金屬氧化物。作為導電金屬氧化物，可以使用氧化銦(In₂O₃)、氧化錫(SnO₂)、氧化鋅(ZnO)、氧化銦氧化錫(In₂O₃-SnO₂)、氧化銦氧化鋅(In₂O₃-ZnO)或使它們的金屬氧化物材料包含氧化矽的材料。
例如，作為佈線層435a、佈線層435b，可以使用鉬膜的單層、氮化鉭膜和銅膜的疊層或氮化鉭膜和鎢膜的疊層等。
如上所述，在半導體裝置的製程中，可以以高良率提供形狀和特性的偏差少的具有微型的結構的導通特性高的電晶體440a、440b、440c。
由此，能夠提供實現了微型化且賦予高電特性的半導體裝置以及該半導體裝置的製造方法。實施方式2
在本實施方式中，參照圖式說明如下半導體裝置的一個例子，該半導體裝置使用本說明書所示的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖5A至圖5C是半導體裝置的結構的一個例子。圖5A示出半導體裝置的剖面圖，圖5B示出半導體裝置的平面圖，圖5C示出半導體裝置的電路圖。在此，圖5A相當於沿著圖5B中的C1-C2及D1-D2的剖面。
圖5A及圖5B所示的半導體裝置在其下部具有使用第一半導體材料的電晶體160，並在其上部具有使用第二半導體材料的電晶體162。電晶體162是應用實施方式1所示的電晶體440a的結構的例子。
這裏，第一半導體材料和第二半導體材料較佳為具有不同能隙的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。使用氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然可以使用p通道型電晶體。此外，除了為了保持資訊將氧化物半導體用於實施方式1所示那樣的電晶體162之外，用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的結構。
圖5A中的電晶體160包括：設置在包含半導體材料(例如，矽等)的基板185中的通道形成區116；以夾著通道形成區116的方式設置的雜質區120；接觸於雜質區120的金屬間化合物區124；設置在通道形成區116上的閘極絕緣膜108；以及設置在閘極絕緣膜108上的閘極電極110。注意，雖然有時在圖式中不明顯地具有源極電極或汲極電極，但是為了方便起見有時將這種狀態也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時將源極區或汲極區也稱為源極電極或汲極電極。也就是說，在本說明書中，源極電極可能包括源極區。
在基板185上以圍繞電晶體160的方式設置有元件隔離絕緣層106，並且以覆蓋電晶體160的方式設置有絕緣層128及絕緣層130。另外，在電晶體160中，側壁絕緣層也可以設置在閘極電極110的側面，雜質區120也可以包含雜質濃度不同的區域。
使用單晶半導體基板的電晶體160能夠進行高速工作。因此，藉由將該電晶體用作讀出用電晶體，可以高速地進行資訊的讀出。以覆蓋電晶體160的方式形成兩層絕緣膜。作為形成電晶體162及電容元件164之前的處理，對該兩層絕緣膜進行CMP處理來形成平坦化的絕緣層128及絕緣層130，同時使閘極電極110的上面露出。
作為絕緣層128、絕緣層130，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣層128、絕緣層130可以利用電漿CVD法或濺射法等形成。
另外，可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)等。在使用有機材料時，也可以利用旋塗法、印刷法等濕處理形成絕緣層128、絕緣層130。
另外，在本實施方式中，作為絕緣層128使用氮化矽膜，作為絕緣層130使用氧化矽膜。
較佳的是，對絕緣層130表面的形成有氧化物半導體膜144的區域進行平坦化處理。在本實施方式中，在藉由拋光處理(例如CMP處理)充分平坦化的(較佳的是，絕緣層130表面的平均面粗糙度為0.15nm以下)絕緣層130上形成氧化物半導體膜144。
圖5A所示的電晶體162是將氧化物半導體用於通道形成區的電晶體。在此，包括在電晶體162中的氧化物半導體膜144較佳為被高度純化的氧化物半導體膜。藉由使用被高度純化的氧化物半導體，可以得到具有極為優異的截止特性的電晶體162。
因為電晶體162的截止電流小，所以藉由使用這種電晶體能夠長期保持儲存資料。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低耗電量。
在電晶體162的製程中，利用藉由化學機械拋光處理去除設置在閘極電極148、絕緣膜137及側壁絕緣層136a、136b上的導電膜的製程，形成用作源極電極層及汲極電極層的電極層142a、142b。
因此，因為在電晶體162中可以縮短用作源極電極層或汲極電極層的電極層142a、142b接觸於氧化物半導體膜144的區域(接觸區域)與閘極電極148之間的距離，所以電極層142a、142b接觸於氧化物半導體膜144的區域(接觸區域)與閘極電極148之間的電阻得到降低，從而可以提高電晶體162的導通特性。
因為在形成電極層142a、142b的製程中的去除閘極電極148上的導電膜的製程中不利用使用光阻掩罩的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體。
在電晶體162上設置有單層或疊層的層間絕緣膜135、絕緣膜150。在本實施方式中，作為絕緣膜150使用氧化鋁膜。藉由將氧化鋁膜的膜密度設定為高密度(膜密度為3.2g/cm³以上，較佳為3.6g/cm³以上)，可以對電晶體162賦予穩定的電特性。
另外，在隔著層間絕緣膜135及絕緣膜150與電晶體162的電極層142a重疊的區域設置有導電層153，並由電極層142a、層間絕緣膜135、絕緣膜150、導電層153構成電容元件164。換言之，電晶體162的電極層142a用作電容元件164中的一方的電極，導電層153用作電容元件164中的另一方的電極。另外，當不需要電容時，也可以採用不設置電容元件164的結構。另外，電容元件164也可以另行設置在電晶體162的上方。
在電晶體162及電容元件164上設置有絕緣膜152。而且，在絕緣膜152上設置有電晶體162、用來連接其他電晶體的佈線156。雖然在圖5A中未圖示，但是佈線156藉由形成在設置於絕緣膜150、絕緣膜152及閘極絕緣膜146等中的開口中的電極與電極層142b電連接。在此，較佳的是，該電極至少以與電晶體162的氧化物半導體膜144的一部分重疊的方式設置。
在圖5A及圖5B中，較佳的是，電晶體160和電晶體162以至少其一部分重疊的方式設置，並且電晶體160的源極區或汲極區和氧化物半導體膜144的一部分重疊的方式設置。另外，以與電晶體160的至少一部分重疊的方式設置有電晶體162及電容元件164。例如，電容元件164的導電層153與電晶體160的閘極電極110以至少一部分重疊的方式設置。藉由採用這種平面佈局，可以降低半導體裝置所占的面積，從而可以實現高集體化。
另外，電極層142b與佈線156的電連接既可以藉由使電極層142b與佈線156直接接觸而實現，又可以藉由在電極層142b與佈線156之間的絕緣膜中設置電極，藉由該電極而實現電連接。另外，介於兩者之間的電極也可以是多個。
接著，圖5C示出對應於圖5A及圖5B的電路結構的一個例子。
在圖5C中，第一佈線(1st Line)與電晶體160的源極電極電連接，第二佈線(2nd Line)與電晶體160的汲極電極電連接。另外，第三佈線(3rd Line)與電晶體162的源極電極和汲極電極中的一方電連接，第四佈線(4th Line)與電晶體162的閘極電極電連接。並且，電晶體160的閘極電極以及電晶體162的源極電極和汲極電極中的另一方與電容元件164的電極中的一方電連接，第五佈線(5th Line)與電容元件164的電極中的另一方電連接。
在圖5C所示的半導體裝置中，藉由有效地利用能夠保持電晶體160的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電晶體160的閘極電極和電容元件164施加第三佈線的電位。也就是說，對電晶體160的閘極電極施加規定的電荷(寫入)。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為Low電平電荷、High電平電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，保持對電晶體160的閘極電極施加的電荷(保持)。
因為電晶體162的截止電流極小，所以電晶體160的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體160的閘極電極的電荷量具有不同的電位。這是因為如下緣故：一般而言，在電晶體160為n通道型的情況下，對電晶體160的閘極電極施加High電平電荷時的外觀上的閾值V_{th_H}低於對電晶體160的閘極電極施加Low電平電荷時的外觀上的閾值V_{th_L}。在此，外觀上的臨界電壓是指為了使電晶體160成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為V_{th_H}和V_{th_L}之間的電位V₀，可以辨別施加到電晶體160的閘極電極的電荷。例如，在寫入中，當被供應High電平電荷時，如果第五佈線的電位為V₀(>V_{th_H})，則電晶體160成為“導通狀態”。當被供應Low電平電荷時，即使第五佈線的電位為V₀(<V_{th_L})，電晶體160也維持“截止狀態”。因此，根據第二佈線的電位可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資訊。在不讀出資訊的記憶單元的情況下，對第五佈線施加不管閘極電極的狀態如何都使電晶體160成為“截止狀態”的電位，也就是小於V_{th_H}的電位，即可。或者，將不管閘極電極的狀態如何都使電晶體160成為“導通狀態”的電位，也就是大於V_{th_L}的電位施加到第五佈線即可。
另外，圖19A和圖19B示出半導體裝置的結構的其他一個例子。圖19A是半導體裝置的平面圖，圖19B是半導體裝置的剖面圖。在此，圖19B相當於沿著圖19A的D3-D4線的剖面。另外，為了明確起見，在圖19A中省略圖19B所示的半導體裝置的構成要素的一部分。
在圖19A和圖19B中，電容元件164由閘極電極110、氧化物半導體膜144、絕緣膜173及導電層174構成。導電層174利用與閘極電極148相同的製程製造，其上面被絕緣膜176覆蓋，其側面被側壁絕緣層175a、175b覆蓋。
電晶體162的電極層142b在形成於層間絕緣膜135、絕緣膜150中的到達電極層142b的開口中與佈線156電連接。另外，以與氧化物半導體膜144的下方接觸的方式設置有導電層172，藉由該導電層172電晶體160與電晶體162電連接。
如圖19A和圖19B所示，藉由以使電晶體160、電晶體162、電容元件164重疊的方式稠密層疊它們，可以降低半導體裝置所占的面積，從而可以實現高集體化。
在本實施方式所示的半導體裝置中，藉由應用將氧化物半導體用於其通道形成區的截止電流極小的電晶體，可以極為長期保持儲存資料。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況(但是，較佳電位是固定的)下，也可以長期保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會產生閘極絕緣膜的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對作為習知的非揮發性記憶體所存在的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態而進行資訊寫入，而也可以容易實現高速工作。
如上所述，能夠提供實現了微型化及高集體化且賦予高電特性的半導體裝置以及該半導體裝置的製造方法。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。實施方式3
在本實施方式中，關於使用實施方式1或實施方式2所示的電晶體的半導體裝置，參照圖6A至圖7B對與實施方式2所示的結構不同的結構進行說明。該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖6A示出半導體裝置的電路結構的一個例子，圖6B是示出半導體裝置的一個例子的示意圖。首先對圖6A所示的半導體裝置進行說明，接著對圖6B所示的半導體裝置進行說明。
在圖6A所示的半導體裝置中，位元線BL與電晶體162的源極電極和汲極電極中的一方電連接，字線WL與電晶體162的閘極電極電連接，並且電晶體162的源極電極和汲極電極中的另一方與電容元件254的第一端子電連接。
接著，說明對圖6A所示的半導體裝置(記憶單元250)進行資訊的寫入及保持的情況。
首先，藉由將字線WL的電位設定為使電晶體162成為導通狀態的電位，來使電晶體162成為導通狀態。由此，將位元線BL的電位施加到電容元件254的第一端子(寫入)。然後，藉由將字線WL的電位設定為使電晶體162成為截止狀態的電位，來使電晶體162成為截止狀態，由此儲存電容元件254的第一端子的電位(保持)。
使用氧化物半導體的電晶體162具有截止電流極小的特徵。因此，藉由使電晶體162成為截止狀態，可以在極長時間儲存電容元件254的第一端子的電位(或累積在電容元件254中的電荷)。
接著，對資訊的讀出進行說明。當電晶體162成為導通狀態時，處於浮動狀態的位元線BL與電容元件254的第一端子導通，於是，在位元線BL與電容元件254之間電荷被再次分配。其結果，位元線BL的電位發生變化。位元線BL的電位的變化量根據電容元件254的第一端子的電位(或累積在電容元件254中的電荷)而取不同的值。
例如，當以V表示電容元件254的第一端子的電位，以C表示電容元件254的電容，以CB表示位元線BL所具有的電容成分(以下也稱為位元線電容)，並且以VB0表示電荷被再次分配之前的位元線BL的電位時，電荷被再次分配之後的位元線BL的電位成為(CB＊VB0+C＊V)/(CB+C)。因此，作為記憶單元250的狀態，當電容元件254的第一端子的電位為V1和V0(V1>V0)的兩個狀態時，保持電位V1時的位元線BL的電位(=(CB＊VB0+C＊V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=(CB＊VB0+C＊V0)/(CB+C))。
並且，藉由比較位元線BL的電位與指定的電位，可以讀出資訊。
如此，圖6A所示的半導體裝置可以利用電晶體162的截止電流極小的特徵長時間保持累積在電容元件254中的電荷。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下也可以長期保持儲存資料。
接著對圖6B所示的半導體裝置進行說明。
圖6B所示的半導體裝置在其上部作為儲存電路具有記憶單元陣列251a及251b，該記憶單元陣列251a及251b具有多個圖6A所示的記憶單元250。此外，圖6B所示的半導體裝置在其下部具有用來使記憶單元陣列251(記憶單元陣列251a及251b)工作的週邊電路253。另外，週邊電路253與記憶單元陣列251電連接。
藉由採用圖6B所示的結構，可以將週邊電路253設置在記憶單元陣列251(記憶單元陣列251a及251b)的正下方，從而可以實現半導體裝置的小型化。
作為設置在週邊電路253中的電晶體，更佳地使用與電晶體162不同的半導體材料。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，還可以使用有機半導體材料。使用這種半導體材料的電晶體能夠進行充分的高速工作。從而，藉由利用該電晶體，能夠順利實現被要求高速工作的各種電路(邏輯電路、驅動電路等)。
另外，圖6B所示的半導體裝置例示層疊有兩個記憶單元陣列251(記憶單元陣列251a、記憶單元陣列251b)的結構，但是所層疊的記憶單元陣列的個數不侷限於此。也可以採用層疊有三個以上的記憶單元陣列的結構。
接著，參照圖7A和圖7B對圖6A所示的記憶單元250的具體結構進行說明。
圖7A和圖7B示出記憶單元250的結構的一個例子。圖7A示出記憶單元250的剖面圖，圖7B示出記憶單元250的平面圖。在此，圖7A相當於沿著圖7B中的F1-F2及G1-G2的剖面。
圖7A及圖7B所示的電晶體162可以採用與實施方式1或實施方式2所示的結構相同的結構。
在設置在絕緣膜180上的電晶體162上設置有單層或疊層的絕緣膜256。另外，在隔著絕緣膜256與電晶體162的電極層142a重疊的區域設置有導電層262，並由電極層142a、層間絕緣膜135、絕緣膜256、導電層262構成電容元件254。換言之，電晶體162的電極層142a用作電容元件254的一方的電極，導電層262用作電容元件254的另一方的電極。
在電晶體162及電容元件254上設置有絕緣膜258。而且，在絕緣膜258上設置有記憶單元250、用來連接所相鄰的記憶單元250的佈線260。雖然未圖示，但是佈線260藉由形成在絕緣膜256及絕緣膜258等中的開口，與電晶體162的電極層142b電連接。但是，也可以在開口中設置其他導電層，並藉由該其他導電層使佈線260與電極層142b電連接。另外，佈線260相當於圖6A的電路圖中的位元線BL。
在圖7A及圖7B中，電晶體162的電極層142b也可以用作包括在所相鄰的記憶單元中的電晶體的源極電極。藉由採用這種平面佈局，可以減小半導體裝置的所占的面積，從而可以實現高集體化。
藉由採用圖7A所示的平面佈局，可以降低半導體裝置的所占的面積，從而可以實現高集體化。
另外，圖20A和圖20B示出半導體裝置的結構的其他一個例子。
圖20A是半導體裝置的平面圖，圖20B是半導體裝置的剖面圖。在此，圖20B相當於沿著圖20A的F5-F6線的剖面。另外，為了明確起見，在圖20A中省略圖20B所示的半導體裝置的構成要素的一部分。
在圖20A和圖20B中，電容元件254由導電層192、絕緣膜193、導電膜194構成，並形成在絕緣膜196中。另外，絕緣膜193較佳為使用介電常數高的絕緣材料。電容元件254藉由在形成在層間絕緣膜135、絕緣膜150及絕緣膜195中的到達電晶體162的電極層142a的開口中設置的導電層191與電晶體162電連接。
如圖20A和圖20B所示，藉由以使電晶體162與電容元件254彼此重疊的方式稠密層疊它們，可以降低半導體裝置所占的面積，從而可以實現高集體化。
如上所述，在上部層疊形成的多個記憶單元由使用氧化物半導體的電晶體形成。由於使用氧化物半導體的電晶體的截止電流小，因此藉由使用這種電晶體，能夠長期保持儲存資料。換言之，可以使更新工作的頻率極低，所以可以充分降低耗電量。
如上所述，藉由將利用使用氧化物半導體以外的材料的電晶體(換言之，能夠進行充分高速的工作的電晶體)的週邊電路以及利用使用氧化物半導體的電晶體(作更廣義解釋，其截止電流充分小的電晶體)的儲存電路設置為一體，能夠實現具有新穎特徵的半導體裝置。另外，藉由採用週邊電路和儲存電路的疊層結構，可以實現半導體裝置的集體化。
如上所述，能夠提供實現了微型化及高集體化且賦予高電特性的半導體裝置以及該半導體裝置的製造方法。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。實施方式4
在本實施方式中，參照圖8A至圖11對將上述實施方式所示的半導體裝置應用於行動電話、智慧手機、電子書閱讀器等移動設備的例子進行說明。
在行動電話、智慧手機、電子書閱讀器等移動設備中，為了暫時儲存影像資料而使用SRAM或DRAM。使用SRAM或DRAM是因為快閃記憶體應答速度慢而不適於處理影像。另一方面，當將SRAM或DRAM用於影像資料的暫時儲存時，有如下特徵。
如圖8A所示，在一般的SRAM中，一個記憶單元由電晶體801至電晶體806的六個電晶體構成，並且該電晶體801至電晶體806被X解碼器807和Y解碼器808驅動。電晶體803和電晶體805以及電晶體804和電晶體806構成反相器，該反相器能夠實現高速驅動。然而，由於一個記憶單元由六個電晶體構成，所以有記憶單元面積大的缺點。在將設計規則的最小尺寸設定為F的情況下，SRAM的記憶單元面積一般為100至150F²。因此，SRAM的每個比特位的單價是各種記憶體中最高的。
另一方面，在DRAM中，如圖8B所示，記憶單元由電晶體811和儲存電容器812構成，並且該電晶體811和儲存電容器812被X解碼器813和Y解碼器814驅動。由於一個單元由一個電晶體和一個電容構成，所以其面積小。DRAM的儲存面積一般為10F²以下。注意，DRAM需要一直進行更新工作，因此即使在不進行改寫的情況下也消耗電力。
相對於此，上述實施方式所說明的半導體裝置的記憶單元面積為10F²左右，並且不需要頻繁的更新工作。從而，能夠縮小記憶單元面積，還能夠降低耗電量。
圖9示出移動設備的方塊圖。圖9所示的移動設備具有：RF電路901；類比基帶電路902；數字基帶電路903；電池904；電源電路905；應用處理器906；快閃記憶體910；顯示器控制器911；儲存電路912；顯示器913；觸控感應器919；聲頻電路917；以及鍵盤918等。顯示器913具有：顯示部914；源極驅動器915；以及閘極驅動器916。應用處理器906具有：CPU(Central Processing Unit：中央處理器)907；DSP(Digital Signal Processor：數位信號處理器)908；以及介面909(IF909)。儲存電路912一般由SRAM或DRAM構成，藉由將上述實施方式所說明的半導體裝置用於該部分，能夠以高速進行資訊的寫入和讀出，能夠長期間保持儲存資料，還能夠充分降低耗電量。
圖10示出將上述實施方式所說明的半導體裝置用於顯示器的儲存電路950的例子。圖10所示的儲存電路950具有：記憶體952；記憶體953；開關954；開關955；以及記憶體控制器951。另外，儲存電路950連接於：用來讀出並控制從信號線輸入的影像資料(輸入影像資料)和儲存在記憶體952及記憶體953中的資料(儲存影像資料)的顯示器控制器956；以及根據來自顯示器控制器956的信號來進行顯示的顯示器957。
首先，藉由應用處理器(未圖示)形成一個影像資料(輸入影像資料A)。該輸入影像資料A藉由開關954被儲存在記憶體952中。然後，將儲存在記憶體952中的影像資料(儲存影像資料A)藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。
在輸入影像資料A沒有變化時，儲存影像資料A一般以30至60Hz左右的週期從記憶體952藉由開關955由顯示器控制器956讀出。
另外，例如在使用者進行了改寫畫面的操作時(即在輸入影像資料A有變化時)，應用處理器形成新的影像資料(輸入影像資料B)。該輸入影像資料B藉由開關954被儲存在記憶體953中。在該期間儲存影像資料A也繼續定期性地藉由開關955從記憶體952被讀出。當在記憶體953中儲存完新的影像(儲存影像資料B)時，由顯示器957的下一個圖框開始讀出儲存影像資料B，並且將該儲存影像資料B藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。該讀出一直持續直到下一個新的影像資料儲存到記憶體952中。
如上所述，藉由由記憶體952及記憶體953交替進行影像資料的寫入和影像資料的讀出，來進行顯示器957的顯示。另外，記憶體952、記憶體953不侷限於兩個不同的記憶體，也可以將一個記憶體分割而使用。藉由將上述實施方式所說明的半導體裝置用於記憶體952及記憶體953，能夠以高速進行資訊的寫入和讀出，能夠長期間保持儲存資料，還能夠充分降低耗電量。
圖11示出電子書閱讀器的方塊圖。圖11所示的電子書閱讀器具有：電池1001；電源電路1002；微處理器1003；快閃記憶體1004；聲頻電路1005；鍵盤1006；儲存電路1007；觸摸屏1008；顯示器1009；以及顯示器控制器1010。
在此，可以將上述實施方式所說明的半導體裝置用於圖11的儲存電路1007。儲存電路1007具有暫時保持書籍內容的功能。作為該功能的例子，例如有使用者使用高亮功能的情況等。使用者在看電子書閱讀器時，有時需要對某個部分做標記。該標記功能被稱為高亮功能，即藉由改變顯示顏色；劃下劃線；將文字改為粗體字；改變文字的字體等，來使該部分與周圍不一樣而突出表示。高亮功能就是將使用者所指定的部分的資訊儲存而保持的功能。當將該資訊長期保持時，也可以將該資訊拷貝到快閃記憶體1004。即使在此情況下，藉由採用上述實施方式所說明的半導體裝置，也能夠以高速進行資訊的寫入和讀出，能夠長期間保持儲存資料，還能夠充分降低耗電量。
如上所述，本實施方式所示的移動設備安裝有根據上述實施方式的半導體裝置。因此，能夠實現以高速進行資訊的讀出、長期間保持儲存資料且充分降低耗電量的移動設備。
本實施方式所示的結構及方法等可以與其他實施方式所記載的結構及方法等適當地組合而實施。實施方式5
藉由使用上述實施方式所例示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖12A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，使用第二基板4006進行密封。在圖12A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供應。
在圖12B和圖12C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖12B和圖12C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖12B和圖12C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外，圖12B和圖12C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖12A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖12B是藉由COG方法安裝信號線驅動電路4003的例子，而圖12C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板(顯示面板、發光面板)和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用上述實施方式所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
參照圖12A至圖12C及圖13A和圖13B對半導體裝置的一個方式進行說明。圖13A和圖13B相當於沿著圖12B的線M-N的剖面圖。
如圖12A至圖12C及圖13A和圖13B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖12A至圖12C及圖13A和圖13B中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖13A中，在電晶體4010、4011上設置有層間絕緣膜4020、絕緣膜4024，設置有絕緣膜4021。另外，絕緣膜4023是用作基底膜的絕緣膜。另外，在與電晶體4010、4011重疊的區域設置有遮光膜4050。
作為電晶體4010、4011，可以使用上述實施方式所示的電晶體。在本實施方式中示出使用具有與實施方式1所示的電晶體440a相同的結構的電晶體的例子。
在電晶體4010、4011中，在製程中藉由對設置在閘極電極層、絕緣膜及側壁絕緣層上的導電膜進行化學機械拋光處理而去除，分離導電膜，形成源極電極層及汲極電極層。
因此，因為可以縮短源極電極層或汲極電極層接觸於氧化物半導體膜的區域(接觸區域)與閘極電極層之間的距離，所以源極電極層或汲極電極層接觸於氧化物半導體膜的區域(接觸區域)與閘極電極層之間的電阻得到降低，可以提高電晶體4010、4011的導通特性。
因為在形成源極電極層及汲極電極層的製程中的去除閘極電極層上的導電膜的製程中不利用使用光阻掩罩的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體4010、4011。
因此，作為圖12A至圖12C及圖13A和圖13B所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
此外，也可以在與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置還設置導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低偏壓-熱壓力試驗(BT試驗)前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同，又可以不同，並且，還可以用作第二閘極電極層。此外，導電層的電位也可以為GND、0V或者浮動狀態。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖13A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖13A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的膜厚(液晶盒間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手徵向列相、均質相等。
另外，也可以作為液晶層4008使用不使用配向膜的呈現藍相的液晶組成物。此時，液晶層4008與第一電極層4030及第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×10⁹Ω．cm以上，較佳為1×10¹¹Ω．cm以上，更佳為1×10¹²Ω．cm以上。另外，本說明書中的固有電阻的值為在20℃測量的值。
考慮到配置在像素部中的電晶體的汲極電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在所定的期間中保持電荷。可以考慮到電晶體的截止電流等設定儲存電容器的大小。
在本實施方式中使用的使用氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等電信號的保持時間，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。
此外，在本實施方式中使用的使用氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖13B示出作為顯示元件使用發光元件的發光裝置(發光面板)的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513中，也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，可以想到各種各樣的形式，但是它是包括具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一側的粒子的顏色的裝置。另外，第一粒子或第二粒子包括染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖12A至圖12C及圖13A和圖13B中，作為第一基板4001、第二基板4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
層間絕緣膜4020、絕緣膜4024可以使用氧化物絕緣膜，藉由電漿CVD法或濺射法等並使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵或這些材料的混合材料來形成。另外，也可以在上述氧化物絕緣膜上層疊氮化物絕緣膜，氮化物絕緣膜可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁或這些材料的混合材料來形成。
在本實施方式中，作為絕緣膜4024使用氧化鋁膜。絕緣膜4024可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜4024設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4021，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜4021。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層4030、第二電極層4031，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。實施方式6
藉由使用實施方式1所例示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖14A示出具有影像感測器功能的半導體裝置的一個例子。圖14A是光電感測器的等效電路，而圖14B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖14A中，電晶體640和電晶體656可以應用上述實施方式所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用具有與實施方式1所示的電晶體440a同樣的結構的電晶體的例子。
圖14B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在設置在絕緣膜631上的電晶體640上設置有層間絕緣膜632、絕緣膜633以及層間絕緣膜634。光電二極體602設置在絕緣膜633上，並且光電二極體602具有如下結構：在形成於絕緣膜633上的電極層641a、641b和設置在層間絕緣膜634上的電極層642之間從絕緣膜633一側按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
另外，在與電晶體640重疊的區域設置有遮光膜650。
電極層641b與形成在層間絕緣膜634中的導電層643電連接，並且電極層642隔著電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH₄)。另外，可以使用Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄、SiF₄等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是I型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH₄)。或者，也可以使用Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄或SiF₄等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH₄)。或者，也可以使用Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄或SiF₄等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm^-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm^-1和表示非晶矽的480cm^-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可以使用氫稀釋SiH₄、Si₂H₆、SiH₂Cl₂、SiHCl₃、SiCl₄、SiF₄等的含矽的化合物來形成該微晶半導體膜。此外，除了含矽的化合物(例如氫化矽)和氫之外，也可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為含矽的化合物(例如氫化矽)的5倍以上且200倍以下，較佳為設定為50倍以上且150倍以下，更佳地設定為100倍。再者，也可以在含矽的氣體中混入CH₄、C₂H₆等的碳化物氣體、GeH₄、GeF₄等的鍺化氣體、F₂等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等，來可以形成絕緣膜631、層間絕緣膜632、絕緣膜633。
在本實施方式中，作為絕緣膜633使用氧化鋁膜。絕緣膜633可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜633設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜釋放作為構成氧化物半導體的主要成分材料的氧。
在本實施方式中，電晶體640在製程中藉由對設置在閘極電極層、絕緣膜及側壁絕緣層上的導電膜進行化學機械拋光處理而去除，分離導電膜，形成源極電極層及汲極電極層。
因此，因為可以縮短源極電極層或汲極電極層接觸於氧化物半導體膜的區域(接觸區域)與閘極電極層之間的距離，所以源極電極層或汲極電極層接觸於氧化物半導體膜的區域(接觸區域)與閘極電極層之間的電阻得到降低，可以提高電晶體640的導通特性。
因為在形成源極電極層及汲極電極層的製程中的去除閘極電極層上的導電膜的製程中不利用使用光阻掩罩的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體640。
作為絕緣膜631、層間絕緣膜632、絕緣膜633，可以使用無機絕緣材料。例如，可以使用諸如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等氧化物絕緣膜或者諸如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等氮化物絕緣膜的單層或疊層。
另外，作為層間絕緣膜634，較佳為採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜634，例如可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光622，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
如上所述，能夠提供實現了微型化及高集體化且賦予高電特性的半導體裝置以及該半導體裝置的製造方法。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。實施方式7
在本實施方式中，對本發明的一個方式的電子裝置進行說明。明確而言，參照圖15A至圖15F對安裝有具有上述實施方式所示的電晶體的顯示面板或發光面板的電子裝置進行說明。
作為採用半導體裝置的電子裝置，可以例如舉出電視機(也稱為電視機或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈子機等大型遊戲機等。圖15A至圖15F示出這些電子裝置的具體例子。
圖15A示出電視機的一個例子。在電視機7100中，外殼7101組裝有顯示部7103。由顯示部7103能夠顯示影像，並可以將顯示面板用於顯示部7103。此外，在此示出利用支架7105支撐外殼7101的結構。
可以藉由利用外殼7101所具備的操作開關、另外提供的遙控器7110進行電視機7100的操作。藉由利用遙控器7110所具備的操作鍵7109，可以進行頻道及音量的操作，並且可以對在顯示部7103上顯示的影像進行操作。此外，也可以採用在遙控器7110中設置顯示從該遙控器7110輸出的資訊的顯示部7107的結構。
另外，電視機7100採用具備接收機、數據機等的結構。可以藉由接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，能夠進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖15B示出電腦，該電腦包括主體7201、外殼7202、顯示部7203、鍵盤7204、外部連接埠7205、指向裝置7206等。另外，該電腦是藉由將顯示面板用於其顯示部7203來製造的。
圖15C示出可攜式遊戲機，該可攜式遊戲機由外殼7301和外殼7302的兩個外殼構成，並且藉由連接部分7303可以開閉地連接。外殼7301組裝有顯示部7304，並且外殼7302組裝有顯示部7305。此外，圖15C所示的可攜式遊戲機還具備揚聲器部分7306、儲存介質插入部分7307、LED燈7308、輸入單元(操作鍵7309、連接端子7310、感測器7311(包括測量如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、斜率、振動、氣味或紅外線)、麥克風7312)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要在顯示部7304及顯示部7305中的兩者或一方中使用顯示面板即可，而可以採用適當地設置有其他附屬設備的結構。圖15C所示的可攜式遊戲機具有如下功能：讀出儲存在儲存介質中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖15C所示的可攜式遊戲機的功能不侷限於此，可以具有各種各樣的功能。
圖15D示出行動電話機的一個例子。行動電話機7400除了具備組裝在外殼7401中的顯示部7402以外，還具備操作按鈕7403、外部連接埠7404、揚聲器7405、麥克風7406等。另外，該行動電話機7400是藉由將顯示面板用於其顯示部7402來製造的。
圖15D所示的行動電話機7400也可以用手指等觸摸顯示部7402來輸入資訊。另外，能夠用手指等觸摸顯示部7402來進行打電話或製作電子郵件等的操作。
顯示部7402主要有三種螢幕模式。第一是以影像的顯示為主的顯示模式，第二是以文字等的資訊的的輸入為主的輸入模式，第三是混合顯示模式和輸入模式的兩個模式的顯示+輸入模式。
例如，在打電話或編寫電子郵件的情況下，可以採用將顯示部7402主要用於輸入文字的文字輸入模式而輸入在螢幕上顯示的文字。在此情況下，較佳在顯示部7402的螢幕的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機7400內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，可以判斷行動電話機7400的方向(縱或橫)而自動進行顯示部7402的螢幕顯示的切換。
此外，藉由觸摸顯示部7402或對外殼7401的操作按鈕7403進行操作，來進行螢幕模式的切換。或者，也可以根據顯示在顯示部7402上的影像的種類切換螢幕模式。例如，當顯示在顯示部上的影像信號為動態影像的資料時，將螢幕模式切換成顯示模式，而當顯示在顯示部上的影像信號為文字資料時，將螢幕模式切換成輸入模式。
此外，當在輸入模式下藉由檢測出顯示部7402的光感測器所檢測的信號而得知在一定期間內沒有顯示部7402的觸摸操作輸入時，也可以進行控制以將螢幕模式從輸入模式切換成顯示模式。
也可以將顯示部7402用作影像感測器。例如，藉由用手掌或手指觸摸顯示部7402，來拍攝掌紋、指紋等，能夠進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光或發射近紅外光的感測用光源，也能夠拍攝手指靜脈、手掌靜脈等。
圖15E示出平板狀的電腦的一個例子。平板狀的電腦7450具備由鉸鏈7454連接的外殼7451L和外殼7451R。另外，除了操作按鈕7453、左側揚聲器7455L及右側揚聲器7455R之外，在電腦7450的側面還具備未圖示的外部連接埠7456。此外，藉由以設置在外殼7451L上的顯示部7452L和設置在外殼7451R上的顯示部7452R彼此相對的方式折疊鉸鏈7454，可以由外殼保護顯示部。
顯示部7452L和顯示部7452R不但可以顯示影像，而且可以藉由用手指等觸摸它們來輸入資訊。例如，可以藉由用手指觸摸而選擇表示安裝結束的程式的圖示來啟動程式。或者，可以藉由改變接觸於所顯示的影像的兩個部分的手指的間隔來放大或縮小影像。或者，可以藉由移動接觸於所顯示的影像的一個部分的手指來移動影像。另外，也可以藉由使它們顯示鍵盤的影像且用手指觸摸而選擇所顯示的文字或記號，來輸入資訊。
另外，也可以將陀螺儀、加速度感測器、GPS(Global Positioning System)接收器、指紋感測器、攝像機安裝在電腦7450中。例如，藉由設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷電腦7450的方向(縱向或橫向)，而可以自動切換所顯示的影像的方向。
另外，電腦7450可以與網路連接。電腦7450不但可以顯示網際網路上的資訊，而且可以用作遙控與網路連接的其他裝置的終端。
圖15F示出照明設備的一個例子。在照明設備7500中，本發明的一個方式的發光面板7503a至7503d組裝在外殼7501中而作為光源。照明設備7500可以安裝在天花板上或牆上等。
另外，因為本發明的一個方式的發光裝置包括薄膜狀的發光面板，所以藉由將其貼在具有曲面的基體上，可以實現具有曲面的半導體裝置。此外，藉由將該發光面板配置在具有曲面的外殼中，可以實現具有曲面的電子裝置或照明設備。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。實施例1
在本實施例中，製造實施方式1所示的電晶體，並進行該電晶體的剖面觀察。
作為電晶體，製造具有與圖1A和圖1B所示的電晶體440a相同的結構的實施例電晶體1。以下示出實施例電晶體1的製造方法。
作為絕緣膜11，藉由濺射法在矽基板10上形成厚度為100mm的氧化矽膜(成膜條件：氧(氧為50sccm)氛圍下，壓力為0.4Pa，電源功率(電源輸出)為5.0kW，矽基板與靶材之間的距離為60mm，基板溫度為100℃)。
作為氧化物半導體膜12，藉由使用In：Ga：Zn=3：1：2[原子數比]的氧化物靶材的濺射法，在氧化矽膜上形成厚度為20nm的IGZO膜。作為成膜條件，採用如下條件：氬及氧(氬：氧=30sccm：15sccm)氛圍下，壓力為0.4Pa，電源功率為0.5kW，基板溫度為200℃。
接著，作為閘極絕緣膜，藉由CVD法在IGZO膜上形成厚度為20nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=1sccm：800sccm，壓力為40Pa，RF電源功率(電源輸出)為150W，電源頻率為60MHz，基板溫度為400℃)。
藉由濺射法，在閘極絕緣膜上形成厚度為100nm的鎢膜(成膜條件：氬(100sccm)氛圍下，壓力為0.2Pa，電源功率為1kW)，藉由CVD法在鎢膜上層疊厚度為200nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=27sccm：1000sccm，壓力為133.3Pa，RF電源功率為60W，電源頻率為13.56MHz，基板溫度為325℃)。
藉由乾蝕刻法對氧氮化矽膜進行蝕刻(蝕刻條件：蝕刻氣體(CHF₃：He：CH₄=22.5sccm：127.5sccm：5sccm)，ICP電源功率為475W，偏置功率為300W，壓力為3.5Pa)形成絕緣膜15。
接著，藉由乾蝕刻法對鎢膜進行蝕刻(蝕刻條件：蝕刻氣體(CF₄：Cl₂：O₂=25sccm：25sccm：10sccm)，ICP電源功率為500W，偏置功率為100W，壓力為1.0Pa，基板溫度為70℃)形成閘極電極層14。
作為絕緣膜，藉由CVD法在閘極電極層14及絕緣膜15上形成70nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=1sccm：800sccm，壓力為40Pa，RF電源功率(電源輸出)為150W，電源頻率為60MHz，基板溫度為400℃)，藉由乾蝕刻法對該氧氮化矽膜進行蝕刻(蝕刻條件：蝕刻氣體(CHF₃：He=56sccm：144sccm)，ICP電源功率為25W，偏置功率為425W，壓力為7.5Pa，基板溫度為70℃)，形成側壁絕緣層16a、16b。以閘極電極層14及側壁絕緣層16a、16b為掩模對閘極絕緣膜進行蝕刻，形成閘極絕緣膜13。
藉由濺射法，在氧化物半導體膜12、閘極絕緣膜13、側壁絕緣層16a、16b、絕緣膜15上形成厚度為30nm的鎢膜(成膜條件：氬(80sccm)氛圍下，壓力為0.8Pa，電源功率為1kW，基板溫度為230℃)。
再者，藉由CVD法在鎢膜上形成厚度為500nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=27sccm：1000sccm，壓力為133.3Pa，RF電源功率為60W，電源頻率為13.56MHz，基板溫度為325℃)。
接著，藉由化學機械拋光法對氧氮化矽膜及鎢膜進行拋光處理(拋光條件：硬質聚氨酯拋光布，鹼性矽基漿料，漿料溫度為室溫，拋光壓力為0.08MPa，拋光時旋轉數(桌台/主軸)為50rpm/50rpm，拋光時間為2分鐘)，以使絕緣膜15露出的方式去除閘極電極層14上的氧氮化矽膜及鎢膜。
藉由該拋光處理將氧氮化矽膜加工為絕緣膜18，分離鎢膜，形成源極電極層17a及汲極電極層17b。
藉由上述製程製造實施例電晶體1。
切掉實施例電晶體1的邊緣部分，使用掃描透射電子顯微鏡(STEM：Scanning Transmission Electron Microscopy)，進行實施例電晶體1的剖面觀察。在本實施例中，作為STEM使用“超薄薄膜評價系統HD-2300”(由株式會社日立高新技術製造)。圖16示出電晶體的剖面STEM影像。
圖16是實施例電晶體1的通道長度方向上的剖面STEM影像，確認到：藉由拋光處理，源極電極層17a、汲極電極層17b被分離。源極電極層17a、汲極電極層17b以與設置在閘極電極層14側面的側壁絕緣層16a、16b的側面接觸的方式設置，在本實施例中，覆蓋到側壁絕緣層16a、16b的側面中的比其上端部稍微低的位置。源極電極層17a、汲極電極層17b的形狀根據分離導電膜的拋光處理的條件不同，如本實施例所示，有時成為與側壁絕緣層16a、16b、絕緣膜15的經過拋光處理的表面相比在厚度方向上退後的形狀。
另外，在圖16中，呈現梯形的閘極電極層14的下底的寬度大約為382nm，上底的寬度大約為364nm，側壁絕緣層16a、16b的通道長度方向上的寬度大約為51.6nm，設置在閘極電極層14上的絕緣膜15的厚度大約為44.1nm，從絕緣膜18的與氧化物半導體膜12接觸的源極電極層17a、汲極電極層17b到表面的厚度大約為139.8nm。
在本實施例電晶體1中，藉由對設置在閘極電極層14、絕緣膜15及側壁絕緣層16a、16b上的導電膜進行化學機械拋光處理而去除，分離導電膜，來形成源極電極層17a、汲極電極層17b。
因此，因為可以縮短源極電極層17a或汲極電極層17b接觸於氧化物半導體膜12的區域(接觸區域)與閘極電極層14之間的距離，所以源極電極層17a或汲極電極層17b接觸於氧化物半導體膜12的區域(接觸區域)與閘極電極層14之間的電阻得到降低，可以提高電晶體的導通特性。
因為在形成源極電極層17a及汲極電極層17b的製程中的去除閘極電極層14上的導電膜的製程中不利用使用光阻掩罩的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體。
以上，如本實施例所示，可以以高良率提供即使具有微型的結構也具有高電特性的電晶體。另外，在包括該電晶體的半導體裝置中也可以實現高性能化、高可靠性化及高生產化。實施例2
在本實施例中，製造本說明書所公開的半導體裝置的一個方式的電晶體，並進行電特性的評價。
作為電晶體，製造具有與圖17所示的電晶體340相同的結構的實施例電晶體2。以下示出實施例電晶體2的製造方法。
作為絕緣膜336，藉由濺射法在矽基板300上形成厚度為300nm的氧化矽膜(成膜條件：氧(氧為50sccm)氛圍下，壓力為0.4Pa，電源功率(電源輸出)為1.5kW，矽基板與靶材之間的距離為60mm，基板溫度為100℃)。
藉由化學機械拋光法對絕緣膜336表面進行拋光處理(拋光壓力為0.08MPa，拋光時間為0.5分鐘)。
作為氧化物半導體膜，藉由使用In：Ga：Zn=3：1：2[原子數比]的氧化物靶材的濺射法，在經過拋光處理的絕緣膜336上形成厚度為10nm的IGZO膜。作為成膜條件，採用如下條件：氬及氧(氬：氧=30sccm：15sccm)氛圍下，壓力為0.4Pa，電源功率為0.5kW，基板溫度為200℃。
藉由乾蝕刻法對氧化物半導體膜進行蝕刻(蝕刻條件：蝕刻氣體(BCl₃：Cl₂=60sccm：20sccm)，ICP電源功率為450W，偏置功率為100W，壓力為1.9Pa)形成島狀氧化物半導體膜303。
接著，作為閘極絕緣膜，藉由CVD法在島狀氧化物半導體膜303上形成厚度為20nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=1sccm：800sccm，壓力為40Pa，RF電源功率(電源輸出)為150W，電源頻率為60MHz，基板溫度為400℃)。
藉由濺射法，在閘極絕緣膜上形成厚度為30nm的氮化鉭膜(成膜條件：氬及氮(氬：氮=50sccm：10sccm)氛圍下，壓力為0.6Pa，電源功率為1kW)和厚度為135nm的鎢膜(成膜條件：氬(100sccm)氛圍下，壓力為2.0Pa，電源功率為4kW)的疊層。
接著，藉由CVD法在鎢膜上層疊厚度為200nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=27sccm：1000sccm，壓力為133.3Pa，RF電源功率為60W，電源頻率為13.56MHz，基板溫度為325℃)。
藉由乾蝕刻法對氧氮化矽膜進行蝕刻(蝕刻條件：蝕刻氣體(CHF₃：He：CH₄=22.5sccm：127.5sccm：5sccm)，ICP電源功率為475W，偏置功率為300W，壓力為3.5Pa)形成絕緣膜313。
藉由乾蝕刻法對氮化鉭膜及鎢膜進行蝕刻(第一蝕刻條件：蝕刻氣體(CF₄：Cl₂：O₂=25sccm：25sccm：10sccm)，ICP電源功率為500W，偏置功率為100W，壓力為1.0Pa)，(第二蝕刻條件：蝕刻氣體(Cl₂=100sccm)，電源功率為2kW，偏置功率為50W，壓力為1.0Pa)，(第三蝕刻條件：蝕刻氣體(Cl₂=100sccm)，電源功率為1kW，偏置功率為25W，壓力為2.0Pa)，形成閘極電極層301。
以閘極電極層301為掩模，藉由離子植入法將磷(P)離子植入到氧化物半導體膜303中，形成低電阻區304a、低電阻區304b。另外，作為磷(P)離子的注入條件，採用如下條件：加速電壓為25kV，劑量為1.0×10¹⁵ions/cm²。
作為絕緣膜，藉由CVD法在閘極電極層301及絕緣膜313上形成90nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=1sccm：800sccm，壓力為40Pa，RF電源功率(電源輸出)為150W，電源頻率為60MHz，基板溫度為400℃)，藉由乾蝕刻法對該氧氮化矽膜進行蝕刻，形成側壁絕緣層312a、312b。以閘極電極層301及側壁絕緣層312a、312b為掩模對閘極絕緣膜進行蝕刻，形成閘極絕緣膜302。另外，作為當形成側壁絕緣層312a、312b及閘極絕緣膜302時使用的蝕刻條件，採用如下條件：蝕刻氣體(CHF₃：He=30sccm：120sccm)，電源功率為3kW，偏置功率為200W，壓力為2.0Pa，基板溫度為-10℃)。
藉由濺射法，在氧化物半導體膜303、閘極電極層301、側壁絕緣層312a、312b、絕緣膜313上形成厚度為30nm的鎢膜(成膜條件：氬(80sccm)氛圍下，壓力為0.8Pa，電源功率為1kW，基板溫度為230℃)。
接著，藉由乾蝕刻法對鎢膜進行蝕刻(蝕刻條件：蝕刻氣體(CF₄：Cl₂：O₂=55sccm：45sccm：55sccm)，電源功率為3kW，偏置功率為140W，壓力為0.67Pa)形成島狀鎢膜。
接著，作為絕緣膜，藉由濺射法在氧化物半導體膜303、閘極電極層301、側壁絕緣層312a、312b、絕緣膜313、鎢膜上形成厚度為70nm的氧化鋁膜(成膜條件：氬及氧(氬：氧=25sccm：25sccm)氛圍下，壓力為0.4Pa，電源功率為2.5kW，矽基板與靶材之間的距離為60mm，基板溫度為250℃)。
再者，藉由CVD法在氧化鋁膜上形成厚度為430nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=27sccm：1000sccm，壓力為133.3Pa，RF電源功率為60W，電源頻率為13.56MHz，基板溫度為325℃)。
接著，藉由化學機械拋光法對氧氮化矽膜、氧化鋁膜及鎢膜進行拋光處理(拋光條件：硬質聚氨酯拋光布，鹼性矽基漿料，漿料溫度為室溫，拋光壓力為0.08MPa，拋光時旋轉數(桌台/主軸)為51rpm/50rpm)，以使絕緣膜313露出的方式去除閘極電極層301上的氧氮化矽膜、氧化鋁膜及鎢膜。
藉由該拋光處理將氧氮化矽膜加工為絕緣膜315，將氧化鋁膜加工為絕緣膜310，分離鎢膜，形成源極電極層305a及汲極電極層305b。
作為絕緣膜307，藉由CVD法在閘極電極層301、絕緣膜313、源極電極層305a、汲極電極層305b、絕緣膜310、絕緣膜315上形成厚度為400nm的氧氮化矽膜(成膜條件：SiH₄：N₂O=27sccm：1000sccm，壓力為133.3Pa，RF電源功率為60W，電源頻率為13.56MHz，基板溫度為325℃)。
在絕緣膜307、絕緣膜315及絕緣膜310中形成到達源極電極層305a、汲極電極層305b的開口(第一蝕刻條件：蝕刻氣體(CHF₃：He=7.5sccm：142.5sccm)，ICP電源功率為475W，偏置功率為300W，壓力為5.5Pa，時間為192秒鐘，第二蝕刻條件：蝕刻氣體(CHF₃：He=7.5sccm：142.5sccm)，ICP電源功率為475W，偏置功率為150W，壓力為5.5Pa，時間為78秒鐘)。
藉由濺射法，在開口中層疊厚度為50nm的鈦膜(成膜條件：氬(20sccm)氛圍下，壓力為0.1Pa，電源功率為12kW)、厚度為100nm的鋁膜(成膜條件：氬(50sccm)氛圍下，壓力為0.4Pa，電源功率為1kW)、厚度為50nm的鈦膜(成膜條件：氬(20sccm)氛圍下，壓力為0.1Pa，電源功率為12kW)。
對鈦膜、鋁膜及鈦膜的疊層進行蝕刻(蝕刻條件：蝕刻氣體(BCl₃：Cl₂=60sccm：20sccm)，ICP電源功率為450W，偏置功率為100W，壓力為1.9Pa)，形成佈線層335a、335b。
藉由上述製程，作為實施例電晶體2製造電晶體340。
另外，在實施例電晶體2中，將通道寬度(W)設定為10μm，將閘極電極層301與源極電極層305a或汲極電極層305b接觸於氧化物半導體膜303的開口之間的距離設定為0.07μm。
對實施例電晶體2進行電特性的評價。
圖18示出實施例電晶體2的汲極電壓(Vd)為1V時的閘極電壓(Vg)-汲極電流(Id)特性以及汲極電壓(Vd)為0.1V時的閘極電壓(Vg)-汲極電流(Id)特性。另外，圖18的電特性是實施例電晶體2中的通道長度(L)為0.35μm時的電特性，並在閘極電壓為-4V至+4V的範圍進行測量。
如圖18所示，實施例電晶體2表示作為切換元件的電特性，在汲極電壓(Vd)為1V，閘極電壓為2.7V的情況下，實施例電晶體2的導通電流值為45.1μA，臨界電壓(Vth)為-0.27V，亞閾值係數(S值)為73.8mV/dec.，另外，在汲極電壓(Vd)為0.1V的情況下，實施例電晶體2的場效應遷移率為3.0cm²/Vs。此外，上述導通電流值、臨界電壓(Vth)、亞閾值係數(S值)、場效應遷移率為測量資料中的中值。
另外，關於實施例電晶體2的電特性，評價進行100個點測量時的面內偏差。
圖21示出汲極電壓為1V且閘極電壓為2.7V時的導通電流的正態概率圖表。當將導通電流的偏差表示為3σ時，在通道長度為0.35μm的情況下，3σ為16.5μA，3σ除以中值的百分率為36.3%，在通道長度為0.55μm的情況下，3σ為11.8μA，3σ除以中值的百分率為36.0%，在通道長度為1μm的情況下，3σ為6.4μA，3σ除以中值的百分率為30.0%。
圖22示出汲極電壓為1V時的臨界電壓的正態概率圖表。當將臨界電壓的偏差表示為3σ時，在通道長度為0.35μm的情況下，3σ為0.22V，在通道長度為0.55μm的情況下，3σ為0.26V，在通道長度為1μm的情況下，3σ為0.12V。
由圖21及圖22的結果可知：關於在導通電流和臨界電壓的兩者，圖表的斜率大，並偏差小。
如上所述，可以確認到：本實施例的電晶體即使具有通道長度為0.35μm的微型的結構也表示作為切換元件的充分的電特性，且其電特性的偏差也小。
以上，如本實施例所示，可以以高良率提供即使具有微型的結構也具有高電特性的電晶體。另外，在包括該電晶體的半導體裝置中也能夠實現高性能化、高可靠性化及高生產化。
10‧‧‧矽基板
11‧‧‧絕緣膜
12‧‧‧氧化物半導體膜
13‧‧‧閘極絕緣膜
14‧‧‧閘極電極層
15‧‧‧絕緣膜
16a‧‧‧側壁絕緣層
16b‧‧‧側壁絕緣層
17a‧‧‧源極電極層
17b‧‧‧汲極電極層
18‧‧‧絕緣膜
106‧‧‧元件隔離絕緣層
108‧‧‧閘極絕緣膜
110‧‧‧閘極電極
116‧‧‧通道形成區
120‧‧‧雜質區
124‧‧‧金屬間化合物區
128‧‧‧絕緣層
130‧‧‧絕緣層
135‧‧‧層間絕緣膜
136a‧‧‧側壁絕緣層
136b‧‧‧側壁絕緣層
137‧‧‧絕緣膜
140‧‧‧電晶體
142a‧‧‧電極層
142b‧‧‧電極層
144‧‧‧氧化物半導體膜
146‧‧‧閘極絕緣膜
148‧‧‧閘極電極
150‧‧‧絕緣膜
152‧‧‧絕緣膜
153‧‧‧導電層
156‧‧‧佈線
160‧‧‧電晶體
162‧‧‧電晶體
164‧‧‧電容元件
172‧‧‧導電層
173‧‧‧絕緣膜
174‧‧‧導電層
175a‧‧‧側壁絕緣層
175b‧‧‧側壁絕緣層
176‧‧‧絕緣膜
180‧‧‧絕緣層
185‧‧‧基板
191‧‧‧導電層
192‧‧‧導電層
193‧‧‧絕緣膜
195‧‧‧絕緣膜
196‧‧‧絕緣膜
197‧‧‧導電層
250‧‧‧記憶單元
251‧‧‧記憶單元陣列
251a‧‧‧記憶單元陣列
251b‧‧‧記憶單元陣列
253‧‧‧週邊電路
254‧‧‧電容元件
256‧‧‧絕緣膜
258‧‧‧絕緣膜
260‧‧‧佈線
262‧‧‧導電層
300‧‧‧矽基板
301‧‧‧閘極電極層
302‧‧‧閘極絕緣膜
303‧‧‧氧化物半導體膜
305a‧‧‧源極電極層
305b‧‧‧汲極電極層
307‧‧‧絕緣膜
310‧‧‧絕緣膜
312a‧‧‧側壁絕緣層
312b‧‧‧側壁絕緣層
313‧‧‧絕緣膜
315‧‧‧絕緣膜
335a‧‧‧佈線層
335b‧‧‧佈線層
336‧‧‧絕緣膜
340‧‧‧電晶體
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
404a‧‧‧低電阻區
404b‧‧‧低電阻區
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
409‧‧‧通道形成區
410‧‧‧絕緣膜
412a‧‧‧側壁絕緣層
412b‧‧‧側壁絕緣層
413‧‧‧絕緣膜
415‧‧‧層間絕緣膜
421‧‧‧摻雜劑
435a‧‧‧佈線層
435b‧‧‧佈線層
436‧‧‧氧化物絕緣膜
440a‧‧‧電晶體
440b‧‧‧電晶體
440c‧‧‧電晶體
442‧‧‧閘極絕緣膜
445‧‧‧導電膜
446‧‧‧絕緣膜
491‧‧‧氧化物半導體膜
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
632‧‧‧層間絕緣膜
633‧‧‧絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641a‧‧‧電極層
641b‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
650‧‧‧遮光膜
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
801‧‧‧電晶體
803‧‧‧電晶體
804‧‧‧電晶體
805‧‧‧電晶體
806‧‧‧電晶體
807‧‧‧X解碼器
808‧‧‧Y解碼器
811‧‧‧電晶體
812‧‧‧儲存電容器
813‧‧‧X解碼器
814‧‧‧Y解碼器
901‧‧‧RF電路
902‧‧‧類比基帶電路
903‧‧‧數字基帶電路
904‧‧‧電池
905‧‧‧電源電路
906‧‧‧應用處理器
907‧‧‧CPU
908‧‧‧DSP
909‧‧‧介面
910‧‧‧快閃記憶體
911‧‧‧顯示器控制器
912‧‧‧儲存電路
913‧‧‧顯示器
914‧‧‧顯示部
915‧‧‧源極驅動器
916‧‧‧閘極驅動器
917‧‧‧聲頻電路
918‧‧‧鍵盤
919‧‧‧觸控感應器
950‧‧‧儲存電路
951‧‧‧記憶體控制器
952‧‧‧記憶體
953‧‧‧記憶體
954‧‧‧開關
955‧‧‧開關
956‧‧‧顯示器控制器
957‧‧‧顯示器
1001‧‧‧電池
1002‧‧‧電源電路
1003‧‧‧微處理器
1004‧‧‧快閃記憶體
1005‧‧‧聲頻電路
1006‧‧‧鍵盤
1007‧‧‧儲存電路
1008‧‧‧觸摸屏
1009‧‧‧顯示器
1010‧‧‧顯示器控制器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧層間絕緣膜
4021‧‧‧絕緣膜
4023‧‧‧絕緣膜
4024‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4035‧‧‧間隔物
4050‧‧‧遮光膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
7100‧‧‧電視機
7101‧‧‧外殼
7103‧‧‧顯示部
7105‧‧‧支架
7107‧‧‧顯示部
7109‧‧‧操作鍵
7110‧‧‧遙控器
7201‧‧‧主體
7202‧‧‧外殼
7203‧‧‧顯示部
7204‧‧‧鍵盤
7205‧‧‧外部連接埠
7206‧‧‧指向裝置
7301‧‧‧外殼
7302‧‧‧外殼
7303‧‧‧連接部分
7304‧‧‧顯示部
7305‧‧‧顯示部
7306‧‧‧揚聲器部分
7307‧‧‧儲存介質插入部分
7308‧‧‧LED燈
7309‧‧‧操作鍵
7310‧‧‧連接端子
7311‧‧‧感測器
7312‧‧‧麥克風
7400‧‧‧行動電話機
7401‧‧‧外殼
7402‧‧‧顯示部
7403‧‧‧操作按鈕
7404‧‧‧外部連接埠
7405‧‧‧揚聲器
7406‧‧‧麥克風
7450‧‧‧電腦
7451L‧‧‧外殼
7451R‧‧‧外殼
7452L‧‧‧顯示部
7452R‧‧‧顯示部
7453‧‧‧操作按鈕
7454‧‧‧鉸鏈
7455L‧‧‧左側揚聲器
7455R‧‧‧右側揚聲器
7456‧‧‧外部連接埠
7500‧‧‧照明設備
7501‧‧‧外殼
7503a‧‧‧發光面板
7503d‧‧‧發光面板
在圖式中：圖1A和圖1B是說明半導體裝置的一個方式的平面圖及剖面圖；圖2A至圖2D是說明半導體裝置的製造方法的一個方式的剖面圖；圖3A至圖3D是說明半導體裝置的製造方法的一個方式的剖面圖；圖4A至圖4C是說明半導體裝置的一個方式的剖面圖；圖5A至圖5C是示出半導體裝置的一個方式的剖面圖、平面圖及電路圖；圖6A和圖6B是示出半導體裝置的一個方式的電路圖及透視圖；圖7A和圖7B是示出半導體裝置的一個方式的剖面圖及平面圖；圖8A和圖8B是示出半導體裝置的一個方式的電路圖；圖9是示出半導體裝置的一個方式的方塊圖；圖10是示出半導體裝置的一個方式的方塊圖；圖11是示出半導體裝置的一個方式的方塊圖；圖12A至圖12C是說明半導體裝置的一個方式的平面圖；圖13A和圖13B是說明半導體裝置的一個方式的剖面圖；圖14A和圖14B是說明半導體裝置的一個方式的電路圖及剖面圖；圖15A至圖15F是示出電子裝置的圖；圖16是示出實施例電晶體1的剖面STEM影像的圖；圖17是示出實施例電晶體2的結構的圖；圖18是示出實施例電晶體2的電特性的圖；圖19A和圖19B是說明半導體裝置的一個方式的平面圖及剖面圖；圖20A和圖20B是說明半導體裝置的一個方式的平面圖及剖面圖；圖21是示出實施例電晶體2中的導通電流的正態概率圖表的圖；圖22是示出實施例電晶體2中的臨界電壓的正態概率圖表的圖。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
404a‧‧‧低電阻區
404b‧‧‧低電阻區
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
409‧‧‧通道形成區
412a‧‧‧側壁絕緣層
412b‧‧‧側壁絕緣層
413‧‧‧絕緣膜
415‧‧‧層間絕緣膜
436‧‧‧氧化物絕緣膜
440a‧‧‧電晶體

权利要求:
Claims (15)
[1] 一種半導體裝置，包括：氧化物絕緣膜上的包括通道形成區的氧化物半導體膜；該氧化物半導體膜上的閘極絕緣膜；該閘極絕緣膜上的閘極電極層；該閘極電極層上的絕緣膜；覆蓋該閘極電極層的側面及該絕緣膜的側面的側壁絕緣層；與該氧化物半導體膜、該閘極絕緣膜的側面及該側壁絕緣層的側面接觸的源極電極層及汲極電極層；以及該源極電極層及該汲極電極層上的層間絕緣膜，其中，該源極電極層的上面及該汲極電極層的上面低於該絕緣膜的上面、該側壁絕緣層的上面及該層間絕緣膜的上面，該源極電極層的該上面及該汲極電極層的該上面高於該閘極電極層的上面，並且，該氧化物半導體膜包括包含摻雜劑的區域，該區域不與該閘極電極層重疊且包括重疊於該閘極絕緣膜的區域。
[2] 根據申請專利範圍第1項之半導體裝置，還包括在該絕緣膜、該源極電極層、該汲極電極層、該側壁絕緣層及該層間絕緣膜上接觸於它們的氧化鋁膜。
[3] 根據申請專利範圍第1項之半導體裝置，還包括該源極電極層與該層間絕緣膜之間及該汲極電極層與該層間絕緣膜之間的氧化鋁膜。
[4] 根據申請專利範圍第1項之半導體裝置，其中該層間絕緣膜不與該通道形成區重疊。
[5] 根據申請專利範圍第1項之半導體裝置，其中該層間絕緣膜的該上面的第一區域與該氧化物半導體膜重疊，該層間絕緣膜的該上面的第二區域不與該氧化物半導體膜重疊，並且該第一區域及該第二區域的該層間絕緣膜的該上面是平坦的表面。
[6] 一種半導體裝置的製造方法，包括如下步驟：形成氧化物絕緣膜；在該氧化物絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成閘極絕緣膜；在該閘極絕緣膜上形成與該氧化物半導體膜重疊的閘極電極層及絕緣膜；以該閘極電極層及該絕緣膜為掩模，將摻雜劑選擇性地引入到該氧化物半導體膜中；在該閘極絕緣膜上形成覆蓋該閘極電極層的側面及該絕緣膜的側面的側壁絕緣層；在該氧化物半導體膜、該閘極絕緣膜、該閘極電極層、該絕緣膜及該側壁絕緣層上形成導電膜；在該導電膜上形成層間絕緣膜；以及藉由化學機械拋光法去除該層間絕緣膜及該導電膜，以便使該閘極電極層上的該絕緣膜露出而形成源極電極層及汲極電極層。
[7] 根據申請專利範圍第6項之半導體裝置的製造方法，其中氧化鋁膜設置在該絕緣膜、該源極電極層、該汲極電極層、該側壁絕緣層及該層間絕緣膜上。
[8] 根據申請專利範圍第6項之半導體裝置的製造方法，其中氧化鋁膜形成在該導電膜上且該層間絕緣膜形成在該氧化鋁膜上。
[9] 根據申請專利範圍第6項之半導體裝置的製造方法，其中在形成該氧化物半導體膜之前，對該氧化物絕緣膜的表面進行平坦化處理。
[10] 根據申請專利範圍第6項之半導體裝置的製造方法，其中在形成該側壁絕緣層之前，將氧引入到該氧化物絕緣膜中。
[11] 一種半導體裝置的製造方法，包括如下步驟：形成氧化物絕緣膜；在該氧化物絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成閘極絕緣膜；在該閘極絕緣膜上形成與該氧化物半導體膜重疊的閘極電極層及絕緣膜；以該閘極電極層及該絕緣膜為掩模，將摻雜劑選擇性地引入到該氧化物半導體膜中；在該閘極絕緣膜上形成覆蓋該閘極電極層的側面及該絕緣膜的側面的側壁絕緣層；在該氧化物半導體膜、該閘極絕緣膜、該閘極電極層、該絕緣膜及該側壁絕緣層上形成導電膜；在該導電膜上形成層間絕緣膜；以及藉由化學機械拋光法去除該層間絕緣膜及該導電膜，以便使該閘極電極層露出而形成源極電極層及汲極電極層。
[12] 根據申請專利範圍第11項之半導體裝置的製造方法，其中氧化鋁膜設置在該閘極電極層、該源極電極層、該汲極電極層、該側壁絕緣層及該層間絕緣膜上。
[13] 根據申請專利範圍第11項之半導體裝置的製造方法，其中氧化鋁膜形成在該導電膜上且該層間絕緣膜形成在該氧化鋁膜上。
[14] 根據申請專利範圍第11項之半導體裝置的製造方法，其中在形成該氧化物半導體膜之前，對該氧化物絕緣膜的表面進行平坦化處理。
[15] 根據申請專利範圍第11項之半導體裝置的製造方法，其中在形成該側壁絕緣層之前，將氧引入到該氧化物絕緣膜中。

类似技术:

公开号 | 公开日 | 专利标题

TWI545764B|2016-08-11|半導體裝置及半導體裝置的製造方法

KR102269510B1|2021-06-24|반도체 장치 및 반도체 장치의 제작 방법

KR102256797B1|2021-05-27|반도체 장치

JP2020074417A|2020-05-14|半導体装置

TWI615904B|2018-02-21|半導體裝置的製造方法

US9536994B2|2017-01-03|Method for manufacturing semiconductor device and semiconductor device

CN107275411B|2021-07-16|半导体装置及半导体装置的制造方法

TWI578535B|2017-04-11|半導體裝置及半導體裝置的製造方法

TWI570925B|2017-02-11|半導體裝置以及半導體裝置的製造方法

CN107302031B|2020-11-10|半导体装置以及半导体装置的制造方法

TW201717286A|2017-05-16|半導體裝置以及半導體裝置的製造方法

TWI754751B|2022-02-11|半導體裝置的製造方法

TWI754830B|2022-02-11|半導體裝置的製造方法

TW201942980A|2019-11-01|半導體裝置的製造方法

同族专利:

公开号 | 公开日

KR20130032836A|2013-04-02|

US9431545B2|2016-08-30|

JP2013102131A|2013-05-23|

TWI545764B|2016-08-11|

JP6077806B2|2017-02-08|

US20130075732A1|2013-03-28|

KR102128117B1|2020-06-29|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US11101179B2|2019-07-11|2021-08-24|Winbond Electronics Corp.|Semiconductor structure with protection portions and method for forming the same|JPS60198861A|1984-03-23|1985-10-08|Fujitsu Ltd|Thin film transistor|

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

JP2717237B2|1991-05-16|1998-02-18|株式会社半導体エネルギー研究所|絶縁ゲイト型半導体装置およびその作製方法|

JP3484726B2|1992-07-16|2004-01-06|富士通株式会社|半導体装置およびその製造方法|

JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

US6281562B1|1995-07-27|2001-08-28|Matsushita Electric Industrial Co., Ltd.|Semiconductor device which reduces the minimum distance requirements between active areas|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

JP4204649B2|1996-02-05|2009-01-07|株式会社半導体エネルギー研究所|半導体装置の作製方法|

JP4112690B2|1997-06-30|2008-07-02|株式会社東芝|半導体装置の製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4342826B2|2003-04-23|2009-10-14|株式会社半導体エネルギー研究所|半導体素子の作製方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

US7378286B2|2004-08-20|2008-05-27|Sharp Laboratories Of America, Inc.|Semiconductive metal oxide thin film ferroelectric memory transistor|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

JP5126729B2|2004-11-10|2013-01-23|キヤノン株式会社|画像表示装置|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344804A|2005-06-09|2006-12-21|Seiko Epson Corp|半導体装置および半導体装置の製造方法|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4870404B2|2005-09-02|2012-02-08|財団法人高知県産業振興センター|薄膜トランジスタの製法|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP2007081249A|2005-09-15|2007-03-29|Matsushita Electric Ind Co Ltd|半導体装置及びその製造方法|

JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

JP5110803B2|2006-03-17|2012-12-26|キヤノン株式会社|酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US7875931B2|2006-04-28|2011-01-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device with isolation using impurity|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

US20080265416A1|2007-04-27|2008-10-30|Shen-Nan Lee|Metal line formation using advaced CMP slurry|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

US8047442B2|2007-12-03|2011-11-01|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

JP5467728B2|2008-03-14|2014-04-09|富士フイルム株式会社|薄膜電界効果型トランジスタおよびその製造方法|

KR101399099B1|2008-06-02|2014-05-26|삼성전자주식회사|콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법|

US8053253B2|2008-06-06|2011-11-08|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

JP5083112B2|2008-08-07|2012-11-28|ローム株式会社|半導体装置|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5430113B2|2008-10-08|2014-02-26|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

KR20100075026A|2008-12-24|2010-07-02|삼성전자주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

JP5403464B2|2009-08-14|2014-01-29|Ｎｌｔテクノロジー株式会社|薄膜デバイス及びその製造方法|

JP5732740B2|2009-09-30|2015-06-10|大日本印刷株式会社|フレキシブルデバイス用薄膜トランジスタ基板およびフレキシブルデバイス|

CN103794612B|2009-10-21|2018-09-07|株式会社半导体能源研究所|半导体装置|

KR20200096317A|2009-11-20|2020-08-11|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

WO2011068037A1|2009-12-04|2011-06-09|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102241766B1|2009-12-04|2021-04-19|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|

KR102153034B1|2009-12-04|2020-09-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

WO2011074407A1|2009-12-18|2011-06-23|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US8441009B2|2009-12-25|2013-05-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102167820B1|2009-12-25|2020-10-20|가부시키가이샤 한도오따이 에네루기 켄큐쇼|메모리 장치|

US8415731B2|2010-01-20|2013-04-09|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor storage device with integrated capacitor and having transistor overlapping sections|

WO2011096264A1|2010-02-05|2011-08-11|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of driving semiconductor device|

CN105826363B|2010-02-19|2020-01-14|株式会社半导体能源研究所|半导体装置及其制造方法|

KR101913657B1|2010-02-26|2018-11-01|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치를 제작하기 위한 방법|

KR20190000365A|2010-02-26|2019-01-02|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치를 제작하기 위한 방법|

WO2011125806A1|2010-04-09|2011-10-13|Semiconductor Energy Laboratory Co., Ltd.|Manufacturing method of semiconductor device|

US8207025B2|2010-04-09|2012-06-26|Semiconductor Energy Laboratory Co., Ltd.|Manufacturing method of semiconductor device|

DE112011101395B4|2010-04-23|2014-10-16|Semiconductor Energy Laboratory Co., Ltd.|Verfahren zum Herstellen einer Halbleitervorrichtung|

WO2011132591A1|2010-04-23|2011-10-27|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

CN102859704B|2010-04-23|2016-08-03|株式会社半导体能源研究所|半导体装置的制造方法|

WO2011132625A1|2010-04-23|2011-10-27|Semiconductor Energy Laboratory Co., Ltd.|Manufacturing method of semiconductor device|

KR101800844B1|2010-04-23|2017-11-23|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치의 제작 방법|

KR101748404B1|2010-04-23|2017-06-16|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|

WO2011135987A1|2010-04-28|2011-11-03|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

US8519387B2|2010-07-26|2013-08-27|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing|

KR101842181B1|2010-08-04|2018-03-26|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

JP5739257B2|2010-08-05|2015-06-24|株式会社半導体エネルギー研究所|半導体装置の作製方法|

US8592879B2|2010-09-13|2013-11-26|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|

US8569754B2|2010-11-05|2013-10-29|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US8883556B2|2010-12-28|2014-11-11|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US8941112B2|2010-12-28|2015-01-27|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

JP5975635B2|2010-12-28|2016-08-23|株式会社半導体エネルギー研究所|半導体装置|

WO2012090799A1|2010-12-28|2012-07-05|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US8946066B2|2011-05-11|2015-02-03|Semiconductor Energy Laboratory Co., Ltd.|Method of manufacturing semiconductor device|

JP6110075B2|2011-05-13|2017-04-05|株式会社半導体エネルギー研究所|表示装置|

JP6005401B2|2011-06-10|2016-10-12|株式会社半導体エネルギー研究所|半導体装置の作製方法|

JP6009226B2|2011-06-10|2016-10-19|株式会社半導体エネルギー研究所|半導体装置の作製方法|

US20120319113A1|2011-06-17|2012-12-20|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

US8643008B2|2011-07-22|2014-02-04|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US8841675B2|2011-09-23|2014-09-23|Semiconductor Energy Laboratory Co., Ltd.|Minute transistor|

US8637864B2|2011-10-13|2014-01-28|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of manufacturing the same|US10014068B2|2011-10-07|2018-07-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US9117916B2|2011-10-13|2015-08-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising oxide semiconductor film|

US8637864B2|2011-10-13|2014-01-28|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of manufacturing the same|

JP5912394B2|2011-10-13|2016-04-27|株式会社半導体エネルギー研究所|半導体装置|

WO2013061895A1|2011-10-28|2013-05-02|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US9076871B2|2011-11-30|2015-07-07|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

JP6053490B2|2011-12-23|2016-12-27|株式会社半導体エネルギー研究所|半導体装置の作製方法|

US9099560B2|2012-01-20|2015-08-04|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US9040981B2|2012-01-20|2015-05-26|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US9553200B2|2012-02-29|2017-01-24|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

KR20180133562A|2013-04-15|2018-12-14|가부시키가이샤 한도오따이 에네루기 켄큐쇼|발광 장치|

US9882058B2|2013-05-03|2018-01-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

JP6345023B2|2013-08-07|2018-06-20|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|

WO2015060133A1|2013-10-22|2015-04-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US9577110B2|2013-12-27|2017-02-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device including an oxide semiconductor and the display device including the semiconductor device|

DE112014006046T5|2013-12-27|2016-09-15|Semiconductor Energy Laboratory Co., Ltd.|Licht emittierende Vorrichtung|

JP6499006B2|2015-05-07|2019-04-10|株式会社半導体エネルギー研究所|撮像装置|

CN113990756A|2015-05-22|2022-01-28|株式会社半导体能源研究所|半导体装置以及包括该半导体装置的显示装置|

JP2017152656A|2016-02-26|2017-08-31|ＴｉａｎｍａＪａｐａｎ株式会社|イメージセンサおよびその製造方法|

WO2018004629A1|2016-06-30|2018-01-04|Intel Corporation|Integrated circuit die having back-end-of-line transistors|

KR20180062305A|2016-11-30|2018-06-08|한국과학기술원|정전 감도 향상 보호막을 가진 정전방식 지문센서|

CN110506328A|2017-04-28|2019-11-26|株式会社半导体能源研究所|半导体装置及半导体装置的制造方法|

CN109638021B|2018-12-11|2020-09-08|深圳市华星光电技术有限公司|柔性tft基板的制作方法及柔性oled面板的制作方法|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011208229||2011-09-23||

JP2011225519||2011-10-13||

[返回顶部]