高抗折強度半導體晶元改良結構及其製程方法

专利摘要:
一種高抗折強度半導體晶元改良結構及其製程方法，其中前述改良結構包括有一基板、一主動層、一金屬層；其中該主動層，係形成於該基板正面，且該主動層係包含有至少一積體電路；而其中該金屬層係形成於該基板背面，且該金屬層係完整覆蓋住該基板背面相對於該主動層之積體電路之區域者。運用本發明之特殊切割方式，可以將該金屬層及該基板整齊切割，切割後之單晶片四周之基板金屬層交界處不易產生裂痕，如此可大幅增強該單晶片之抗折強度。
公开号:TW201318047A
申请号:TW100138248
申请日:2011-10-21
公开日:2013-05-01
发明作者:Chang-Huang Hua
申请人:Win Semiconductors Corp；
IPC主号:H01L29-00

专利说明:
高抗折強度半導體晶元改良結構及其製程方法
本發明係有關一種提升半導體晶片抗折強度之改良結構及其製程方法，尤指一種無需事先在基板之背面蝕刻出街道狀光罩凹槽，而是先將基板研磨至100μm以下，再於基板之背面鍍上一層金屬層，透過運用本發明之特殊切割方式，可平整切割晶元，既可節省機台使用，減少將近一半之製程之時間，節省材料之使用，增加切割後單晶片之散熱效率，並大幅增強晶片的抗折強度之高抗折強度半導體晶元改良結構及其製程方法。
第1A圖係為已完成積體電路製作之晶元之基板背面及正面之示意圖。其中第1A圖之右半部圖係為已完成積體電路製作之晶元之正面之示意圖，其中包括一基板101，於該基板101上設置有一主動層103，其中該主動層103則是包括了已製作完成之至少一積體電路。如第1A圖之右半部圖中所示，每一黑色區塊皆為一獨立之積體電路。而第1A圖之左半部圖係為已完成積體電路製作之晶元之背面之示意圖。在積體電路製作完成之後，需將該基板101切割成個別獨立之單晶片，使每一單晶片包含有一獨立之積體電路。在此之前，需要在該基板101的背部鍍上一層金屬層，以作為稍後做晶片封裝黏結時，提供較佳之接合強度，並增強晶片的抗折強度。但若是直接在該基板101的背面鍍上一層金屬層，依傳統切割基板之技術，在切割的過程當中，很容易使得該基板101背面之金屬層之碎屑被到處噴濺或是經由附著在砂輪上而被沾黏到切割道之側壁，甚至金屬的碎屑會沾黏到該主動層103的積體電路上，如此一來會破壞該主動層103之積體電路的正常工作。
故習用技術，如第1B圖所示，係為一習用技術在基板背面形成金屬薄膜、金屬層及光阻後之剖面結構示意圖。在完成積體電路製作之後，會先將該基板101背面加以研磨，研磨至該基板101厚度約為100μm左右。再於該基板101背面依序形成一金屬黏著薄膜105、一金屬層107及一光阻層109。之後，如第1C圖所示，係為一習用技術在基板背面蝕刻出街道狀光阻層凹槽之剖面結構示意圖。先對該光阻層109蝕刻，而蝕刻出街道狀光阻層凹槽111。再如第1D圖所示，係為一習用技術在基板背面蝕刻出街道狀金屬層凹槽之剖面結構示意圖。對該金屬層107以及該金屬黏著薄膜105加以蝕刻，而蝕刻出街道狀金屬層凹槽113。接著，再如第1E圖所示，係為一習用技術在基板背面去除光阻層後之剖面結構示意圖。
此時，再如第1F圖所示，係為一習用技術切割基板之剖面結構示意圖。將該基板101沿著該街道狀金屬層凹槽113之中心加以切割，形成街道狀之切割道115。該切割道115之寬度會比該街道狀金屬層凹槽113來的窄一點，如此可避免破壞到該金屬層107及該金屬黏著薄膜105。切割完成之後，形成一片片個別獨立之單晶片，如第1G圖所示，係為一習用技術基板切割後之單晶片之剖面結構示意圖。但因該切割道115之寬度會比該街道狀金屬層凹槽113來的窄一點，故切割之後該街道狀金屬層凹槽113兩旁會有部分不會被切割到，係為邊緣殘留凹槽117。在該邊緣殘留凹槽117處有該基板101與該金屬黏著薄膜105及該金屬層107之交界處。當在蝕刻該街道狀金屬層凹槽113時，該基板101與該金屬黏著薄膜105及該金屬層107之交界處並無法形成非常平整之介面，因此有時會從該基板101與該金屬黏著薄膜105及該金屬層107之交界處產生一些裂痕或是較易產生破碎的現象，因此該單晶片之抗折強度常常因此顯得不足，造成該單晶片容易損毀。
有鑑於此，本發明為了改善上述之缺點，本發明之發明人提出了高抗折強度半導體晶元改良結構及其製程方法，此改良結構與其製程方法不但可以更有效增強晶片之抗折強度，於此同時又可以改善晶片之導熱效果，還可以節省材料，以及減少生產機台使用之時間，大幅減少生產之成本。
本發明之主要目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中於一基板之背面，直接鍍上一整片的金屬層，不需要如先前技術事先在該基板之背面蝕刻出一街道狀光罩凹槽，如此既可省去許多生產機台的使用，又可以節省製程將近一半的時間，可大幅降低生產之成本。
本發明之另一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中在一基板之背面鍍上一整片的金屬層之前，可先將該基板之背面加以研磨，可將該基板研磨至50μm以下之厚度，如此一來，若要在該基板上做其他鑽孔、乾蝕刻或是其他的加工，可以大幅減少加工上所需的時間，減少加工機台之使用以及降低加工工具之耗損，如此可大幅降低生產之成本。
本發明之又一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中於一基板之背面，直接鍍上一整片的金屬層，之後再運用本發明之特殊切割方式，可以將該金屬層及該基板整齊切割，切割後單晶片四周之基板金屬層交界處不易產生裂痕，如此可大幅增強晶片的抗折強度。
本發明之再一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中於一基板之背面，直接鍍上一整片的金屬層，之後再運用本發明之特殊切割方式，可大幅增強晶片的抗折強度，而由於晶片之抗折強度之大幅增強，因此該金屬層之厚度可以鍍薄一點，當該金屬層之厚度為3μm時，即可達到所需之抗折強度，如此一來可以減少該金屬層之用量，大幅減少生產之成本。
本發明之又再一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中在一基板之背面鍍上一整片的金屬層之前，可先將該基板之背面加以研磨，可將該基板研磨至50μm以下之厚度，由於該基板之厚度被研磨得很薄，如此一來，經切割後之單晶片在使用的時候，將有助於該單晶片之散熱效率，可避免傷害到晶片上的積體電路，並維持晶片上之積體電路之正常運作。
本發明之又另一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中在一基板之背面鍍上一整片的金屬層之前，可先將該基板之背面加以研磨，可將該基板研磨至50μm以下之厚度，而被研磨掉的該基板之材料可被回收，之後再重新純化後製作成基板，如此一來可以大幅減少材料之成本。
本發明之又另一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中運用本發明之特殊切割方式，在切割時不會讓金屬層之碎屑被到處噴濺，也不會有金屬的碎屑會沾黏到晶片上的積體電路上，可避免影響到主動層的積體電路之正常運作，增加產品的良率。
本發明之又再一目的在於提供一種高抗折強度半導體晶元改良結構及其製程方法，其中運用本發明之特殊切割方式，切割時所耗損之寬度約為30μm，相較於先前技術之街道狀光罩凹槽之寬度60μm，寬度便窄很多，如此可增加主動層上積體電路規劃之密度，增加基板之利用率，以及增加晶片之密度，減少材料之使用，降低材料之成本。
為了達到上述之目的，本發明提供一種高抗折強度半導體晶元改良結構，其主要結構係包括有一基板、一主動層、一金屬層；其中該主動層，係形成於該基板正面，且該主動層係包含有至少一積體電路；而其中該金屬層係形成於該基板背面，且該金屬層係完整覆蓋住該基板背面相對於該主動層之積體電路之區域者。
於實施時，前述之該金屬層之面積係可大於或等於該主動層之積體電路之面積者。
於實施時，前述之該金屬層係可完整覆蓋住該基板之背面者。
於實施時，前述構成該基板厚度係大於10μm小於200μm之間；前述構成該金屬層厚度係大於0.1μm小於50μm之間；前述構成該基板係可為砷化鎵(GaAs)或磷化銦(InP)；前述構成該金屬層係可為金屬材料或金屬材料之合金者；而該金屬材料係可為金或銅；且前述該金屬層，係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層形成於該基板背面。
此外，本發明亦提供一種高抗折強度半導體晶元改良結構之製程方法，包括以下步驟：於一基板正面，形成一主動層，且該主動層係包含有至少一積體電路；於該基板之背面形成一金屬層，且該金屬層係完整覆蓋住該基板背面相對於該主動層之積體電路之區域；將該高抗折強度半導體晶元以特殊之方式切割，可切割成至少一高抗折強度半導體單晶片，且在切割完畢之後，該高抗折強度半導體單晶片背面之金屬層係完整覆蓋住該高抗折強度半導體單晶片基板之背面。
於實施時，前述構成該高抗折強度半導體單晶片背面之金屬層之面積係大於或等於該高抗折強度半導體單晶片之基板之面積。
於實施時，前述該金屬層之面積係大於或等於該主動層之積體電路之面積者。
於實施時，前述該金屬層係可完整覆蓋住該基板之背面者。
本發明提供一種高抗折強度半導體晶元之改良結構之製程方法，亦可在上述之結構當中，於該基板之背面形成該金屬層之前，係可先將該基板之背面加以研磨。
於實施時，前述構成該基板厚度係大於10μm小於200μm之間；前述構成該金屬層厚度係大於0.1μm小於50μm之間；前述構成該基板係可為砷化鎵(GaAs)或磷化銦(InP)；前述構成該金屬層係可為金屬材料或金屬材料之合金者；而該金屬材料係可為金或銅；且前述該金屬層，係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層形成於該基板背面。
為了達到上述之目的，本發明又提供一種高抗折強度半導體單晶片，其主要結構係包括有一基板、一主動層、一金屬層；其中該主動層，係形成於該基板正面，且該主動層係包含有至少一積體電路；而其中該金屬層係形成於該基板背面，且該金屬層係完整覆蓋住該基板之背面。
於實施時，前述該金屬層之面積係大於或等於該基板之面積者。
於實施時，前述構成該基板厚度係大於10μm小於200μm之間；前述構成該金屬層厚度係大於0.1μm小於50μm之間；前述構成該基板係可為砷化鎵(GaAs)或磷化銦(InP)；前述構成該金屬層係可為金屬材料或金屬材料之合金者；而該金屬材料係可為金或銅；且前述該金屬層，係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層形成於該基板背面。
為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。
第2A圖係為本發明之已完成積體電路製作之基板，其背面研磨前之剖面結構示意圖，其中包括一基板201；於該基板201上設置有一主動層203；其中該基板201通常是使用砷化鎵(GaAs)或磷化銦(InP)等半導體材料所構成；而該主動層203則是包括了已製作完成之至少一積體電路。於實作時，該主動層203通常是包括了複數個彼此獨立之積體電路之分佈，而最終需將這些複數個積體電路切割開來，成為複數個個別獨立之積體電路之單晶片，然後再加以封裝為成品。但在切割之前，需先在該基板201之背面鍍上一層金屬層，一來可以提升半導體晶片抗折強度，一來有利於封裝時的黏著。在實作上，我們通常在該基板201之背面鍍上一層金屬層之前，會先將該基板201之背面加以研磨，研磨後該基板201之厚度係可為大於10μm小於200μm之間。在實作上，通常我們會研磨至該基板201之厚度約為50μm左右，如圖第2B圖所示，係為本發明之已完成積體電路製作之基板，其背面研磨後之剖面結構示意圖，由第2B圖可看出，該基板201之背面經研磨過後，該基板201之厚度變薄了。而研磨過後之該基板201之背面，係為一預備鍍金屬層區域207。接下來如第2C圖所示，係為本發明在基板背面鍍上金屬層之剖面結構示意圖，係在該預備鍍金屬層區域207上鍍上一金屬層209。如第2D圖所示，係為本發明在基板背面研磨後以及在基板背面鍍上金屬層之局部放大示意圖，其中第2D圖左半部圖係為研磨過後之該基板201之背面部分，亦即該預備鍍金屬層區域207。而第2D圖右半部圖係為在該預備鍍金屬層區域207上鍍上一層該金屬層209。其中該金屬層係可為金屬材料或金屬材料之合金者；而該金屬材料係可為金或銅所構成。且該金屬層209係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層209形成於該基板201之背面之該預備鍍金屬層區域207上。且該金屬層209之厚度係大於0.1μm小於50μm之間。在實作上，通常該金屬層209之厚度約為3μm左右。而該金屬層209之範圍至少需完整覆蓋住該基板201背面相對於該主動層203之積體電路之區域。且該金屬層209之面積係可大於或等於該主動層之積體電路之面積者。在實作上，係可於該基板201之背面之該預備鍍金屬層區域207上，整面鍍上該金屬層209，使得製程上較為方便製作。鍍完該金屬層209之後，即可以進行晶片切割程序。如第2E、2F圖所示，係為本發明之切割基板之局部放大示意圖以及剖面結構示意圖。切割係採用本發明之特殊切割方式，在切割時會形成街道狀之切割道211，該切割道211之寬度約為30μm，切割之後，每一切割道211，都會造成該基板201及該金屬層209耗損約30μm之寬度。運用本發明之特殊切割方式，在切割時不會讓該金屬層209之碎屑被到處噴濺，也不會有讓該金屬層209之碎屑被沾黏到該主動層203的積體電路上，而影響到該主動層203的積體電路之正常運作，增加產品的良率。
切割完畢之後，可切割成至少一高抗折強度半導體單晶片，如第2G圖所示，係為本發明之基板切割後之單晶片之剖面結構示意圖。而經切割後所形成之該單晶片，係有以下之結構：一基板201，於該基板201上有一主動層203，其中該主動層203是包括了已製作完成之至少一積體電路。於該基板201下，鍍有一金屬層209，其中該金屬層209係完整覆蓋住該基板201之背面，且該金屬層209之面積係大於或等於該基板201之面積者。其中該基板201係可為砷化鎵(GaAs)或磷化銦(InP)，且該基板201厚度係可大於10μm小於200μm之間。在實作上，通常該基板201之厚度約為50μm左右。該金屬層209厚度係可大於0.1μm小於50μm之間。在實作上，通常該金屬層209之厚度約為3μm左右。且該金屬層209係可為金屬材料或金屬材料之合金者；而該金屬材料係可為金或銅。係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層209形成於該基板201之背面。其中經切割後於該單晶片四周之該基板201與該金屬層209之交界處係為一基板金屬層交界處215。運用本發明之特殊切割方式，可以將該金屬層209及該基板201整齊切割，亦可使該基板金屬層交界處215結構完整，使得該金屬層209與該基板201在該基板金屬層交界處215不易產生裂痕，如此可大幅增強晶片的抗折強度。
綜上所述，本發明透過運用本發明之特殊切割方式，可平整切割晶元，而無需事先在基板之背面蝕刻出街道狀光罩凹槽，又可將基板研磨至100μm以下，既可節省機台使用，減少將近一半之製程之時間，節省材料之使用，增加切割後單晶片之散熱效率，並大幅增強晶片的抗折強度，因此本發明確實可達到預期之目的，並具有良好製程穩定性及元件可靠度等優點。其確具產業利用之價值，爰依法提出專利申請。
又上述說明與圖式僅是用以說明本發明之實施例，凡熟於此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。
101．．．基板
103．．．主動層
105．．．金屬黏著薄膜
107．．．金屬層
109．．．光阻層
111．．．街道狀光阻層凹槽
113．．．街道狀金屬層凹槽
115．．．切割道
117．．．邊緣殘留凹槽
201．．．基板
203．．．主動層
207．．．預備鍍金屬層區域
209．．．金屬層
211．．．切割道
215．．．基板金屬層交界處
第1A圖　係為已完成積體電路製作之晶元之基板背面及正面之示意圖。
第1B圖　係為一習用技術在基板背面形成金屬黏著薄膜、金屬層及光阻後之剖面結構示意圖。
第1C圖　係為一習用技術在基板背面蝕刻出街道狀光阻層凹槽之剖面結構示意圖。
第1D圖　係為一習用技術在基板背面蝕刻出街道狀金屬層凹槽之剖面結構示意圖。
第1E圖　係為一習用技術在基板背面去除光阻層後之剖面結構示意圖。
第1F圖　係為一習用技術切割基板之剖面結構示意圖。
第1G圖　係為一習用技術基板切割後之單晶片之剖面結構示意圖。
第2A圖　係為本發明之已完成積體電路製作之基板，其背面研磨前之剖面結構示意圖。
第2B圖　係為本發明之已完成積體電路製作之基板，其背面研磨後之剖面結構示意圖。
第2C圖　係為本發明在基板背面鍍上金屬層之剖面結構示意圖。
第2D圖　係為本發明在基板背面研磨後以及在基板背面鍍上金屬層之局部放大示意圖。
第2E圖　係為本發明之切割基板之局部放大示意圖。
第2F圖　係為本發明之切割基板之剖面結構示意圖。
第2G圖　係為本發明之基板切割後之單晶片之剖面結構示意圖。
201．．．基板
203．．．主動層
209．．．金屬層
215．．．基板金屬層交界處

权利要求:
Claims (28)
[1] 一種高抗折強度半導體晶元改良結構，其主要結構係包括有：一基板；一主動層，係形成於該基板正面，且該主動層係包含有至少一積體電路；以及一金屬層，係形成於該基板背面，且該金屬層係完整覆蓋住該基板背面相對於該主動層之積體電路之區域。
[2] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中該金屬層之面積係大於或等於該主動層之積體電路之面積者。
[3] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中該基板厚度係大於10μm小於200μm之間。
[4] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中該金屬層係可完整覆蓋住該基板之背面者。
[5] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中該金屬層厚度係大於0.1μm小於50μm之間。
[6] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中該基板係可為砷化鎵(GaAs)或磷化銦(InP)。
[7] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中該金屬層係可為金屬材料或金屬材料之合金者。
[8] 如申請專利範圍第7項所述之高抗折強度半導體晶元改良結構，其中該金屬材料係可為金或銅。
[9] 如申請專利範圍第1項所述之高抗折強度半導體晶元改良結構，其中係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層形成於該基板之背面。
[10] 一種高抗折強度半導體單晶片，其主要結構係包括有：一基板；一主動層，係形成於該基板正面，且該主動層係包含有至少一積體電路；以及一金屬層，係形成於該基板背面，且該金屬層係完整覆蓋住該基板之背面。
[11] 如申請專利範圍第10項所述之高抗折強度半導體單晶片，其中該金屬層之面積係大於或等於該基板之面積者。
[12] 如申請專利範圍第10項所述之高抗折強度半導體單晶片，其中該基板厚度係大於10μm小於200μm之間。
[13] 如申請專利範圍第10項所述之高抗折強度半導體單晶片，其中該金屬層厚度係大於0.1μm小於50μm之間。
[14] 如申請專利範圍第10項所述之高抗折強度半導體單晶片，其中該基板係可為砷化鎵(GaAs)或磷化銦(InP)。
[15] 如申請專利範圍第10項所述之高抗折強度半導體單晶片，其中該金屬層係可為金屬材料或金屬材料之合金者。
[16] 如申請專利範圍第15項所述之高抗折強度半導體單晶片，其中該金屬材料係可為金或銅。
[17] 如申請專利範圍第10項所述之高抗折強度半導體單晶片，其中係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層形成於該基板之背面。
[18] 一種高抗折強度半導體晶元改良結構之製程方法，包括以下步驟：於一基板正面，形成一主動層，且該主動層係包含有至少一積體電路；於該基板之背面形成一金屬層，且該金屬層係完整覆蓋住該基板背面相對於該主動層之積體電路之區域；以及將該高抗折強度半導體晶元以特殊之方式切割，可切割成至少一高抗折強度半導體單晶片，且在切割完畢之後，該高抗折強度半導體單晶片背面之金屬層係完整覆蓋住該高抗折強度半導體單晶片基板之背面。
[19] 如申請專利範圍第18項所述之製程方法，其中該高抗折強度半導體單晶片背面之金屬層之面積係大於或等於該高抗折強度半導體單晶片之基板之面積。
[20] 如申請專利範圍第18項所述之製程方法，其中該金屬層之面積係大於或等於該主動層之積體電路之面積者。
[21] 如申請專利範圍第18項所述之製程方法，其中於該基板之背面形成該金屬層之前，係可先將該基板之背面加以研磨。
[22] 如申請專利範圍第21項所述之製程方法，其中該基板厚度係大於10μm小於200μm之間。
[23] 如申請專利範圍第18項所述之製程方法，其中該金屬層係可完整覆蓋住該基板之背面者。
[24] 如申請專利範圍第18項所述之製程方法，其中該金屬層厚度係大於0.1μm小於50μm之間。
[25] 如申請專利範圍第18項所述之製程方法，其中該基板係可為砷化鎵(GaAs)或磷化銦(InP)。
[26] 如申請專利範圍第18項所述之製程方法，其中該金屬層係可為金屬材料或金屬材料之合金者。
[27] 如申請專利範圍第26項所述之製程方法，其中該金屬材料係可為金或銅。
[28] 如申請專利範圍第18項所述之製程方法，其中係可用蒸鍍、分子束磊晶、電鍍或濺鍍方式，將該金屬層形成於該基板之背面。

类似技术:

---

公开号 | 公开日 | 专利标题

---

US20020037631A1|2002-03-28|Method for manufacturing semiconductor devices

---

JP2005322738A|2005-11-17|半導体装置の製造方法

---

TWI480941B|2015-04-11|高抗折強度半導體晶元改良結構及其製程方法

---

JPH08125077A|1996-05-17|半導体装置の製造方法、及び半導体装置

---

US9093385B2|2015-07-28|Method for processing a semiconductor workpiece with metallization

---

US7655539B2|2010-02-02|Dice by grind for back surface metallized dies

---

TW201501373A|2015-01-01|具有金屬化側壁之半導體光學發射裝置

---

WO2019019763A1|2019-01-31|一种化合物半导体器件的背面制程方法

---

CN110379782A|2019-10-25|基于刻蚀和定向外延的片内嵌入金刚石散热氮化镓晶体管及制备方法

---

TWI455199B|2014-10-01|晶圓切割製程

---

JPH10177974A|1998-06-30|ヘテロエピタキシャルウェハ上のデバイスチップ製造方法

---

US20200152545A1|2020-05-14|Semiconductor device and method for manufacturing semiconductor device

---

JP2004055852A|2004-02-19|半導体装置及びその製造方法

---

JP2003158097A|2003-05-30|半導体装置及びその製造方法

---

CN108305837A|2018-07-20|生产半导体器件的方法

---

CN105448829A|2016-03-30|一种晶圆级芯片封装体的制作方法

---

JP2000173952A|2000-06-23|半導体装置及びその製造方法

---

US20210143108A1|2021-05-13|Semiconductor Device Having a Thin Semiconductor Die

---

US20180366618A1|2018-12-20|Optoelectronic Semiconductor Devices with Enhanced Light Output

---

JP2009016420A|2009-01-22|半導体装置の製造方法

---

JP2007081360A|2007-03-29|垂直型発光ダイオードおよびその製造方法

---

US8835283B2|2014-09-16|Fabrication method for producing semiconductor chips with enhanced die strength

---

TWI720936B|2021-03-01|化合物半導體元件及其背面銅製程方法

---

EP0499752B1|1996-06-12|Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips

---

CN102339911B|2015-03-18|发光二极管的制造方法

同族专利:

---

公开号 | 公开日

---

US20130099250A1|2013-04-25|

---

TWI480941B|2015-04-11|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

TWI611578B|2017-06-14|2018-01-11|穩懋半導體股份有限公司|用以減少化合物半導體晶圓變形之改良結構|TW550866B|2002-03-27|2003-09-01|Chunghwa Telecom Co Ltd|Self-aligned process method of ridge shape waveguide semiconductor laser|

---

JP4011569B2|2003-08-20|2007-11-21|株式会社東芝|半導体発光素子|

---

JP2006270028A|2005-02-25|2006-10-05|Mitsubishi Electric Corp|半導体発光素子|

---

CN101295758B|2007-04-29|2013-03-06|晶能光电（江西）有限公司|含有碳基衬底的铟镓铝氮发光器件以及其制造方法|

---

US8815618B2|2008-08-29|2014-08-26|Tsmc Solid State Lighting Ltd.|Light-emitting diode on a conductive substrate|

---

US8211781B2|2008-11-10|2012-07-03|Stanley Electric Co., Ltd.|Semiconductor manufacturing method|

---

US8455332B2|2009-05-01|2013-06-04|Bridgelux, Inc.|Method and apparatus for manufacturing LED devices using laser scribing|US9093506B2|2012-05-08|2015-07-28|Skyworks Solutions, Inc.|Process for fabricating gallium arsenide devices with copper contact layer|

---

US10134689B1|2013-02-28|2018-11-20|Maxim Integrated Products, Inc.|Warpage compensation metal for wafer level packaging technology|

---

US10916516B2|2017-06-07|2021-02-09|Xilinx, Inc.|High bandwidth memorybandwidth aggregation switch|

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

TW100138248A|TWI480941B|2011-10-21|2011-10-21|高抗折強度半導體晶元改良結構及其製程方法|TW100138248A| TWI480941B|2011-10-21|2011-10-21|高抗折強度半導體晶元改良結構及其製程方法|

---

US13/357,338| US20130099250A1|2011-10-21|2012-01-24|Structure of semiconductor chips with enhanced die strength and a fabrication method thereof|

---

US13/971,525| US8835283B2|2011-10-21|2013-08-20|Fabrication method for producing semiconductor chips with enhanced die strength|