• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種在一全域資料線中使用一終止方案之半導體記憶體裝置包括一全域資料線及一資料線驅動單元。該全域資料線在一介面區與各自具有一記憶體組的複數個核心區之間傳送資料。該資料線驅動單元係安置於該等核心區中之每一者中，且在一資料傳送操作中回應於資料而驅動該資料全域線。該資料線驅動單元在一終止操作中將該全域資料線設定至一終止電壓位準。
    公开号:TW201318000A
    申请号:TW101110641
    申请日:2012-03-27
    公开日:2013-05-01
    发明作者:Jae-Woong Yun
    申请人:Hynix Semiconductor Inc；
    IPC主号:G11C7-00
    专利说明:
    半導體記憶體裝置及其驅動方法
    本發明之例示性實施例係關於半導體設計技術，且更特定言之係關於在全域資料線中使用終止方案之半導體記憶體裝置。
    本申請案主張2011年10月27日申請之韓國專利申請案第10-2011-0110501號之優先權，該案係以全文引用方式併入本文中。
    一般而言，用於傳送資料的複數個資料線係安置於一半導體記憶體裝置(諸如，雙資料速率同步DRAM(DDR SDRAM))中。隨著半導體記憶體裝置之容量增加，資料線之長度亦增加。在此，資料線之長度的增加可導致用於傳送資料之資料線之負載的增加。
    與此同時，該半導體記憶體裝置中所使用的資料線可取決於其安置之位置而劃分成一區段輸入/輸出線、一區域輸入/輸出線及一全域輸入/輸出線等。特定言之，由於諸如全域輸入/輸出線之全域資料線具有相對較大之負載，故資料之失真及丟失可能發生。因此，曾使用中繼器方案(其中兩個反相器級係安置於該全域資料線的中間)來減少資料之失真。
    然而，中繼器方案僅為具有例示性結構之驅動器電路且具有相當大的功率消耗。因此，正在建議全域資料線之終止方案。
    圖1說明習知終止電路。
    參看圖1，一半導體記憶體裝置包括複數個核心區110、一終止單元120及一鎖存單元130。
    該複數個核心區110中之每一者為包括一記憶體組之區，且該半導體記憶體裝置使用該記憶體組執行一讀取操作及一寫入操作。亦即，在該半導體記憶體裝置之寫入操作中，經由一(安置於一介面區中之)資料墊140輸入的資料係經由一全域資料線GIO傳送，且該經傳送資料係儲存於安置於核心區110中之記憶體組中。在該半導體記憶體裝置之讀取操作中，儲存於該記憶體組中之資料係經由全域資料線GIO傳送，且該經傳送資料係經由資料墊140而輸出至該半導體記憶體裝置之外部。
    終止單元120係用於執行全域資料線GIO之終止操作。終止單元120回應於終止控制信號TM_CTR驅動全域資料線GIO以具有一終止位準(VDD/2)。在此情況下，終止控制信號TM_CTR為在資料之讀取及寫入操作週期期間啟動之信號，且該信號可對應於在讀取操作及寫入操作中啟動之行命令信號。
    隨後，鎖存單元130為用於防止全域資料線GIO浮動之組件。
    在下文中，將簡單地描述習知終止操作。
    當執行終止操作時(亦即，當終止控制信號TM_CTR經啟動為一邏輯「高」時)，終止單元120中之PMOS電晶體及NMOS電晶體均接通。因此，全域資料線GIO之電壓位準終止於終止位準(VDD/2)。
    如上所述，終止控制信號TM_CTR為在半導體記憶體裝置中之資料之讀取及寫入操作週期期間啟動之信號，且包括PMOS電晶體及NMOS電晶體之直流路徑在終止操作中形成。亦即，在習知半導體記憶體裝置中，直流路徑係在終止操作中形成，且大量電流係經由直流路徑消耗。
    與此同時，隨著半導體記憶體裝置之儲存容量變大，資料線之長度變長，且全域資料線GIO之長度亦變長。為了執行如上所述的較長全域資料線GIO之終止操作，終止單元120之電路尺寸增加。
    本發明之一實施例係關於一種用於在不增加一終止電路之尺寸的情況下執行一終止操作之半導體記憶體裝置。
    根據本發明之一實施例，一半導體記憶體裝置包括：一全域資料線，其經組態以在一介面區與各自具有一記憶體組的複數個核心區之間傳送資料；及一資料線驅動單元，其安置於該等核心區中之每一者中且經組態以在一資料傳送操作中回應於該資料而驅動該資料全域線且在一終止操作中將該全域資料線設定至一終止電壓位準。
    根據本發明之另一實施例，一積體電路包括：一上拉驅動控制單元，其經組態以回應於一上拉終止控制信號取決於資料而用一上拉電壓驅動一全域資料線；及一下拉驅動控制單元，其經組態以回應於一下拉終止控制信號取決於資料而用一下拉電壓驅動該全域資料線，其中該上拉終止控制信號及該下拉終止控制信號係在一行命令信號經啟動之前在不同週期中啟動。
    根據本發明之又一實施例，一種終止操作方法包括：在一行命令信號經啟動之前在一設定週期期間執行一全域資料線之一終止操作；及在該行命令信號經啟動之後取決於資料而驅動該全域資料線。
    在根據本發明之實施例之半導體記憶體裝置中，可在不使用一額外終止電路之情況下減小為該半導體記憶體裝置之一時間變數的「tAA」。
    下文中將參看隨附圖式較詳細地描述本發明之例示性實施例。然而，本發明可以許多不同形式體現且不應被解釋為限於本文中所陳述之實施例。實情為，提供此等實施例以使得本發明將澈底且完整，且將向熟習此項技術者充分傳達本發明之範疇。在本發明中，相同參考數字在本發明之多個圖及實施例中指代相同部分。
    圖2說明根據本發明之一例示性實施例之半導體記憶體裝置。
    參看圖2，根據本發明之實施例的半導體記憶體裝置包括複數個核心區210及一鎖存單元220。在此，鎖存單元220為用於防止全域資料線GIO浮動之組件。
    根據本發明之例示性實施例之半導體記憶體裝置具有安置於該複數個核心區210中之每一者中的一資料線驅動單元211。資料線驅動單元211可在一資料傳送操作中回應於資料而驅動全域資料線GIO，且該資料線驅動單元在一終止操作中終止全域資料線GIO(亦即，設定於一終止電壓位準)。在圖2中，資料線驅動單元211係安置於該等核心區210中每一者中，亦即對應於每一記憶體組。在此情況下，終止操作可對應於每一記憶體組來執行。
    圖3說明圖2之資料線驅動單元211之一實施例。
    參看圖3，資料線驅動單元211包括一感測放大單元310、一控制信號產生單元320、一選擇性傳送單元330及一線驅動單元340。
    感測放大單元310感測經由主/次區域輸入/輸出線LIOT及LIOB傳送之資料、放大所感測資料，且接著輸出經放大資料。在此，感測放大單元310回應於一啟用信號EN而執行一感測放大操作，且啟用信號EN為在讀取操作中啟動之信號。僅供參考，在半導體記憶體裝置中，用於讀取操作之行命令信號係在讀取操作中啟動。啟用信號EN可為對應於行命令信號之信號。僅供參考，在半導體記憶體裝置中，用於寫入操作之行命令信號係在寫入操作中啟動。
    控制信號產生單元320回應於用於讀取操作之信號RD而產生一終止控制信號TM_PUL。在此，終止控制信號TM_PUL為在用於讀取操作之行命令信號回應於用於讀取操作之信號RD而啟動之前在一特定週期期間啟動之脈衝信號。
    選擇性傳送單元330回應於終止控制信號TM_PUL而選擇性地傳送自感測放大單元310輸出的資料或一驅動控制信號。亦即，當終止控制信號TM_PUL經撤銷啟動為一邏輯「低」時，選擇性傳送單元330傳送感測放大單元310之一輸出信號，使得一上拉驅動控制信號CTR_UP或一下拉驅動控制信號CTR_DN經啟動。當終止控制信號TM_PUL經啟動為一邏輯「高」時，選擇性傳送單元330傳送終止控制信號TM_PUL，使得上拉驅動控制信號CTR_UP及下拉驅動控制信號CTR_DN兩者經啟動。
    線驅動單元340回應於自選擇性傳送單元330輸出之上拉驅動控制信號CTR_UP及下拉驅動控制信號CTR_DN而驅動全域資料線GIO。如上所述，在資料傳送操作中，上拉驅動控制信號CTR_UP及下拉驅動控制信號CTR_DN中之一者係對應於資料而啟動。因此，全域資料線GIO係回應於上拉驅動控制信號CTR_UP而經上拉驅動或回應於下拉驅動控制信號CTR_DN而經下拉驅動。舉例而言，回應於上拉驅動控制信號CTR_UP為全域資料線GIO供應一電源電壓VDD且回應於下拉驅動控制信號CTR_DN為其供應一接地電壓VSS。在終止操作中，上拉驅動控制信號CTR_UP經啟動為邏輯「低」，且下拉驅動控制信號CTR_DN經啟動為邏輯「高」。因此，全域資料線GIO係同時上拉驅動且下拉驅動(亦即，終止)。
    換言之，由於終止控制信號TM_PUL為在一行命令信號經啟動之前在一特定週期期間啟動之脈衝信號，故全域資料線GIO之終止操作係在資料經傳送之前在該週期期間(亦即，當終止控制信號TM_PUL經啟動時)執行，且接著執行資料傳送操作。因此，在終止操作中，線驅動單元340回應於終止控制信號TM_PUL而終止全域資料線GIO。接著，在資料傳送操作中，線驅動單元340回應於自感測放大單元310輸出之資料而驅動全域資料線GIO。
    圖4為說明根據本發明之實施例之終止操作的波形圖，其中將半導體記憶體裝置之讀取操作說明為實例。
    圖4說明不具有終止操作(A)、具有根據本發明之終止操作(B)及具有根據相關技術之終止操作(C)之讀取操作的波形圖。根據本發明之終止操作(B)可確保比根據相關技術之終止操作(C)寬的有效資料週期。
    在根據相關技術之終止操作(C)中，該終止操作在讀取操作之所有週期期間執行，且因此，消耗大量電流。然而，根據本發明之實施例之終止操作係在資料傳送操作經執行之前在一特定週期期間啟動，且因此，電流消耗可在其他週期中減小。亦即，根據本發明之實施例之電路組態具有比根據相關技術之電路組態少的電流消耗。
    圖5說明圖2之資料線驅動單元211之另一實施例。
    參看圖5，資料線驅動單元211包括一感測放大單元510、一上拉驅動控制單元520及一下拉驅動控制單元530。
    感測放大單元510感測經由主/次區域輸入/輸出線LIOT及LIOB傳送之資料、放大所感測資料，且接著輸出經放大資料。感測放大單元510可與圖3之感測放大單元310相同地組態，且因此，將省略感測放大單元510之詳細描述。
    在讀取操作中，上拉驅動控制單元520回應於自感測放大單元510輸出之資料而驅動全域資料線GIO或回應於在行命令信號經啟動之前在一特定週期期間啟動之上拉終止控制信號TM_UP而上拉終止全域資料線GIO。下拉驅動控制單元530使用自感測放大單元510輸出之資料驅動全域資料線GIO或回應於在行命令信號經啟動之前在一特定週期期間啟動之下拉終止控制信號TM_DN而下拉終止全域資料線GIO。
    上拉終止控制信號TM_UP及下拉終止控制信號TM_DN之啟動時間可設定為彼此不同。另外，可設定上拉終止控制信號TM_UP及下拉終止控制信號TM_DN之啟動時間，使得上拉終止控制信號TM_UP及下拉終止控制信號TM_DN中之一者取決於資料偏斜(data skew)情形或各種環境因素而啟動。
    根據本發明之實施例，在不使用一額外終止電路之情況下執行一終止操作，使得指示在一讀取操作中回應於一命令而輸出資料所用的時間之時間變數「tAA」可減小，藉此增加半導體記憶體裝置之處理速度。
    儘管已相對於特定實施例描述了本發明，但熟習此項技術者將易於瞭解，在不脫離如在以下申請專利範圍中所界定之本發明之精神及範疇的情況下，可做出各種改變及修改。
    另外，前述實施例中所說明之邏輯閘及電晶體之位置及類型將取決於輸入至其之信號之極性而以不同方式實施。
    110．．．核心區
    120．．．終止單元
    130．．．鎖存單元
    140．．．資料墊
    210．．．核心區
    211．．．資料線驅動單元
    220．．．鎖存單元
    310．．．感測放大單元
    320．．．控制信號產生單元
    330．．．選擇性傳送單元
    340．．．線驅動單元
    510．．．感測放大單元
    520．．．上拉驅動控制單元
    530．．．下拉驅動控制單元
    CTR_DN．．．下拉驅動控制信號
    CTR_UP．．．上拉驅動控制信號
    EN．．．啟用信號
    GIO．．．全域資料線
    LIOB．．．主/次區域輸入/輸出線
    LIOT．．．主/次區域輸入/輸出線
    RD．．．用於讀取操作之信號
    TM_CTR．．．終止控制信號
    TM_DN．．．下拉終止控制信號
    TM_PUL．．．終止控制信號
    TM_UP．．．上拉終止控制信號
    VDD．．．電源電壓
    VSS．．．接地電壓
    圖1說明習知終止電路。
    圖2說明根據本發明之一例示性實施例之半導體記憶體裝置。
    圖3說明圖2之資料線驅動單元之一例示性實施例。
    圖4為說明根據本發明之一例示性實施例之終止操作的波形圖，其中將半導體記憶體裝置之讀取操作說明為實例。
    圖5說明圖2之資料線驅動單元之另一實施例。
    140．．．資料墊
    210．．．核心區
    211．．．資料線驅動單元
    220．．．鎖存單元
    GIO．．．全域資料線
    权利要求:
    Claims (13)
    [1] 一種半導體記憶體裝置，其包含：一全域資料線，其經組態以在一介面區與各自具有一記憶體組的複數個核心區之間傳送資料；及一資料線驅動單元，其安置於該等核心區中之每一者中且經組態以在一資料傳送操作中回應於該資料而驅動該資料全域線且在一終止操作中將該全域資料線設定至一終止電壓位準。
    [2] 如請求項1之半導體記憶體裝置，其進一步包含一控制信號產生單元，該控制信號產生單元經組態以產生在一行命令信號經啟動之前在一設定週期期間啟動之一終止控制信號。
    [3] 如請求項2之半導體記憶體裝置，其中該資料線驅動單元經組態以回應於該終止控制信號而執行該終止操作。
    [4] 如請求項2之半導體記憶體裝置，其中該資料線驅動單元包含：一選擇性傳送單元，其經組態以回應於該終止控制信號而選擇性地傳送該資料或一驅動控制信號；及一線驅動單元，其經組態以回應於該選擇性傳送單元之一輸出信號而驅動該全域資料線。
    [5] 如請求項1之半導體記憶體裝置，其中該資料線驅動單元包括分別對應於該複數個核心區之該等記憶體組的複數個資料線驅動單元。
    [6] 一種積體電路，其包含：一上拉驅動控制單元，其經組態以回應於一上拉終止控制信號取決於資料而用一上拉電壓驅動一全域資料線；及一下拉驅動控制單元，其經組態以回應於一下拉終止控制信號取決於該資料而用一下拉電壓驅動該全域資料線，其中該上拉終止控制信號及該下拉終止控制信號係在一行命令信號經啟動之前在不同週期期間啟動。
    [7] 如請求項6之積體電路，其中：該上拉驅動控制單元經組態以在該上拉終止控制信號經啟動時驅動處於該上拉電壓之一位準的一全域資料線而不考慮該資料；且該下拉驅動控制單元經組態以在該下拉終止控制信號經啟動時驅動處於該下拉電壓之一位準的該全域資料線而不考慮該資料。
    [8] 如請求項6之積體電路，其中該上拉驅動單元及該下拉驅動控制單元中之每一者包含：一選擇性傳送單元，其經組態以回應於一相應終止控制信號而選擇性地傳送該資料或一相應驅動控制信號；及一線驅動單元，其經組態以回應於該選擇性傳送單元之一輸出信號而驅動該全域資料線。
    [9] 如請求項6之積體電路，其中該上拉驅動控制單元及該下拉驅動控制單元中之一者係在一終止操作中啟動。
    [10] 一種終止操作方法，其包含：在一行命令信號經啟動之前在一設定週期期間執行一全域資料線之一終止操作；及在該行命令信號經啟動之後取決於資料而驅動該全域資料線。
    [11] 如請求項10之方法，其中該終止操作之該執行包含：回應於該行命令信號而產生一終止控制信號；及回應於該終止控制信號用上拉電壓及下拉電壓驅動該全域資料線。
    [12] 如請求項11之方法，其中該全域資料線之該驅動包含：在該終止操作中之一第一週期期間用該上拉電壓驅動該全域資料線；及在該終止操作中之不同於該第一週期之一第二週期期間用該下拉電壓驅動該全域資料線。
    [13] 如請求項10之方法，其中該終止操作之該執行包含：回應於該行命令信號而產生一終止控制信號；及回應於該終止控制信號用上拉電壓及下拉電壓中之一者驅動該全域資料線。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8208328B2|2012-06-26|Semiconductor memory device
    CN104900250B|2019-04-02|放大电路和包括该放大电路的半导体存储器件
    US7974140B2|2011-07-05|Semiconductor device having a mode register and a plurality of voltage generators
    US8953400B2|2015-02-10|Data control circuit
    US7940074B2|2011-05-10|Data transmission circuit and semiconductor apparatus including the same
    US7821857B2|2010-10-26|Input/output line sense amplifier and semiconductor memory device using the same
    US9070428B2|2015-06-30|Semiconductor device
    US7586803B2|2009-09-08|Semiconductor memory device with reduced sense amplification time and operation method thereof
    US7130232B2|2006-10-31|Integrated circuit devices having multiple precharge circuits and methods of operating the same
    US20070070777A1|2007-03-29|Semiconductor memory device
    US8085614B2|2011-12-27|Source control circuit and semiconductor memory device using the same
    US8050111B2|2011-11-01|Data strobe signal generating circuit capable of easily obtaining valid data window
    TWI582788B|2017-05-11|半導體記憶體裝置及其驅動方法
    US20090303804A1|2009-12-10|Semiconductor device and method for driving the same
    US9019789B2|2015-04-28|Semiconductor integrated circuit having differential signal transmission structure and method for driving the same
    US8194485B2|2012-06-05|Semiconductor memory device and method of controlling sense amplifier of semiconductor memory device
    KR100980061B1|2010-09-03|제어신호 생성회로
    TWI397919B|2013-06-01|控制信號線傳輸資料之電路及其控制方法
    TWI337361B|2011-02-11|Semiconductor memory device having shared bit line sense amplifier scheme
    US8922257B2|2014-12-30|Semiconductor device including driving circuit
    US20100061157A1|2010-03-11|Data output circuit
    US20150371717A1|2015-12-24|Semiconductor memory device
    CN1967710B|2012-05-16|半导体存储装置
    KR20110060416A|2011-06-08|반도체 메모리 장치
    KR20110021503A|2011-03-04|반도체 메모리 장치 및 그 구동방법
    同族专利:
    公开号 | 公开日
    CN103093801B|2017-06-27|
    US20130107643A1|2013-05-02|
    TWI582788B|2017-05-11|
    US8767479B2|2014-07-01|
    KR20130046125A|2013-05-07|
    CN103093801A|2013-05-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5943252A|1997-09-04|1999-08-24|Northern Telecom Limited|Content addressable memory|
    KR100533384B1|2004-04-12|2005-12-06|주식회사 하이닉스반도체|저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치|
    DE602006004038D1|2006-07-28|2009-01-15|Hynix Semiconductor Inc|Nichtflüchtige Speichervorrichtung und Verarbeitungsverfahren der Leseinformation einer Speicherzelle|
    KR20080065100A|2007-01-08|2008-07-11|주식회사 하이닉스반도체|반도체 메모리 소자와 그의 구동 방법|
    KR100940837B1|2008-06-04|2010-02-04|주식회사 하이닉스반도체|반도체 집적회로의 데이터 라인 터미네이션 회로 및 방법|
    KR101001140B1|2008-11-06|2010-12-15|주식회사 하이닉스반도체|반도체 메모리 소자와 터미네이션 동작 방법|
    KR101065336B1|2010-04-29|2011-09-16|주식회사 하이닉스반도체|반도체장치, 메모리시스템 및 메모리장치의 터미네이션 제어방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110110501A|KR20130046125A|2011-10-27|2011-10-27|반도체 메모리 장치 및 그 구동 방법|
    [返回顶部]