• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種顯示面板及其閘極驅動電路。閘極驅動電路包括多個位移暫存器。每一位移暫存器包括、第一掃描信號產生單元以產生一第一掃描信號、第二掃描信號產生單元以產生一第二掃描信號、第一控制單元用以產生第一控制信號及第二控制單元用以產生第二控制信號，其中第一控制信號及第二控制信號為第一掃描信號產生單元及第二掃描信號產生單元所共用。藉此，可避免第一掃描信號及第二掃描信號的信號強度因共用電路而減弱，以及縮小每一位移暫存器佔用的晶片面積。
    公开号:TW201317967A
    申请号:TW100138263
    申请日:2011-10-21
    公开日:2013-05-01
    发明作者:Kun-Yueh Lin；Chun-Hsin Liu；Chun-Huan Chang；Ya-Ting Lin
    申请人:Au Optronics Corp；
    IPC主号:G09G3-00
    专利说明:
    顯示面板及其閘極驅動電路
    本發明是有關於一種顯示面板及其閘極驅動電路，且特別是有關於一種配置於顯示面板上的閘極驅動電路及使用此閘極驅動電路的顯示面板。
    近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid Crystal Display,LCD)基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，隨即已成為顯示器產品之主流。也亦因如此，無不驅使著各家廠商針對液晶顯示器的開發技術要朝向微型化及低製作成本發展。
    為了要將液晶顯示器的製作成本壓低，已有部份廠商直接在面板之玻璃基板上製作多級位移暫存器(shift register)，藉以來取代習知所慣用的閘極驅動器(gate driver)，從而達到降低液晶顯示器之的製作成本的目的。
    然而，由於位移暫存器為利用形成於基板上的薄膜電晶體來構成，因此位移暫存器的驅動能力會礙於薄膜電晶體的製程而受限。在提高畫面更新率的情況下，單級位移暫存器可能要輸出多個掃描信號至多條掃描線以同時驅動多列畫素。在解決色偏(washout)的情況下，每一畫素會切割為多個顯示區域，因此單級位移暫存器可能需要輸出額外的驅動信號至畫素，以控制每一顯示區域的光學效果。依據上述，在原本侷限的驅動能力下，單級位移暫存器需要輸出多個掃描信號及/或驅動信號，因此位移暫存器會因為負載過大而驅動能力不足的情況。
    本發明提供一種顯示面板及其閘極驅動電路，可避免掃描信號的信號強度因共用電路結構而減弱，以及縮小每一第一位移暫存器佔用的晶片面積。
    本發明提出一種閘極驅動電路，配置於一基板，適於驅動具有多個第一畫素及多個第二畫素的一畫素陣列。這些第一畫素分別電性連接多個第一掃描線的其中之一、多個第一資料線的其中之一及多個第一驅動線的其中之一，這些第二畫素分別電性連接多個第二掃描線的其中之一、多個第二資料線的其中之一及多個第二驅動線的其中之一。閘極驅動電路包括多個第一位移暫存器及多個第二位移暫存器。每一第一位移暫存器包括第一掃描信號產生單元、第二掃描信號產生單元、第一控制單元及第二控制單元。第一掃描信號產生單元及第二掃描信號產生單元分別電性連接對應的第一掃描線及對應的第二掃描線，用以依據多個時脈信號同時輸出第一掃描信號至對應的第一掃描線及輸出第二掃描信號至對應的第二掃描線。第一控制單元及第二控制單元分別依據第一閂鎖時脈信號及第二閂鎖時脈信號產生第一控制信號及第二控制信號至第一掃描信號產生單元及第二掃描信號產生單元，以控制第一掃描信號產生單元及第二掃描信號產生單元停止輸出第一掃描信號及第二掃描信號。每一第二位移暫存器包括驅動信號產生單元、第三控制單元及第四控制單元。驅動信號產生單元電性連接對應的第一驅動線及對應的第二驅動線，用以依據這些時脈信號同時輸出第一驅動信號至對應的第一驅動線及輸出第二驅動信號至對應的第二驅動線。第三控制單元及第四控制單元分別依據第一閂鎖時脈信號及第二閂鎖時脈信號產生第三控制信號及第四控制信號至驅動信號產生單元，以控制驅動信號產生單元停止輸出第一驅動信號及第二驅動信號。
    本發明提出一種顯示面板，包括基板、多個第一掃描線、多個第二掃描線、多個第一資料線、多個第二資料線、多個第一驅動線、多個第二驅動線、畫素陣列及上述的閘極驅動電路。這些第一掃描線、這些第二掃描線、這些第一資料線、這些第二資料線、這些第一驅動線及這些第二驅動線及畫素陣列皆配置於基板上。畫素陣列具有多個第一畫素及多個第二畫素、這些第一畫素分別電性連接這些第一掃描線的其中之一、這些第一資料線的其中之一及這些第一驅動線的其中之一、這些第二畫素分別電性連接這些第二掃描線的其中之一、這些第二資料線的其中之一及這些第二驅動線的其中之一。
    在本發明之一實施例中，第n個第一位移暫存器的第一掃描信號產生單元包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體及第一電容。第一電晶體的汲極接收這些時脈信號中的第一時脈信號，其閘極接收第n-2個第一位移暫存器的第一端點電壓。第二電晶體的汲極電性接收第n-2個第一位移暫存器輸出的第一掃描信號，其閘極電性連接第一電晶體的源極，其源極輸出第一端點電壓。第三電晶體的汲極接收這些時脈信號中的第二時脈信號，其閘極電性連接第二電晶體的源極，其源極輸出對應的第一掃描信號。第一電容電性連接於第三電晶體的閘極與源極之間。第四電晶體的汲極電性連接第三電晶體的閘極，其閘極接收第一控制信號，其源極電性連接第三電晶體的源極。第五電晶體的汲極電性連接第三電晶體的源極，其閘極接收第一控制信號，其源極接收參考電壓。第六電晶體的汲極電性連接第三電晶體的閘極，其閘極接收第二控制信號，其源極電性連接第三電晶體的源極。第七電晶體的汲極電性連接第三電晶體的源極，其閘極接收第二控制信號，其源極接收參考電壓。第八電晶體的汲極電性連接第三電晶體的閘極，其閘極接收第n-2個第二位移暫存器輸出的第一驅動信號，其源極接收參考電壓。其中，n為大於等於1的正整數。
    在本發明之一實施例中，第n個第一位移暫存器的第二掃描信號產生單元包括第九電晶體、第十電晶體、第十一電晶體、第十二電晶體、第十三電晶體、第十四電晶體、第十五電晶體、第十六電晶體及第二電容。第九電晶體的汲極接收第一時脈信號，其閘極接收第n-2個第一位移暫存器的第二端點電壓。第十電晶體的汲極電性接收第n-2個第一位移暫存器輸出的第二掃描信號，其閘極電性連接第九電晶體的源極，其源極輸出第二端點電壓。第十一電晶體的汲極接收第二時脈信號，其閘極電性連接第十電晶體的源極，其源極輸出對應的第二掃描信號。第二電容電性連接於第十一電晶體的閘極與源極之間。第十二電晶體的汲極電性連接第十一電晶體的閘極，其閘極接收第一控制信號，其源極電性連接第十一電晶體的源極。第十三電晶體的汲極電性連接第十一電晶體的源極，其閘極接收第一控制信號，其源極接收參考電壓。第十四電晶體的汲極電性連接第十一電晶體的閘極，其閘極接收第二控制信號，其源極電性連接第十一電晶體的源極。第十五電晶體的汲極電性連接第十一電晶體的源極，其閘極接收第二控制信號，其源極接收參考電壓。第十六電晶體的汲極電性連接第十一電晶體的閘極，其閘極接收第n-2個第二位移暫存器輸出的第二驅動信號，其源極接收參考電壓。
    在本發明之一實施例中，第n個第二位移暫存器的驅動信號產生單元包括包括第十七電晶體、第十八電晶體、第十九電晶體、第二十電晶體、第二十一電晶體、第二十二電晶體、第二十三電晶體、第二十四電晶體、第二十五電晶體、第二十六電晶體、第二十七電晶體、第二十八電晶體、第二十九電晶體、第三十電晶體、第三電容及第四電容。第十七電晶體的汲極接收第一時脈信號，其閘極接收第n-2個第二位移暫存器的第三端點電壓。第十八電晶體的汲極電性接收第n-2個第二位移暫存器輸出的第一驅動信號，其閘極電性連接第十七電晶體的源極，其源極輸出第三端點電壓。第十九電晶體的汲極接收第一時脈信號，其閘極接收第n-2個第一位移暫存器的第三端點電壓。第二十電晶體的汲極電性接收第n-2個第二位移暫存器輸出的第二驅動信號，其閘極電性連接第十九電晶體的源極，其源極電性連接第十八電晶體的源極。第二十一電晶體的汲極接收第二時脈信號，其閘極電性連接第十八電晶體的源極，其源極輸出對應的第一驅動信號。第二十二電晶體的汲極接收第二時脈信號，其閘極電性連接第二十一電晶體的閘極，其源極輸出對應的第二驅動信號。第三電容電性連接於第二十一電晶體的閘極與源極之間。第四電容電性連接於第二十二電晶體的閘極與源極之間。第二十三電晶體的汲極電性連接第二十一電晶體的閘極，其閘極接收第三控制信號，其源極電性連接第二十一電晶體的源極。第二十四電晶體的汲極電性連接第二十一電晶體的源極，其閘極接收第三控制信號，其源極接收參考電壓。第二十五電晶體的汲極電性連接第二十二電晶體的源極，其閘極接收第三控制信號，其源極接收參考電壓。第二十六電晶體的汲極電性連接第二十一電晶體的閘極，其閘極接收第四控制信號，其源極電性連接第二十二電晶體的源極。第二十七電晶體的汲極電性連接第二十一電晶體的源極，其閘極接收第四控制信號，其源極接收參考電壓。第二十八電晶體的汲極電性連接第二十二電晶體的源極，其閘極接收第四控制信號，其源極接收參考電壓。第二十九電晶體的汲極電性連接第二十一電晶體的閘極，其閘極接收第n+4個第二位移暫存器輸出的第一驅動信號，其源極接收參考電壓。第三十電晶體的汲極電性連接第二十二電晶體的閘極，其閘極接收第n+4個第二位移暫存器輸出的第二驅動信號，其源極接收參考電壓。
    在本發明之一實施例中，第一控制單元、第二控制單元、第三控制單元及第四控制單元分別包括第三十一電晶體、第三十二電晶體、第三十三電晶體、第三十四電晶體。第三十一電晶體的閘極電性連接其汲極。第三十二電晶體的汲極電性連接第三十一電晶體的汲極，其閘極電性連接第三十一電晶體的源極，其源極對應的輸出第一控制信號、第二控制信號、第三控制信號及第四控制信號的其中之一。第三十三電晶體的汲極電性連接第三十一電晶體的源極，其源極接收參考電壓。第三十四電晶體的汲極電性連接第三十二電晶體的源極，其閘極電性連接第三十三電晶體的閘極，其源極接收參考電壓。其中，第一控制單元及第三控制單元的第三十一電晶體的閘極接收第一閂鎖時脈信號。第二控制單元及第四控制單元的第三十一電晶體的閘極接收第二閂鎖時脈信號。第一控制單元的第三十三電晶體的閘極接收第二端點電壓。第二控制單元的第三十三電晶體的閘極接收第一端點電壓。第三控制單元及第四控制單元的第三十三電晶體的閘極接收第三端點電壓。
    在本發明之一實施例中，這些第一畫素及這些第二畫素分別包括第三十五電晶體、三十六電晶體、三十七電晶體、第一儲存電容、第一液晶電容、三十六電晶體、第二儲存電容、第二液晶電容、第五電容及第六電容。第一儲存電容電性連接於第三十五電晶體的源極與共同電壓之間。第一液晶電容電性連接於第三十五電晶體的源極與共同電壓之間。第五電容及第六電容電性串聯於第三十五電晶體的源極與共同電壓之間。第二儲存電容電性連接於第三十六電晶體的源極與共同電壓之間。第二液晶電容電性連接於第三十六電晶體的源極與共同電壓之間。第三十七電晶體的汲極電性連接第三十六電晶體的源極，其源極電性連接第五電容與第六電容的連接處。其中，每一第一畫素的第三十五電晶體的閘極及第三十六電晶體的閘極電性連接對應的第一掃描線，每一第一畫素的第三十五電晶體的汲極及第三十六電晶體的汲極電性連接對應的第一資料線，每一第一畫素的第三十七電晶體的閘極電性連接對應的第一驅動線。每一第二畫素的第三十五電晶體的閘極及第三十六電晶體的閘極電性連接對應的第二掃描線，每一第二畫素的第三十五電晶體的汲極及第三十六電晶體的汲極電性連接對應的第二資料線，每一第二畫素的第三十七電晶體的閘極電性連接對應的第二驅動線。
    在本發明之一實施例中，第一掃描信號及第二掃描信號不重疊於對應的第一驅動信號及第二驅動信號。
    在本發明之一實施例中，在第一掃描信號與第二掃描信號先於對應的第一驅動信號及第二驅動信號輸出，且第一掃描信號與第二掃描信號的輸出時間點與對應的第一驅動信號及第二驅動信號的輸出時間點相差這些時脈信號的一時脈週期。
    在本發明之一實施例中，第一閂鎖時脈信號為第二閂鎖時脈信號的反相信號。
    在本發明之一實施例中，這些時脈信號為循序輸出。
    在本發明之一實施例中，每一時脈信號重疊於相鄰的兩時脈信號。
    在本發明之一實施例中，每一時脈信號分別與相鄰的兩時脈信號的重疊部分為相同，且每一時脈信號與相鄰的兩時脈信號的重疊部分的總和等於每一時脈信號的脈波寬度。
    在本發明之一實施例中，這些第一資料線及這些第二資料線為交叉配置，且這些第一資料線及這些第二資料線垂直於這些第一驅動線及這些第二驅動線。
    在本發明之一實施例中，這些第一驅動線及這些第二驅動線平行於這些第一掃描線及這些第二掃描線，且這些第一驅動線、這些第二驅動線、這些第一掃描線及這些第二掃描線為交叉配置。
    基於上述，本發明實施例的顯示面板及其閘極驅動電路，每一第一位移暫存器透過一第一掃描信號產生單元產生一第一掃描信號，透過一第二掃描信號產生單元產生一第二掃描信號，且共用第一控制單元及第二控制單元，藉此可避免第一掃描信號及第二掃描信號的信號強度因共用電路結構而減弱，以及縮小每一第一位移暫存器佔用的晶片面積。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖1為依據本發明一實施例的顯示面板的電路示意圖。請參照圖1，在本實施例中，顯示面板100包括基板110、多個第一掃描線111、多個第二掃描線113、多個第一資料線115、多個第二資料線117、多個第一驅動線119、多個第二驅動線121、畫素陣列PAX及閘極驅動電路130。並且，顯示面板100上更配置多條佈線以傳送啟動信號STV、多個時脈信號HC1~HC6、第一閂鎖時脈信號LC1及第二閂鎖時脈信號LC2。
    在本實施例中，第一掃描線111、第二掃描線113、第一資料線115、第二資料線117、第一驅動線119、第二驅動線121、畫素陣列PAX及閘極驅動電路130皆配置於基板110上。第一資料線115及第二資料線117為相互平行，並且沿水平方向由圖示左側向圖示右側交叉配置。第一掃描線111、第二掃描線113及第一驅動線119及第二驅動線121為相互平行，並且沿垂直方向由圖示上側向圖示下側交叉配置。如圖1所示，第一資料線115及第二資料線117會垂直於第一掃描線111、第二掃描線113及第一驅動線119及第二驅動線121。
    此外，在本實施例中，閘極驅動電路130為配置於畫素陣列PAX的一側，但在其他實施例中，閘極驅動電路130可配置於畫素陣列PAX的兩側，以便於畫素陣列PAX的兩側輸入相同的掃描信號(如SCA1及SCB1)及/或驅動信號(如SDA1及SDB1)，藉此提高掃描信號(如SCA1及SCB1)及驅動信號(如SDA1及SDB1)的信號強度。
    畫素陣列PAX具有多個第一畫素PA及多個第二畫素PB。依據第一掃描線111、第二掃描線113及第一驅動線119及第二驅動線121的配置方式，第一畫素PA及第二畫素PB會分別配置於不同列，以便於每一第一畫素PA電性連接對應的第一掃描線111及對應的第一驅動線119，以及每一第二畫素PB電性連接對應的第二掃描線113及對應的第二驅動線121。並且，每一第一畫素PA會電性連接對應的第一資料線115，每一第二畫素PB會電性連接對應的第二資料線117。
    閘極驅動電路130包括多個第一位移暫存器SRA1~SRAn及多個第二位移暫存器SRB1~SRBn，其中n為大於等於3的正整數。第一位移暫存器SRA1~SRAn用以依序輸出高準位的第一掃描信號SCA1~SCAn至對應的第一掃描線111，以及依序輸出高準位的第二掃描信號SCB1~SCBn至對應的第二掃描線113。第二位移暫存器SRB1~SRBn用以依序輸出高準位的第一驅動信號SDA1~SDAn至對應的第一驅動線119，以及依序輸出高準位的第二驅動信號SDB1~SDBn至對應的第二驅動線121。
    在某些實施例中，假設每一第一位移暫存器SRA1~SRAn及每一第二位移暫存器SRB1~SRBn設計為參照前幾級(例如前2級)第二位移暫存器的內部電壓或驅動信號而運作，則閘極驅動電路130可更包括至少2級備用位移暫存器(如DSR1~DSR6)，以產生前2級第一位移暫存器(如SRA1)及/或前2級第二位移暫存器(如SRB1)運作所參照的內部電壓或驅動信號(如SDA-1、SDA-2、SDB-1及SDB-2)。在本實施例中，假設閘極驅動電路130更包括6級備用位移暫存器(如DSR1~DSR6)，這些備用位移暫存器DSR1~DSR6用以分別產生第一驅動信號SDA-6~SDA-1及第二驅動信號SDB-6~SDB-1)。
    如圖1所示，每一第一位移暫存器SRA1~SRAn包括第一掃描信號產生單元SCSG1、第二掃描信號產生單元SCSG2、第一控制單元CLU1及第二控制單元CLU2。第一掃描信號產生單元SCSG1及第二掃描信號產生單元SCSG2分別電性連接對應的第一掃描線111及對應的第二掃描線113，用以依據對應的信號(例如啟動信號STV、時脈信號HC1~HC6)同時輸出高準位的第一掃描信號(如SCA1~SCAn)至對應的第一掃描線111及輸出高準位的第二掃描信號(如SCB1~SCBn)至對應的第二掃描線113。
    第一控制單元CLU1及第二控制單元CLU2分別依據第一閂鎖時脈信號LC1及第二閂鎖時脈信號LC2產生第一控制信號CL1及第二控制信號CL2至第一掃描信號產生單元SCSG1及第二掃描信號產生單元SCSG2，以控制第一掃描信號產生單元SCSG1及第二掃描信號產生單元SCSG2輸出低準位的第一掃描信號(如SCA1~SCAn)及第二掃描信號(如SCB1~SCBn)，其中輸出低準位的第一掃描信號(如SCA1~SCAn)及第二掃描信號(如SCB1~SCBn)的效果等同於停止輸出第一掃描信號(如SCA1~SCAn)及第二掃描信號(如SCB1~SCBn)的效果。
    依據上述，每一第一位移暫存器SRA1~SRAn透過第一掃描信號產生單元SCSG1產生第一掃描信號(如SCA1~SCAn)，透過第二掃描信號產生單元SCSG2產生第二掃描信號(如SCB1~SCBn)，且共用第一控制單元CLU1及第二控制單元CLU2的第一控制信號CL1及第二控制信號CL2，藉此可避免第一掃描信號(如SCA1~SCAn)及第二掃描信號(如SCB1~SCBn)的信號強度因共用電路結構而減弱，以及縮小每一第一位移暫存器SRA1~SRAn佔用的晶片面積。
    每一第二位移暫存器SRB1~SRBn包括驅動信號產生單元DRSG、第三控制單元CLU3及第四控制單元CLU4。驅動信號產生單元DRSG電性連接對應的第一驅動線119及對應的第二驅動線121，用以依據對應的信號(例如啟動信號STV、時脈信號HC1~HC6)同時輸出高準位的第一驅動信號(如SDA1~SDAn)至對應的第一驅動線119及輸出高準位的第二驅動信號(如SDB1~SDBn)至對應的第二驅動線121。第三控制單元CLU3及第四控制單元CLU4分別依據第一閂鎖時脈信號LC1及第二閂鎖時脈信號LC2產生第三控制信號CL3及第四控制信號CL4至驅動信號產生單元DRSG，以控制驅動信號產生單元DRSG輸出低準位的第一驅動信號(如SDA1~SDAn)及第二驅動信號(如SDB1~SDBn)，其中輸出低準位的第一驅動信號(如SDA1~SDAn)及第二驅動信號(如SDB1~SDBn)的效果等同於停止輸出第一驅動信號(如SDA1~SDAn)及第二驅動信號(如SDB1~SDBn)的效果。
    圖2為依據本發明一實施例的圖1的第一畫素與第二畫素的電路示意圖。請參照圖1及圖2，在本實施例中，第一畫素PA包括電晶體M1、M2、M3、儲存電容CST1、CST2、液晶電容CLC1、CLC2及電容CA、CB。電晶體M1及M2的閘極電性連接對應的第一掃描線111，電晶體M1及M2的汲極電性連接對應的第一資料線115。儲存電容CST1及液晶電容CLC1電性連接於電晶體M1的源極與共同電壓Vcom之間，儲存電容CST2及液晶電容CLC2電性連接於電晶體M2的源極與共同電壓Vcom之間。電容CA及CB電性串聯於電晶體M1的源極與共同電壓Vcom之間。電晶體M3的閘極電性連接第一驅動線119，電晶體M3的汲極電性連接電晶體M2的源極，電晶體M3的源極電性連接電容CA與CB的連接處。
    如圖2所示，第二畫素PB的結構大致相同於第一畫素PA，其不同之處在於電晶體M1’、M2’及M3’和相對應資料之間的連接關係。在畫素PB中，電晶體M1’及M2’的閘極電性連接對應的第二掃描線113，電晶體M1’及M2’的汲極電性連接對應的第二資料線117，電晶體M3的閘極電性連接第二驅動線121。
    依據上述，當第一掃描線111接收到對應的第一掃描信號(如SCA1)時，第一畫素PA的儲存電容CST1、CST2及液晶電容CLC1、CLC2可接收第一資料線115所傳遞的畫素電壓(未繪示)；當第二掃描線113接收到對應的第二掃描信號(如SCB1)時，第二畫素PB的儲存電容CST1、CST2及液晶電容CLC1、CLC2可接收第二資料線117所傳遞的畫素電壓(未繪示)。藉此，第一畫素PA及第二畫素PB的儲存電容CST1、CST2及液晶電容CLC1、CLC2可同時充電，以增加第一畫素PA及第二畫素PB的充電時間。
    並且，當第一驅動線119接收到對應的第一驅動信號(如SDA1)及第二驅動線121接收到對應的第二驅動信號(如SDB1)時，則第一畫素PA及第二畫素PB的儲存電容CST2及液晶電容CLC2的電壓受到電容CB的影響而降低，藉此控制第一畫素PA及第二畫素PB中對應儲存電容CST2及液晶電容CLC2的顯示區域的光學效果，以此降低偏光顯示面板100的色偏現象。
    圖3為依據本發明一實施例的圖1的時脈信號、掃描信號及驅動信號的波形示意圖。請參照圖1及圖3，在本實施例中，每一第一位移暫存器(如SRA1~SRAn)分別接收到對應的時脈信號(如HC1~HC6)，且該些位移暫存器SRA1~SRAn分別對應時脈信號HC1~HC6輸出高準位的第一掃描信號(如SCA1~SCAn)及高準位的第二掃描信號(如SCB1~SCBn)，因此以繪示為同一波形。並且，每一第二位移暫存器(如SRB1~SRBn)分別接收到對應的時脈信號(如HC1~HC6)，且該些第二位移暫存器SRB1~SRBn分別對應時脈信號HC1~HC6輸出高準位的第一驅動信號(如SDA1~SDAn)及高準位的第二驅動信號(如SDB1~SDBn)，因此亦繪示為同一波形。
    啟動信號STV係用以依序開啟第一位移暫存器SRA1~SRAn及依序開啟第二位移暫存器SRB1~SRBn。第一閂鎖時脈信號LC1及第二閂鎖時脈信號LC2則用以搭配第一位移暫存器SRA1~SRAn及第二位移暫存器SRB1~SRBn的內部電壓來依序關閉第一位移暫存器SRA1~SRAn及依序關閉第二位移暫存器SRB1~SRBn。該啟動信號STV、該第一閂鎖時脈信號和第二閂鎖時脈信號可由時序控制器或是電路板給予，端視實際上需求而定。
    請參照圖3，在本實施例中，第一閂鎖時脈信號LC1為第二閂鎖時脈信號LC2設計為反相信號。時脈信號HC1~HC6為循序形成脈波，亦即高準位的時脈信號HC1~HC6為循序輸出。其中，每一時脈信號(如HC1~HC6)重疊於相鄰的兩時脈信號，並且每一時脈信號(如HC1~HC6)與相鄰的兩時脈信號的重疊部分為相同，以及每一時脈信號(如HC1~HC6)與相鄰的兩時脈信號的重疊部分的總和等於時脈信號(如HC1~HC6)的一個脈波的脈波寬度PD。據此，每一第一掃描信號(如SCA1~SCAn)會與前一第一掃描信號重疊，以增加第一畫素PA的充電時間，並且每一第二掃描信號(如SCB1~SCBn)會與前一第二掃描信號重疊，以增加第二畫素PB的充電時間。
    在本實施例中，第一驅動信號(如SDA1~SDAn)及第二驅動信號(如SDB1~SDBn)為用以控制第一畫素PA及第二畫素PB的光學效果，其與用以開啟第一畫素PA及第二畫素PB的第一掃描信號(如SCA1~SCAn)及第二掃描信號(如SCB1~SCBn)不同。因此，每一第一掃描信號(如SCA1~SCAn)及第二掃描信號SCB1~SCBn)不重疊於對應的第一驅動信號(如SDA1~SDAn)及第二驅動信號(如SDB1~SDBn)。例如，第一掃描信號SCA1及第二掃描信號SCB1不重疊於第一驅動信號SDA1及第二驅動信號SDB1。
    一般而言，在第一畫素PA及第二畫素PB寫入對應的畫素電壓後，才會控制第一畫素PA及第二畫素PB的光學效果。因此，第一掃描信號(如SCA1~SCAn)與第二掃描信號(如SCB1~SCBn)先於對應的第一驅動信號(如SDA1~SDAn)及第二驅動信號(如SDB1~SDBn)形成脈波，亦即高準位的第一掃描信號(如SCA1~SCAn)與高準位的第二掃描信號(如SCB1~SCBn)先於對應的高準位的第一驅動信號(如SDA1~SDAn)及高準位的第二驅動信號(如SDB1~SDBn)輸出。並且，高準位的第一掃描信號(如SCA1~SCAn)與高準位的第二掃描信號(如SCB1~SCBn)的輸出時間點與對應的高準位的第一驅動信號(如SDA1~SDAn)及高準位的第二驅動信號(如SDB1~SDBn)的輸出時間點相差一時脈週期CP。
    圖4為依據本發明一實施例的圖1的第一位移暫存器SRA3~SRAn的電路示意圖。請參照圖1及圖4，在本實施例中，是以第一位移暫存器SRAn為例。第一掃描信號產生單元SCSG1包括電晶體T1~T8及電容C1。電晶體T1的汲極接收時脈信號HC5，電晶體T1的閘極接收第一位移暫存器SRAn-2的端點電壓QAn-2。電晶體T2的汲極電性接收第一位移暫存器SRAn-2輸出的第一掃描信號SCAn-2，電晶體T2的閘極電性連接電晶體T1的源極，電晶體T2的源極輸出端點電壓QAn。電晶體T3的汲極接收時脈信號HC1，電晶體T3的閘極電性連接電晶體T2的源極，電晶體T3的源極輸出第一掃描信號SCAn。
    電容C1電性連接於電晶體T3的閘極與源極之間。電晶體T4的汲極電性連接電晶體T3的閘極，電晶體T4的閘極接收第一控制信號CL1，電晶體T4的源極電性連接T3電晶體的源極以接收第一掃描信號SCAn。電晶體T5的汲極電性連接電晶體的T3源極，電晶體T5的閘極接收第一控制信號CL1，電晶體T5的源極接收參考電壓VSS，其中參考電壓VSS可以為閘極低電壓。電晶體T6的汲極電性連接電晶體T3的閘極，電晶體T6的閘極接收第二控制信號CL2，電晶體T6的源極電性連接電晶體T3的源極以接收第一掃描信號SCAn。
    電晶體T7的汲極電性連接電晶體T3的源極，電晶體T7的閘極接收第二控制信號CL2，電晶體T7的源極接收參考電壓VSS。電晶體T8的汲極電性連接電晶體T3的閘極，電晶體T8的閘極接收第二位移暫存器SRBn-2輸出的第一驅動信號SDAn-2，電晶體T8的源極接收參考電壓VSS。
    第二掃描信號產生單元SCSG2包括電晶體T9~T16。電晶體T9的汲極接收時脈信號HC5，電晶體T9的閘極接收第一位移暫存器SRAn-2的端點電壓QBn-2。電晶體T10的汲極電性接收第一位移暫存器SRAn-2輸出的第二掃描信號SCBn-2，電晶體T10的閘極電性連接電晶體T9的源極，電晶體T10的源極輸出端點電壓QBn。電晶體T11的汲極接收時脈信號HC1，電晶體T11的閘極電性連接電晶體T10的源極，電晶體T11的源極輸出第二掃描信號SCBn。
    電容C2電性連接於電晶體T11的閘極與源極之間。電晶體T12的汲極電性連接電晶體T11的閘極，電晶體T12的閘極接收第一控制信號CL1，電晶體T12的源極電性連接電晶體T11的源極以接收第二掃描信號SCBn。電晶體T13的汲極電性連接電晶體T11的源極，電晶體T13的閘極接收第一控制信號CL1，電晶體T13的源極接收參考電壓VSS。電晶體T14的汲極電性連接電晶體T11的閘極，電晶體T14的閘極接收第二控制信號CL2，電晶體T14的源極電性連接電晶體T11的源極以接收第二掃描信號SCBn。
    電晶體T15的汲極電性連接電晶體T11的源極，電晶體T15的閘極接收第二控制信號CL2，電晶體T15的源極接收參考電壓VSS。電晶體T16的汲極電性連接電晶體T11的閘極，電晶體T16的閘極接收第二位移暫存器SRBn-2輸出的第二驅動信號SDBn-2，電晶體T16的源極接收參考電壓VSS。
    第一控制單元CLU1包括電晶體T17~T20。電晶體T17的閘極電性連接其汲極且接收第一閂鎖時脈信號LC1。電晶體T18的汲極電性連接電晶體T17的汲極，電晶體T18的閘極電性連接電晶體T17的源極，電晶體T18的源極輸出第一控制信號CL1。電晶體T19的汲極電性連接電晶體T17的源極，電晶體T19的閘極接收第二掃描信號產生單元SCSG2的端點電壓QBn，電晶體T19的源極接收參考電壓VSS。電晶體T20的汲極電性連接電晶體T18的源極，電晶體T20的閘極電性連接電晶體T19的閘極，電晶體T20的源極接收參考電壓VSS。
    第二控制單元CLU2的電路結構大致與第一控制單元CLU1相同。其不同之處在於，第二控制單元CLU2的電晶體T17的閘極為接收第二閂鎖時脈信號LC2，第二控制單元CLU2的電晶體T19的閘極接收第一掃描信號產生單元SCSG1的端點電壓QAn。
    由於高準位的時脈信號HC1~HC6及高準位的第一掃描信號(如SCA1~SCAn)與高準位的第二掃描信號(如SCB1~SCBn)設計為與前一信號為高準位的部分重疊，因此第一掃描信號產生單元SCSG1及第二掃描信號產生單元SCSG2會參照前二級的第一位移暫存器(如SRA1~SRBn)的端點電壓QA、QB及輸出的第一掃描信號(如SCA1~SCAn)與第二掃描信號(如SCB1~SCBn)，以使第一掃描信號產生單元SCSG1及第二掃描信號產生單元SCSG2可在準備就緒的情況下產生第一掃描信號(如SCA1~SCAn)與第二掃描信號(如SCB1~SCBn)。依據上述，圖4所示本實施例為適用於第一位移暫存器SRA3~SRAn。
    請參照圖3及圖4，在此以第一位移暫存器SRA3的第一掃描信號產生單元SCSG1為例。電晶體T1的汲極接收時脈信號HC1，電晶體T1的閘極接收端點電壓QA1，電晶體T2的汲極接收第一掃描信號SCA1，電晶體T3的汲極接收時脈信號HC3。當第一位移暫存器SRA1為開啟時，電晶體T1會導通。接著，當第一位移暫存器SRA1接收到高準位的時脈信號HC1時，電晶體T2會導通，而第一位移暫存器SRA1輸出的高準位的第一掃描信號SCA1會對電容C1充電，以致於端點電壓QA3會增加。
    在端點電壓QA3大於一臨界電壓時，電晶體T3會導通，第一控制單元CLU1及第二控制單元CLU2的電晶體T19及T20會導通。此時，第一控制單元CLU1及第二控制單元CLU2分別產生低準位的第一控制信號CL1及第二控制信號CL2，因此電晶體T4、T5、T6及T7會不導通。當電晶體T3的汲極接收到高準位的時脈信號HC3時，電晶體T3的汲極會輸出高準位的第一掃描信號SCA3。接著，在電晶體T8的閘極接收到高準位的第一驅動信號SDA1時，電晶體T8會導通，而將端點電壓QA3拉低至參考電壓VSS(視同低準位)。當端點電壓QA3為低準位時，電晶體T3會不導通，第一控制單元CLU1及第二控制單元CLU2的電晶體T19及T20會不導通。
    在本實施例中，當第一閂鎖時脈信號LC1為高準位時，第一控制單元CLU1的電晶體T17及T18會導通而輸出高準位的第一控制信號CL1。當第二閂鎖時脈信號LC2為高準位時，第二控制單元CLU2的電晶體T17及T18會導通而輸出高準位的第二控制信號CL2。在第一控制單元CLU1輸出高準位的第一控制信號CL1時，電晶體T4及T5會拉低端點電壓QA3，並且對電容C1進行放電。在第二控制單元CLU2輸出高準位的第二控制信號CL2時，電晶體T6及T7會拉低端點電壓QA3，並且對電容C1進行放電。依據上述，可確保電晶體T3不會因耦合電壓而導通，以使第一掃描信號產生單元SCSG1輸出低準位的第一掃描信號SCA3。
    第一掃描信號產生單元SCSG1與第二掃描信號產生單元SCSG2其不同之處在於，電晶體T9的閘極為接收端點電壓QB1，電晶體T10的汲極接收第二掃描信號SCB1。由於，高準位的第一掃描信號SCA1與高準位的第二掃描信號SCB1為同時輸出，因此端點電壓QA1及QB1的狀態會相同。依據上述，在第一掃描信號產生單元SCSG1的電路結構相似於第二掃描信號產生單元SCSG2的情況下，第二掃描信號產生單元SCSG2的運作方式會相似於第一掃描信號產生單元SCSG1。相較於第一掃描信號產生單元SCSG1，第二掃描信號產生單元SCSG2簡省了第一控制單元CLU1和第二控制單元CLU2，於是電路結構上較為精簡，進而減少電路面積。
    圖5為依據本發明一實施例的圖1的第二位移暫存器SRB1~SRBn的電路示意圖。請參照圖1及圖5，在本實施例中，是以第二位移暫存器SRBn為例，並且備用位移暫存器DSR3~DSR6的電路結構會相似於第二位移暫存器SRB1~SRBn的電路結構。驅動信號產生單元DRSG包括電晶體T21~T34及電容C3、C4。電晶體T21的汲極接收時脈信號HC5，電晶體T21的閘極接收第二位移暫存器SRBn-2的端點電壓QSn-2。電晶體T22的汲極電性接收第二位移暫存器SRBn-2輸出的第一驅動信號SDAn-2，電晶體T22的閘極電性連接電晶體T21的源極，電晶體T22的源極輸出端點電壓QSn。
    電晶體T23的汲極接收時脈信號HC5，電晶體T23的閘極接收第二位移暫存器SRBn-2的端點電壓QSn-2。電晶體T24的汲極電性接收第二位移暫存器SRBn-2輸出的第二驅動信號SDBn-2，電晶體T24的閘極電性連接電晶體T23的源極，電晶體T24的源極電性連接電晶體T22的源極。電晶體T25的汲極接收時脈信號HC1，電晶體T25的閘極電性連接電晶體T22的源極，電晶體T25的源極輸出第一驅動信號SDAn。電晶體T26的汲極接收時脈信號HC1，電晶體T26的閘極電性連接電晶體T25的閘極，電晶體T26的源極輸出第二驅動信號SDBn。
    電容C3及C4電性連接於電晶體T25的閘極與源極之間。電晶體T27的汲極電性連接電晶體T25的閘極，電晶體T27的閘極接收第三控制信號CL3，電晶體T27的源極電性連接電晶體T25的源極以接收第一驅動信號SDAn。電晶體T28的汲極電性連接電晶體T25的源極，電晶體T28的閘極接收第三控制信號CL3，電晶體T28的源極接收參考電壓VSS。電晶體T29的汲極電性連接電晶體T26的源極，電晶體T29的閘極接收第三控制信號CL3，電晶體T29的源極接收參考電壓VSS。
    電晶體T30的汲極電性連接電晶體T25的閘極，電晶體T30的閘極接收第四控制信號CL4，電晶體T30的源極電性連接電晶體T26的源極以接收第二驅動信號SDBn。電晶體T31的汲極電性連接電晶體T25的源極，電晶體T31的閘極接收第四控制信號CL4，電晶體T31的源極接收參考電壓VSS。電晶體T32的汲極電性連接電晶體T26的源極，電晶體T32的閘極接收第四控制信號CL4，電晶體T32的源極接收參考電壓VSS。
    電晶體T33的汲極電性連接電晶體T25的閘極，電晶體T33的閘極接收第二位移暫存器SRBn+4輸出的第一驅動信號SDAn+4，電晶體T33的源極接收參考電壓VSS。電晶體T34的汲極電性連接電晶體T26的閘極，電晶體T34的閘極接收第二位移暫存器SRBn+4輸出的第二驅動信號SDBn+4，電晶體T34的源極接收參考電壓VSS。
    請參照圖4及圖5，第三控制單元CLU3的電路結構大致與第一控制單元CLU1相同。其不同之處在於，第三控制單元CLU3的電晶體T19的閘極接收驅動信號產生單元DRSG的端點電壓QAn。第四控制單元CLU4的電路結構大致與第二控制單元CLU2相同。其不同之處在於，第四控制單元CLU4的電晶體T19的閘極接收驅動信號產生單元DRSG的端點電壓QAn。
    請參照圖3及圖5，在此以第二位移暫存器SRA1的驅動信號產生單元DRSG為例。電晶體T21及T23的汲極接收時脈信號HC5，電晶體T21及T23的閘極接收端點電壓QS-2，電晶體T22的汲極接收第一驅動信號SDA-2，電晶體T23的汲極接收第二驅動信號SDB-2，電晶體T25及T26的汲極接收時脈信號HC1。當第一位移暫存器SRA1為開啟時，電晶體T1會導通。接著，當備用位移暫存器DSR1接收到高準位的時脈信號HC5時，電晶體T21及T23會導通，而備用位移暫存器DSR4輸出的高準位的第一驅動信號SDA-2及高準位的第二驅動信號SDB-2會對電容C3及C4充電，以致於端點電壓QS1會增加。
    在端點電壓QS1大於臨界電壓時，電晶體T25及T26會導通，第三控制單元CLU3及第四控制單元CLU4的電晶體T19及T20會導通。此時，第三控制單元CLU3及第四控制單元CLU4分別產生低準位的第三控制信號CL3及第四控制信號CL4，因此電晶體T27、T28、T29、T30、T31及T32會不導通。當電晶體T25及T26的汲極接收到高準位的時脈信號HC1時，電晶體T25的汲極會輸出高準位的第一驅動信號SDA1，電晶體T26的汲極會輸出高準位的第二驅動信號SDB1。接著，在電晶體T33的閘極接收到高準位的第一驅動信號SDA5及/或電晶體T34的閘極接收到高準位的第二驅動信號SDB5時，電晶體T33及T34至少其一會導通，而將端點電壓QS1拉低至參考電壓VSS。此時，電晶體T25及T26會不導通，第三控制單元CLU3及第四控制單元CLU4的電晶體T19及T20會不導通。
    當第一閂鎖時脈信號LC1為高準位時，第三控制單元CLU3的電晶體T17及T18會導通而輸出高準位的第三控制信號CL3。當第二閂鎖時脈信號LC2為高準位時，第四控制單元CLU4的電晶體T17及T18會導通而輸出高準位的第四控制信號CL4。在第三控制單元CLU3輸出高準位的第三控制信號CL3時，電晶體T27、T28及T29會拉低端點電壓QS1，並且對電容C3及C4進行放電。在第四控制單元CLU4輸出高準位的第四控制信號CL4時，電晶體T30、T31及T22會拉低端點電壓QS1，並且對電容C3及C4進行放電。依據上述，可確保電晶體T25及T26不會因耦合電壓而導通，以使驅動信號產生單元DRSG輸出低準位的第一驅動信號SDA1及第二驅動信號SDB1。
    圖6為依據本發明一實施例的圖1的第一位移暫存器SRA1、SRA2的電路示意圖。請參照圖1、圖4及圖5，由於第一位移暫存器SRA1、SRA2無前級第一位移暫存器可參照，因此電路結構會不同於第一位移暫存器SRA3~SRAn。在本實施例中，是以第一位移暫存器SRA1為例。第一位移暫存器SRA1與SRAn不同之處在於以電晶體TC1取代電晶體T1及T2，以電晶體TC2取代電晶體T9及T10。並且，電晶體TC1及TC2的閘極接收啟動信號STV，而電晶體TC1的汲極電性連接其閘極，電晶體TC2的汲極電性連接其閘極。依據上述，當電晶體TC1的閘極接收至高準位的啟動信號STV時，則電晶體TC1會導通，並且高準位的啟動信號STV會對電容C1充電；當電晶體TC2的閘極接收至高準位的啟動信號STV時，則電晶體TC2會導通，並且高準位的啟動信號STV會對電容C2充電。
    圖7為依據本發明一實施例的圖1的備用位移暫存器的電路示意圖。請參照圖1、圖4及圖5，由於備用位移暫存器DSR1及DSR2無前級位移暫存器可參照，因此電路結構會不同於第二位移暫存器SRB1~SRBn及備用位移暫存器DSR3~DSR6。在本實施例中，是以備用位移暫存器DSR1為例。備用位移暫存器DSR1與SRBn不同之處在於以電晶體TC3取代電晶體T21及T22，以電晶體TC4取代電晶體T23及T24。並且，電晶體TC3及TC4的閘極接收啟動信號STV，而電晶體TC3的汲極電性連接其閘極，電晶體TC4的汲極電性連接其閘極。依據上述，當電晶體TC3的閘極接收至高準位的啟動信號STV時，則電晶體TC3會導通，並且高準位的啟動信號STV會對電容C3及T4充電；當電晶體TC4的閘極接收至高準位的啟動信號STV時，則電晶體TC4會導通，並且高準位的啟動信號STV會對電容C3及T4充電。
    此外，本發明實施例的顯示面板100可搭配時序控制器、源極驅動器及背光模組而構成顯示器。
    綜上所述，本發明顯示面板及其閘極驅動電路，每一第一位移暫存器透過一第一掃描信號產生單元產生一第一掃描信號，透過一第二掃描信號產生單元產生一第二掃描信號，且共用第一控制單元及第二控制單元，藉此可避免第一掃描信號及第二掃描信號的信號強度因共用電路結構而減弱，以及縮小每一第一位移暫存器佔用的晶片面積。並且，可在畫素陣列PAX的兩側配置相同的閘極驅動電路，增強掃描信號及驅動信號的信號強度。此外，第一畫素及第二畫素分別依據對應的第一驅動信號及對應的第二驅動信號控制其顯示區域的光學效果，以此降低偏光顯示面板的色偏現象。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．顯示面板
    110．．．基板
    111．．．第一掃描線
    113．．．第二掃描線
    115．．．第一資料線
    117．．．第二資料線
    119．．．第一驅動線
    121．．．多個第二驅動線
    130．．．閘極驅動電路
    CA、CB、C1~C4．．．電容
    CL1．．．第一控制信號
    CL2．．．第二控制信號
    CL3．．．第三控制信號
    CL4．．．第四控制信號
    CLC1、CLC2．．．液晶電容
    CLU1．．．第一控制單元
    CLU2．．．第二控制單元
    CLU3．．．第三控制單元
    CLU4．．．第四控制單元
    CP．．．時脈週期
    CST1、CST2．．．儲存電容
    DSR1~DSR6．．．備用位移暫存器
    DRSG．．．驅動信號產生單元
    HC1~HC6．．．時脈信號
    LC1．．．第一閂鎖時脈信號
    LC2．．．第二閂鎖時脈信號
    M1、M2、M3、M1’、M2’、M3’、T1~T34、TC1~TC4．．．電晶體
    PA．．．第一畫素
    PAX．．．畫素陣列
    PB．．．第二畫素
    PD．．．脈波寬度
    QS-2、QA1、QB1、QAn-2、QBn-2、QSn-2、QAn、QBn、QSn．．．端點電壓
    SCA1~SCAn．．．第一掃描信號
    SCB1~SCBn．．．第二掃描信號
    SCSG1．．．第一掃描信號產生單元
    SCSG2．．．第二掃描信號產生單元
    SDA-6~SDA-1、SDA1~SDAn．．．第一驅動信號
    SDB-6~SDB-1、SDB1~SDBn．．．第二驅動信號
    SRA1~SRAn．．．第一位移暫存器
    SRB1~SRBn．．．第二位移暫存器
    STV．．．啟動信號
    Vcom．．．共同電壓
    VSS．．．參考電壓
    圖1為依據本發明一實施例的顯示面板的電路示意圖。
    圖2為依據本發明一實施例的圖1的第一畫素與第二畫素的電路示意圖。
    圖3為依據本發明一實施例的圖1的時脈信號、掃描信號及驅動信號的波形示意圖。
    圖4為依據本發明一實施例的圖1的第一位移暫存器的電路示意圖。
    圖5為依據本發明一實施例的圖1的第二位移暫存器的電路示意圖。
    圖6為依據本發明一實施例的圖1的第一位移暫存器的電路示意圖。
    圖7為依據本發明一實施例的圖1的第二位移暫存器的電路示意圖。
    100．．．顯示面板
    110．．．基板
    111．．．第一掃描線
    113．．．第二掃描線
    115．．．第一資料線
    117．．．第二資料線
    119．．．第一驅動線
    121．．．多個第二驅動線
    130．．．閘極驅動電路
    CL1．．．第一控制信號
    CL2．．．第二控制信號
    CL3．．．第三控制信號
    CL4．．．第四控制信號
    CLU1．．．第一控制單元
    CLU2．．．第二控制單元
    CLU3．．．第三控制單元
    CLU4．．．第四控制單元
    DSR1~DSR6．．．備用位移暫存器
    DRSG．．．驅動信號產生單元
    HC1~HC6．．．時脈信號
    LC1．．．第一閂鎖時脈信號
    LC2．．．第二閂鎖時脈信號
    PA．．．第一畫素
    PAX．．．畫素陣列
    PB．．．第二畫素
    SCA1~SCAn．．．第一掃描信號
    SCB1~SCBn．．．第二掃描信號
    SCSG1．．．第一掃描信號產生單元
    SCSG2．．．第二掃描信號產生單元
    SDA-6~SDA-1、SDA1~SDAn．．．第一驅動信號
    SDB-6~SDB-1、SDB1~SDBn．．．第二驅動信號
    SRA1~SRAn．．．第一位移暫存器
    SRB1~SRBn．．．第二位移暫存器
    权利要求:
    Claims (25)
    [1] 一種閘極驅動電路，配置於一基板，適於驅動具有多個第一畫素及多個第二畫素的一畫素陣列，該些第一畫素分別電性連接多個第一掃描線的其中之一、多個第一資料線的其中之一及多個第一驅動線的其中之一，該些第二畫素分別電性連接多個第二掃描線的其中之一、多個第二資料線的其中之一及多個第二驅動線的其中之一，該閘極驅動電路包括：多個第一位移暫存器，每一該些第一位移暫存器包括：一第一掃描信號產生單元及一第二掃描信號產生單元，分別電性連接對應的第一掃描線及對應的第二掃描線，用以依據多個時脈信號同時輸出一第一掃描信號至對應的第一掃描線及輸出一第二掃描信號至對應的第二掃描線；以及一第一控制單元及一第二控制單元，分別依據一第一閂鎖時脈信號及一第二閂鎖時脈信號產生一第一控制信號及一第二控制信號至該第一掃描信號產生單元及該第二掃描信號產生單元，以控制該第一掃描信號產生單元及該第二掃描信號產生單元停止輸出該第一掃描信號及該第二掃描信號；以及多個第二位移暫存器，每一該些第二位移暫存器包括：一驅動信號產生單元，電性連接對應的第一驅動線及對應的第二驅動線，用以依據該些時脈信號同時輸出一第一驅動信號至對應的第一驅動線及輸出一第二驅動信號至對應的第二驅動線；以及一第三控制單元及一第四控制單元，分別依據該第一閂鎖時脈信號及該第二閂鎖時脈信號產生一第三控制信號及一第四控制信號至該驅動信號產生單元，以控制該驅動信號產生單元停止輸出該第一驅動信號及該第二驅動信號。
    [2] 如申請專利範圍第1項所述之閘極驅動電路，其中第n個第一位移暫存器的第一掃描信號產生單元包括：一第一電晶體，其汲極接收該些時脈信號中的一第一時脈信號，其閘極接收第n-2個第一位移暫存器的一第一端點電壓；一第二電晶體，其汲極電性接收第n-2個第一位移暫存器輸出的第一掃描信號，其閘極電性連接該第一電晶體的源極，其源極輸出該第一端點電壓；一第三電晶體，其汲極接收該些時脈信號中的一第二時脈信號，其閘極電性連接該第二電晶體的源極，其源極輸出對應的第一掃描信號；一第一電容，電性連接於該第三電晶體的閘極與源極之間；一第四電晶體，其汲極電性連接該第三電晶體的閘極，其閘極接收該第一控制信號，其源極電性連接該第三電晶體的源極；一第五電晶體，其汲極電性連接該第三電晶體的源極，其閘極接收該第一控制信號，其源極接收一參考電壓；一第六電晶體，其汲極電性連接該第三電晶體的閘極，其閘極接收該第二控制信號，其源極電性連接該第三電晶體的源極；一第七電晶體，其汲極電性連接該第三電晶體的源極，其閘極接收該第二控制信號，其源極接收該參考電壓；一第八電晶體，其汲極電性連接該第三電晶體的閘極，其閘極接收第n-2個第二位移暫存器輸出的第一驅動信號，其源極接收該參考電壓；其中，n為大於等於1的正整數。
    [3] 如申請專利範圍第2項所述之閘極驅動電路，其中第n個第一位移暫存器的第二掃描信號產生單元包括：一第九電晶體，其汲極接收該第一時脈信號，其閘極接收第n-2個第一位移暫存器的第二端點電壓；一第十電晶體，其汲極電性接收第n-2個第一位移暫存器輸出的第二掃描信號，其閘極電性連接該第九電晶體的源極，其源極輸出該第二端點電壓；一第十一電晶體，其汲極接收該第二時脈信號，其閘極電性連接該第十電晶體的源極，其源極輸出對應的第二掃描信號；一第二電容，電性連接於該第十一電晶體的閘極與源極之間；一第十二電晶體，其汲極電性連接該第十一電晶體的閘極，其閘極接收該第一控制信號，其源極電性連接該第十一電晶體的源極；一第十三電晶體，其汲極電性連接該第十一電晶體的源極，其閘極接收該第一控制信號，其源極接收該參考電壓；一第十四電晶體，其汲極電性連接該第十一電晶體的閘極，其閘極接收該第二控制信號，其源極電性連接該第十一電晶體的源極；一第十五電晶體，其汲極電性連接該第十一電晶體的源極，其閘極接收該第二控制信號，其源極接收該參考電壓；以及一第十六電晶體，其汲極電性連接該第十一電晶體的閘極，其閘極接收第n-2個第二位移暫存器輸出的第二驅動信號，其源極接收該參考電壓。
    [4] 如申請專利範圍第3項所述之閘極驅動電路，其中第n個第二位移暫存器的驅動信號產生單元包括：一第十七電晶體，其汲極接收該第一時脈信號，其閘極接收第n-2個第二位移暫存器的一第三端點電壓；一第十八電晶體，其汲極電性接收第n-2個第二位移暫存器輸出的第一驅動信號，其閘極電性連接該第十七電晶體的源極，其源極輸出該第三端點電壓；一第十九電晶體，其汲極接收該第一時脈信號，其閘極接收第n-2個第一位移暫存器的第三端點電壓；一第二十電晶體，其汲極電性接收第n-2個第二位移暫存器輸出的第二驅動信號，其閘極電性連接該第十九電晶體的源極，其源極電性連接該第十八電晶體的源極；一第二十一電晶體，其汲極接收該第二時脈信號，其閘極電性連接該第十八電晶體的源極，其源極輸出對應的第一驅動信號；一第二十二電晶體，其汲極接收該第二時脈信號，其閘極電性連接該第二十一電晶體的閘極，其源極輸出對應的第二驅動信號；一第三電容，電性連接於該第二十一電晶體的閘極與源極之間；一第四電容，電性連接於該第二十二電晶體的閘極與源極之間；一第二十三電晶體，其汲極電性連接該第二十一電晶體的閘極，其閘極接收該第三控制信號，其源極電性連接該第二十一電晶體的源極；一第二十四電晶體，其汲極電性連接該第二十一電晶體的源極，其閘極接收該第三控制信號，其源極接收該參考電壓；一第二十五電晶體，其汲極電性連接該第二十二電晶體的源極，其閘極接收該第三控制信號，其源極接收該參考電壓；一第二十六電晶體，其汲極電性連接該第二十一電晶體的閘極，其閘極接收該第四控制信號，其源極電性連接該第二十二電晶體的源極；一第二十七電晶體，其汲極電性連接該第二十一電晶體的源極，其閘極接收該第四控制信號，其源極接收該參考電壓；一第二十八電晶體，其汲極電性連接該第二十二電晶體的源極，其閘極接收該第四控制信號，其源極接收該參考電壓；一第二十九電晶體，其汲極電性連接該第二十一電晶體的閘極，其閘極接收第n+4個第二位移暫存器輸出的第一驅動信號，其源極接收該參考電壓；以及一第三十電晶體，其汲極電性連接該第二十二電晶體的閘極，其閘極接收第n+4個第二位移暫存器輸出的第二驅動信號，其源極接收該參考電壓。
    [5] 如申請專利範圍第4項所述之閘極驅動電路，其中該第一控制單元、該第二控制單元、該第三控制單元及該第四控制單元分別包括：一第三十一電晶體，其閘極電性連接其汲極；一第三十二電晶體，其汲極電性連接該第三十一電晶體的汲極，其閘極電性連接該第三十一電晶體的源極，其源極對應的輸出該第一控制信號、該第二控制信號、該第三控制信號及該第四控制信號的其中之一；一第三十三電晶體，其汲極電性連接該第三十一電晶體的源極，其源極接收該參考電壓；以及一第三十四電晶體，其汲極電性連接該第三十二電晶體的源極，其閘極電性連接該第三十三電晶體的閘極，其源極接收該參考電壓；其中，該第一控制單元及該第三控制單元的第三十一電晶體的閘極接收該第一閂鎖時脈信號，該第二控制單元及該第四控制單元的第三十一電晶體的閘極接收該第二閂鎖時脈信號，該第一控制單元的第三十三電晶體的閘極接收該第二端點電壓，該第二控制單元的第三十三電晶體的閘極接收該第一端點電壓，該第三控制單元及該第四控制單元的第三十三電晶體的閘極接收該第三端點電壓。
    [6] 如申請專利範圍第1項所述之閘極驅動電路，其中該第一掃描信號及該第二掃描信號不重疊於對應的該第一驅動信號及該第二驅動信號。
    [7] 如申請專利範圍第6項所述之閘極驅動電路，其中該第一掃描信號與該第二掃描信號先於對應的該第一驅動信號及該第二驅動信號輸出，且該第一掃描信號與該第二掃描信號的輸出時間點與對應的該第一驅動信號及該第二驅動信號的輸出時間點相差該些時脈信號的一時脈週期。
    [8] 如申請專利範圍第1項所述之閘極驅動電路，其中該第一閂鎖時脈信號為該第二閂鎖時脈信號的反相信號。
    [9] 如申請專利範圍第1項所述之閘極驅動電路，其中該些時脈信號為循序輸出。
    [10] 如申請專利範圍第9項所述之閘極驅動電路，其中每一該些時脈信號重疊於相鄰的兩時脈信號。
    [11] 如申請專利範圍第10項所述之閘極驅動電路，其中每一該些時脈信號分別與相鄰的兩時脈信號的重疊部分為相同，且每一該些時脈信號與相鄰的兩時脈信號的重疊部分的總和等於每一該些時脈信號的一脈波寬度。
    [12] 一種顯示面板，包括：一基板；多個第一掃描線及多個第二掃描線，配置於該基板上；多個第一資料線及多個第二資料線，配置於該基板上；多個第一驅動線及多個第二驅動線，配置於該基板上；一畫素陣列，配置於該基板上，具有多個第一畫素及多個第二畫素，該些第一畫素分別電性連接該些第一掃描線的其中之一、該些第一資料線的其中之一及該些第一驅動線的其中之一，該些第二畫素分別電性連接該些第二掃描線的其中之一、該些第二資料線的其中之一及該些第二驅動線的其中之一；以及一閘極驅動電路，配置於該基板上，包括：多個第一位移暫存器，每一該些第一位移暫存器包括：一第一掃描信號產生單元及一第二掃描信號產生單元，分別電性連接對應的第一掃描線及對應的第二掃描線，用以依據多個時脈信號同時輸出一第一掃描信號至對應的第一掃描線及輸出一第二掃描信號至對應的第二掃描線；以及一第一控制單元及一第二控制單元，分別依據一第一閂鎖時脈信號及一第二閂鎖時脈信號產生一第一控制信號及一第二控制信號至該第一掃描信號產生單元及該第二掃描信號產生單元，以控制該第一掃描信號產生單元及該第二掃描信號產生單元停止輸出該第一掃描信號及該第二掃描信號；以及多個第二位移暫存器，每一該些第二位移暫存器包括：一驅動信號產生單元，電性連接對應的第一驅動線及對應的第二驅動線，用以依據該些時脈信號同時輸出一第一驅動信號至對應的第一驅動線及輸出一第二驅動信號至對應的第二驅動線；以及一第三控制單元及一第四控制單元，分別依據該第一閂鎖時脈信號及該第二閂鎖時脈信號產生一第三控制信號及一第四控制信號至該驅動信號產生單元，以控制該驅動信號產生單元停止輸出該第一驅動信號及該第二驅動信號。
    [13] 如申請專利範圍第12項所述之顯示面板，其中第n個第一位移暫存器的第一掃描信號產生單元包括：一第一電晶體，其汲極接收該些時脈信號中的一第一時脈信號，其閘極接收第n-2個第一位移暫存器的一第一端點電壓；一第二電晶體，其汲極電性接收第n-2個第一位移暫存器輸出的第一掃描信號，其閘極電性連接該第一電晶體的源極，其源極輸出該第一端點電壓；一第三電晶體，其汲極接收該些時脈信號中的一第二時脈信號，其閘極電性連接該第二電晶體的源極，其源極輸出對應的第一掃描信號；一第一電容，電性連接於該第三電晶體的閘極與源極之間；一第四電晶體，其汲極電性連接該第三電晶體的閘極，其閘極接收該第一控制信號，其源極電性連接該第三電晶體的源極；一第五電晶體，其汲極電性連接該第三電晶體的源極，其閘極接收該第一控制信號，其源極接收一參考電壓；一第六電晶體，其汲極電性連接該第三電晶體的閘極，其閘極接收該第二控制信號，其源極電性連接該第三電晶體的源極；一第七電晶體，其汲極電性連接該第三電晶體的源極，其閘極接收該第二控制信號，其源極接收該參考電壓；一第八電晶體，其汲極電性連接該第三電晶體的閘極，其閘極接收第n-2個第二位移暫存器輸出的第一驅動信號，其源極接收該參考電壓；其中，n為大於等於1的正整數。
    [14] 如申請專利範圍第13項所述之顯示面板，其中第n個第一位移暫存器的第二掃描信號產生單元包括：一第九電晶體，其汲極接收該第一時脈信號，其閘極接收第n-2個第一位移暫存器的第二端點電壓；一第十電晶體，其汲極電性接收第n-2個第一位移暫存器輸出的第二掃描信號，其閘極電性連接該第九電晶體的源極，其源極輸出該第二端點電壓；一第十一電晶體，其汲極接收該第二時脈信號，其閘極電性連接該第十電晶體的源極，其源極輸出對應的第二掃描信號；一第二電容，電性連接於該第十一電晶體的閘極與源極之間；一第十二電晶體，其汲極電性連接該第十一電晶體的閘極，其閘極接收該第一控制信號，其源極電性連接該第十一電晶體的源極；一第十三電晶體，其汲極電性連接該第十一電晶體的源極，其閘極接收該第一控制信號，其源極接收該參考電壓；一第十四電晶體，其汲極電性連接該第十一電晶體的閘極，其閘極接收該第二控制信號，其源極電性連接該第十一電晶體的源極；一第十五電晶體，其汲極電性連接該第十一電晶體的源極，其閘極接收該第二控制信號，其源極接收該參考電壓；以及一第十六電晶體，其汲極電性連接該第十一電晶體的閘極，其閘極接收第n-2個第二位移暫存器輸出的第二驅動信號，其源極接收該參考電壓。
    [15] 如申請專利範圍第14項所述之顯示面板，其中第n個第二位移暫存器的驅動信號產生單元包括：一第十七電晶體，其汲極接收該第一時脈信號，其閘極接收第n-2個第二位移暫存器的一第三端點電壓；一第十八電晶體，其汲極電性接收第n-2個第二位移暫存器輸出的第一驅動信號，其閘極電性連接該第十七電晶體的源極，其源極輸出該第三端點電壓；一第十九電晶體，其汲極接收該第一時脈信號，其閘極接收第n-2個第一位移暫存器的第三端點電壓；一第二十電晶體，其汲極電性接收第n-2個第二位移暫存器輸出的第二驅動信號，其閘極電性連接該第十九電晶體的源極，其源極電性連接該第十八電晶體的源極；一第二十一電晶體，其汲極接收該第二時脈信號，其閘極電性連接該第十八電晶體的源極，其源極輸出對應的第一驅動信號；一第二十二電晶體，其汲極接收該第二時脈信號，其閘極電性連接該第二十一電晶體的閘極，其源極輸出對應的第二驅動信號；一第三電容，電性連接於該第二十一電晶體的閘極與源極之間；一第四電容，電性連接於該第二十二電晶體的閘極與源極之間；一第二十三電晶體，其汲極電性連接該第二十一電晶體的閘極，其閘極接收該第三控制信號，其源極電性連接該第二十一電晶體的源極；一第二十四電晶體，其汲極電性連接該第二十一電晶體的源極，其閘極接收該第三控制信號，其源極接收該參考電壓；一第二十五電晶體，其汲極電性連接該第二十二電晶體的源極，其閘極接收該第三控制信號，其源極接收該參考電壓；一第二十六電晶體，其汲極電性連接該第二十一電晶體的閘極，其閘極接收該第四控制信號，其源極電性連接該第二十二電晶體的源極；一第二十七電晶體，其汲極電性連接該第二十一電晶體的源極，其閘極接收該第四控制信號，其源極接收該參考電壓；一第二十八電晶體，其汲極電性連接該第二十二電晶體的源極，其閘極接收該第四控制信號，其源極接收該參考電壓；一第二十九電晶體，其汲極電性連接該第二十一電晶體的閘極，其閘極接收第n+4個第二位移暫存器輸出的第一驅動信號，其源極接收該參考電壓；以及一第三十電晶體，其汲極電性連接該第二十二電晶體的閘極，其閘極接收第n+4個第二位移暫存器輸出的第二驅動信號，其源極接收該參考電壓。
    [16] 如申請專利範圍第15項所述之顯示面板，其中該第一控制單元、該第二控制單元、該第三控制單元及該第四控制單元分別包括：一第三十一電晶體，其閘極電性連接其汲極；一第三十二電晶體，其汲極電性連接該第三十一電晶體的汲極，其閘極電性連接該第三十一電晶體的源極，其源極對應的輸出該第一控制信號、該第二控制信號、該第三控制信號及該第四控制信號的其中之一；一第三十三電晶體，其汲極電性連接該第三十一電晶體的源極，其源極接收該參考電壓；以及一第三十四電晶體，其汲極電性連接該第三十二電晶體的源極，其閘極電性連接該第三十三電晶體的閘極，其源極接收該參考電壓；其中，該第一控制單元及該第三控制單元的第三十一電晶體的閘極接收該第一閂鎖時脈信號，該第二控制單元及該第四控制單元的第三十一電晶體的閘極接收該第二閂鎖時脈信號，該第一控制單元的第三十三電晶體的閘極接收該第二端點電壓，該第二控制單元的第三十三電晶體的閘極接收該第一端點電壓，該第三控制單元及該第四控制單元的第三十三電晶體的閘極接收該第三端點電壓。
    [17] 如申請專利範圍第12項所述之顯示面板，其中該些第一畫素及該些第二畫素分別包括：一第三十五電晶體；一第一儲存電容，電性連接於該第三十五電晶體的源極與一共同電壓之間；一第一液晶電容，電性連接於該第三十五電晶體的源極與該共同電壓之間；一第五電容及一第六電容，電性串聯於該第三十五電晶體的源極與該共同電壓之間；一第三十六電晶體；一第二儲存電容，電性連接於該第三十六電晶體的源極與該共同電壓之間；一第二液晶電容，電性連接於該第三十六電晶體的源極與該共同電壓之間；以及一第三十七電晶體，其汲極電性連接該第三十六電晶體的源極，其源極電性連接該第五電容與該第六電容的連接處；其中，每一該些第一畫素的第三十五電晶體的閘極及該第三十六電晶體的閘極電性連接對應的第一掃描線，每一該些第一畫素的第三十五電晶體的汲極及該第三十六電晶體的汲極電性連接對應的第一資料線，每一該些第一畫素的該第三十七電晶體的閘極電性連接對應的第一驅動線，每一該些第二畫素的該第三十五電晶體的閘極及該第三十六電晶體的閘極電性連接對應的第二掃描線，每一該些第二畫素的該第三十五電晶體的汲極及該第三十六電晶體的汲極電性連接對應的第二資料線，每一該些第二畫素的該第三十七電晶體的閘極電性連接對應的第二驅動線。
    [18] 如申請專利範圍第12項所述之顯示面板，其中該第一掃描信號及該第二掃描信號不重疊於對應的該第一驅動信號及該第二驅動信號。
    [19] 如申請專利範圍第18項所述之顯示面板，其中在該第一掃描信號與該第二掃描信號先於對應的該第一驅動信號及該第二驅動信號輸出，且該第一掃描信號與該第二掃描信號的輸出時間點與對應的該第一驅動信號及該第二驅動信號的輸出時間點相差該些時脈信號的一時脈週期。
    [20] 如申請專利範圍第12項所述之顯示面板，其中該第一閂鎖時脈信號為該第二閂鎖時脈信號的反相信號。
    [21] 如申請專利範圍第12項所述之顯示面板，其中該些時脈信號為循序輸出。
    [22] 如申請專利範圍第21項所述之顯示面板，其中每一該些時脈信號重疊於相鄰的兩時脈信號。
    [23] 如申請專利範圍第22項所述之顯示面板，其中每一該些時脈信號分別與相鄰的兩時脈信號的重疊部分為相同，且每一該些時脈信號與相鄰的兩時脈信號的重疊部分的總和等於每一該些時脈信號的一脈波寬度。
    [24] 如申請專利範圍第12項所述之顯示面板，其中該些第一資料線及該些第二資料線為交叉配置，且該些第一資料線及該些第二資料線垂直於該些第一驅動線及該些第二驅動線。
    [25] 如申請專利範圍第24項所述之顯示面板，其中該些第一驅動線及該些第二驅動線平行於該些第一掃描線及該些第二掃描線，且該些第一驅動線、該些第二驅動線、該些第一掃描線及該些第二掃描線為交叉配置。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI438763B|2014-05-21|顯示面板及其閘極驅動電路
    US8289261B2|2012-10-16|Gate driving circuit and display device having the same
    US10127875B2|2018-11-13|Shift register unit, related gate driver and display apparatus, and method for driving the same
    JP6208872B2|2017-10-04|液晶表示に用いられるｇｏａ回路及び表示装置
    EP3217387A1|2017-09-13|Shift register unit, gate driving circuit and display device
    US9818362B2|2017-11-14|Charging scan and charge sharing scan double output GOA circuit
    US8344991B2|2013-01-01|Display device and driving method thereof
    KR20080045498A|2008-05-23|액정 표시 장치 및 그 구동 방법
    KR20090004201A|2009-01-12|액정 표시 장치 및 그의 구동 방법
    WO2019134221A1|2019-07-11|Goa电路
    US10008171B2|2018-06-26|Gate driving circuit with isolating switch for display device using the same
    CN102779494A|2012-11-14|一种栅极驱动电路、方法及液晶显示器
    US20190164478A1|2019-05-30|Oled display panel and oled display device comprising the same
    CN108320708B|2021-01-26|一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
    KR102015848B1|2019-08-29|액정표시장치
    US10386663B2|2019-08-20|GOA circuit and liquid crystal display device
    US20210366425A1|2021-11-25|Tft array substrate and display panel
    US10360863B2|2019-07-23|Gate driving circuit and display device including the same
    US9805683B2|2017-10-31|Gate driver on array circuit for different resolutions, driving method thereof, and display device including the same
    US10825412B2|2020-11-03|Liquid crystal panel including GOA circuit and driving method thereof
    WO2020073548A1|2020-04-16|用于提高器件稳定性的goa单元
    US20200105216A1|2020-04-02|Goa circuit
    US9256088B2|2016-02-09|Three-level-driven array substrate row driving circuit
    JP2008096858A|2008-04-24|表示装置
    KR20080035146A|2008-04-23|액정 표시 장치
    同族专利:
    公开号 | 公开日
    CN102402964A|2012-04-04|
    US20130100006A1|2013-04-25|
    TWI438763B|2014-05-21|
    CN102402964B|2014-09-17|
    US8890785B2|2014-11-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI502579B|2013-12-11|2015-10-01|Au Optronics Corp|顯示面板|
    TWI502578B|2013-12-05|2015-10-01|Au Optronics Corp|閘極驅動器|
    TWI649742B|2015-06-11|2019-02-01|天鈺科技股份有限公司|掃描驅動器之驅動方法與顯示面板之驅動方法|
    TWI660335B|2018-05-16|2019-05-21|友達光電股份有限公司|顯示面板|
    TWI683203B|2018-10-22|2020-01-21|奇景光電股份有限公司|用來進行訊號調整之方法及相關之時序控制器|KR101056375B1|2004-10-01|2011-08-11|삼성전자주식회사|쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널|
    CN100533539C|2006-12-30|2009-08-26|友达光电股份有限公司|栅极驱动电路及其驱动电路单元|
    KR101599351B1|2007-09-28|2016-03-15|삼성디스플레이 주식회사|액정 표시 장치 및 그의 구동 방법|
    WO2009104322A1|2008-02-19|2009-08-27|シャープ株式会社|表示装置および表示装置の駆動方法ならびに走査信号線駆動回路|
    KR101538320B1|2008-04-23|2015-07-23|삼성디스플레이 주식회사|표시 장치|
    US8854561B2|2009-11-13|2014-10-07|Au Optronics Corporation|Liquid crystal display panel with charge sharing scheme|
    KR101324410B1|2009-12-30|2013-11-01|엘지디스플레이 주식회사|쉬프트 레지스터와 이를 이용한 표시장치|
    TWI432828B|2010-03-11|2014-04-01|Chunghwa Picture Tubes Ltd|顯示面板|
    TWI415063B|2010-10-12|2013-11-11|Au Optronics Corp|雙向傳遞移位暫存器的驅動架構|
    CN101996605B|2010-11-18|2013-01-02|友达光电股份有限公司|液晶面板上的栅驱动电路|KR102114751B1|2013-10-29|2020-05-26|엘지디스플레이 주식회사|내장형 게이트 드라이버|
    US9111623B1|2014-02-12|2015-08-18|Qualcomm Incorporated|NMOS-offset canceling current-latched sense amplifier|
    TWI512703B|2014-03-06|2015-12-11|Au Optronics Corp|移位暫存電路及移位暫存器|
    CN104090436B|2014-06-26|2017-03-22|京东方科技集团股份有限公司|一种阵列基板的栅极行驱动电路及显示装置|
    TWI546786B|2014-08-22|2016-08-21|友達光電股份有限公司|顯示面板|
    CN106297681B|2015-05-13|2018-11-16|南京瀚宇彩欣科技有限责任公司|栅极驱动电路和显示装置|
    CN105139806B|2015-10-21|2018-05-01|京东方科技集团股份有限公司|阵列基板、显示面板和显示装置|
    CN107316616A|2016-04-26|2017-11-03|中华映管股份有限公司|显示面板|
    CN106531051B|2017-01-03|2019-05-03|京东方科技集团股份有限公司|移位寄存器单元及其驱动方法、栅极驱动电路及显示装置|
    KR102337527B1|2017-10-31|2021-12-09|엘지디스플레이 주식회사|전계 발광 표시장치|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100138263A|TWI438763B|2011-10-21|2011-10-21|顯示面板及其閘極驅動電路|TW100138263A| TWI438763B|2011-10-21|2011-10-21|顯示面板及其閘極驅動電路|
    CN201110424979.1A| CN102402964B|2011-10-21|2011-12-16|显示面板及其栅极驱动电路|
    US13/449,322| US8890785B2|2011-10-21|2012-04-18|Display panel and gate driving circuit thereof|
    [返回顶部]