• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    [課題]提供連接可靠性優良的配線基板之製造方法。[解決手段]本發明之配線基板之製造方法，係具有表面及背面，在表面構裝半導體晶片的配線基板之製造方法，具有以下製程：分別積層1層以上的導體層及樹脂絕緣層，在表面側及背面側的表層分別形成具有至少1個以上的連接端子的增建層；及在表面側的增建層上積層膜狀的第1防焊阻劑而形成第1防焊阻劑層，在背面側的增建層上積層厚度比第1防焊阻劑層還厚的膜狀的第2防焊阻劑而形成第2防焊阻劑層。
    公开号:TW201316872A
    申请号:TW101126536
    申请日:2012-07-24
    公开日:2013-04-16
    发明作者:Kazunaga Higo；Takuya Torii；Daisuke Yamashita
    申请人:Ngk Spark Plug Co；
    IPC主号:H05K3-00
    专利说明:
    配線基板之製造方法
    本發明係關於配線基板之製造方法，尤其是關於在表面側構裝半導體晶片，將背面側構裝至母板及插座等的配線基板之製造方法。
    有各式各樣的配線基板，例如，有在表面形成與半導體晶片連接的端子，在背面形成與母板及插座等(以下稱為母板等)連接的端子的配線基板。這種配線基板，通常，在芯基板的表面及背面積層導體層及樹脂絕緣層而形成增建層，在上述增建層上，在只露出連接端子等必須施加焊料的部分的狀態下形成防焊阻劑層(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本特開2009-206446號公報
    過去，半導體晶片與配線基板的連接，一般是覆晶方式，即利用排列成陣列狀之被稱為焊料凸塊的突起狀端子來進行連接。然而，近年來，半導體晶片的高積體化及高密度化正在進行，使用能更高密度地構裝連接端子的銅柱(Cu-Pillar，以下稱為Cu柱)的連接方式，逐漸被使用在半導體晶片與配線基板的連接上。
    然而，過去的配線基板，將防焊阻劑層以網版印刷法或輥塗布法積層在增建層上，因此防焊阻劑層的厚度在配線基板的表面及背面成為相同。然而，若表面側的防焊阻劑層厚，則Cu柱無法到達配線基板的連接端子，而有發生接觸不良的疑慮。因此，在將半導體晶片與配線基板以Cu柱連接的情況下，必須將防焊阻劑層減薄。另一方面，配線基板及母板等，係透過形成在從背面側的防焊阻劑層的開口露出的連接端子上的焊料球連接。這種在連接端子上形成焊料球的BGA(Ball Grid Array，球柵格陣列)基板，為了確實地將焊料球連接在連接端子上，而必須將防焊阻劑層增厚至某種程度。若防焊阻劑層薄，則無法順利地形成焊料球，連接可靠性降低。
    即，若防焊阻劑層厚，則半導體晶片與配線基板的連接可靠性降低，若防焊阻劑層薄，則配線基板與母板等的連接可靠性降低。
    本發明，係因應上述情事所完成者，目的在於提供連接可靠性優良的配線基板之製造方法。
    為了達成上述目的，本發明，係關於一種配線基板之製造方法，該配線基板具有表面及背面，在表面構裝半導體晶片，該配線基板之製造方法具有以下製程：分別積層1層以上的導體層及樹脂絕緣層，在表面側及背面側的表層分別形成具有至少1個以上的連接端子的增建層；及在表面側的增建層上積層膜狀的第1防焊阻劑而形成第1防焊阻劑層，在背面側的增建層上積層厚度比第1防焊阻劑層還厚的膜狀的第2防焊阻劑而形成第2防焊阻劑層。
    根據本發明，因為是在表面側的增建層上積層膜狀的第1防焊阻劑而形成第1防焊阻劑層，在背面側的增建層上積層厚度比第1防焊阻劑層還厚的膜狀的第2防焊阻劑而形成第2防焊阻劑層，因此能製造與半導體晶片及母板等的連接可靠性優良的配線基板。
    又，因為將膜狀的防焊阻劑積層在增建層上，形成防焊阻劑層，因此相較於將防焊阻劑塗布在增建層上的情況，使所形成的防焊阻劑層的厚度變得均勻。因此，與半導體晶片及母板等的連接可靠性提升。又，由於防焊阻劑為膜狀，因此操作性優良，變得容易在表面側及背面側形成不同厚度的防焊阻劑層。
    又，在本發明的一態樣中，在前述第1防焊阻劑層，形成用於將前述增建層之表面側之前述連接端子的表面及側面露出的第1開口，在前述第2防焊阻劑層，形成用於將前述增建層之背面側之前述連接端子的一部分表面露出的第2開口。
    即，本發明之此一態樣，在連接半導體晶片的配線基板的表面側所積層之防焊阻劑的開口，成為連接端子的表面及側面露出之所謂的NSMD(non-solder-mask-defined)的形狀，在連接母板等的配線基板的背面側所積層之防焊阻劑的開口，成為連接端子的一部分表面露出之所謂的SMD(solder-mask-defined)的形狀。
    與半導體晶片的Cu柱連接的配線基板的表面側，為了與細微節距(fine pitch)對應而必須將防焊阻劑層的開口作成NSMD形狀。然而，配線基板的背面側，並未要求如表面側程度的細微節距。因此，能藉由將配線基板的背面側的防焊阻劑的開口，作成連接可靠性高的SMD形狀來提高與母板等的連接可靠性。
    又，在本發明的其他態樣中，能在前述第1防焊阻劑層上，積層膜狀的第3防焊阻劑而形成第3防焊阻劑層，在前述第3防焊阻劑層形成包圍前述半導體晶片的構裝區域的第3開口。
    若被積層在增建層上的防焊阻劑層薄，則有增建層的導體層露出的疑慮。另一方面，為了確保與被構裝在配線基板表面的半導體晶片的連接可靠性，在半導體晶片的構裝區域中使防焊阻劑變薄即可。因此，能藉由在半導體晶片的構裝區域以外的區域，進一步積層防焊阻劑層，來確保防焊阻劑層的厚度，能降低增建層的導體層露出的疑慮。
    進一步地，在本發明的其他態樣中，在形成前述第3防焊阻劑層的情況，能在形成前述第1開口的前述第1防焊阻劑層上，積層前述膜狀的第3防焊阻劑。
    在形成前述第3防焊阻劑層之際，在形成前述第1開口的前述第1防焊阻劑層上，積層前述膜狀的第3防焊阻劑，藉以簡化製造製程，因此能抑制配線基板的製造成本。
    如以上說明，根據本發明，便能提供連接可靠性優良的配線基板之製造方法。[實施發明之形態]
    以下，針對本發明的實施形態一邊參照圖式一邊詳細地說明。又，以下的說明，係以在芯基板上形成增建層的配線基板為例來說明本發明的實施形態，但只要是一方的主面與半導體晶片連接，他方的主面與母板及插座等連接的配線基板即可，例如，亦可為不具有芯基板的配線基板。 (實施形態)
    第1圖係本實施形態的配線基板1的平面圖(表面側)。第2圖係本實施形態的配線基板1的背面圖(背面側)。第3圖係第1圖的線段I-I的配線基板1的剖面圖。第4圖係配線基板1的一部分放大剖面圖。又，第3、4圖，係顯示在經構裝半導體晶片S的狀態下的剖面圖。又，在以下的說明，以連接半導體晶片S的側為表面側，以連接母板及插座等(以下稱為母板等)的側為背面側。 (配線基板1的構成)
    第1~4圖所示的配線基板1具備：芯基板2、形成在芯基板2的表面側及背面側的增建層3(表面側)、13(背面側)、形成在增建層3上的防焊阻劑層4(表面側)、形成在增建層13上的防焊阻劑層14(背面側)、及形成在防焊阻劑層4上的防焊阻劑層5。
    芯基板2係以耐熱性樹脂板(例如雙馬來亞醯胺-三樹脂板)、及纖維強化樹脂板(例如玻璃纖維強化環氧樹脂板)等所構成的板狀的樹脂製基板。在芯基板2的表面及背面分別形成有構成金屬配線L1、L11的芯導體層21、22。又，在芯基板2，形成有利用鑽孔機(drill)等所穿設的貫穿孔(through hole)23，在其內壁面形成有使芯導體層21、22彼此導通的貫穿孔導體24。進一步地，貫穿孔23係以環氧樹脂等的樹脂製埋穴材25填充。 (表面側的構成)
    增建層3係由積層在芯基板2的表面側的導體層31、32及樹脂絕緣層33、34所構成。樹脂絕緣層33係由熱硬化性樹脂組成物所構成，在表面形成有構成金屬配線L2的導體層31。又，在樹脂絕緣層33，形成有將芯導體層21與導體層31電性連接的通路(via)35。樹脂絕緣層34係由熱硬化性樹脂組成物所構成，在表層形成具有1個以上的連接端子T1的導體層32。又，在樹脂絕緣層34，形成有將導體層31與導體層32電性連接的通路36。
    通路35、36分別具有：通路孔37a；通路導體37b，係設在通路孔37a的內周面；通路墊37c，係以與通路導體37b導通的方式設在底面側；通路地(via land)37d，係在通路墊37c的相反側從通路導體37b的開口周緣向外伸出。又，連接端子T1係與半導體晶片S連接的端子。連接端子T1係沿著半導體晶片S的構裝區域R的內周配置之所謂的周邊電極(peripheral electrode)。半導體晶片S係藉由與此連接端子T1電性連接來構裝至配線基板1。又，當將半導體晶片S構裝在配線基板1時，藉由將經塗布在半導體晶片S的柱狀端子的Cu柱(以下稱為Cu柱C)的焊料加以回流(reflow)，來將半導體晶片S的Cu柱C與連接端子T1電性連接。
    防焊阻劑層4，係將膜狀的防焊阻劑積層在增建層3的表面上而形成。如上述，在此實施形態，係將半導體晶片S的Cu柱C與配線基板1的連接端子T1連接。因此，防焊阻劑層4的厚度，係配合Cu柱C的長度而形成得薄。防焊阻劑層4的厚度，例如，最大厚度15μm，平均厚度8μm。又，在此所謂的平均厚度，係將在複數個點(例如，1mm間隔)中測定的防焊阻劑層的厚度平均的值。
    又，在防焊阻劑層4，形成有使被沿著半導體晶片S的構裝區域R的內周配置之連接端子T1露出的開口41。於是，各連接端子T1的表面及側面成為利用此開口41從防焊阻劑層4露出的狀態。即，防焊阻劑層4的開口41成為將與窄節距對應的各連接端子T1的表面及側面露出的NSMD形狀。
    防焊阻劑層5，係將膜狀的防焊阻劑積層在防焊阻劑層4的表面上而形成。在防焊阻劑層5形成有將半導體晶片S的構裝區域包圍的開口51。能藉由在防焊阻劑層4上形成防焊阻劑層5來防止基底的導體層32露出。又，防焊阻劑層5，能防止在構裝半導體晶片S後，流入與半導體晶片S之間的底部填料(underfill)U流出至半導體晶片S的構裝區域外。又，防焊阻劑層5的厚度，例如，15~20μm。
    又，藉由使用膜狀的防焊阻劑作為防焊阻劑層4、5，相較於塗布墨狀的防焊阻劑(例如，清漆(varnish))的情況，能將防焊阻劑層的厚度保持為均勻。 (背面側的構成)
    增建層13係由積層在芯基板2的背面側的導體層131、132及樹脂絕緣層133、134所構成。樹脂絕緣層133係由熱硬化性樹脂組成物所構成，在背面形成有構成金屬配線L12的導體層131。又，在樹脂絕緣層133，形成有將芯導體層22與導體層131電性連接的通路135。樹脂絕緣層134係由熱硬化性樹脂組成物所構成，在表層形成有具有1個以上的連接端子T11的導體層132。又，在樹脂絕緣層134，形成有將導體層131與導體層132電性連接的通路136。
    通路135、136分別具有：通路孔137a；通路導體137b，係設在通路孔137a的內周面；通路墊137c，係以與通路導體137b導通的方式設在底面側；通路地137d，係在通路墊137c的相反側從通路導體137b的開口周緣向外伸出。又，連接端子T11，係作為用於將配線基板1連接至母板等的背面地(BGA墊)利用者，形成在配線基板1之除了約略中心以外的外周區域，以包圍前述約略中央部的方式配置排列為矩形狀。
    防焊阻劑層14，係將膜狀的防焊阻劑積層在增建層13的表面上而形成。在防焊阻劑層14形成有使各連接端子T11的一部分表面露出的開口141。因此，各連接端子T11成為一部分表面利用開口141從防焊阻劑層4露出的狀態。即，防焊阻劑層14的開口141成為將各連接端子T11的一部分表面露出的SMD形狀。又，與防焊阻劑層4的開口41不同，防焊阻劑層14的開口141係按各連接端子T11形成。
    如上述，在此實施形態，各連接端子T11間，不會成為像各連接端子T1間的窄節距。因此，防焊阻劑層14的開口141能作成將各連接端子T11的一部分表面露出的SMD形狀。能藉由將防焊阻劑層14的開口141的形狀作成SMD形狀，提高與母板等的連接可靠性。
    又，防焊阻劑層14成為比防焊阻劑層4厚。防焊阻劑層14的厚度，例如25μm。藉由增厚防焊阻劑層14，能將利用印刷法朝連接端子T11上所形成的焊料球15的連接可靠性提高。又，能藉由增厚防焊阻劑層14來防止基底的導體層132露出。
    進一步地，在開口141內，以與連接端子T11電性連接的方式形成有由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上不含Pb的焊料所構成的焊料球15。又，配線基板1之朝母板等的構裝，係藉由將配線基板1的焊料球15回流來進行。
    又，藉由使用膜狀的防焊阻劑作為防焊阻劑層14，相較於塗布墨狀的防焊阻劑(例如，清漆)的情況，能將防焊阻劑層的厚度保持為均勻。 (配線基板的製造方法)
    接著，針對本發明的配線基板1的製造方法加以說明。又，在此實施形態，增建層3、13係利用半加成法形成，但亦可利用其他的手法(例如，扣減法)形成。以下，針對配線基板1的製造方法加以說明。 (芯基板製程)
    準備已在板狀的樹脂製基板的表面及背面貼附銅箔的貼銅積層板。又，對貼銅積層板使用鑽孔機進行開孔加工，在既定位置預先形成作為貫穿孔23的貫通孔。然後，依照過去周知的手法進行無電解鍍銅及電解鍍銅，藉以在貫穿孔23內壁形成貫穿孔導體24，在貼銅積層板的兩面形成鍍銅層。
    之後，將貫穿孔導體24內以環氧樹脂等的樹脂埋穴材25填充。進一步地，將已形成在貼銅積層板的兩面的銅箔上的鍍銅蝕刻成所要的形狀而分別在貼銅積層板的表面及背面形成構成金屬配線L1、L11的芯導體層21、22，製得芯基板2。又，貫穿孔23形成製程之後，較佳為進行將加工部分的渣除去的除渣處理。 (增建製程)
    分別在芯基板2的表面及背面，將以作為樹脂絕緣層33、133的環氧樹脂為主成分的膜狀絕緣樹脂材料重疊、配置。然後，將此積層物以真空壓著熱壓機加壓加熱，一邊使膜狀絕緣樹脂材料熱硬化一邊壓著。
    接著，使用過去周知的雷射加工裝置進行雷射照射，分別在樹脂絕緣層33、133形成通路孔37a、137a(開穴製程)。
    接下來，將樹脂絕緣層33、133的表面粗化後，進行無電解電鍍，在包含通路孔37a、137a內壁的樹脂絕緣層33、133上形成無電解鍍銅層。接著，將光阻層疊(laminate)在形成於樹脂絕緣層33、133上的無電解鍍銅層上，進行曝光、顯影，將防鍍阻劑形成為所要的形狀。
    之後，以此防鍍阻劑作為遮罩，利用電解電鍍來鍍銅，製得所要的鍍銅圖案。接著，剝離防鍍阻劑，將曾存在於防鍍阻劑下的無電解鍍銅層除去，形成構成金屬配線L2、L12的導體層31、131。又，此時，亦形成由通路導體137b、通路墊137c及通路地137d所構成的通路35、135。
    接著，分別在導體層31、131上，將以作為樹脂絕緣層34、134的環氧樹脂為主成分的膜狀絕緣樹脂材料重疊、配置。然後，將此積層物以真空壓著熱壓機加壓加熱，一邊使膜狀絕緣樹脂材料熱硬化一邊壓著。接著，使用過去周知的雷射加工裝置進行雷射照射，分別在樹脂絕緣層33、133形成通路孔37a、137a(開穴製程)。
    分別在導體層31、131上，將以作為樹脂絕緣層34、134的環氧樹脂為主成分的膜狀絕緣樹脂材料重疊、配置。然後，將此積層物以真空壓著熱壓機加壓加熱，一邊使膜狀絕緣樹脂材料熱硬化一邊壓著。接著，使用過去周知的雷射加工裝置進行雷射照射，分別在樹脂絕緣層34、134形成通路孔37a、137a(開穴製程)。
    接下來，與形成導體層31、131時同樣地，依半加成法，分別在已形成通路孔37a、137a的樹脂絕緣層34、134上，形成具有連接端子T1、T11的導體層32、132。 (防焊阻劑層製程)
    分別在表層分別具有連接端子T1、T11的增建層3、13上，加壓、積層膜狀的防焊阻劑。在此，積層在增建層13上的膜狀的防焊阻劑，係比積層在增建層3上的膜狀的防焊阻劑厚。
    將分別積層在增建層3、13上的膜狀的防焊阻劑曝光、顯影，製得已形成使各連接端子T1的表面及側面露出的NSMD形狀的開口41的防焊阻劑層4、及已形成使各連接端子T11的一部分表面露出的SMD形狀的開口141的防焊阻劑層14。
    接著，在防焊阻劑層4上，加壓、積層膜狀的防焊阻劑，將此膜狀的防焊阻劑曝光、顯影，製得已形成包圍半導體晶片S的構裝區域的開口51之防焊阻劑層5。 (後段製程(backend process))
    利用焊料印刷，在從形成在防焊阻劑層14的開口141露出的連接端子T11表面塗布焊料膏後，以既定的溫度及時間進行回流，形成與連接端子T11電性連接的焊料球15。 (半導體晶片S的構裝)
    半導體晶片S，係藉由將被塗布在半導體晶片S的Cu柱C的焊料回流來構裝至配線基板。之後，在半導體晶片S與配線基板1之間流入底部填料U。 (朝母板等的構裝)
    配線基板1，係藉由將配線基板1的焊料球15回流來構裝至母板等。 (實施形態的變形例)
    第5圖係實施形態的變形例的配線基板1A的平面圖(表面側)。第6圖係配線基板1A的一部分放大剖面圖。又，在第5圖，省略半導體晶片S的圖示。在參照第1圖~第4圖說明的上述實施形態，係針對在防焊阻劑層4，只形成一個使被沿著半導體晶片S的構裝區域R的內周配置的連接端子T1露出的開口41的配線基板1說明。
    然而，如第5圖及第6圖所示，亦可將與半導體晶片S連接的連接端子T2的形狀作成帶狀，將使此帶狀的連接端子T2的一部分露出的複數個開口41A~41D形成在半導體晶片S的構裝區域R的周邊部。又，在第5圖、第6圖，雖未圖示，但亦可將膜狀的防焊阻劑積層在防焊阻劑層4的表面上而設有防焊阻劑層5，在此防焊阻劑層5形成包圍半導體晶片S的構裝區域R的開口51。對於其他的構成，由於和參照第1圖~第4圖說明的配線基板1的構成相同，因此對同一構成賦予同一元件符號省略重複的說明。 [實施例]
    發明人等，基於上述的配線基板1的製造方法，作成以下表1所示之4個試料(Sample)A~D，進行針對各個試料A~D的評價試驗。又，連接半導體晶片的Cu柱的連接端子T1係50μm節距，形成在增建層3的表層。又，表1的「表面SR層厚度」係指防焊阻劑層4的平均厚度。又，表1的「背面SR層厚度」係指防焊阻劑層14的平均厚度。
    首先，針對各試料A~D說明。又，將以1mm間隔測定之防焊阻劑層4、14的厚度的平均數稱為平均厚度。 (試料A)
    試料A，係塗布墨狀的防焊阻劑形成防焊阻劑層4、14的試料。防焊阻劑層4、14的平均厚度分別為25μm、25μm。 (試料B)
    試料B，係塗布墨狀的防焊阻劑形成防焊阻劑層4、14的試料。防焊阻劑層4、14的平均厚度分別為8μm、8μm。 (試料C)
    試料C，係利用加壓(press)來積層膜狀的防焊阻劑形成防焊阻劑層4、14的試料。防焊阻劑層4、14的平均厚度分別為8μm、8μm。 (試料D)
    試料D，係利用加壓來積層膜狀的防焊阻劑形成防焊阻劑層4、14的試料。防焊阻劑層4、14的平均厚度分別為8μm、25μm。
    表2係依上述方式作成的試料A~D的評價結果。
    表2中之「SR形成良率」係指評價防焊阻劑層4、14是否可分別正常地形成在增建層3、13上。具體而言，將防焊阻劑層4、14的基底的導體層32、132從防焊阻劑層露出的情況定為NG。
    表2中之「晶片構裝良率」係指評價與半導體晶片的連接可靠性。具體而言，係將半導體晶片構裝在試料A~D的配線基板進行各端子間的導通測試，將不導通的情況定為NG。
    表2中之「可靠性試驗結果」係指評價與母板等連接可靠性。具體而言，係將試料A~D的配線基板連接至母板進行各端子間的導通測試，將不導通的情況定為NG。
    從表2的結果，能確認試料A的「晶片構裝良率」為50%。這是因為相對於半導體晶片具備的Cu柱的長度，形成在試料A的表面側的防焊阻劑層4太厚，因此構裝在試料A的半導體晶片的Cu柱與試料A的連接端子無法被正常地連接的緣故。
    從表2的結果，能確認試料B的「SR形成良率」為50%。這是因為形成在試料B的背面側的防焊阻劑層14薄，因此基底的導體層132從防焊阻劑層14露出的緣故。又，能確認試料B的「可靠性試驗結果」為NG。這是因為形成在試料B的背面側的防焊阻劑層14薄，因此形成在連接端子T11上的焊料球15無法正常地形成的緣故。
    從表2的結果，能確認試料C的「可靠性試驗結果」為NG。這是因為形成在試料B的背面側的防焊阻劑層14薄，因此形成在連接端子T11上的焊料球15無法正常地形成的緣故。
    從表2的結果，能確認試料D的「SR形成良率」、「晶片構裝良率」、「可靠性試驗結果」全部評價都是正常的。即，瞭解到因為利用本發明的製造方法製造配線基板，而能製造與半導體晶片及母板等的連接可靠性優良的配線基板。
    以上，一邊舉出具體例一邊詳細地說明本發明，但本發明並不限定於上述內容，可在不脫離本發明範疇下進行所有的變形及變更。例如，在上述具體例，係針對配線基板1為BGA基板的形態加以說明，但亦可作成設有代替焊料球15的銷(pin)或地(land)之所謂的PGA(Pin Grid Array，銷柵格陣列)基板或LGA(Land Grid Array，地柵格陣列)基板。
    1‧‧‧配線基板
    2‧‧‧芯基板
    3、13‧‧‧增建層
    4、5、14‧‧‧防焊阻劑層
    15‧‧‧焊料球
    21、22‧‧‧芯導體層
    23‧‧‧貫穿孔
    24‧‧‧貫穿孔導體
    25‧‧‧樹脂製埋穴材
    31、32、131、132‧‧‧導體層
    33、34、133、134‧‧‧樹脂絕緣層
    35、36、135、136‧‧‧通路
    37a、137a‧‧‧通路孔
    37b、137b‧‧‧通路導體
    37c、137c‧‧‧通路墊
    37d、137d‧‧‧通路地
    41、51、141‧‧‧開口
    L1、L2、L11、L12‧‧‧金屬配線
    R‧‧‧構裝區域
    S‧‧‧半導體晶片
    T1、T2、T11‧‧‧連接端子
    第1圖係實施形態的配線基板的平面圖(表面側)。
    第2圖係實施形態的配線基板的背面圖(背面側)。
    第3圖係實施形態的配線基板的剖面圖。
    第4圖係實施形態的配線基板的一部分放大剖面圖。
    第5圖係實施形態的變形例的配線基板的平面圖(表面側)。
    第6圖係實施形態的變形例的配線基板的一部分放大剖面圖。
    1‧‧‧配線基板
    4、5‧‧‧防焊阻劑層
    41、51‧‧‧開口
    R‧‧‧構裝區域
    T1‧‧‧連接端子
    权利要求:
    Claims (5)
    [1] 一種配線基板之製造方法，該配線基板具有表面及背面，在前述表面構裝半導體晶片，該配線基板之製造方法具有以下製程：分別積層1層以上的導體層及樹脂絕緣層，在表面側及背面側的表層分別形成具有至少1個以上的連接端子的增建層；及在表面側的前述增建層上積層膜狀的第1防焊阻劑而形成第1防焊阻劑層，在背面側的前述增建層上積層厚度比前述第1防焊阻劑層還厚的膜狀的第2防焊阻劑而形成第2防焊阻劑層。
    [2] 如申請專利範圍第1項之配線基板之製造方法，其進一步具有以下製程：在前述第1防焊阻劑層，形成用於將前述增建層之表面側之前述連接端子的表面及側面露出的第1開口，在前述第2防焊阻劑層，形成用於將前述增建層之背面側之前述連接端子的一部分表面露出的第2開口。
    [3] 如申請專利範圍第2項之配線基板之製造方法，其進一步具有以下製程：在前述第1防焊阻劑層上，積層膜狀的第3防焊阻劑而形成第3防焊阻劑層；及在前述第3防焊阻劑層形成包圍前述半導體晶片的構裝區域的第3開口。
    [4] 如申請專利範圍第3項之配線基板之製造方法，其中在前述形成第3防焊阻劑層的製程，係在形成前述第1開口的前述第1防焊阻劑層上，積層前述膜狀的第3防焊阻劑。
    [5] 如申請專利範圍第1至4項中任一項之配線基板之製造方法，其中前述形成增建層的製程，係在芯基板的表面及背面分別積層1層以上的前述導體層及樹脂絕緣層。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI491332B|2015-07-01|配線基板之製造方法
    JP5456103B2|2014-03-26|配線基板及び半導体装置の製造方法
    JP4673207B2|2011-04-20|多層プリント配線板およびその製造方法
    TWI473543B|2015-02-11|配線基板
    JP2011119628A|2011-06-16|電子部品内装型プリント基板及びその製造方法
    US10049972B2|2018-08-14|Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device
    KR101555460B1|2015-09-23|배선기판
    JP2014078551A|2014-05-01|配線基板、配線基板の製造方法
    KR101523479B1|2015-05-27|배선기판
    JP2013105908A|2013-05-30|配線基板
    EP2927950A1|2015-10-07|Wiring board
    TW201503771A|2015-01-16|配線基板
    US20120152606A1|2012-06-21|Printed wiring board
    TWI511634B|2015-12-01|電路板製作方法
    TWI566648B|2017-01-11|Wiring board
    JP2013122962A|2013-06-20|配線基板
    JP2013122963A|2013-06-20|配線基板
    US10398027B2|2019-08-27|Wiring board
    JP2014089996A|2014-05-15|配線基板
    TWI594675B|2017-08-01|電路板及其製作方法
    JP5753521B2|2015-07-22|配線基板の製造方法
    JP6030513B2|2016-11-24|配線基板の製造方法
    KR100694668B1|2007-03-14|도금 인입선 없는 패키지 기판 제조방법
    KR101149036B1|2012-05-24|임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법
    同族专利:
    公开号 | 公开日
    US20130025782A1|2013-01-31|
    TWI491332B|2015-07-01|
    KR101523818B1|2015-05-28|
    KR20130012925A|2013-02-05|
    JP2013048205A|2013-03-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH05226505A|1992-02-18|1993-09-03|Ibiden Co Ltd|プリント配線板|
    US6294840B1|1999-11-18|2001-09-25|Lsi Logic Corporation|Dual-thickness solder mask in integrated circuit package|
    JP2001244384A|2000-02-28|2001-09-07|Matsushita Electric Works Ltd|ベアチップ搭載プリント配線基板|
    JP2002290031A|2001-03-23|2002-10-04|Ngk Spark Plug Co Ltd|配線基板およびその製造方法|
    JP2004266170A|2003-03-04|2004-09-24|Showa Denko Kk|プリント配線基板用積層体の製造方法|
    US6774497B1|2003-03-28|2004-08-10|Freescale Semiconductor, Inc.|Flip-chip assembly with thin underfill and thick solder mask|
    JP2004342988A|2003-05-19|2004-12-02|Shinko Electric Ind Co Ltd|半導体パッケージの製造方法、及び半導体装置の製造方法|
    JP2006253315A|2005-03-09|2006-09-21|Matsushita Electric Ind Co Ltd|半導体装置|
    JP5138277B2|2007-05-31|2013-02-06|京セラＳｌｃテクノロジー株式会社|配線基板およびその製造方法|
    JP5114130B2|2007-08-24|2013-01-09|新光電気工業株式会社|配線基板及びその製造方法、及び半導体装置|
    JP5144222B2|2007-11-14|2013-02-13|新光電気工業株式会社|配線基板及びその製造方法|
    US7692313B2|2008-03-04|2010-04-06|Powertech Technology Inc.|Substrate and semiconductor package for lessening warpage|
    JP2009218545A|2008-03-12|2009-09-24|Ibiden Co Ltd|多層プリント配線板及びその製造方法|
    JP4991637B2|2008-06-12|2012-08-01|ルネサスエレクトロニクス株式会社|半導体装置およびその製造方法|
    TWI478300B|2008-06-23|2015-03-21|Unimicron Technology Corp|覆晶式封裝基板及其製法|
    US20110024898A1|2009-07-31|2011-02-03|Ati Technologies Ulc|Method of manufacturing substrates having asymmetric buildup layers|
    JP2011119655A|2009-10-30|2011-06-16|Kyocer Slc Technologies Corp|配線基板およびその製造方法|KR20140083580A|2012-12-26|2014-07-04|삼성전기주식회사|인쇄회로기판 및 그 제조방법|
    JP2015106615A|2013-11-29|2015-06-08|イビデン株式会社|プリント配線板、プリント配線板の製造方法|
    JP2015213124A|2014-05-02|2015-11-26|イビデン株式会社|パッケージ基板|
    JP2016048756A|2014-08-28|2016-04-07|マイクロン テクノロジー， インク．|半導体装置|
    JP2016058673A|2014-09-12|2016-04-21|イビデン株式会社|プリント配線板およびその製造方法|
    KR20170048000A|2015-10-26|2017-05-08|삼성전자주식회사|인쇄회로기판 및 이를 가지는 반도체 패키지|
    KR20190012485A|2017-07-27|2019-02-11|삼성전기주식회사|인쇄회로기판 및 그 제조 방법|
    JP2019114677A|2017-12-25|2019-07-11|イビデン株式会社|プリント配線板|
    法律状态:
    2019-04-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011161876||2011-07-25||
    JP2012013904A|JP2013048205A|2011-07-25|2012-01-26|配線基板の製造方法|
    [返回顶部]