• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種複合式電路板，包括兩第一披覆層、多個子電路板以及一第一連接線路。這些子電路板被夾置於兩第一披覆層之間，並排且相互分離。兩第一披覆層在這些子電路板以外的位置上相互接合。第一連接線路位於兩第一披覆層的至少一個上，並且電性連接至這些子電路板。此外，本發明更提供上述複合式電路板之製造方法。本發明之複合式電路板提供不同層數之線路層，以因應不同電子元件之線路佈局的需求。
    公开号:TW201316847A
    申请号:TW101123473
    申请日:2012-06-29
    公开日:2013-04-16
    发明作者:Chin-Wei Ho；Hsiu-Chin Liu；Yu-Ching Huang；Kuan-Yu Chen
    申请人:Htc Corp；
    IPC主号:H01L2224-00
    专利说明:
    複合式電路板及其製造方法
    本發明是有關於一種電路板及其製造方法，且特別是有關於一種複合式的電路板及其製造方法。
    一般而言，通訊裝置之電路板上會配置微處理器及天線等電子元件。電子元件間藉由電路板之線路連接，以進行資料的傳遞。
    由於各電子元件間所需傳遞的資料量不同，因此電子元件間的線路數量也會有所不同，即電路板上的佈線密度分配不平均，例如微處理器處理大多數的資料傳遞與控制動作，因此微處理器之線路區域的佈線密度便非常大，以便能夠處理大量的資料，而天線之線路區域的佈線密度相對之下則較低。
    隨著微處理器功能的增加以及電路板電子元件的多樣化，使得微處理器或是其他電子元件之間的線路數量增加，以便處理更多的資料，造成佈線密度提高。但是因為電路板上的線路區域面積大小固定，因此當線路密度超過一定限度時，將必須使用更多層數之電路板來完成線路佈局。
    然而，並非整個電路板上皆需要很高的佈線密度，若是整體改用較多層數的電路板，比如六層板或八層板，則將增加製造成本且其製造過程也更為複雜。
    本發明提供一種複合式電路板，其於電路板上提供不同層數的線路層，以因應各種不同電子元件之線路佈局的需要，並可簡化製程與降低成本。
    本發明提供一種複合式電路板之製造方法，其可製造出上述之複合式電路板。
    本發明提出一種複合式電路板，包括兩第一披覆層、多個子電路板以及一第一連接線路。這些子電路板被夾置於兩第一披覆層之間，這些子電路板並排並且相互分離，且兩第一披覆層在這些子電路板以外的位置上相互接合。第一連接線路位於兩第一披覆層的至少一個上，並且電性連接至這些子電路板。
    本發明更提出一種複合式電路板之製造方法，包括提供多個子電路板。使用兩第一半固化層夾置這些子電路板，其中這些子電路板並排並且相互分離。固化兩第一半固化層以形成兩第一披覆層，其中兩第一披覆層在這些子電路板以外的位置上相互接合。形成一第一連接線路於兩第一披覆層的至少一個上，以電性連接這些子電路板。
    基於上述，本發明之複合式電路板及其製造方法利用多個子電路板以及位於第一披覆層上的第一連接線路，來使複合式電路板提供多種層數的線路層，以因應各種不同電子元件之線路佈局的需要。此外，由於複合式電路板不需整體均為高佈線密度，因此，可簡化製程且降低成本。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    本發明提出一種複合式電路板。圖1A是依照本發明之一實施例之一種複合式電路板的側視示意圖。
    請參閱圖1A，本實施例之複合式電路板100包括兩第一披覆層110、多個子電路板120以及一第一連接線路130。這些子電路板120被夾置於兩第一披覆層110之間，這些子電路板120並排並且相互分離，且兩第一披覆層110在這些子電路板120以外的位置上相互接合。第一連接線路130位於兩第一披覆層110的至少一個上，並且電性連接至這些子電路板120。
    在本實施例中，這些子電路板120分別為不同層數的電路板。這些子電路板120包括一二層板122、一四層板124及一六層板126。當然，子電路板120之層數不以此為限。此外，本實施例之第一連接線路130包含兩第一線路層132，分別位於兩第一披覆層110上。
    圖1B是圖1A之複合式電路板的剖面示意圖。請參閱圖1B，各子電路板120是由多層第二線路層128及用以隔離這些第二線路層128的至少一絕緣層129所構成。在本實施例中，絕緣層129的材質與第一披覆層110的材質不同。但在其他實施例中，絕緣層129與第一披覆層110的材質亦可相同。
    此外，在本實施例中，一凹陷部150形成於複合式電路板100之表面，以降低部份之複合式電路板100的高度。凹陷部150可對應於置放複合式電路板100之機殼的輪廓，或可供電子元件置放以降低整體高度。在本實施例中，複合式電路板100可透過模具使第一披覆層110成型時在其表面形成凹陷部150，或可藉由挖鑿第一披覆層110之表面以形成凹陷部150。此外，雖於圖1B中凹陷部150位於複合式電路板100之邊緣，但凹陷部150亦可位於子電路板120之間(如圖2所示)，在圖2之實施例中，複合式電路板100b之兩個第一披覆層110上下覆蓋於這些子電路板120且凹入兩鄰近的子電路板120之間而形成凹陷部150。製造上，可視圖2之複合式電路板100b之表面上所需的凹陷部150之位置與數量，選擇適合的模具。模具(未繪示)可具有多個凸出部，這些凸出部對應於複合式電路板100b之凹陷部150，而使第一披覆層110成型時可在特定位置形成所需數量的凹陷部150。當然，凹陷部150之位置、數量以及形成的方式不以上述為限。
    圖1C是圖1A之複合式電路板的俯視示意圖。請參閱圖1A及圖1C，複合式電路板100具有多個相互獨立的功能區140，這些子電路板120分別對應於不同的功能區140，以使這些功能區140能提供不同層數的線路佈局。本實施例之複合式電路板100之功能區140具有一第一功能區142、一第二功能區144、一第三功能區146及一第四功能區148，以提供兩層、四層、六層及八層的線路佈局，可因應各種不同電子元件之線路佈局的需求。
    子電路板120之線路層數可隨著所配置之電子元件來作調整，舉例而言，微處理器之線路佈局可能需要使用八層板，而天線之線路佈局僅需二層板。製造者可先考慮各電子元件之線路需求，並規劃各電子元件之線路區域，以配置適合的子電路板。
    圖3是依照本發明之另一實施例之一種複合式電路板的側視示意圖。請參閱圖3，相較於圖1A之實施例，圖3之實施例的複合式電路板200更包含兩第二披覆層260及一第二連接線路270。
    子電路層220及第一披覆層210被夾置於兩第二披覆層260之間。第二連接線路270包含兩第三線路層272，分別位於兩第二披覆層260上，並且電性連接至這些子電路板220及第一連接線路232。圖3之複合式電路板200比圖1A之複合式電路板100更多了兩第三線路層272，提供更多層的線路以供佈局。
    在本實施例中，這些子電路板220包括一二層板222、一四層板224及一六層板226。透過第一連接線路230與第二連接線路270對子電路板220之電性連接，複合式電路板200具有多個相互獨立的功能區240，這些子電路板220分別對應於不同的功能區240，以使這些功能區240能提供不同層數的線路佈局。
    本實施例之複合式電路板200之功能區240具有一第一功能區242、一第二功能區244、一第三功能區246及一第四功能區248，因此，複合式電路板200可提供四層、六層、八層及十層的線路佈局。製造者可視複合式電路板200所需的佈線狀況來選擇子電路板220之線路層數、對應的位置及範圍大小，以製作出符合各電子元件之線路佈局。
    當然，在其他實施例中，製造者亦可使用二層板、四層板、六層板及八層板的這些子電路板再搭配第一連接線路來製造出四層、六層、八層及十層的線路佈局。也就是說，製造者可調整子電路板與連接線路之層數來達到相同的結果。
    圖4是依照本發明之一實施例之一種複合式電路板之製造方法的流程示意圖。請參閱圖4，本實施例之複合式電路板之製造方法300如下。首先，提供多個子電路板(步驟310)。
    接著，使用兩第一半固化層夾置這些子電路板(步驟320)，其中這些子電路板並排並且相互分離。在本實施例中，第一半固化層為預浸片(prepreg)，但第一半固化層之種類不以此為限。由於第一半固化層具有流動性，其可完全填充於這些子電路板之間的間隙。當這些子電路板之層數不同且厚度不同時，選擇適當厚度的第一半固化層將可以完全填充於這些子電路板之間的間隙。
    再來，固化兩第一半固化層以形成兩第一披覆層(步驟330)，其中兩第一披覆層在這些子電路板以外的位置上相互接合。由於兩第一半固化層具有流動性，而使圖1A中複合式電路板100均厚。更詳細而言，以圖1A為例，複合式電路板100之兩第一披覆層在這些子電路板以外的部位的厚度為最大，其次是第一披覆層110覆蓋二層板122的部位，再來是第一披覆層110覆蓋四層板124的部位，第一披覆層110覆蓋六層板126的部位之厚度為最小。
    最後，形成一第一連接線路於兩第一披覆層的至少一個上，以電性連接這些子電路板(步驟340)。在本實施例中，可使用積層法(lamination process)或增層法(built-up process)將第一連接線路形成於第一披覆層上。當然，將第一連接線路形成於第一披覆層上之方法不以上述為限。
    若置放複合式電路板100之機殼的輪廓會限制到複合式電路板100之部份區域的高度，或是電子元件配置於複合式電路板100後整體有高度限制。在步驟340之後可再形成一凹陷部於該複合式電路板之表面，即可製造出如圖1A之複合式電路板100，其中凹陷部可用以符合機殼的輪廓或是承載電子元件。
    此外，若要製造出如圖3之複合式電路板200，則可於步驟340之後，使用兩第二半固化層夾置兩第一披覆層。接著，固化兩第二半固化層以形成兩第二披覆層。最後，形成一第二連接線路於兩第二披覆層的至少一個上，以電性連接這些子電路板及第一連接線路，即可製成複合式電路板200。在本實施例中，第二半固化層為預浸片(prepreg)，但第二半固化層之種類不以此為限。
    由於各電子元件所需之線路層數不同，製造者可根據配置於複合式電路板之各電子元件，選擇具有適合的層數之子電路板與連接線路來製造本發明之複合式電路板。
    綜上所述，本發明之複合式電路板利用多個子電路板及位於披覆層上的連接線路，以使複合式電路板可提供多種層數的線路佈局。相較於以往為了配合微處理器等需要較多線路層數之電子元件，而使用整體均為較多層數的電路板，本發明之複合式電路板具有節省成本且簡化製程之優點。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100、100b‧‧‧複合式電路板
    110‧‧‧第一披覆層
    120‧‧‧子電路板
    122‧‧‧二層板
    124‧‧‧四層板
    126‧‧‧六層板
    128‧‧‧第二線路層
    129‧‧‧絕緣層
    130‧‧‧第一連接線路
    132‧‧‧第一線路層
    140‧‧‧功能區
    142‧‧‧第一功能區
    144‧‧‧第二功能區
    146‧‧‧第三功能區
    148‧‧‧第四功能區
    150‧‧‧凹陷部
    200‧‧‧複合式電路板
    210‧‧‧第一披覆層
    220‧‧‧子電路板
    222‧‧‧二層板
    224‧‧‧四層板
    226‧‧‧六層板
    230‧‧‧第一連接線路
    232‧‧‧第一線路層
    240‧‧‧功能區
    242‧‧‧第一功能區
    244‧‧‧第二功能區
    246‧‧‧第三功能區
    248‧‧‧第四功能區
    260‧‧‧第二披覆層
    270‧‧‧第二連接線路
    272‧‧‧第三線路層
    300‧‧‧複合式電路板之製造方法
    310至340‧‧‧步驟
    圖1A是依照本發明之一實施例之一種複合式電路板的側視示意圖。
    圖1B是圖1A之複合式電路板的剖面示意圖。
    圖1C是圖1A之複合式電路板的俯視示意圖。
    圖2是依照本發明之另一實施例之一種複合式電路板的剖面示意圖。
    圖3是依照本發明之另一實施例之一種複合式電路板的側視示意圖。
    圖4是依照本發明之一實施例之一種複合式電路板之製造方法的流程示意圖。
    100‧‧‧複合式電路板
    110‧‧‧第一披覆層
    120‧‧‧子電路板
    122‧‧‧二層板
    124‧‧‧四層板
    126‧‧‧六層板
    130‧‧‧第一連接線路
    132‧‧‧第一線路層
    140‧‧‧功能區
    142‧‧‧第一功能區
    144‧‧‧第二功能區
    146‧‧‧第三功能區
    148‧‧‧第四功能區
    权利要求:
    Claims (20)
    [1] 一種複合式電路板，包括：兩第一披覆層；多個子電路板，被夾置於該兩第一披覆層之間，該些子電路板並排並且相互分離，且該兩第一披覆層在該些子電路板以外的位置上相互接合；以及一第一連接線路，位於該兩第一披覆層的至少一個上，並且電性連接至該些子電路板。
    [2] 如申請專利範圍第1項所述之複合式電路板，其中該第一連接線路包含兩第一線路層，分別位於該兩第一披覆層上。
    [3] 如申請專利範圍第1項所述之複合式電路板，其中各該子電路板包含多層第二線路層及用以隔離該些第二線路層的至少一絕緣層。
    [4] 如申請專利範圍第3項所述之複合式電路板，其中各該絕緣層與該兩第一披覆層的材質不同。
    [5] 如申請專利範圍第1項所述之複合式電路板，其中該些子電路板分別為不同層數的電路板。
    [6] 如申請專利範圍第5項所述之複合式電路板，其中該複合式電路板具有多個相互獨立的功能區，該些子電路板分別對應於不同的功能區，以對該些功能區提供不同層數的線路佈局。
    [7] 如申請專利範圍第1項所述之複合式電路板，更包括：兩第二披覆層及一第二連接線路，該些子電路板及該兩第一披覆層被夾置於該兩第二披覆層之間，該第二連接線路位於該兩第二披覆層的至少一個上，並且電性連接至該些子電路板及該第一連接線路。
    [8] 如申請專利範圍第7項所述之複合式電路板，其中該第二連接線路包含兩第三線路層，分別位於該兩第二披覆層上。
    [9] 如申請專利範圍第1項所述之複合式電路板，其中一凹陷部形成於該複合式電路板之表面。
    [10] 一種複合式電路板之製造方法，包括：提供多個子電路板；使用兩第一半固化層夾置該些子電路板，其中該些子電路板並排並且相互分離；固化兩第一半固化層以形成兩第一披覆層，其中該兩第一披覆層在該些子電路板以外的位置上相互接合；以及形成一第一連接線路於該兩第一披覆層的至少一個上，以電性連接該些子電路板。
    [11] 如申請專利範圍第10項所述之複合式電路板之製造方法，其中該第一連接線路包含兩第一線路層，分別位於該兩第一披覆層上。
    [12] 如申請專利範圍第10項所述之複合式電路板之製造方法，其中各該子電路板包含多層第二線路層及用以隔離各該些第二線路層的至少一絕緣層。
    [13] 如申請專利範圍第12項所述之複合式電路板之製造方法，其中各該絕緣層與該兩第一披覆層的材質不同。
    [14] 如申請專利範圍第10項所述之複合式電路板之製造方法，其中該些子電路板分別為不同層數的電路板。
    [15] 如申請專利範圍第14項所述之複合式電路板之製造方法，其中該複合式電路板具有多個相互獨立的功能區，該些子電路板分別對應於不同的功能區，以對該些功能區提供不同層數的線路佈局。
    [16] 如申請專利範圍第10項所述之複合式電路板之製造方法，其中各該第一半固化層為預浸片(prepreg)。
    [17] 如申請專利範圍第10項所述之複合式電路板之製造方法，其中於形成一第一連接線路於該兩第一披覆層的至少一個上時，包括：使用積層法(lamination process)或增層法(built-up process)將該第一連接線路形成於該兩第一披覆層的至少一個上。
    [18] 如申請專利範圍第10項所述之複合式電路板之製造方法，更包括：使用兩第二半固化層夾置該兩第一披覆層；固化兩第二半固化層以形成兩第二披覆層；以及形成一第二連接線路於該兩第二披覆層的至少一個上，以電性連接該些子電路板及該第一連接線路。
    [19] 如申請專利範圍第18項所述之複合式電路板之製造方法，其中該第二連接線路包含兩第三線路層，分別位於該兩第二披覆層上。
    [20] 如申請專利範圍第10項所述之複合式電路板之製造方法，更包括：形成一凹陷部於該複合式電路板之表面。
    类似技术:
    公开号 | 公开日 | 专利标题
    US20090236143A1|2009-09-24|Multilayer wiring board, multilayer wiring board unit and electronic device
    JP4021472B1|2007-12-12|フレックスリジッド配線板及びその製造方法
    JP2007123901A|2007-05-17|リジッドフレキシブルプリント基板及びその製造方法
    CN105792512A|2016-07-20|一种焊盘加固结构
    US20150040389A1|2015-02-12|Method for manufacturing wiring board with built-in electronic component
    US20140318848A1|2014-10-30|Wiring board and fabrication method therefor
    TWI511626B|2015-12-01|複合式電路板及其製造方法
    TWI446848B|2014-07-21|彎折式印刷電路板之製造方法
    US10064292B2|2018-08-28|Recessed cavity in printed circuit board protected by LPI
    KR20120016814A|2012-02-27|소자 내장형 연성회로기판 및 이의 제조방법
    CN105323950B|2019-01-22|挠性印刷电路板及其制造方法
    EP1776002A4|2007-11-14|HYBRID ELECTRONIC COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
    TWI442844B|2014-06-21|軟硬複合線路板及其製作方法
    CN105744739A|2016-07-06|印刷电路板及其制造方法
    TWI504319B|2015-10-11|軟硬結合電路板及其製作方法
    TWI507100B|2015-11-01|軟硬結合電路板及其製作方法
    JP5075568B2|2012-11-21|シールド付回路配線基板及びその製造方法
    TW201703601A|2017-01-16|一種柔性線路板及其製作方法
    CN104902698A|2015-09-09|电路板金手指的加工方法和具有金手指的电路板
    TWI580331B|2017-04-21|具有凹槽的多層線路板與其製作方法
    KR100665244B1|2007-01-04|회로 배선 복합 기판
    CN104219881A|2014-12-17|复合式电路板及其制作方法
    WO2021217326A1|2021-11-04|内埋电路板及其制造方法
    KR101946989B1|2019-02-12|인쇄회로기판 및 그의 제조 방법
    JP6866229B2|2021-04-28|リジッド・フレックス多層プリント配線板
    同族专利:
    公开号 | 公开日
    CN103037616A|2013-04-10|
    TWI511626B|2015-12-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7977801B2|2005-07-15|2011-07-12|Ryo Takatsuki|Integrated circuit chip component, multi-chip module, their integration structure, and their fabrication method|
    WO2010007704A1|2008-07-16|2010-01-21|イビデン株式会社|フレックスリジッド配線板及び電子デバイス|
    TWI399147B|2009-09-16|2013-06-11|Unimicron Technology Corp|線路板的製作方法|
    JP2011119616A|2009-12-07|2011-06-16|Fujitsu Ltd|プリント配線基板の製造方法、プリント配線基板、および電子装置|CN104582235A|2013-10-15|2015-04-29|宏达国际电子股份有限公司|复合式电路板|
    CN103750834A|2014-02-13|2014-04-30|重庆海睿科技有限公司|一种心电信号采集线|
    法律状态:
    2020-09-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US201161543819P| true| 2011-10-06|2011-10-06||
    [返回顶部]