• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供用於將類比資料轉換為數位資料之系統及方法，其可包含連接至一電壓源(302)之一放電電容器(206)。該電壓源將一初始資料電荷供應至該放電電容器。一放大器(208)連接至該放電電容器。一除法器電路(204)連接至該放大器。一比較器(222)連接至該放大器及該除法器電路。該除法器電路包含一第一電容器(210)、一第二電容器(212)及一切換器(214)，該切換器(214)經操作以在將類比資料轉換為數位資料之程序中使用該第一電容器及該第二電容器交替地將一剩餘電荷Q除以2N，直至該放大器處之剩餘電荷Qin低於一臨限值為止。
    公开号:TW201316692A
    申请号:TW101126106
    申请日:2012-07-19
    公开日:2013-04-16
    发明作者:Thierry Sicard
    申请人:Freescale Semiconductor Inc；
    IPC主号:H03M1-00
    专利说明:
    用於資料轉換的系統及方法
    本發明概言之係關於電路，且更具體而言，係關於用於資料轉換之電路。
    資料轉換器對於將類比信號轉換為數位信號及將數位信號轉換為類比信號係非常有用的。諸多應用需要具有一高解析度、快速轉換時間、允許一寬廣範圍之輸入而又具成本效益之資料轉換器。對於各種應用而言，其他資料轉換特徵亦可係重要的。因此，能夠提供滿足各種各樣的可能衝突之準則而同時保持成本效益之資料轉換器係重要的。
    以實例方式圖解說明本發明且本發明不受隨附圖式限制，在隨附圖式中相似參考編號指示類似元件。為簡明及清晰起見而圖解說明各圖中之元件且該等元件未必按比例繪製。
    圖1圖解說明一處理系統10之一項實施例。在替代實施例中，系統10可作為一半導體器件實施為一單個積體電路，可實施為複數個積體電路，或可實施為積體電路與離散組件之一組合。替代實施例可以任何方式實施系統10。
    在一項實施例中，系統10包括資料轉換器12、其他模組14、處理器16、記憶體18及外部匯流排介面20，其全部藉助一匯流排22或複數個電信號22彼此雙向地耦合。在一項實施例中，系統10可藉助耦合至外部匯流排介面20之一匯流排24或複數個電信號24接收輸入及提供輸出。在替代實施例中，系統10可包括少於、多於或不同於在圖1中所圖解說明之電路區塊之電路區塊。
    圖2以示意圖形式圖解說明根據某些實施例之一資料轉換器12之一部分，資料轉換器12包含一放電電路202及經由一第一接地位準VG耦合至放電電路202之一除法器電路204。放電電路202包含一放大器208及一放電電容器206。放大器208之一第一輸入耦合至第一接地位準VG。放電電容器206耦合於放大器208之一輸出與第一接地位準VG之間。電容器206、210、212係相同大小或電容值(在製造公差內)。
    除法器電路204包含一第一除法器電容器210、並聯耦合至第一除法器電容器210之一第一除法器切換器214、並聯耦合至第一除法器電容器210之一第二除法器電容器212、並聯耦合至第二除法器電容器212之第二除法器切換器216及串聯耦合於第一除法器電容器210與第二除法器電容器212之間的一第三除法器切換器218。第一除法器切換器214耦合於第一接地位準VG與第三除法器切換器218之間，第二除法器切換器216耦合於第一接地位準與第三除法器切換器218之間，且第一除法器電容器210及第二除法器電容器212耦合於一第二接地位準G與第三除法器切換器218之間。
    資料轉換器12進一步包含一比較器222，比較器222具有耦合至放大器208之輸出之一第一輸入及耦合至除法器電路204之一輸出之一第二輸入。一第四切換器220耦合至第二比較器輸入。第四切換器220包含耦合於第一除法器電容器210與第三除法器切換器218之間的一個端子及耦合於第二除法器電容器212與第三除法器切換器218之間的一第二端子。
    第一除法器切換器214及第二除法器切換器216可在各別之第一、第二及/或第三位置之間操作。第一位置將第一除法器切換器214及第二除法器切換器216耦合至第一接地位準VG，第二位置將第一除法器切換器214及第二除法器切換器216耦合至第二接地位準G，且第三位置將第一除法器切換器214及第二除法器切換器216耦合至第一與第二接地位置之間的一中性位置。可操作切換器220以在切換器218閉合時藉由使除法器電容器210、212兩者具有相同電容性負載而使除法器電路204對稱。
    一電源228可耦合至除法器電路204以在初始化期間對電容器212進行預充電。在所示實施例中，電源228與電容器212及切換器216並聯耦合。可包含一初始化切換器226以在初始化期間將電源228連接至除法器電路204，且在初始化之後將電源228切斷連接。
    圖3至圖5以示意圖形式圖解說明圖1及圖2之資料轉換器12之放電電路202之一預充電部分之一實例，放電電路202包含與放電電容器206並聯耦合之一電壓源302。一第一放電切換器304與放大器208之輸出串聯耦合，且耦合於放電電容器206與電壓源302之間。一第二放電切換器306與放大器208之第一輸入串聯耦合，且耦合於放電電容器206與電壓源302之間。一第三放電切換器308與放大器208之輸出串聯耦合，且耦合於放電電容器206與放大器208之間。一第四放電切換器310與放大器208之第一輸入串聯耦合，且耦合於放電電容器206與放大器208之間。
    在如圖3中所展示之一第一預充電操作階段期間，切換器304、306閉合且切換器308及310斷開，以給放電電容器208載入來自電壓源302之資料電壓。在如圖4中所展示之一第二操作階段期間，切換器304、306、308、310斷開以使放電電容器206與電壓源302隔離。在如圖5中所展示之一第三操作階段期間，切換器304、306斷開且切換器308、310閉合，以跨越放大器208對放電電容器206進行載入。
    圖6以歷時圖形式圖解說明由圖2之資料轉換器12中之切換器214、216、218之操作產生的跨越電容器210、212之電壓之一實例。圖7至圖14連同圖6一起展示在切換器214、216、218之操作期間儲存於圖2之資料轉換器12之電容器中之電壓或電荷之實例。注意，儘管圖7至圖14展示在某些操作階段期間電容器210之放電，未展示電容器212之交替放電，但其類似於在交替階段期間電容器210之放電。
    圖6及圖7展示在T0之前，放電電容器206經部分充電至輸入電荷Qin，且除法器電容器212經完全充電至電荷Q。除法器電容器210最初經放電。當在時間T0切換器218閉合時，切換器214、216斷開，且由於電容器210、212係近似相同大小，因此將來自電容器212之電荷Q除以二，其中電荷Q之一半經轉移至電容器210，且另一半仍保持於電容器212中，如圖8中所展示。
    參照圖6、圖8及圖9，當在時間T1切換器218斷開時，切換器214閉合以將電容器210連接至第一接地位準VG。切換器216保持斷開，從而致使電容器212保持其電荷，而在切換器214處於接地G位置中之情形下電容器210被放電。如圖9中所展示，經由電容器206、210至第一接地位準VG之共同串聯連接將來自電容器210之電荷從電容器206移除，此乃因電容器206中之電荷(Qin)大於電容器210中之電荷(Q/2)。關於比較器222，當電容器206中之電荷大於電容器210中之電荷時，比較器222針對對應電荷位準(在此情形中，Q/2)設定一位元。
    參照圖6、圖9及圖10，當在時間T2切換器218閉合時，切換器214斷開且切換器216保持斷開，從而致使電容器212上之剩餘電荷(Q/4)在電容器210、212之間劃分，如圖10中所展示。
    參照圖6、圖10及圖11，當在時間T3切換器218斷開時，切換器214閉合且切換器216保持斷開，從而致使電容器210被放電，如圖11中所展示。
    參照圖6、圖11及圖12，當在時間T4切換器218閉合時，切換器216斷開且切換器214保持斷開，從而致使電容器212上之剩餘電荷(Q/8)在電容器210、212之間劃分，如圖12中所展示。
    參照圖6、圖12及圖13，當在時間T5切換器218斷開時，切換器214閉合且切換器216保持斷開，從而致使電容器212上之電荷被放電，如圖13中所展示。
    參照圖6、圖13及圖14，當在時間T6切換器218閉合時，切換器214斷開且切換器216保持斷開，從而致使電容器212上之剩餘電荷(Q/16)在電容器210、212之間劃分，如圖14中所展示。
    資料轉換器12解決或改良易出錯之因數2(在2N除法中使用)之乘法問題，該問題困擾習用資料轉換器。另外，藉由可僅使用具有相同電容、值或大小(在製造公差之限度內)之三個電容器206、210、212之資料轉換器12最小化與在習用資料轉換器(亦即，連續近似暫存器)中達成匹配電容器相關聯之問題。此外，電容器206、210、212可相對較大，此乃因僅存在三個電容器，從而達成較好大小匹配及較低雜訊。作為另一特徵，資料轉換器12比習用資料轉換器更容易測試，此乃因僅需要測試三個電容器206、210、212及四個切換器215、216、218、220，而非存在於習用資料轉換器中的多得多的電容器及切換器。
    作為另一特徵，電容器210、212之間的錯誤藉由電容器210、212之交替放電得以補償，因為該錯誤係非累積的。另外，所有電容器皆連接至一第一或第二接地位準，因此資料轉換器12不會與其上製作諸如處理系統10之半導體器件之一基板誘發寄生電容器。此外，切換器218不注入寄生電荷，此乃因切換器218在比較器222量測輸入之間的差之前經接通及關斷。
    目前為止，應瞭解已提供具有若干個有益特徵之一資料轉換器12。資料轉換器12僅需要具有相同或近似相同值之三個電容器206、210、212。電容器210、212產生Q/2N個電荷，而電容器206儲存類比資料電荷Qin=CDischargeVdata。放大器208將電荷自電容器206移除，且比較器222比較資料電荷Qin與除法器電路204中之電容器210、212之電荷。
    在某些實施例中，一半導體器件10包括耦合至一電壓源302之一放電電容器206。電壓源302將一初始資料電荷Qin供應至放電電容器206。放大器208耦合至放電電容器206。除法器電路204耦合至放大器208。比較器222耦合至放大器208及除法器電路204。除法器電路204包含一第一電容器210、一第二電容器212及一切換器214，切換器214經操作以在將類比資料轉換為數位資料之程序中使用第一電容器及第二電容器交替地將一剩餘電荷Q除以2N，直至該放大器處之剩餘電荷Qin低於一臨限值為止。
    在其他態樣中，一第一組切換器308、310可經組態以使放大器208與放電電容器206隔離，而電壓源302將一初始資料電荷Qin施加至放電電容器206。
    在其他態樣中，一第二組切換器304、306可串聯耦合於電壓源302與放電電容器206之間，且經組態以使放電電容器206與電壓源302隔離。
    在又一些態樣中，第一組切換器308、310及第二組切換器304、306可經組態以跨越放大器208自放電電容器206載入電壓。
    在另一些態樣中，除法器電路204經由一第一接地位準耦合至放電電容器206及放大器208。半導體器件進一步包括耦合於第一接地位準與切換器218之間的一第一除法器切換器214，且第一除法器電容器210及第二除法器電容器212耦合於一第二接地位準與切換器218之間。
    在其他實施例中，一種用於在一處理系統中將一類比信號轉換為一數位信號之方法包括：用一電壓源302將一放電電容器206充電至一初始資料電荷Qin；及執行自初始資料電荷Qin之N個連續類比減法，其中使用耦合至該放電電容器之一放大器及耦合至該放大器之一除法器電路執行該等類比減法，且該除法器電路包含一第一電容器210、一第二電容器212及一切換器214，切換器214用以使用該第一電容器及該第二電容器交替地將一剩餘電荷Q除以2N，直至該放大器處之剩餘電荷Q低於一臨限值為止。
    在其他態樣中，該方法可包含：操作一第一組切換器308、310以使一放大器與該放電電容器隔離，同時該電壓源將Qin施加至該放電電容器。
    在又一些態樣中，該方法可包含：操作串聯耦合於電壓源302與放電電容器206之間的一第二組切換器304、306，以使放電電容器206與電壓源302隔離。
    在又一些態樣中，該方法可包含：操作第一組切換器308、310及該第二組切換器，以跨越該放大器自放電電容器載入電壓。
    在又一些態樣中，該方法可包含：藉由將各種不同初始電荷施加至放大器、放電電容器來測試類比轉數位轉換之功能能力。
    由於實施本發明之裝置在很大程度上係由熟習此項技術者已知的電子組件及電路構成，因此為理解及瞭解本發明之基本概念且為不混淆或擾亂對本發明之教示起見，將不在任何比以上所圖解說明之被視為必要之範圍大的範圍內解釋電路細節。
    在適用時，可使用各種不同資訊處理系統實施以上實施例中之某些實施例。舉例而言，雖然圖1及圖2及其論述闡述一例示性資訊處理架構，但呈現此例示性架構僅為在論述本發明之各項態樣時提供一有用參考。當然，出於論述之目的該架構之說明已被簡化，且其僅係可根據本發明使用之諸多不同類型之適當架構中之一者。熟習此項技術者將認識到，邏輯區塊之間的邊界僅係說明性且替代實施例可合併邏輯區塊或電路元件或對各種邏輯區塊或電路元件應用一替代功能性分解。
    因此，應理解，本文中所繪示之架構僅係例示性，且實際上可實施達成相同功能性之諸多其他架構。在一抽象但仍明確意義上，達成相同功能性之任何組件配置皆有效地「相關聯」，以使得所期望之功能性得以達成。因此，可將本文中經組合以達成一特定功能性之任何兩個組件視為彼此「相關聯」，以使得所期望之功能性得以達成，而無論架構或中間組件如何。同樣地，亦可將如此相關聯之任何兩個組件視為「可操作地連接」或「可操作地耦合」至彼此以達成所期望之功能性。
    此外，舉例而言，在一項實施例中，系統10之所圖解說明之元件係位於一單個積體電路上或在同一器件內之電路。替代地，系統10可包含任何數目個彼此互連之單獨積體電路或單獨器件。舉例而言，記憶體18可位於與處理器16相同之一積體電路上或一單獨積體電路上或位於與系統10之其他元件離散地分開之另一周邊或從屬裝置內。資料轉換器12亦可位於一單獨積體電路或器件上。此外，舉例而言，系統10或其部分可係實體電路之軟表示或碼表示，或係可轉換成實體電路之邏輯表示。如此，可以任何適當類型之一硬體描述語言體現系統10。
    此外，熟習此項技術者將認識到以上所闡述操作之功能性之間的邊界僅係說明性。可將多個操作之功能性組合成一單個操作，且/或可將一單個操作之功能性分佈於額外操作中。另外，替代實施例可包括一特定操作之多個例項，且可在各項其他實施例中更改操作之次序。
    雖然本文參照特定實施例闡述了本發明，但可在不背離以下申請專利範圍中所陳述之本發明之範疇之情況下做出各種修改及改變。舉例而言，本文所闡述之特徵中之任何一或多者可與任何其他特徵以任何所期望且適當之組合使用。因此，應將說明書及各圖視為一說明性而非一限定性意義，且所有此等修改皆意欲包含於本發明之範疇內。本文中關於特定實施例所闡述之任何益處、優點或問題之解決方案並非意欲被理解為任何或所有請求項之一關鍵、必需或基本特徵或元素。
    如本文中所使用，術語「耦合」並非意欲限於一直接耦合或一機械耦合。
    此外，如本文中所使用，術語「一(a或an)」係定義為一個或一個以上。此外，不應將申請專利範圍中諸如「至少一個」及「一或多個」之介紹性片語之使用理解為暗示由不定冠詞「一」介紹之另一請求項元素將任何含有此所介紹之請求項元素之特定請求項限於僅含有一個此元素之發明，即使當同一請求項包含介紹性片語「一或多個」或「至少一個」及諸如「一」等不定冠詞時亦係如此。此同樣適用於定冠詞之使用。
    除非另有說明，否則使用諸如「第一」及「第二」之術語來任意區分此等術語所闡述之元素。因此，此等術語未必意欲指示此等元素之時間或其他優先次序。
    10‧‧‧處理系統/系統/半導體器件
    12‧‧‧資料轉換器
    14‧‧‧模組
    16‧‧‧處理器
    18‧‧‧記憶體
    20‧‧‧外部匯流排介面
    22‧‧‧匯流排/複數個電信號
    24‧‧‧匯流排/複數個電信號
    202‧‧‧放電電路
    204‧‧‧除法器電路
    206‧‧‧放電電容器/電容器
    208‧‧‧放大器
    210‧‧‧電容器/第一除法器電容器/除法器電容器/第一電容器
    212‧‧‧電容器/第二除法器電容器/除法器電容器/第二電容器
    214‧‧‧第一除法器切換器/切換器
    216‧‧‧第二除法器切換器/切換器
    218‧‧‧第三除法器切換器/切換器
    220‧‧‧第四切換器/切換器
    222‧‧‧比較器
    224‧‧‧暫存器
    226‧‧‧初始化切換器
    228‧‧‧電源
    302‧‧‧電壓源
    304‧‧‧第一放電切換器/切換器
    306‧‧‧第二放電切換器/切換器
    308‧‧‧第三放電切換器/切換器
    310‧‧‧第四放電切換器/切換器
    G‧‧‧第二接地位準
    VG‧‧‧第一接地位準
    圖1以方塊圖形式圖解說明根據一項實施例之一處理系統。
    圖2以示意圖形式圖解說明根據一項實施例之一資料轉換器之一部分。
    圖3至圖5以示意圖形式圖解說明根據一項實施例之圖1及圖2之資料轉換器之一預充電部分。
    圖6以歷時圖形式圖解說明圖3至圖5之資料轉換器之部分中之切換器及電容器之操作之一實例。
    圖7至圖14以圖形形式圖解說明在不同操作階段期間儲存於圖2之資料轉換器之電容器中之電荷之一實例。
    12‧‧‧資料轉換器
    202‧‧‧放電電路
    204‧‧‧除法器電路
    206‧‧‧放電電容器/電容器
    208‧‧‧放大器
    210‧‧‧電容器/第一除法器電容器/除法器電容器/第一電容器
    212‧‧‧電容器/第二除法器電容器/除法器電容器/第二電容器
    214‧‧‧第一除法器切換器/切換器
    216‧‧‧第二除法器切換器/切換器
    218‧‧‧第三除法器切換器/切換器
    220‧‧‧第四切換器/切換器
    222‧‧‧比較器
    224‧‧‧暫存器
    226‧‧‧初始化切換器
    228‧‧‧電源
    G‧‧‧第二接地位準
    VG‧‧‧第一接地位準
    权利要求:
    Claims (20)
    [1] 一種電腦處理系統，其包括：一類比轉數位轉換器ADC電路，其包含：一放電電路，其包含：一放大器，其中該放大器之一第一輸入耦合至一第一接地位準，及一放電電容器，其耦合於該放大器之一輸出與該第一接地位準之間；及一除法器電路，其經由該第一接地位準耦合至該放電電路，該除法器電路包含：一第一除法器電容器，一第一除法器切換器，其並聯耦合至該第一除法器電容器，一第二除法器電容器，其並聯耦合至該第一除法器電容器，一第三除法器切換器，其串聯耦合於該第一除法器電容器與該第二除法器電容器之間，其中該第一除法器切換器耦合於該第一接地位準與該第三除法器切換器之間，且該第一除法器電容器及該第二除法器電容器耦合於一第二接地位準與該第三除法器切換器之間。
    [2] 如請求項1之電腦處理系統，其進一步包括：一第二除法器切換器，其並聯耦合至該第二除法器電容器，其中該第二除法器切換器耦合於該第一接地位準與該第三除法器切換器之間。
    [3] 如請求項1之電腦處理系統，其進一步包括：一比較器，其包含一第一比較器輸入及一第二比較器輸入，其中該第一比較器輸入耦合至該放大器之該輸出，且該第二比較器輸入耦合至該除法器電路之一輸出。
    [4] 如請求項1之電腦處理系統，其進一步包括：一第四切換器，其耦合至該第二比較器輸入，該第四切換器包含耦合於該第一除法器電容器與該第三除法器切換器之間的一個端子及耦合於該第二除法器電容器與該第三除法器切換器之間的一第二端子。
    [5] 如請求項2之電腦處理系統，其中該第一除法器切換器及該第二除法器切換器在各別之第一位置與第二位置之間操作，該第一位置將該第一除法器切換器及該第二除法器切換器耦合至該第一接地位準，且該第二位置將該第一除法器切換器及該第二除法器切換器耦合至該第二接地位準。
    [6] 如請求項5之電腦處理系統，其中該第一除法器切換器及該第二除法器切換器在該等各別之第一及第二位置與一第三位置之間操作，該第三位置將該第一除法器切換器及該第二除法器切換器耦合至一中性位置。
    [7] 如請求項3之電腦處理系統，其中用於類比轉數位轉換之僅有電容器係該放電電容器以及該第一除法器電容器及該第二除法器電容器。
    [8] 如請求項1之電腦處理系統，其中該放電電路進一步包含：一電壓源，其與該放電電容器並聯耦合。
    [9] 如請求項1之電腦處理系統，其中該放電電路進一步包含：一第一放電切換器，其與該放大器之該輸出串聯耦合且耦合於該放電電容器與該電壓源之間；一第二放電切換器，其與該放大器之該第一輸入串聯耦合且耦合於該放電電容器與該電壓源之間；一第三放電切換器，其與該放大器之該輸出串聯耦合且耦合於該放電電容器與該放大器之間；及一第四放電切換器，其與該放大器之該第一輸入串聯耦合且耦合於該放電電容器與該放大器之間。
    [10] 如請求項1之電腦處理系統，其中該第一除法器電容器及該第二除法器電容器產生透過該放大器自該放電電容器移除之連續Q/2N個電荷。
    [11] 一種用於在一處理系統中將一類比信號轉換為一數位信號之方法，其包括：用一電壓源將一放電電容器充電至一初始資料電荷Qin；及執行自該初始資料電荷Qin之N個連續類比減法，其中使用耦合至該放電電容器之一放大器及耦合至該放大器之一除法器電路執行該等類比減法，且該除法器電路包含一第一電容器、一第二電容器及一切換器，該切換器用以使用該第一電容器及該第二電容器交替地將一剩餘電荷Q除以2N，直至該放大器處之剩餘電荷Qin低於一臨限值為止。
    [12] 如請求項11之方法，其進一步包括：操作一第一組切換器以使一放大器與該放電電容器隔離，同時該電壓源將該Qin施加至該放電電容器。
    [13] 如請求項12之方法，其進一步包括：操作串聯耦合於該電壓源與該放電電容器之間的一第二組切換器以使該放電電容器與該電壓源隔離。
    [14] 如請求項13之方法，其進一步包括：操作該第一組切換器及該第二組切換器以跨越該放大器自該放電電容器載入電壓。
    [15] 如請求項11之方法，其進一步包括：藉由將各種不同初始電荷施加至該放大器、該放電電容器來測試類比轉數位轉換之功能能力。
    [16] 一種半導體器件，其包括：一放電電容器，其耦合至一電壓源，其中該電壓源將一初始資料電荷供應至該放電電容器；一放大器，其耦合至該放電電容器；一除法器電路，其耦合於該放大器；及一比較器，其耦合至該放大器及該除法器電路，其中該除法器電路包含一第一電容器、一第二電容器及一切換器，該切換器經操作以在將類比資料轉換為數位資料之程序中使用該第一電容器及該第二電容器交替地將一剩餘電荷Q除以2N，直至該放大器處之剩餘電荷Qin低於一臨限值為止。
    [17] 如請求項16之半導體器件，其進一步包括：一第一組切換器，其經組態以使一放大器與該放電電容器隔離，同時該電壓源將一初始電荷Qin施加至該放電電容器。
    [18] 如請求項17之半導體器件，其進一步包括：一第二組切換器，其串聯耦合於該電壓源與該放電電容器之間，且經組態以使該放電電容器與該電壓源隔離。
    [19] 如請求項18之半導體器件，其進一步包括：該第一組切換器及該第二組切換器經組態以跨越該放大器自該放電電容器載入電壓。
    [20] 如請求項16之半導體器件，其中該除法器電路經由一第一接地位準耦合至該放電電容器及該放大器，該半導體器件進一步包括：一第一除法器切換器，其耦合於該第一接地位準與該切換器之間，且該第一除法器電容器及該第二除法器電容器耦合於一第二接地位準與該切換器之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    CN105322964B|2019-11-08|用于噪声整形sar模数转换器的方法和电路
    CN106257838B|2021-08-17|斜坡电压产生器以及用于测试模/数转换器的方法
    US20160105194A1|2016-04-14|Passive analog sample and hold in analog-to-digital converters
    CN104283559A|2015-01-14|用于模数转换器的内建自测试
    CN104821827B|2018-09-11|改进的模数转换器和操作模数转换器的方法
    US10101709B2|2018-10-16|Time register
    Kankanamge et al.2012|Laplace transform-based theoretical foundations and experimental validation: low-frequency supercapacitor circulation for efficiency improvements in linear regulators
    WO2017184386A1|2017-10-26|Asynchronous clock generation for time-interleaved successive approximation analog to digital converters
    US9960782B2|2018-05-01|Precharge switch-capacitor circuit and method
    CN105720979B|2021-01-19|具有片内储能电容的sar adc的校准技术
    TWI575883B|2017-03-21|用於資料轉換的系統及方法
    WO2011151671A8|2012-05-10|Successive approximation register analog to digital converter circuit
    US8922184B2|2014-12-30|Integrated switch-capacitor DC-DC converter and method thereof
    WO2018085438A1|2018-05-11|Charge recycling switched capacitor regulators
    US10038454B2|2018-07-31|Reference voltage generator for an analog-digital converter and method for analog-digital conversion
    US10062450B1|2018-08-28|Passive switched capacitor circuit for sampling and amplification
    US8531324B2|2013-09-10|Systems and methods for data conversion
    US9484905B1|2016-11-01|Voltage sampling switch and method therefor
    CN102725962A|2012-10-10|∑-δ调制器
    US8928516B2|2015-01-06|Method and apparatus for conversion of voltage value to digital word
    KR102199869B1|2021-01-08|반도체 장치 및 반도체 시스템
    CN103873061B|2017-03-29|采样保持电路
    CN108028660A|2018-05-11|用于对模数转换器的输入信号进行滤波的滤波器电路
    CN110632359B|2021-11-30|一种基于飞电容的模拟量隔离系统及方法
    El-Damak2012|Design of ultra low power analog-to-digital converter for ambulatory EEG recording
    同族专利:
    公开号 | 公开日
    US20130021191A1|2013-01-24|
    KR20130010842A|2013-01-29|
    US8384579B2|2013-02-26|
    KR101941836B1|2019-01-24|
    TWI575883B|2017-03-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    FR2641924B1|1988-12-28|1991-05-03|Sgs Thomson Microelectronics|Generateur de forme d'onde de signal analogique|
    JP3143567B2|1994-10-28|2001-03-07|シャープ株式会社|デルタシグマ変調器|
    US5729232A|1996-04-10|1998-03-17|Asahi Kasei Microsystems Ltd.|Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation|
    US5841310A|1997-04-08|1998-11-24|Burr-Brown Corporation|Current-to-voltage integrator for analog-to-digital converter, and method|
    JP3841640B2|2000-11-24|2006-11-01|富士通株式会社|半導体集積回路|
    US6608575B2|2001-01-31|2003-08-19|Qualcomm Incorporated|Hybrid multi-stage circuit|
    JP3795338B2|2001-02-27|2006-07-12|旭化成マイクロシステム株式会社|全差動型サンプリング回路及びデルタシグマ型変調器|
    US6850098B2|2001-07-27|2005-02-01|Nanyang Technological University|Method for nulling charge injection in switched networks|
    US6930533B2|2004-01-16|2005-08-16|Agilent Technologies, Inc.|Method and apparatus for reducing charge injection in a FET switch|
    US7242333B1|2005-12-30|2007-07-10|Medtronic, Inc.|Alternate sampling integrator|
    JP4929060B2|2006-07-14|2012-05-09|ローム株式会社|アナログ／ディジタル変換器、照度センサ、照明装置、電子機器|
    US7663424B2|2007-04-11|2010-02-16|Texas Instruments Incorporated|Circuit and method for reducing charge injection and clock feed-through in switched capacitor circuits|
    US7589658B2|2008-02-05|2009-09-15|Freescale Semiconductor, Inc.|Analog-to-digital converter with variable gain and method thereof|
    US7750837B2|2008-08-01|2010-07-06|Qualcomm Incorporated|Adaptive bias current generation for switched-capacitor circuits|
    US7982526B2|2008-09-17|2011-07-19|Qualcomm, Incorporated|Active-time dependent bias current generation for switched-capacitor circuits|
    US7880650B2|2008-09-30|2011-02-01|Freescale Semiconductor, Inc.|Method and apparatus for testing data converter|US8610616B2|2010-06-02|2013-12-17|Indian Institute Of Technology Bombay|Successive approximation register analog to digital converter circuit|
    KR101993139B1|2013-07-24|2019-06-27|한국전자통신연구원|연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 bist 장치의 동작 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/186,106|US8384579B2|2011-07-19|2011-07-19|Systems and methods for data conversion|
    [返回顶部]