• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露一放大器、一全差動式放大器以及一三角積分調變器。所揭露之放大器包括一前增益級、一交流耦合推挽式輸出級以及一補償電路。補償電路耦接在前增益級以及放大器一輸出端之間。交流耦合推挽式輸出級使用一交流耦合電容(為一被動式雙端電子裝置，不同於電晶體之離散或寄生電容)耦接該前增益級至該交流耦合推挽式輸出級所採用的一推挽式結構內的一上端電晶體或一下端電晶體之閘極，且採用一阻抗元件耦接該上端或該下端電晶體(視何者耦接該交流耦合電容而定)至一偏壓電位。
    公开号:TW201316678A
    申请号:TW101130360
    申请日:2012-08-22
    公开日:2013-04-16
    发明作者:Chen-Yen Ho；Chi-Lun Lo；Hung-Chieh Tsai；Yu-Hsin Lin
    申请人:Mediatek Inc；
    IPC主号:H03F1-00
    专利说明:
    放大器、全差動式放大器以及三角積分調變器
    本發明係有關一種放大器、一種全差動式放大器(fully-differential amplifier)以及一種三角積分調變器(delta-sigma modulator)，特別有關一種推挽式(push-pull)放大器設計。
    放大器廣泛使用在現今電子產品上，遍及消費型裝置、工業裝置以及科學儀器。放大器之設計需考量許多因素，包括：耗電量、輸出驅動能力、電路尺寸以及操作速度…等。本領域亟需一種具有高能量效率、可靠輸出驅動能力、小電路尺寸以及高操作速度的放大器。
    本發明揭露一放大器、一全差動式放大器以及一三角積分調變器。
    根據本發明一種實施方式所實現的一放大器包括一前增益級、一交流耦合推挽式輸出級(AC-coupled push-pull output stage)、以及一補償電路。該交流耦合推挽式輸出級包括一第一電晶體、一第二電晶體、一交流耦合電容(AC-coupled capacitor)以及一阻抗元件。該第一電晶體具有一源極、一汲極以及一閘極，其中該第一電晶體之該源極係耦接至一第一電位。該第二電晶體具有一源極、一汲極以及一閘極，其中該第二電晶體之該源極係耦接至一第二電位，該第二電晶體之該閘極係耦接該前增益級，且該第二電晶體之該汲極係耦接該第一電晶體之該汲極以形成該放大器的一輸出端。該交流耦合電容(為一被動雙端電子元件，不同於一電晶體的雜散或寄生電容)耦接在該前增益級以及該第一電晶體之該閘極之間。上述阻抗元件則用於耦接該第一電晶體之閘極至一偏壓電位。該補償電路係耦接在該前增益級以及該放大器上述輸出端之間。
    本發明更有一種實施方式實現一全差動式放大器，該全差動式放大器的正端以及負端輸出皆設計有前述交流耦合推挽式輸出級。
    本發明更有一種實施方式實現一種三角積分調變器。該三角積分調變器包括一前饋回路濾波器、一量化器、一數位延遲元件、一第一數位-類比轉換器以及一第二數位-類比轉換器。該量化器耦接在該前餽回路濾波器之後。該數位延遲元件將該量化器一輸出信號個別耦接至該第一以及該第二數位-類比轉換器以分別回授控制該前餽回路濾波器以及該量化器。該前餽回路濾波器包括複數個積分器，其中上述複數個積分器中至少有一個具有前述全差動式放大器。
    為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。
    以下敘述列舉本發明的多種實施方式。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
    第1圖圖解根據本發明一種實施方式所實現的一放大器，包括一前增益級102、一交流耦合推挽式輸出級104以及一補償電路106。該交流耦合推挽式輸出級104包括一電晶體MOS1、一電晶體MOS2、一交流耦合電容CAC以及一阻抗元件Rb。在所揭露之推挽式結構中，電晶體MOS1可作為一上端電晶體(top transistor，可以一P型電晶體實現)，負責拉升輸出電位，且電晶體MOS2可作為一下端電晶體(bottom transistor，可以一N型電晶體實現)，負責下拉輸出電位。或者，在其他實施方式中，該電晶體MOS1可作下端電晶體使用，且該電晶體MOS2可作上端電晶體使用。電晶體MOS1具有一源極S1、一汲極D1以及一閘極G1，該電晶體MOS1的源極S1係耦接一電位V1。該電晶體MOS2具有一源極S2、一汲極D2以及一閘極G2，其中，該第二電晶體MOS2的源極S2係耦接一電位V2，該第二電晶體MOS2的閘極G2係耦接該前增益級102，且該電晶體MOS2的汲極D2係耦接該電晶體MOS1的汲極D1以形成該放大器的一輸出端Vo。交流耦合電容CAC係耦接於該前增益級102以及該電晶體MOS1之閘極G1之間。經由該阻抗元件Rb，該電晶體MOS1的閘極G1係耦接至一偏壓電位Vb。該補償電路106係耦接在該前增益級102以及該放大器之輸出端Vo之間。
    交流耦合電容CAC為一被動雙端電子元件，不同於電晶體內的雜散電容或寄生電容。交流耦合電容CAC將來自前增益級102的直流信號移除且將交流信號耦合至該電晶體MOS1之閘極G1，以驅動該電晶體MOS1提供信號放大功能，不同於偏壓功能。如此一來，一推挽式結構成形。由於交流耦合電容CAC為一被動雙端電子元件，不同於電晶體內的雜散電容或是寄生電容，所揭露之放大器的控制設計遠較於傳統AB型(Class AB)放大器簡易。因為，傳統AB型放大器係使用電晶體耦合一前增益級至輸出級之一推挽式結構，所使用之耦合用電晶體具有離散電容與寄生電容，會將非預期的極點(poles)引入控制系統。所揭露之交流耦合推挽式輸出級(例如，第1圖標示104)適於高頻、大振盪信號之應用，且可用於驅動重載。
    所揭露之阻抗元件Rb可為一電阻。特別說明之，電晶體MOS1之偏壓設計(如，阻抗元件Rb，耦接偏壓電位Vb至電晶體MOS1之閘極G1)並不在前增益級102至推挽式結構的信號路徑上。因此，相較於傳統AB型放大器，本發明之放大器設計具有較高的相位裕度(phase margin)且更為穩定。
    第2A圖圖解根據本發明一種實施方式所實現的一放大器，其中包括一交流耦合維挽式輸出級204_1。在第2A圖所示之實施方式中，P型電晶體Mp(或將之視為一推挽式結構中的上端電晶體)係比對第1圖之電晶體MOS1，且N型電晶體Mn(或將之視為一推挽式結構中的下端電晶體)係比對第1圖之電晶體MOS2。耦接該上端電晶體Mp之源極的電壓源VDD供應第1圖所示之電位V1，較下端電晶體Mn之源極所耦接的地端電位高。該地端電位則比對第1圖所示之電位V2。在一種實施方式中，交流耦合電容CAC係耦接在該前增益級102以及該推挽式結構的該上端電晶體Mp的閘極之間。
    第2B圖圖解根據本發明一種實施方式所實現的一放大器，其中包括一交流耦合推挽式輸出級204_2。在第2B圖所示之實施方式中，P型電晶體Mp(或將之視為一推挽式結構內的一上端電晶體)比對第1圖之電晶體MOS2，且N型電晶體Mn(或將之視為一推挽式結構內的一下端電晶體)比對第1圖之電晶體MOS1。耦接該上端電晶體Mp源極的一電壓源VDD供應第1圖所示之電位V2。耦接該下端電晶體Mn源極的一地端電位比對第1圖所示之電位V1。在此實施方式中，電位V1(於此實施例為地端電位)低於電位V2(於此實施例係由電壓源VDD供應)。交流耦合電容CAC係耦接在前增益級102以及該推挽式結構之下端電晶體Mn之間。
    本發明另外一種實施方式更揭露一種全差動式放大器。該全差動式放大器之正端以及負端輸出皆應用有第1圖所述之交流耦合推挽式輸出級104。
    第3圖圖解根據本發明一種實施方式所示的一全差動式放大器300，具有一前增益級302、兩個交流耦合推挽式輸出級304_1以及304_2、以及兩套補償電路306_1以及306_2。該前增益級302係由電位Vb1以及Vcmfb偏壓，接收且放大一差動輸入信號Vin，且以差動形式於一端點VI1以及一端點VI2輸出一放大信號。交流耦合推挽式輸出級304_1以及補償電路306_1係針對該全差動式放大器300的正輸出端Vop而設計。交流耦合推挽式輸出級304_2以及補償電路306_2係針對該全差動式放大器300的負輸出端Von而設計。
    關於該正輸出端Vop，該交流耦合推挽式輸出級304_1包括一電晶體Mp1、一電晶體Mn1、一交流耦合電容CAC1以及一阻抗元件Rb1。電晶體Mp1以及Mn1形成一推挽式結構。該交流耦合電容CAC1耦接在端點VI1以及電晶體Mp1之閘極之間。阻抗元件Rb1耦接該電晶體Mp1之閘極至一偏壓電位Vb。該補償電路306_1係由一米勒補償電路(包括一電容Cc1以及一電阻Rc1)實現。
    關於該負輸出端(Von)，交流耦合推挽式輸出級304_2包括一電晶體Mp2、一電晶體Mn2、一交流耦合電容CAC2以及一阻抗元件Rb2。電晶體Mp2以及Mn2形成一推挽式結構。該交流耦合電容CAC2係耦接在端點VI2以及電晶體Mp2之閘極之間。補償電路306_2係由一米勒電路(包括一電容Cc2以及一電阻Rc2)實現。
    所揭露之全差動式放大器並非意圖限定於第3圖所示之電路。在其他實施方式中，全差動式放大器的正、負輸出端之最後一級電路設計可採用第2B圖所示之交流耦合推挽式輸出級。此外，前述補償電路並不限定以米勒補償電路306_1以及306_2實現。
    第4圖圖解根據本發明一種實施方式所實現的三角積分調變器400。三角積分調變器400包括一前餽回路濾波器(feed-forward loop filter)402、一量化器(quantizer)404(採樣率為fs)、一數位延遲元件(z-delay component)406以及一數位-類比轉換器DAC1以及DAC2。量化器404係耦接在前餽回路濾波器402之後。數位延遲元件406將量化器404之輸出信號個別耦接至數位-類比轉換器DAC1以及DAC2，以回授控制該前餽回路濾波器402以及該量化器404。所述前餽回路濾波器402包括複數個積分器(各自包括一放大器，個別編號為Amp1…Amp3)。上述放大器Amp1…Amp3中至少一者係由所揭露之全差動式放大器(如第3圖所示之放大器300)實現。
    在所述複數個積分器中，率先與該數位-類比轉換器DAC1耦接的第一級積分器(具有放大器Amp1)可能面臨顯著的信號振盪。因此，在一種實施方式中，放大器Amp1係特別以所揭露之全差動式放大器(例如第3圖所示之全差動式放大器300)實現，以處理顯著的信號振盪問題。
    所揭露之放大器設計並非限定應用在三角積分調變器。所揭露之放大器或全差動式放大器亦可使用在其他電子裝置中。
    雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    102‧‧‧前增益級
    104‧‧‧交流耦合推挽式輸出級
    106‧‧‧補償電路
    204_1、204_2‧‧‧交流耦合推挽式輸出級
    300‧‧‧全差動式放大器
    302‧‧‧前增益級
    304_1、304_2‧‧‧交流耦合推挽式輸出級
    306_1、306_2‧‧‧補償電路
    400‧‧‧三角積分調變器
    402‧‧‧前餽回路濾波器
    404‧‧‧量化器
    406‧‧‧數位延遲元件
    Amp1、Amp2、Amp3‧‧‧放大器
    CAC、CAC1、CAC2‧‧‧交流耦合電容
    DAC1以及DAC2‧‧‧數位-類比轉換器
    fs‧‧‧採樣率
    G1、S1、D1‧‧‧電晶體MOS1的閘極、源極、汲極
    G2、S2、D2‧‧‧電晶體MOS2的閘極、源極、汲極
    Mn‧‧‧N型電晶體/下端電晶體
    Mn1、Mn2、MOS1、MOS2、Mp1、Mp2‧‧‧電晶體
    Mp‧‧‧P型電晶體/上端電晶體
    Rb、Rb1、Rb2‧‧‧阻抗元件
    V1、V2‧‧‧電位
    Vb‧‧‧偏壓電位
    Vb1、Vcmfb‧‧‧電位，偏壓用
    VDD‧‧‧電壓源
    VI1、VI2‧‧‧端點，差動輸出一放大信號
    Vin‧‧‧差動輸入信號
    Vo‧‧‧輸出端
    Von、Vop‧‧‧負、正輸出端
    第1圖圖解根據本發明一種實施方式所實現的放大器，包括本發明所揭露的一交流耦合推挽式輸出級，該交流耦合推挽式輸出級具有一交流耦合電容(為被動雙端電子元件，不同於電晶體中的雜散電容以及寄生電容)耦接在一前增益級以及一推挽式結構的上端或下端電晶體之閘極之間；第2A圖圖解根據本發明一種實施方式所實現的一放大器，其中該交流耦合電容耦接在該前增益級以及該推挽式結構的上端電晶體之閘極之間；第2B圖圖解根據本發明一種實施方式所實現的一放大器，其中該交流耦合電容耦接在該前增益級以及該推挽式結構的下端電晶體之閘極之間；第3圖圖解根據本發明一種實施方式所實現的一全差動式放大器；且第4圖圖解根據本發明一種實施方式所實現的三角積分調變器。
    102‧‧‧前增益級
    104‧‧‧交流耦合推挽式輸出級
    106‧‧‧補償電路
    CAC‧‧‧交流耦合電容
    G1、S1、D1‧‧‧電晶體MOS1的閘極、源極、汲極
    G2、S2、D2‧‧‧電晶體MOS2的閘極、源極、汲極
    MOS1、MOS2‧‧‧電晶體
    Rb‧‧‧阻抗元件
    V1、V2‧‧‧電位
    Vb‧‧‧偏壓電位
    Vo‧‧‧輸出端
    权利要求:
    Claims (8)
    [1] 一種放大器，包括：一前增益級；一交流耦合推挽式輸出級，包括：一第一電晶體，具有一源極、一汲極以及一閘極，其中該第一電晶體之該源極係耦接至一第一電位；一第二電晶體，具有一源極、一汲極以及一閘極，其中該第二電晶體的該源極係耦接至一第二電位，且該第二電晶體的該閘極係耦接該前增益級，且該第二電晶體的該汲極係耦接該第一電晶體的該汲極以形成該放大器的一輸出端；一交流耦合電容，為一被動式雙端電子元件，耦接在該前增益級以及該第一電晶體之該閘極之間；以及一阻抗元件，耦接該第一電晶體之該閘極至一偏壓電位；以及一補償電路，耦接在該前增益級以及該放大器之該輸出端之間。
    [2] 如申請專利範圍第1項所述之放大器，其中：該第一電晶體為一P型電晶體；該第二電晶體為一N型電晶體；且該第一電位高於該第二電位。
    [3] 如申請專利範圍第1項所述之放大器，其中：該第一電晶體為一N型電晶體；該第二電晶體為一P型電晶體；且該第一電位低於該第二電位。
    [4] 一種全差動式放大器，包括：一前增益級，具有一第一端以及一第二端以輸出經該前增益級放大的一差動信號；一第一交流耦合推挽式輸出級，包括：一第一電晶體，具有一源極、一汲極以及一閘極，其中該第一電晶體的該源極耦接一第一電位；一第二電晶體，具有一源極、一汲極以及一閘極，其中該第二電晶體的該源極耦接一第二電位，該第二電晶體的該閘極係耦接該前增益級的該第一端，且該第二電晶體的該汲極耦接該第一電晶體的該汲極以形成該全差動式放大器的一第一輸出端；一第一交流耦合電容，耦接在該前增益級的該第一端以及該第一電晶體的該閘極之間；以及一第一阻抗元件，耦接該第一電晶體的該閘極至一偏壓電位；一第一補償電路，耦接在該前增益級的該第一端以及該全差動式放大器的該第一輸出端之間；一第二交流耦合推挽式輸出級，包括：一第三電晶體，具有一源極、一汲極以及一閘極，其中該第三電晶體的該源極耦接該第一電位；一第四電晶體，具有一源極、一汲極以及一閘極，其中該第四電晶體的該源極耦接該第二電位，該第四電晶體的該閘極耦接該前增益極的該第二端，且該第四電晶體的該汲極耦接該第三電晶體的該汲極以形成該全差動式放大器的一第二輸出端；一第二交流耦合電容，耦接在該前增益級的該第二端以及該第三電晶體的該閘極之間；以及一第二阻抗元件，耦接該第三電晶體的該閘極至該偏壓電位；以及一第二補償電路，耦接在該前增益級的該第二端以及該全差動式放大器的該第二輸出端之間，其中，該全差動式放大器係以該第一以及該第二輸出端輸出一差動輸出信號。
    [5] 如申請專利範圍第4項所述之全差動式放大器，其中：該第一以及該第三電晶體為P型電晶體；該第二以及該第四電晶體為N型電晶體；且該第一電位高於該第二電位。
    [6] 如申請專利範圍第4項所述之全差動式放大器，其中：該第一以及該第三電晶體為N型電晶體；該第二以及該第四電晶體為P型電晶體；且該第一電位低於該第二電位。
    [7] 一種三角積分調變器，包括：一前餽回路濾波器，包括複數個積分器，其中上述複數個積分器中至少一者具有申請專利範圍第4項所述之全差動式放大器；一量化器，耦接在該前餽回路濾波器之後；以及一數位延遲元件以及一第一數位-類比轉換器以及一第二數位-類比轉換器，其中該數位延遲元件將該量化器的一輸出端個別耦接至該第一以及該第二數位-類比轉換器，以回授控制該前餽回路濾波器以及該量化器。
    [8] 如申請專利範圍第7項所述之三角積分調變器，其中上述複數個積分器中的第一級積分器包括上述全差動式放大器。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI484751B|2015-05-11|放大器、全差動式放大器以及三角積分調變器
    Luo et al.2013|A 0.8-V 230-$mu $ W 98-dB DR Inverter-Based $SigmaDelta $ Modulator for Audio Applications
    US10554186B2|2020-02-04|Analog-to-digital converters and methods
    JP4567420B2|2010-10-20|フィルタ回路及びシグマデルタａ／ｄ変換器
    CN103308183A|2013-09-18|一种用于传感器的读出电路
    CN105958948A|2016-09-21|一种低功耗宽范围跨导运算放大器
    US20190363679A1|2019-11-28|Negative capacitance circuits including temperature-compensation biasings
    TWI477067B|2015-03-11|差動放大器及其控制方法
    CN103066933B|2016-01-20|放大器、全差动式放大器以及三角积分调变器
    US8791752B2|2014-07-29|Two-stage class AB operational amplifier
    US9071205B2|2015-06-30|Single input class-AB rail-to-rail output stage
    US8610496B2|2013-12-17|Switched amplifier circuit arrangement and method for switched amplification
    US9755588B2|2017-09-05|Signal output circuit
    Hussein et al.2016|A low-distortion high-efficiency class-D audio amplifier based on sliding mode control
    Mohan et al.2014|0.35 V time-domain-based instrumentation amplifier
    Messghati et al.2011|Pulse width modulation for class D audio power amplifier in CMOS 0.18 um process with 90% of efficiency
    Yavari2009|A new class AB folded-cascode operational amplifier
    JP2008011051A|2008-01-17|差動演算増幅器
    CN104660184A|2015-05-27|应用于低功耗lcd的自偏置甲乙类输出缓冲放大器
    CN201750403U|2011-02-16|单极点多级增益增强放大器
    Luo2013|formulatype=" inline">< tex Notation=" TeX"> $mu $</tex></formula> W 98-dB DR Inverter-Based< f...
    Uno et al.2008|An offset compensated class-AB sample-and-hold amplifier using two sampling capacitors
    Eid et al.2009|Design of a 0.9-V 5-MHz sampling frequency 120-µW 1-bit fourth-order feedforward Sigma-Delta modulator
    Bangadkar et al.2014|TWO STAGE OP-AMP USING CMOS–AREVIEW
    CN101286731A|2008-10-15|高速差动至单端信号转换电路
    同族专利:
    公开号 | 公开日
    US20140103999A1|2014-04-17|
    CN105305988A|2016-02-03|
    TWI484751B|2015-05-11|
    US20130154863A1|2013-06-20|
    US9007249B2|2015-04-14|
    US9154083B2|2015-10-06|
    US8638250B2|2014-01-28|
    US20150180420A1|2015-06-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN104518752A|2013-09-27|2015-04-15|联发科技股份有限公司|滤波器|CH554616A|1973-01-24|1974-09-30|Patelhold Patentverwertung|Schaltungsanordnung zur u be-kompensation bei gegentakt ab-verstaerkern.|
    US6265941B1|1999-11-12|2001-07-24|Agere Systems Guardian Corp.|Balanced differential amplifier having common mode feedback with kick-start|
    US6462620B1|2000-09-12|2002-10-08|Silicon Laboratories, Inc.|RF power amplifier circuitry and method for amplifying signals|
    US7368984B2|2004-04-27|2008-05-06|Jm Electronic Ltd. Llc|Switching class A-B amplifier|
    US20070171112A1|2006-01-20|2007-07-26|Sangbeom Park|Robust reference generation circuit for D/A converter|
    US8031003B2|2006-05-17|2011-10-04|Dishop Steven M|Solid-state RF power amplifier for radio transmitters|
    US7719141B2|2006-11-16|2010-05-18|Star Rf, Inc.|Electronic switch network|
    KR100833624B1|2007-03-26|2008-05-30|삼성전자주식회사|싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법|
    TWI349428B|2007-05-29|2011-09-21|Realtek Semiconductor Corp|Class ab amplifier|
    CN101252431B|2007-09-06|2011-07-27|广州信睿网络科技有限公司|一种通用的数字签名方案的实现方法|
    JP2010226592A|2009-03-25|2010-10-07|Renesas Electronics Corp|演算増幅器|
    CN101917198A|2010-08-05|2010-12-15|复旦大学|连续时间的高速低功耗sigma-delta调制器|
    US8330541B2|2011-03-01|2012-12-11|Maxim Integrated Products, Inc.|Multilevel class-D amplifier|CN104682880B|2013-11-26|2018-01-26|展讯通信（上海）有限公司|抑制音频输出噪声的电路和音频输出电路|
    US9899965B2|2015-09-24|2018-02-20|Analog Devices, Inc.|Differential amplifiers with improved slew performance|
    CN105897196B|2016-04-20|2019-10-22|广东工业大学|一种前馈补偿推挽式运算放大器|
    EP3301813A1|2016-09-30|2018-04-04|Intel IP Corporation|Delta sigma analog-to-digital converter, radio front-end, radio receiver, mobile terminal and base station|
    US9973160B2|2016-10-17|2018-05-15|Realtek Semiconductor Corp.|Amplifier device|
    TWI645684B|2017-12-29|2018-12-21|瑞昱半導體股份有限公司|三角積分調變器|
    CN109995367A|2017-12-29|2019-07-09|瑞昱半导体股份有限公司|数模转换器装置|
    US10554218B1|2018-11-21|2020-02-04|Dialog Semiconductor B.V.|Sigma-delta modulator|
    CN110311683B|2019-05-22|2021-07-02|西安电子科技大学|一种基于VCO量化器的Sigma-Delta调制器|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161527844P| true| 2011-08-26|2011-08-26||
    US201261675922P| true| 2012-07-26|2012-07-26||
    US13/590,491|US8638250B2|2011-08-26|2012-08-21|Amplifier, fully-differential amplifier and delta-sigma modulator|
    [返回顶部]