• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體發光元件，其係於基板上依序積層有n側半導體層、活性層及p側半導體層者，且上述活性層具有包含複數個阻障層及與該阻障層鄰接之複數個井層而構成之多重量子井構造，上述阻障層中之配置於最靠近上述p側半導體層之側之最終阻障層、及與該最終阻障層隔著井層而鄰接之1個以上之阻障層，較配置於靠近上述n側半導體層之側之阻障層為厚膜。
    公开号:TW201316546A
    申请号:TW101126850
    申请日:2012-07-25
    公开日:2013-04-16
    发明作者:Takahiko Goda；Yasuhisa Kotani
    申请人:Nichia Corp；
    IPC主号:H01L33-00
    专利说明:
    半導體發光元件
    本發明係關於一種半導體發光元件。
    作為於基板上依序積層有n側半導體層、活性層及p側半導體層之半導體發光元件之發光二極體(LED，Light-emitting diode)及半導體雷射(LD，Laser Diode，雷射二極體)等，可進行藍色及綠色等之發光，因此正在積極研發。
    作為製造該等半導體發光元件之方法，一般而言，為了降低基板表面之平坦化及來自異質基板之貫通凹洞，於異質基板上經由低溫緩衝層等中間層等而成膜GaN層，並於其上積層n側半導體層、活性層及p側半導體層。
    然而，如此般於異質基板上成長GaN層的方法中，GaN中存在之無數個位錯會自n側半導體層、活性層轉承至p側半導體層。特別於活性層含有In之情形時，結晶缺陷亦變多，其結果使非發光再結合概率大幅降低。
    另一方面，為了獲得具有高亮度且高發光效率之半導體發光元件，提出改變井層之厚度、或者將活性層之阻障層及井層之單位週期數設定為在p側半導體層側多於在n側半導體層側(例如專利文獻1)。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本專利特開2009-99893號公報
    然而，於積層構造中一度產生之位錯及缺陷因於其上積層半導體層而無法容易地減少。又，因活性層之井層之厚膜化或積層數之增加而有使位錯及缺陷進而增大之傾向。其結果，因位錯及結晶缺陷較多之發光層而導致最終無法獲得較高之發光效率。除此之外，內部存在位錯及缺陷之活性層中之井層之厚膜化或積層數之增加僅會使串聯電阻成分增大，其結果，導致順向電壓Vf變得更高而妨礙高效化。
    本發明係鑒於上述課題而完成者，其目的在於提供一種可抑制因位錯及結晶缺陷而導致之發光效率之降低、使串聯電阻成分減少、從而實現發光效率之進而提高的半導體發光元件。
    本發明係一種半導體發光元件，其特徵在於：其係於基板上依序積層有n側半導體層、活性層及p側半導體層者，且上述活性層具有多重量子井構造，其係包含複數個阻障層及與該等阻障層鄰接之複數個井層而構成，上述阻障層中之配置於最靠近上述p側半導體層之側之最終阻障層、及與該最終阻障層隔著井層而鄰接之1個以上之阻障層，較配置於靠近上述n側半導體層之側之阻障層為厚膜。
    又，一種半導體發光元件，其特徵在於：其係於基板上依序積層有n側半導體層、活性層及p側半導體層者，且上述活性層具有多重量子井構造，其係含有包含阻障層及與該阻障層鄰接之井層之複數個單位週期而構成，上述單位週期中之配置於最靠近上述p側半導體層之側之單位週期、及與該單位週期鄰接之1個以上之單位週期的膜厚，厚於配置於靠近上述n側半導體層之側之單位週期之膜厚。
    該等半導體發光元件較佳為具備以下之1項以上之特徵：上述活性層包括：包含配置於靠近上述n側半導體層之側之單位週期、且相互具有相同膜厚而鄰接之複數個單位週期；及包含配置於靠近上述p側半導體層之側之單位週期、且相互具有相同膜厚而鄰接之複數個單位週期；且包含配置於靠近上述n側半導體層之側之單位週期之單位週期的合計數，多於包含配置於靠近上述p側半導體層之側之單位週期之單位週期的合計數。
    配置於靠近上述p側半導體層之側之單位週期中的阻障層，較配置於靠近上述n側半導體層之側之單位週期中的阻障層為厚膜。
    配置於靠近上述p側半導體層之側之單位週期中的阻障層，具有配置於靠近上述p側半導體層之側之單位週期中的井層之膜厚之1.5倍以上之膜厚。
    上述活性層包括：配置於靠近上述n側半導體層之側之阻障層；具有與該阻障層相同之膜厚、且與該阻障層隔著井層而鄰接之複數個阻障層；配置於靠近上述p側半導體層之側之阻障層；及具有與該阻障層相同之膜厚、且與該阻障層隔著井層而鄰接之複數個阻障層；且配置於靠近上述n側半導體層之側、相互具有相同膜厚之阻障層之數量，多於配置於靠近上述p側半導體層之側、相互具有相同膜厚之阻障層之數量。
    上述最終阻障層具有鄰接之上述井層之膜厚之1.5倍以上的膜厚。
    上述阻障層與上述井層交替積層。
    上述井層包含未摻雜InGaN，上述阻障層包含帶隙能量較上述井層大之未摻雜之氮化物半導體。
    上述井層包含未摻雜InGaN，上述阻障層包含未摻雜GaN、未摻雜AlGaN或In之混晶比低於上述井層之未摻雜InGaN。
    上述井層之In之混晶比為0.1以上且0.4以下。
    於上述井層與阻障層之間，具有與該井層及阻障層之組成不同之蓋層。
    根據本發明之半導體發光元件，可抑制因位錯及結晶缺陷而導致之發光效率之降低，使串聯電阻成分減少，從而實現發光效率之進而提高。
    本發明之半導體發光元件係被稱為所謂之LED者，如圖1所示，主要包含於基板1上依序積層有n側半導體層2、活性層3及p側半導體層4之半導體層5。再者，基板1於最終形態下亦可不存在。
    進而，p側半導體層4包含與其上表面之大致整個面連接之整面電極6、及與該整面電極6之一部分連接之p電極7。又，將p側半導體層4及活性層3之一部分以及n側半導體層2之一部分去除，使構成n側半導體層2之n型接觸層露出，且於該露出之面上連接有n電極8。
    再者，雖未圖示，但於基板1、半導體層5之側面及上表面之一部分上，於p電極7、n電極8上之側面及上表面之一部分上任意形成有保護膜。
    此處之「一部分」係包含面內之一部分(區域之一部分)及膜厚方向之一部分之兩者。
    n側半導體層2、活性層3及p側半導體層4例如可由以式(A)表示之化合物半導體而形成：InxAlyGa1-x-yN(0≦x≦1，0≦y≦1，0≦x+y≦1) (A)。
    除此之外，可使用作為III族元素之B取代一部分者，亦可使用將作為V族元素之N之一部分以P、As取代者。
    n側半導體層2係配置有含有1種以上的作為n型雜質之Si、Ge、Sn、S、O、Ti、Zr、Cd等之IV族元素或VI族元素等之層的相對於活性層3之一側之單層或積層層之總稱。其中，作為n型雜質，較佳為Si、Sn。
    p側半導體層3係配置有含有1種以上的作為p型雜質之Mg、Zn、Be、Mn、Ca、Sr等之層的相對於活性層3之另一側之單層或積層層之總稱。
    [活性層3]
    活性層3具有多重量子井構造。多重量子井構造係含有複數個包含1個阻障層及與該阻障層鄰接之1個井層之單位週期U而形成。換言之，多重量子井構造係含有阻障層、與該阻障層隔著井層而鄰接之1個以上之阻障層、及2個以上之井層而形成。單位週期之數量、阻障層及井層之數量並無特別限定，例如分別宜為50以下，較佳為30以下，更佳為20以下。其中，尤以7~15左右為更佳。
    與n側半導體層及p側半導體層鄰接之層可為阻障層，亦可為井層，但阻障層較佳為與n側半導體層及p側半導體層之雙方鄰接。再者，有時將與n側半導體層鄰接之阻障層稱為第1阻障層，有時將與p側半導體層鄰接之阻障層稱為最終阻障層。
    構成活性層3之井層較佳為於式(A)中含有In，亦即，In之混晶比(x)較佳為0.4程度以下，更佳為0.3程度以下。又，宜為0.1程度以上。In之混晶比成為決定半導體發光元件之發光波長之因素，本發明尤其對In之混晶比低的短波長側之發光元件有利地發揮作用。
    通常，阻障層與井層之組成不同。例如，阻障層較佳為包含帶隙能量大於井層之未摻雜之氮化物半導體者。具體而言，於井層包含InjGa1-jN(0≦j<1)之情形時，可舉出阻障層係包含GaN、AlGaN、或In之混晶比小於井層之InGaN者。再者，於阻障層包含In之混晶比小於井層之InGaN之情形時，In之混晶比係以使所有井層及所有阻障層之In組成分別平均化所得之值進行比較。
    活性層中，通常井層具有1~8 nm、較佳為1.5~5 nm左右之範圍內之厚度，阻障層具有1.5~16 nm、較佳為2~10 nm左右之範圍內之厚度。一般而言，阻障層宜具有井層之1.5倍程度以上之膜厚，較佳為具有2倍程度以上之膜厚。尤其是最終阻障層宜具有鄰接之井層之1.5倍程度以上之膜厚，較佳為具有2倍程度以上之膜厚。使阻障層較井層為厚膜，由此可填補藉由In之混晶、進而藉由提高In之混晶比而會產生之缺陷，從而可獲得品質良好之井層、進而品質良好之活性層。
    井層之組成及/或膜厚亦可變動，但至少組成或膜厚之一方、較佳為組成及膜厚之雙方宜為固定。若井層之組成及膜厚為固定，則自活性層出射之光之波長穩定，波長半值寬度、伴隨變化電流及溫度而產生之波長變化量穩定，亦即波長變化量減少，並且相對於常溫輸出之高溫下之相對輸出得以改善。
    阻障層中，至少配置於最靠近p側半導體層之側之阻障層(以下，將該阻障層稱為最終阻障層)、及與該最終阻障層隔著井層而鄰接之1個以上之阻障層，宜較配置於靠近n側半導體層之側之阻障層而為厚膜。此處，「配置於靠近n側半導體層之側之阻障層」係指阻障層中配置於較活性層之整個膜厚之中央靠近n側半導體層之任意的阻障層。因此，最終阻障層及與該最終阻障層隔著井層而鄰接之1個以上之阻障層，只要與配置於靠近n側半導體層之側之阻障層之任一個比較而為厚膜即可，當存在與n側半導體層鄰接之第1阻障層之情形時，較佳為相對於除第1阻障層以外之配置於n側半導體層側之所有阻障層而為厚膜。當存在第1阻障層之情形時，最終阻障層較佳為相對於第1阻障層亦為厚膜。
    又，若最終阻障層較配置於靠近n側半導體層之側之阻障層為厚膜，且配置於靠近最終阻障層之側(亦即，於靠近p側半導體層之側，與最終阻障層隔著井層而鄰接)之其他1個以上之阻障層，較配置於靠近n側半導體層之側之阻障層為厚膜，則阻障層之數量、亦即單位週期數之數量可為上述範圍。此處，「配置於靠近最終阻障層之側(或靠近p側半導體層之側)之阻障層」係指阻障層中配置於較活性層之整個膜厚之中央靠近p側半導體層側之任意的阻障層。該情形時之其他阻障層較佳為與最終阻障層為相同(例如±20%厚度)之膜厚。
    再者，較配置於靠近n側半導體層之側之阻障層而具有厚膜、且配置於靠近p側半導體層之側之其他1個以上的阻障層，可為與包含最終阻障層之單位週期鄰接之1個單位週期的阻障層，亦可為與包含最終阻障層之單位週期依序鄰接之複數個單位週期的阻障層。或者，可為與最終阻障層隔著井層而鄰接之1個阻障層，亦可為與最終阻障層隔著井層而依序鄰接之複數個阻障層。
    例如，如圖2所示，在n側半導體層2與p側半導體層4之間之活性層3中，於以單位週期按單位週期UN1~UN4及單位週期UP2~UP1之順序配置之方式，重複6週期而自第1阻障層3b起依序配置有井層3a及阻障層3bn1~3bn4、井層3a及阻障層3bp2、井層3a及阻障層3bp1(亦即最終阻障層3bb)之情形時，配置於靠近p側半導體層之側之阻障層3bp1(例如最靠近p側半導體層之最終阻障層3bb)、及與包含其之單位週期UP1鄰接之單位週期UP2中之阻障層3bp2較佳為具有相同之膜厚，進而該等阻障層3bp1、3bp2較配置於靠近n側半導體層之側之阻障層3bn1而為厚膜。又，更佳為，進而阻障層3bp1、3bp2較第1阻障層3b而為厚膜。
    配置於靠近p側半導體層之側之單位週期UP中的阻障層、例如圖2中之阻障層3bp1，較佳為具有配置於靠近p側半導體層之側之單位週期UP中的井層3a之膜厚之1.5以上、進而2倍以上之膜厚。
    又，自另一觀點而言，單位週期中之配置於最靠近p側半導體層之側之單位週期、及與該單位週期鄰接之1個以上之單位週期的膜厚，宜厚於配置於靠近n側半導體層之側之單位週期的膜厚。
    亦即，圖2中，包含最終阻障層3bb之單位週期UP1之總膜厚，宜厚於配置於靠近n側半導體層之側之單位週期中之任意之單位週期(例如UN1、UN2等)的總膜厚。再者，如上所述，活性層中之井層通常較佳為其組成及/或膜厚為固定，因此如上所述，較佳為配置於靠近p側半導體層之側之阻障層3bp1(例如最靠近p側半導體層之最終阻障層3bb)，較配置於靠近n側半導體層之側之阻障層(例如3bn1、3bn2等)而為厚膜。換言之，較佳為配置於靠近p側半導體層之側之單位週期的阻障層較配置於靠近n側半導體層之側之任意之單位週期的阻障層而為厚膜。
    於p側半導體層側，作為厚膜之阻障層之程度宜為其他阻障層之膜厚之200%程度以下，較佳為150%程度以下，更佳為120%程度以下。又，可為其他阻障層之膜厚之數%左右之厚膜，較佳為105%程度以上。藉由該範圍之厚膜化而可充分發揮作為活性層之功能，並且可抑制串聯電阻成分變得過大，可有效地避免活性層之發光效率之降低。尤其藉由使p側半導體層側之阻障層之膜厚實現厚膜化而可使低波長側之光之發光效率更顯著地提高。
    活性層宜具有包含配置於靠近n側半導體層之側之單位週期、且相互具有相同膜厚而鄰接之複數個單位週期，進而宜具有包含配置於p側半導體層之側之單位週期、且相互具有相同膜厚而鄰接之複數個單位週期。換言之，活性層宜具有：配置於靠近n側半導體層之側之阻障層；及具有與該阻障層相同之膜厚、且與該阻障層隔著井層而鄰接之複數個阻障層，進而宜具有：配置於靠近p側半導體層之側之阻障層；及具有與該阻障層相同之膜厚、且與該阻障層隔著井層而鄰接之複數個阻障層。
    亦即，活性層根據其阻障層之厚度而至少配置有2種膜厚之單位週期(或2種膜厚之阻障層)群。例如於圖2中，配置有如下2個群：包含配置於靠近n側半導體層之側之單位週期UN1、且相互具有相同膜厚而鄰接之複數個單位週期(例如UN2、UN3、UN4等)群；及包含配置於靠近p側半導體層之側之單位週期UP1、且相互具有相同膜厚而鄰接之複數個單位週期(例如UP2等)群。
    此處較佳為，包含配置於靠近n側半導體層之側之單位週期之單位週期的合計數，多於包含配置於靠近p側半導體層之側之單位週期之單位週期的合計數。換言之，較佳為靠近n側半導體層之側之單位週期群之單位週期數，多於靠近p側半導體層之側之單位週期群之單位週期數。進而換言之，較佳為配置於靠近n側半導體層之側、且相互具有相同膜厚之阻障層之數量，多於配置於靠近p側半導體層之側、且相互具有相同膜厚之阻障層之數量。更佳為，配置於靠近n側半導體層之側之單位週期群或阻障層群多為1.5倍程度以上、2倍程度以上或3倍程度以上。換言之，較佳為多為1以上、2以上、3以上、4以上、5以上。藉此，可一面充分發揮作為活性層之功能，一面不增加串聯電阻成分而可使發光效率有效地提高。
    又，自另一觀點而言，包含配置於靠近p側半導體層之側之單位週期(或阻障層)之單位週期(或阻障層)的合計數宜為2~15左右，較佳為2~10左右，更佳為2~7左右。包含配置於靠近n側半導體層之側之單位週期(或阻障層)之單位週期(或阻障層)的合計數，多於上述包含配置於靠近p側半導體層之側之單位週期(或阻障層)之單位週期(或阻障層)的合計數，且宜為3~45左右，較佳為3~30左右，更佳為3~10左右。
    上述與n側半導體層鄰接之第1阻障層及/或與p側半導體層鄰接之最終阻障層亦可省略，但較佳為雙方均配置有。
    該情形時，第1阻障層及/或最終阻障層可作為構成上述2種膜厚之單位週期群或2種膜厚之阻障層群之阻障層而配置，亦可作為不構成各群之阻障層而配置。於作為構成各群之阻障層而配置之情形時，較佳為根據該等膜厚關係而調整為適當之膜厚。其中，較佳為將最終阻障層作為構成群之阻障層而配置。
    又，於作為不構成各群之阻障層而配置之情形時，亦可使其組成及/或膜厚與構成群之其他阻障層不同。其中，較佳為將第1阻障層作為不構成群之阻障層而配置。該情形時，第1阻障層例如可為含有n型雜質之半導體層或未摻雜之半導體層之任一者，亦可為單層構造或積層構造之任一者。較佳為，將與n側半導體層鄰接而含有n型雜質之半導體層與未摻雜之半導體層積層而成之積層構造。該情形時之膜厚例如宜為0.5~7 nm左右，n型雜質層/未摻雜層較佳為0.3~5 nm左右/0.2~2 nm左右。
    尤其藉由配置第1阻障層、進而藉由較靠近n側半導體之其他阻障層為厚膜而可填補下層之結晶缺陷，從而可積層品質更佳之井層、進而品質良好之活性層。
    活性層中，在井層與阻障層之間，亦可形成與該等井層及阻障層之組成不同之蓋層9。蓋層較佳為例如相對於InGaN井層而由AlGaN層形成。蓋層之厚度較佳為例如相對於井層而為20~150%左右之膜厚。蓋層可藉由積層於井層之上表面而阻止銦之分解，從而可改善發光效率。
    活性層中，根據其阻障層之厚度亦可配置3種以上膜厚之單位週期(或3種以上膜厚之阻障層)群。該情形時，例如，於上述2種膜厚之單位週期群或2種膜厚之阻障層群之間，亦可配置具有其等之間(例如中間)或者較其等厚或薄之單位週期或阻障層之膜厚之單位週期群或阻障層群。如此，藉由追加具有不同膜厚之單位週期或阻障層而可使單位週期或阻障層之數量增加，可實現電阻成分之進而降低、順向電壓Vf之降低、發光效率之提高。
    進而，亦可自配置於靠近n側半導體層之側之單位週期或阻障層至配置於靠近p側半導體層之側之單位週期或阻障層，以使膜厚階段性地或逐漸變厚之方式而使該等膜厚發生變化。
    [基板]
    作為基板1，可使用以C面、R面或A面為主面之藍寶石，除此之外，可使用尖晶石(MgA12O4)之類之絕緣性基板，此外可使用SiC(包含6H、4H、3C)、Si、ZnO、GaAs、GaN等半導體基板。
    基板亦可具有偏離角。藉由使用形成有偏離角者而可使基底層結晶性良好地成長，可積層品質良好之n側半導體層、活性層及p側半導體層。
    於基板1上，較佳為形成有緩衝層。
    作為緩衝層，可舉出例如包含GadAl1-dN(0<d≦1)之氮化物半導體，較佳為Al混晶比為0.3以下之層，更佳為Al混晶比為0.2以下之層。Al混晶比越小，則結晶性之改善越顯著。更佳為可舉出包含GaN之緩衝層。又，緩衝層可最終去除，亦可其自身省略。
    於形成緩衝層之情形時，其膜厚較佳為0.002~0.5 μm左右，更佳為0.05~0.2 μm左右、進而0.01~0.02 μm左右。藉由設為該範圍而使氮化物半導體之結晶形態良好，於緩衝層上成長之氮化物半導體之結晶性得以改善。使緩衝層成長時之溫度宜為200~900℃，較佳為調整為400~800℃之範圍。藉此，可形成良好之多晶，將該多晶作為晶種而可使成長於緩衝層上之半導體之結晶性良好。
    於緩衝層上進而亦可形成成為基底層之半導體層。
    例如，宜包含位錯密度為1×107~5×109cm-2之氮化物半導體層。該氮化物半導體層較佳為GaN層，但亦可為Al1-xGaxN層(0<x<1)。該氮化物半導體層可為單層，亦可為2層以上之積層構造。氮化物半導體層於形成為積層構造之情形時，較佳為具有組成及/或成膜方法等不同之層。藉此，可降低位錯密度，並且可提高結晶性。
    氮化物半導體層之厚度例如較佳為1 μm程度以上，更佳為2 μm程度以上、3 μm程度以上，且較佳為10 μm程度以下，更佳為5 μm程度以下。
    [n側半導體層]
    n側半導體層通常自基板1側起依序積層有n型接觸層及n型包覆層。
    (n型接觸層)
    作為n型接觸層，其組成並無特別限定，例如較佳為包含Al比率為0.2以下之AlGaN或GaN之層，更佳為包含單層之層。設為上述組成後，易獲得結晶缺陷較少之氮化物半導體層。
    n型接觸層之膜厚並無特別限定，例如可設為1 μm程度以上，較佳為3 μm程度以上。
    n型接觸層含有n型雜質，其濃度較佳為高達不會使氮化物半導體之結晶性惡化之程度。可舉出例如1×1018/cm3以上、5×1021/cm3以下。
    (n型包覆層)
    n型包覆層可為單層構造，但亦可為包含組成不同之至少2種以上元素之氮化物半導體，例如包含上述式(A)之層。尤其n型包覆層較佳為藉由超晶格多層膜而形成，更佳為由包含AlzGa1-zN(0≦z<1)(第1層)與InpGa1-pN(0<p<1)(第2層)之2種組成之層交替積層而成之超晶格層。第1層及第2層之任一者亦可為最下層及/或最上層。但是，第1層彼此、第2層彼此、第1層及第2層之所有層之組成亦可不相同，其組成亦可部分性地、傾斜性地、階段性地或交替性地變化。其中，較佳為第1層彼此及第2層彼此為相同組成之層。
    對第1層而言，z越小，亦即鋁含量越小，則結晶性越良好，故而較佳為包含z=0之GaN之層。
    對第2層而言，較佳為p為0.5以下之層，更佳為p為0.2以下之層。
    其中，作為n型包覆層，較佳為第1層為GaN、第2層中p為0.2以下之InpGa1-pN之超晶格多層膜。
    該情形時之組成不同之層(較佳為上述之第1層及第2層)，例如宜為分別積層有10層以上之合計20層以上之積層膜，較佳為分別為20層以上(合計40層以上)之積層膜。第1層與第2層之積層數之上限並無特別限定，但例如宜為500層以下，較佳為200層以下、100層以下。藉由配置此種n型包覆層而可實現Vf之有效的降低。
    構成n型包覆層之層之膜厚並無特別限定，但總膜厚宜為50 nm程度以上，較佳為65 nm程度以上，更佳為75 nm程度以上、80 nm程度以上，進而佳為90 nm程度以上。總膜厚之上限並無特別限定，但考慮到製造效率與特性之提高，可舉出500 nm程度以下，較佳為400 nm程度以下。藉由使總膜厚為該範圍而可使結晶性良好，可使元件之輸出提高。
    對n型包覆層而言，可使其所有層中不含有n型雜質，亦可使至少1層中含有n型雜質。例如，可僅於上述第1層及第2層之任一者不含有n型雜質，亦可使所有層中含有n型雜質。該情形時，雜質之種類及濃度可於所有層中均不同，亦可彼此或至少1層不同。例如，採用使上述第1層及第2層之雙方摻雜有n型雜質、且使鄰接之氮化物半導體層彼此之濃度不同的調製摻雜，藉此具有可使光輸出進而提高之傾向。
    雜質濃度可舉出5×1016/cm3以上、3×1018/cm3以上，較佳為5×1018/cm3以上。n型雜質濃度之上限並無特別限定，但較佳為不會使結晶性變得過差之程度，例如5×1021/cm3以下或1×1020/cm3以下。藉由設為上述雜質濃度而可使Vf進而降低。
    n型包覆層之成膜方法並無特別限定，可利用公知之成膜方法，例如MOVPE(Metal organic Vapor Phase Epitaxy，有機金屬氣相磊晶)、有機金屬化學氣相沈積法(MOCVD，Metal Organic Chemical Vapour Deposition)、氫化物氣相磊晶沈積法(HVPE，Hydride Vapor Phase Epitaxy)、分子束磊晶沈積法(MBE，Molecular Beam Epitoxy)等之任一種。成膜溫度並無特別限定，但較佳為850℃以上，更佳為900℃以上。藉此，可使結晶性更佳。
    [側半導體層]
    p側半導體層較佳為例如自活性層側起依序包含p側包覆層及p型接觸層。
    (p側包覆層)
    作為p側包覆層，可舉出含有p型雜質之包含上述式(A)之單層或帶隙能量不同之至少2層之積層層或超晶格多層膜。其中較佳為，包含AlbGa1-bN(0≦b≦1)之單層或帶隙能量不同之至少2層之半導體層之積層層。
    p側包覆層中，p型雜質濃度例如較佳為1×1022/cm3程度以下，更佳為5×1020/cm3程度以下。p型雜質濃度之下限並無特別限定，但宜為5×1016/cm3程度以上。
    於積層層或超晶格多層膜中，可於所有層中不含有p型雜質。又，各層或一部分層中p型雜質濃度可不同，亦可相同。
    p側包覆層之膜厚並無特別限定，可舉出10 nm程度以上。又，積層層或超晶格多層膜中，較佳為使單一之氮化物半導體層之膜厚為10 nm程度以下，更佳為7 nm程度以下、5 nm程度以下。藉由以薄膜形成而可使多層膜層成為超晶格構造，可使多層膜層之結晶性提高。其結果，於添加有p型雜質之情形時可獲得載子濃度較大而電阻率較小之層，且元件之Vf及臨界值等具有易降低之傾向。藉此，可以低消耗電力而獲得良好之發光輸出。
    (p型接觸層)
    p型接觸層可舉出例如包含由上述式(A)所表示之氮化物半導體之層，其中較佳為包含GaN、Al比率為0.2以下之AlGaN、及In比率為0.2以下之InGaN之層，更佳為包含GaN之層。該等組成可取得與電極材料良好之歐姆接觸。
    p型接觸層10之膜厚並無特別限定，例如較佳為50 nm程度以上，更佳為60 nm程度以上。
    雜質濃度可舉出例如1×1018/cm3以上、5×1021/cm3以下。
    [電極]
    對於本發明之半導體發光元件中所使用之整面電極、p電極及n電極而言，其單層之組成、積層構造之組成以及積層順序、膜厚等並無特別限定，亦可採用該領域中公知之任一者。
    尤其對於整面電極，考慮到光之取出效率，較佳為藉由不吸收自活性層出射之光之材料而形成，可舉出例如導電性氧化物(ITO等)等。
    [保護膜]
    作為保護膜，其材料及膜厚並無特別限定，可舉出例如包含SiO2、ZrO2、TiO2、Al2O3、Nb2O5、AlN、AlGaN等之單層膜或多層膜等。較佳為適當調整其膜厚。
    以下，說明本發明之半導體發光元件之實施例，但本發明並不限定於以下之實施例。
    實施例1a及1b
    如圖1所示，本實施例之半導體發光元件係於包含藍寶石之基板1上依序積層如下之層而構成：包含未摻雜AlGaN之緩衝層(膜厚：約15 nm)；包含未摻雜GaN之中間層(膜厚：約3.5 μm)；包含摻雜有9×1018/cm3之Si之GaN之n型接觸層(膜厚：4.2 μm)；包含合計121層之超晶格構造之n側包覆層(膜厚：364 nm)，該超晶格構造係積層摻雜著2.5×1018/cm3之Si之GaN層r(膜厚：4 nm)之後，未摻雜In0.02Ga0.98N層q(膜厚：2 nm)、摻雜有2.5×1018/cm3之Si之GaN層r(膜厚：4 nm)以該順序重複GaN層q與GaN層r之積層；活性層(膜厚：約75 nm)；包含摻雜有1×1020/cm3之Mg之p型Al0.2Ga0.8N之p側包覆層(膜厚：約25 nm)；以及p型接觸層，其係將包含未摻雜GaN之層(膜厚：約50 nm)、包含摻雜有1×1020/cm3之Mg之p型GaN之層(膜厚：約50 nm)、及包含摻雜有5×1020/cm3之Mg之p型GaN之層(膜厚：約15 nm)依序積層而成。
    上述積層構造中之活性層具有包含如下積層構造之多重量子井構造：第1阻障層：包含摻雜有5×1018/cm3之Si之GaN之層(膜厚：約4 nm)、及包含未摻雜GaN之層(膜厚：約3.5 nm)之積層構造；該第1阻障層上之使包含未摻雜In0.2Ga0.8N之井層g(膜厚：約3.3 nm)及包含未摻雜GaN之阻障層h(膜厚：約5.0 nm)之單位週期為6週期之積層構造；以及該積層構造上之使包含未摻雜In0.2Ga0.8N之井層w(膜厚：約3.3 nm)及包含未摻雜GaN之阻障層t(膜厚：約5.25 nm)之單位週期為3週期之積層構造。
    然後，去除一部分p側半導體層、活性層及n側半導體層而使n型接觸層之表面露出。
    於p型接觸層上之大致整個面上，形成有包含ITO之透光性之整面電極6、及形成於其上之包含Ti、Rh及Au之p電極7，於露出之n型接觸層上之表面上形成有包含與p電極相同之積層材料之n電極8。
    此種半導體發光元件10可藉由以下方法而製造。
    (基板)
    將包含藍寶石(C面)之基板1置於MOCVD之反應容器內，一面流過氫，一面使基板之溫度上升至900℃~1200℃左右為止，進行基板之清洗。
    (緩衝層)
    繼而，使溫度為500℃左右，使用氫作為載氣，使用氨、TMG(三甲基鎵)及TMA(三甲基鋁)作為原料氣體，於基板上使包含未摻雜Al0.05Ga0.95N之緩衝層以約1.5 μm之膜厚成長。
    (中間層)
    然後，使溫度為800℃左右，使用氫作為載氣，使用氨、TMG(三甲基鎵)作為原料氣體，於緩衝層上使包含未摻雜GaN之中間層以約3.5 μm之膜厚成長。
    (n型接觸層)
    其次，同樣使用TMG、氨氣作為原料氣體，使用矽烷氣體作為雜質氣體，使包含摻雜有Si之GaN之n型接觸層以約4 μm之膜厚成長。
    (n型包覆層)
    繼而，於溫度800℃~1000℃左右，使用TMG、氨積層摻雜有Si之GaN層(膜厚：4 nm)，之後積層未摻雜之GaN層(膜厚：2 nm)。
    (活性層)
    其次，作為阻障層，使包含含有Si之GaN之層成長約4 nm，且使包含未摻雜GaN之層以約3.5 nm之膜厚成長。
    其後，使用TMG、TMI、氨，使包含未摻雜In0.2Ga0.8N之井層以約3.3 nm之膜厚及使包含未摻雜GaN之阻障層以約4.4 nm之膜厚分別交替積層6層，進而，使包含未摻雜In0.2Ga0.8N之井層以約3.3 nm之膜厚及使包含未摻雜GaN之阻障層以約5.25 nm(1.05倍厚膜)之nm膜厚分別交替積層3層(亦即，第7層~第9層)，使包含以井層及阻障層為單位週期之9週期(總膜厚：約75 nm)之多重量子井構造之活性層成長。
    (p型包覆層)
    其次，使用TMG、TMA、氨、Cp2Mg(環戊二烯基鎂)，使包含摻雜有Mg之p型Al0.2Ga0.8N之p側包覆層以約15 nm之膜厚成長。
    (p型接觸層)
    繼而，於溫度900℃~1000℃左右，使用TMG、TMA、氨，使包含未摻雜之GaN之層以約50 nm之膜厚成長，並於其上使用TMG、氨、Cp2Mg，使包含摻雜有Mg之p型GaN之層以約50 nm之膜厚成長，進而於其上使包含摻雜有Mg之p型GaN之層以約15 nm之膜厚成長。
    反應結束後，使溫度下降至室溫為止，進而於氮環境中，使晶圓於反應容器內以300℃~700℃進行退火，使p側層實現更低電阻化。
    其後，自反應容器中取出晶圓，於最上層之p型接觸層之表面形成特定形狀之遮罩，於RIE(Reactive Ion Etching，反應性離子蝕刻)裝置中自p型接觸層側進行蝕刻，使n型接觸層之表面露出。
    然後，在位於最上層之p型接觸層之大致整個面上形成包含ITO之透光性之整面電極。
    於整面電極上，於經p蝕刻而露出之n型接觸層上成膜包含Ti、Rh、Au之積層膜，並進行圖案化，藉此分別形成p電極及n電極。
    將所得之積層構造切斷成各晶片，獲得例如輸出波長為440~480 nm之半導體發光元件。
    又，使上述實施例1a中阻障層之厚膜為1.1倍之厚膜(5.5 nm)代替1.05倍之厚膜(5.25 nm)，除此之外，製作相同構造之半導體發光元件(實施例1b)。
    實施例2a及2b
    活性層中，使阻障層之膜厚於第5~第9層中為1.05倍(實施例2a)及1.1倍(實施例2b)之厚膜，且使井層及阻障層積層9週期(層膜厚：76 nm及77 nm)，除此之外，獲得相同構造之半導體發光元件。
    實施例3a及3b
    活性層中，使阻障層之膜厚於第3~第9層中為1.05倍(實施例3a)及1.1倍(實施例3b)之厚膜，且使井層及阻障層積層9週期(層膜厚：76.5 nm及78 nm)，除此之外，獲得相同構造之半導體發光元件。
    比較例1
    不使活性層中阻障層之膜厚發生變化，將井層及阻障層積層9週期(層膜厚：75 nm)，除此之外，獲得相同構造之半導體發光元件。
    [半導體發光元件之評估]
    對上述實施例1a~3b及比較例1中獲得之半導體發光元件，測定順向電壓及輸出。評估係於對500×290 μm尺寸之晶片以脈衝施加順向電流20 mA之狀態下進行。
    將其結果示於圖3。圖3中表示包含空心柱之阻障層之厚度為1.05倍厚膜、斜線之阻障層之厚度為1.1倍厚膜之活性層之發光元件的輸出。以比較例之發光元件之輸出為基準，認為實施例1a~實施例3b之任一者均增加0.2~0.5 mV左右。
    又，該等所有實施例中，測定出相對於比較例之Vf而為同等以下之Vf。
    根據上述結果，可謀求Vf之降低與輸出之提高之平衡，從而可實現更高之發光效率。 [產業上之可利用性]
    本發明之半導體發光元件可作為例如高亮度藍色LED、純綠色LED等而用於全彩LED顯示器、交通信號燈、影像掃描儀光源等各種光源。
    1‧‧‧基板
    2‧‧‧n側半導體層
    3‧‧‧活性層
    3a‧‧‧井層
    3b‧‧‧第1阻障層
    3bn1~3bn4‧‧‧阻障層
    3bb‧‧‧最終阻障層
    3bp1、3bp2‧‧‧阻障層
    4‧‧‧p側半導體層
    5‧‧‧半導體層
    6‧‧‧整面電極
    7‧‧‧p電極
    8‧‧‧n電極
    9‧‧‧蓋層
    10‧‧‧p型接觸層
    UN1~UN4、UP1~UP2‧‧‧單位週期
    圖1係用以說明本發明之半導體發光元件之構造之概略剖面圖。
    圖2係用以說明本發明之一實施形態之半導體發光元件之構造之要部的概略剖面圖。
    圖3係表示與本發明之實施例之半導體發光元件之Vf相關之結果的圖表。
    圖4係用以說明本發明之另一實施形態之半導體發光元件之構造之要部的概略剖面圖。
    1‧‧‧基板
    2‧‧‧n側半導體層
    3‧‧‧活性層
    3a‧‧‧井層
    3b‧‧‧第1阻障層
    3bb‧‧‧最終阻障層
    4‧‧‧p側半導體層
    5‧‧‧半導體層
    6‧‧‧整面電極
    7‧‧‧p電極
    8‧‧‧n電極
    10‧‧‧p型接觸層
    权利要求:
    Claims (12)
    [1] 一種半導體發光元件，其特徵在於：其係於基板上依序積層有n側半導體層、活性層及p側半導體層者，且上述活性層具有多重量子井構造，其係包含複數個阻障層及與該等阻障層鄰接之複數個井層而構成，上述阻障層中之配置於最靠近上述p側半導體層之側之最終阻障層、及與該最終阻障層隔著井層而鄰接之1個以上之阻障層，較配置於靠近上述n側半導體層之側之阻障層為厚膜。
    [2] 一種半導體發光元件，其特徵在於：其係於基板上依序積層有n側半導體層、活性層及p側半導體層者，且上述活性層具有多重量子井構造，其係含有包含阻障層及與該阻障層鄰接之井層之複數個單位週期而構成，上述單位週期中之配置於最靠近上述p側半導體層之側之單位週期、及與該單位週期鄰接之1個以上之單位週期的膜厚，厚於配置於靠近上述n側半導體層之側之單位週期之膜厚。
    [3] 如請求項2之半導體發光元件，其中上述活性層包括：包含配置於靠近上述n側半導體層之側之單位週期、且相互具有相同膜厚而鄰接之複數個單位週期；及包含配置於靠近上述p側半導體層之側之單位週期、且相互具有相同膜厚而鄰接之複數個單位週期；且包含配置於靠近上述n側半導體層之側之單位週期之單位週期的合計數，多於包含配置於靠近上述p側半導體層之側之單位週期之單位週期的合計數。
    [4] 如請求項3之半導體發光元件，其中配置於靠近上述p側半導體層之側之單位週期中的阻障層，較配置於靠近上述n側半導體層之側之單位週期中的阻障層為厚膜。
    [5] 如請求項4之半導體發光元件，其中配置於靠近上述p側半導體層之側之單位週期中的阻障層，具有配置於靠近上述p側半導體層之側之單位週期中的井層之膜厚之1.5倍以上之膜厚。
    [6] 如請求項1之半導體發光元件，其中上述活性層包括：配置於靠近上述n側半導體層之側之阻障層；具有與該阻障層相同之膜厚、且與該阻障層隔著井層而鄰接之複數個阻障層；配置於靠近上述p側半導體層之側之阻障層；及具有與該阻障層相同之膜厚、且與該阻障層隔著井層而鄰接之複數個阻障層；且配置於靠近上述n側半導體層之側、且相互具有相同膜厚之阻障層之數量，多於配置於靠近上述p側半導體層之側、且相互具有相同膜厚之阻障層之數量。
    [7] 如請求項1之半導體發光元件，其中上述最終阻障層具有鄰接之上述井層之膜厚之1.5倍以上的膜厚。
    [8] 如請求項1之半導體發光元件，其中上述阻障層與上述井層交替積層。
    [9] 如請求項1至8中任一項之半導體發光元件，其中上述井層包含未摻雜InGaN，且上述阻障層包含帶隙能量較上述井層大之未摻雜之氮化物半導體。
    [10] 如請求項1至8中任一項之半導體發光元件，其中上述井層包含未摻雜InGaN，且上述阻障層包含未摻雜GaN、未摻雜AlGaN、或In之混晶比低於上述井層之未摻雜InGaN。
    [11] 如請求項9或10之半導體發光元件，其中上述井層之In之混晶比為0.1以上且0.4以下。
    [12] 如請求項1至11中任一項之半導體發光元件，其中於上述井層與阻障層之間，具有與該井層及阻障層之組成不同之蓋層。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI585995B|2017-06-01|半導體發光元件
    KR100267839B1|2000-10-16|질화물 반도체 장치
    US8592802B2|2013-11-26||N device structures on a patterned substrate
    US8513694B2|2013-08-20|Nitride semiconductor device and manufacturing method of the device
    JP3868136B2|2007-01-17|窒化ガリウム系化合物半導体発光素子
    JP2006108585A|2006-04-20|Ｉｉｉ族窒化物系化合物半導体発光素子
    JP3846150B2|2006-11-15|Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
    JP4815732B2|2011-11-16|窒化物半導体素子
    US9099572B2|2015-08-04|Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
    JP5671244B2|2015-02-18|窒化物系半導体発光素子
    JP5145617B2|2013-02-20|ｎ型窒化物半導体積層体およびそれを用いる半導体素子
    JPH08228025A|1996-09-03|窒化物半導体発光素子
    JPH10126006A|1998-05-15|窒化物半導体デバイス
    KR100770441B1|2007-10-26|질화물 반도체 발광소자
    JP2001203385A|2001-07-27|窒化物半導体発光ダイオード
    JP4292925B2|2009-07-08|Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
    JP2001102629A|2001-04-13|窒化物半導体素子
    JP2009302314A|2009-12-24|ＧａＮ系半導体装置
    JP4622466B2|2011-02-02|窒化物半導体素子
    JP2005051170A|2005-02-24|Ｉｉｉ族窒化物系化合物半導体発光素子
    JP4628651B2|2011-02-09|窒化物半導体発光素子の製造方法
    JP5434343B2|2014-03-05|Ｉｔｏ電極の形成方法、半導体素子のｉｔｏ電極及びｉｔｏ電極を備えた半導体素子
    JP2006032739A|2006-02-02|発光素子
    US20210005781A1|2021-01-07|Light emitting element
    JP2008160025A|2008-07-10|窒化物半導体発光素子
    同族专利:
    公开号 | 公开日
    TWI585995B|2017-06-01|
    EP2738824A4|2015-04-22|
    US9123851B2|2015-09-01|
    EP2738824A1|2014-06-04|
    WO2013015035A1|2013-01-31|
    JPWO2013015035A1|2015-02-23|
    US20140166980A1|2014-06-19|
    JP6079628B2|2017-02-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN109863609A|2016-08-25|2019-06-07|亿光电子工业股份有限公司|氮化物半导体元件及其制造方法与所应用的封装结构|US6586762B2|2000-07-07|2003-07-01|Nichia Corporation|Nitride semiconductor device with improved lifetime and high output power|
    JP3803696B2|2000-11-21|2006-08-02|日亜化学工業株式会社|窒化物半導体素子|
    JP3786114B2|2000-11-21|2006-06-14|日亜化学工業株式会社|窒化物半導体素子|
    JP2003031902A|2001-07-16|2003-01-31|Denso Corp|半導体レーザ|
    US7359418B2|2003-02-13|2008-04-15|Hamamatsu Photonics K.K.|Quantum cascade laser|
    JP2006108585A|2004-10-08|2006-04-20|Toyoda Gosei Co Ltd|Ｉｉｉ族窒化物系化合物半導体発光素子|
    JP4696749B2|2005-07-25|2011-06-08|住友電気工業株式会社|半導体発光素子|
    KR20080035865A|2006-10-20|2008-04-24|삼성전자주식회사|반도체 발광 소자|
    JP2009081379A|2007-09-27|2009-04-16|Showa Denko Kk|Ｉｉｉ族窒化物半導体発光素子|
    JP2009099893A|2007-10-19|2009-05-07|Showa Denko Kk|Ｉｉｉ族窒化物半導体発光素子|
    JP2009152552A|2007-12-18|2009-07-09|Seoul Opto Devices Co Ltd|多重量子井戸構造の活性領域を有する発光ダイオード|
    JP5090192B2|2008-01-28|2012-12-05|シャープ株式会社|窒化物半導体発光素子とその窒化物半導体発光素子を備える窒化ガリウム系化合物半導体レーザ素子。|
    KR101018217B1|2008-10-01|2011-02-28|삼성엘이디 주식회사|질화물 반도체 소자|
    JP2009105423A|2008-12-08|2009-05-14|Showa Denko Kk|Ｉｉｉ族窒化物半導体発光素子|
    JP4881491B2|2009-09-01|2012-02-22|株式会社東芝|半導体発光素子|
    US8575592B2|2010-02-03|2013-11-05|Cree, Inc.|Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses|
    JP5671244B2|2010-03-08|2015-02-18|日亜化学工業株式会社|窒化物系半導体発光素子|US9524869B2|2004-03-11|2016-12-20|Epistar Corporation|Nitride-based semiconductor light-emitting device|
    JP5468709B2|2012-03-05|2014-04-09|パナソニック株式会社|窒化物半導体発光素子、光源及びその製造方法|
    KR20140019635A|2012-08-06|2014-02-17|엘지이노텍 주식회사|발광 소자 및 발광 소자 패키지|
    JP5768027B2|2012-09-20|2015-08-26|株式会社東芝|窒化物半導体層の形成方法|
    JP2015188048A|2014-03-10|2015-10-29|株式会社東芝|窒化物半導体積層体および半導体発光素子|
    EP2988339B1|2014-08-20|2019-03-27|LG Innotek Co., Ltd.|Light emitting device|
    FR3028671B1|2014-11-19|2018-03-09|Commissariat A L'energie Atomique Et Aux Energies Alternatives|Diode electroluminescente a puits quantiques dopes et procede de fabrication associe|
    DE102014117611A1|2014-12-01|2016-06-02|Osram Opto Semiconductors Gmbh|Optoelektronischer Halbleiterchip|
    KR20170126167A|2016-05-09|2017-11-17|엘지이노텍 주식회사|발광 소자|
    JP6477642B2|2016-09-23|2019-03-06|日亜化学工業株式会社|発光素子|
    US10770505B2|2017-04-05|2020-09-08|Intel Corporation|Per-pixel performance improvement for combined visible and ultraviolet image sensor arrays|
    US10218152B1|2017-08-22|2019-02-26|Sharp Kabushiki Kaisha|Semiconductor laser diode with low threshold current|
    US11101404B2|2018-03-26|2021-08-24|Nichia Corporation|Method for manufacturing semiconductor device and semiconductor device|
    US10974226B2|2018-09-24|2021-04-13|Sabic Global Technologies B.V.|Catalytic process for oxidative coupling of methane|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011162773||2011-07-26||
    [返回顶部]