台湾专利TW201316484A 堆疊式半導體封裝結構

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種堆疊式半導體封裝結構，其包括一第一封裝體、多個第一連接導體、一第二封裝體、多個第二連接導體、一電子功能模組及多個第三連接導體。第一連接導體設置在第一封裝體的下表面上，且電性連接第一封裝體。第二封裝體與電子功能模組則設置在第一封裝體的上表面上。第二連接導體電性接於第一封裝體與第二封裝體之間，且第三連接導體電性接於第一封裝體與電子功能模組之間。其中，第二封裝體具有與電子功能模組不同之電子功能。
公开号:TW201316484A
申请号:TW100136082
申请日:2011-10-05
公开日:2013-04-16
发明作者:Ju-Tsung Chou
申请人:Chipsip Technology Co Ltd；System Chip Solutions Ltd；
IPC主号:H01L23-00

专利说明:
堆疊式半導體封裝結構 Stacked Semiconductor Package Structure
本發明係關於一種封裝結構，特別是一種堆疊式半導體封裝結構。
隨著電子產品短小輕薄的趨向，其內的電路板也隨之越來越小，以致使電路板上可供元件設置的面積亦隨之縮小。以往可將多個晶片以並排(side-by-side)的方式直接接合到電路板，在先進的微小化電子產品逐漸無法達成。因此，發展出將多個晶片縱向堆疊，即稱之為半導體封裝堆疊裝置(Package-On-Package device；POP)。於此，利用表面黏著(Surface Mount Technology；SMT)製程將不同的晶片堆疊整合於同一基板上，以符合小接合面積與高密度元件設置之要求。
並且，隨著電子產品功能與應用之需求的急遽增加，目前已發展出許多的先進封裝技術，例如：覆晶、晶片尺寸封裝(Chip Scale Package；CSP)、晶圓級封裝以及立體封裝(3D Package)技術等。
立體封裝技術可將晶片與被動元件等整合成一封裝體，並可成為系統封裝(System In Package；SIP)的一種解決方式。立體封裝技術可以並排方式、堆疊式或上述兩種方式結合多個晶片。立體封裝具有小佔位面積、高性能與低成本的優勢。
因此，如何運用立體封裝技術有效地形成具有多種電子功能之封裝結構，已成為目前封裝結構的設計重點之一。
在一實施例中，堆疊式半導體封裝結構包括一第一封裝體、多個第一連接導體、一第二封裝體、多個第二連接導體、一電子功能模組及多個第三連接導體。
第一封裝體包括一第一電路板、至少一第一晶片和一第一封膠。第一晶片係位於第一電路板的上表面上，並電性連接第一電路板。第一封膠係位於第一電路板的上表面上，並用以包封第一晶片。第一連接導體係位於第一電路板的下表面上，並電性連接第一電路板。
第二封裝體包括一第二電路板、至少一第二晶片和第二封膠。第二電路板係位於第一封膠上。第二晶片係位於第二電路板的上表面上，並電性連接第二電路板。第二封膠係位於第二電路板的上表面上，並用以包封第二晶片。第二連接導體係位於第一電路板與第二電路板之間，並電性連接第一電路板與第二電路板。
電子功能模組包括一第三電路板和至少一第三晶片。第三電路板係位於第一封膠上。第三晶片係位於第三電路板的上表面上，並電性連接第三電路板。第三連接導體係位於第一電路板與第三電路板之間，並電性連接第一電路板與第三電路板。
其中，第二封裝體具有與電子功能模組不同之電子功能。
綜上所述，根據本發明之堆疊式半導體封裝結構，可結合至少三個電子功能模組，且此些電子功能模組具有至少二種不同電子功能。而且，此些電子功能模組可先個別組裝完成，再進行電子功能模組之間的組裝，以增加良率。
在一些實施例中，根據本發明之堆疊式半導體封裝結構，可利用不同電子功能之電子功能模組之間的間隙設置或接地導體的配置，以增強散熱效果。
在一些實施例中，根據本發明之堆疊式半導體封裝結構，可利用電磁屏蔽罩屏蔽無線通訊模組所產生的電磁波，以避免干擾其他電子功能模組。
以下述及之術語「第一」、「第二」及「第三」，其係用以區別所指之元件，而非用以排序或限定所指元件之差異性，且亦非用以限制本發明之範圍。以下述及之術語「電路板」，其至少包括單層或多層之一基板和至少一導電線路。導電線路係形成於基板外表面和/或內部夾層的表面上。再者，導電線路可貫穿基板的一層或多層，以使基板的不同表面形成電性連結。
第1圖係為本發明一實施例之堆疊式半導體封裝結構的俯視圖、第2圖係為第1圖中沿切線A-A’之一實施例之截面結構的示意圖，而第3圖係為第2圖之截面結構的一實施例之分解圖。
請同時參照第1、2及3圖，堆疊式半導體封裝結構包括一第一封裝體110、多個第一連接導體120、一第二封裝體130、多個第二連接導體140、一電子功能模組150以及多個第三連接導體160。
於此，第一封裝體110、第二封裝體130和電子功能模組150可具有各自的電子功能。也就是說，設置在第一封裝體110中之電子組件(例如：晶片、電阻、電容、電感、其他主動或被動元件、或其組合等)可相互搭配運作，以執行一特定電子功能，致使第一封裝體110在運作上係為一種電子功能模組。設置第二封裝體130中之電子組件(例如：晶片、電阻、電容、電感、其他主動或被動元件、或其組合等)可相互搭配運作，以執行一特定電子功能，致使第二封裝體130在運作上係為一種電子功能模組。設置電子功能模組150中之電子組件(例如：晶片、電阻、電容、電感、其他主動或被動元件、或其組合等)可相互搭配運作，以執行一特定電子功能。
第一封裝體110包括一第一電路板112、至少一第一晶片114和第一封膠116。
第一晶片114位於第一電路板112的上表面112a上，並電性連接第一電路板112。
在一些實施例中，當第一封裝體110具有多個第一晶片114時，此些第一晶片114可以並排方式或堆疊方式設置在第一電路板112的上表面112a上。此外，此些第一晶片114亦可一部分以並排方式設置在第一電路板112的上表面112a上，而另一部分則以堆疊方式設置在第一電路板112的上表面112a上。
在一些實施例中，第一晶片114可利用打線(wire-bonding)或覆晶(flip-chip)等方式電性連接至第一電路板112。
第一封膠116位於第一電路板112的上表面112a上。第一封膠116包封第一晶片114，以將第一晶片114固定在第一電路板112上。也就是說，第一封膠116可覆蓋在第一晶片114及第一電路板112上，以將第一晶片114包覆在第一電路板112上。
第一連接導體120則佈置在第一電路板112的下表面112b上，並電性連接第一電路板112。
因此，第一封裝體116中的電子組件可經由第一電路板112而電性導通至第一連接導體120。
在一些實施例中，第一電路板112的上表面112a具有多個互連件112c。於此，第一晶片114可電性連接至互連件112c。
在一些實施例中，互連件112c可為第一電路板112的一導電線路上的一接點或焊墊。
第一電路板112可為一多層電路板。在多層電路板的表面和/或內部夾層的表面上佈置有至少一導電線路。
並且，互連件112c可經由導電線路電性連接至位於第一電路板112的下表面112b上的第一連接導體120，以致使第一晶片114與第一連接導體120電性導通。
在一些實施例中，第一電路板112的下表面112b可具有多個焊墊112d。第一連接導體120係實體連接至第一電路板112的焊墊112d。並且，此些焊墊112d係電性連接至第一電路板112的導電線路。因而，位於上表面112a上的第一晶片114可經由導電線路及焊墊112d電性連接至位於下表面112b上的第一連接導體120。
第二封裝體130包括一第二電路板132、至少一第二晶片134和一第二封膠136。
第二晶片134位於第二電路板132的上表面132a上，並電性連接第二電路板132。
在一些實施例中，當第二封裝體130具有多個第二晶片134時，此些第二晶片134可以並排方式或堆疊方式設置在第二電路板132的上表面132a上。此外，此些第二晶片134亦可一部分以並排方式設置在第二電路板132的上表面132a上，而另一部分則以堆疊方式設置在第二電路板132的上表面132a上。
在一些實施例中，第二晶片134可利用打線或覆晶等方式電性連接至第二電路板132。
第二封膠136位於第二電路板132的上表面132a上。第二封膠136包封第二晶片134，以將第二晶片134固定在第二電路板132上。也就是說，第二封膠136可覆蓋在第二晶片134及第二電路板132上，以將第二晶片134包覆在第二電路板132上。
在一些實施例中，第二電路板132的上表面132a具有多個互連件132c。於此，第二晶片134可電性連接至互連件132c。
在一些實施例中，互連件132c可為第二電路板132的一導電線路(圖中未顯示)上的一接點或焊墊。
電子功能模組150包括一第三電路板152和至少一第三晶片154。
第三晶片154位於第三電路板152的上表面152a上，並電性連接第三電路板152。
在一些實施例中，當電子功能模組150具有多個第三晶片154時，此些第三晶片154可以並排方式或堆疊方式設置在第三電路板152的上表面152a上。此外，此些第三晶片154亦可一部分以並排方式設置在第三電路板152的上表面152a上，而另一部分則以堆疊方式設置在第三電路板152的上表面152a上。
在一些實施例中，第三晶片154可利用打線或覆晶等方式電性連接至第三電路板152。
在一些實施例中，第三電路板152的上表面152a具有多個互連件(圖中未顯示，其結構大致如同上述)。於此，第三晶片154可電性連接至互連件。
在一些實施例中，互連件可為第三電路板152的一導電線路上的一接點或焊墊。
於此，第二封裝體130以及電子功能模組150係以並排方式設置在第一封裝體110上。換言之，第二電路板132和第三電路板152位於第一封膠116上。
在一些實施例中，第二電路板132的下表面132b可鄰接(直接接觸)第一封裝體110。第三電路板152的下表面152b可鄰接(直接接觸)第一封裝體110。
第二連接導體140設置在第一封裝體110與第二封裝體130之間。第二連接導體140位於第一電路板112與第二電路板132之間，且第二連接導體140的二端分別電性連接至第一電路板112的上表面112a與第二電路板132的下表面132b，以使第一電路板112與第二電路板132經由第二連接導體140而電性導通。因此，第二封裝體130中的電子組件可經由第二電路板132及第一電路板112而電性導通至第一連接導體120。
在一些實施例中，第二連接導體140係貫穿第一封膠116而電性連接至第一電路板112與第二電路板132。
在一些實施例中，第二電路板132的下表面132b可具有多個焊墊132d。第二連接導體140係實體連接至第二電路板132的焊墊132d，並且，此些焊墊132d係電性連接至第二電路板132的導電線路。因而，位於上表面132a上的第二晶片134可經由導電線路及焊墊132d電性連接至位於下表面132b上的第二連接導體140。
在一些實施例中，第一電路板112的上表面112a可具有多個焊墊112e。第二連接導體140相對於第二電路板132的另一端係實體連接至第一電路板112的焊墊112e。並且，此些焊墊112e係電性連接至第一電路板112的導電線路。因而，第二晶片134可經由第二電路板132的導電線路及焊墊132d、第二連接導體140及第一電路板112的導電線路及焊墊112e而電性導通至位於第一電路板112下表面112b上的第一連接導體120。
第三連接導體160設置在第一封裝體110與電子功能模組150之間。第三連接導體160位於第一電路板112與第三電路板152之間，並且第三連接導體160的二端分別連接至第一電路板112的上表面112a與第三電路板152的下表面152b，以使第一電路板112與第三電路板152經由第三連接導體160而電性導通。因此，電子功能模組150中的電子組件可經由第三電路板152及第一電路板112而電性導通至第一連接導體120。
在一些實施例中，第三連接導體160係貫穿第一封膠116而電性連接至第一電路板112與第三電路板132。
在一些實施例中，第三電路板152的下表面152b可具有多個焊墊152d。第三連接導體160係實體連接至第三電路板152的焊墊152d，且此些焊墊152d係電性連接至第三電路板152的導電線路。因而，位於上表面152a上的第三晶片154可經由導電線路及焊墊152d電性連接至位於下表面152b上的第三連接導體160。
在一些實施例中，第一電路板112的上表面112a可具有多個焊墊112e。第三連接導體160相對於第三電路板152的另一端係實體連接至第一電路板112的焊墊112e。並且，此些焊墊112e係電性連接至第一電路板112的導電線路。因而，第三晶片154可經由第三電路板152的導電線路及焊墊152d、第三連接導體160及第一電路板112的導電線路及焊墊112e而電性導通至位於第一電路板112下表面112b上的第一連接導體120。
第4A圖係為第3圖中沿切線B-B’之俯視圖，而第4B圖係為第3圖中沿切線C-C’之仰視圖。請合併參照第3、4A及4B圖，第二連接導體140與第三連接導體160係環繞第一晶片114而佈置。
在一些實施例中，第二連接導體140與第三連接導體160可沿著第一電路板112的邊緣而佈置。
在一些實施例中，第二連接導體140係佈置成開口朝向第三連接導體160之ㄇ字型。第三連接導體160係佈置成開口朝向第二連接導體140之ㄇ字型。
在一些實施例中，參照第3、4A及4B圖，第二連接導體140可包括二焊球142、144。焊球142可利用植球技術形成在第一電路板112的焊墊112e上，而焊球144則可利用植球技術形成在第二電路板132的焊墊132d上。並且，焊球142、144係相互電性連接。也就是說，焊球142的相對二側分別實體連接至第一電路板112的上表面112a(焊墊112e)與焊球144，而焊球144的相對二側分別實體連接至焊球142和第二電路板132的下表面132b(焊墊132d)。
在一些實施例中，參照第3、4A及4B圖，第三連接導體160可包括二焊球162、164。焊球162可利用植球技術形成在第一電路板112的焊墊112e上，而焊球164則可利用植球技術形成在第三電路板152的焊墊152d上。並且，焊球162、164係相互電性連接。也就是說，焊球162的相對二側分別實體連接至第一電路板112的上表面112a(焊墊112e)與焊球164，而焊球164的相對二側分別實體連接至焊球162和第三電路板152的下表面152b(焊墊152d)。
再者，參照第2圖，位在第一封膠116的相同貫孔中的二焊球142、144/162、164可經由熱處理而相互熔接在一起，以確保二焊球142、144/162、164之間的電性導通。
第5圖係為係為第2圖之截面結構的另一實施例之分解圖。第6A圖係為第5圖中沿切線D-D’之俯視圖，而第6B圖係為第5圖中沿切線E-E’之仰視圖。
在一些實施例中，參照第5、6A及6B圖，第二連接導體140可為利用植球技術形成在第一電路板112的焊墊112e上之焊球142。焊球142相對於第一電路板112的另一側則電性連接至第二電路板132的焊墊132d。焊球142的高度略高於第一封膠116。換言之，焊球142的頂部會凸出第一封膠116的上表面，以致可確保焊球142與第二電路板132之間實體連結。
在一些實施例中，參照第5、6A及6B圖，第三連接導體160可為利用植球技術形成在第一電路板112的焊墊112e上之焊球162。焊球162相對於第一電路板112的另一側則電性連接至第三電路板152的焊墊152d。焊球162的高度略高於第一封膠116。換言之，焊球162的頂部會凸出第一封膠116的上表面，以致可確保焊球162與第三電路板152之間實體連結。
再者，參照第2圖，可透過熱處理使焊球142熔接在第二電路板132的焊墊132d上，以確保焊球142與第二電路板132之間的電性導通。同樣地，可透過熱處理使焊球162熔接在第三電路板152的焊墊152d上，以確保焊球142與第三電路板152之間的電性導通。
於此，第二封裝體130的電子功能係不同於電子功能模組150的電子功能。換言之，第二封裝體130可為與電子功能模組150具有不同電子功能之另一種電子功能模組。
在一些實施例中，電子功能模組150可為一無線通訊模組，而第二封裝體130可為一記憶模組。
在一些實施例中，電子功能模組150(第三封裝體)可具有一種或二種以上的無線通訊技術。換言之，電子功能模組150中可具有多個第三晶片154，且此些第三晶片154分別用以實施不同無線通訊技術。
在一些實施例中，第三晶片154可為藍芽(Bluetooth)晶片、無線區域網路(WiFi)晶片或其組合。
在一些實施例中，第二封裝體130可具有一種或二種以上的記憶技術。記憶技術可例如：反及閘快閃記憶體(NAND flash)、雙倍資料率同步動態隨機存取記憶體(DDR SDRAM)、第二代雙倍資料率同步動態隨機存取記憶體(DDR2 SDRAM)和第三代雙倍資料率同步動態隨機存取記憶體(DDR3 SDRAM)等。
在一些實施例中，第一封裝體112可為一運算模組。第一晶片114可為主晶片。主晶片例如中央處理器(CPU)。
請參照第1、2、3及5圖，當電子功能模組150為無線通訊模組時，可設置有一電磁屏蔽罩158，且此電磁屏蔽罩158罩設在第三晶片154的外部，即罩住所有的第三晶片154，藉以避免射頻訊號干擾其他封裝體(例如：第二封裝體130等)的電子功能運作，即避免干擾其他電子功能模組的運作。第7圖係為第1圖中沿切線A-A’之另一實施例之截面結構的示意圖。
請參照第1及7圖，電子功能模組150亦可為一第三封裝體(150)，且此第三封裝體(150)可更包括一第三封膠156。
第三封膠位於第三電路板152的上表面152a上。第三封膠156包封第三晶片154，以將第三晶片154固定在第三電路板152上。也就是說，第三封膠156可覆蓋在第三晶片154及第三電路板152上，以將第三晶片154包覆在第三電路板152上。
在一些實施例中，第三封裝體(150)可為一無線通訊模組，且第二封裝體130可為一記憶模組。
當第三封裝體(150)為無線通訊模組時，可設置有一電磁屏蔽罩158，且此電磁屏蔽罩158罩設在第三封膠156的外部，即罩住所有的第三晶片154，藉以避免射頻訊號干擾其他封裝體中的電子功能運作，即避免干擾其他電子功能模組的運作。
其中，電磁屏蔽罩158可為由一片或多片金屬片製成的一金屬上蓋。
在一些實施例中，金屬上蓋罩設在第三封膠156的外部時，金屬上蓋可直接與第三封膠156接觸，以同時做為第三封裝體(150)的散熱媒介。
第8圖係為第1圖中沿切線A-A’之又一實施例之截面結構的示意圖。
請參照第8圖，在一些實施例中，可直接於第三封膠156的外表面上形成一金屬鍍膜159，以同時提供第三封裝體(150)的電磁屏蔽及散熱功能。
第9圖係為第1圖中沿切線A-A’之再一實施例之截面結構的示意圖。
請同時參照第8及9圖，在一些實施例中，第三電路板152的上表面152a可具有至少一個互連件152e。
互連件152 e係對應金屬鍍膜159(或電磁屏蔽罩158)而設置，且與金屬鍍膜159(或電磁屏蔽罩158)導熱連接。
並且，互連件152e進一步經由第三電路板152的導電線路和焊墊152d電性導通至第三連接導體160中之具接地屬性的連接導體，然後再經由第一電路板112(焊墊112d、112e和導電線路)而電性導通至第一連接導體120中之具接地屬性的連接導體，以致使第三封裝體(150)產生的熱可經由金屬鍍膜159(或電磁屏蔽罩158)、第三電路板152、第三連接導體160、第一電路板112和第一連接導體120而傳導至應用此堆疊式半導體封裝結構的電子系統的接地，進而提升第三封裝體(150)的散熱效果。
在一些實施例中，互連件152 e係為金屬材質。互連件152 e例如：焊墊或導電線路的一接點等。
參照第9圖，在一些實施例中，第二封膠136的外表面上亦可電鍍上一金屬鍍膜139，以做為第二封裝體130的散熱媒介。
在一些實施例中，第二電路板132的上表面132a可設置有至少一個互連件132e。
互連件132e係對應金屬鍍膜139而設置，且與金屬鍍膜139導熱連接。
並且，互連件132 e進一步經由第二電路板132的導電線路和焊墊132d電性導通至第二連接導體140中之具接地屬性的連接導體，然後再經由第一電路板112(焊墊112d、112e和導電線路)而電性導通至第一連接導體120中之具接地屬性的連接導體，以致使第二封裝體130產生的熱可經由金屬鍍膜139、第二電路板132、第二連接導體140、第一電路板112和第一連接導體120而傳導至應用此堆疊式半導體封裝結構的電子系統的接地，進而提升第二封裝體130的散熱效果。
在一些實施例中，互連件152 e係為金屬材質。互連件152 e例如：焊墊或導電線路的一接點等。
在一些實施例中，第二電路板132與第三電路板152可具有不同厚度。於此，第一電路板112則可與第二電路板132或與第三電路板152具有相同厚度。再者，第一電路板112、第二電路板132與第三電路板152亦可具有彼此不同的厚度。
在一些實施例中，第二電路板132與第三電路板152係為具有不同層數之多層基板。於此，第一電路板112則可為與第二電路板132或與第三電路板152具有相同層數之多層基板。
在一些實施例中，第一電路板112、第二電路板132與第三電路板152的基板亦可分別具有不同的層數。
在一些實施例中，第二封裝體130與電子功能模組150(第三封裝體)彼此間隔開地設置在第一封裝體110上，以增加不同電子功能模組之間的電熱力的差異性所產生熱能的散熱面積。換言之，第二封裝體130與電子功能模組150(第三封裝體)之間相距有一間距d。
第10圖係為本發明一實施例之堆疊式半導體封裝結構的仰視圖。
請參照第10圖，在一些實施例中，第一電路板112的下表面112b可包括第一區域113a、第二區域113b和第三區域113c。
第二區域113b位在第一區域113a和第三區域113c之間，以間隔開第一區域113a和第三區域113c。
第一連接導體120包括多個接地導體122和多個電源導體124。於此，接地導體122係指其具有接地屬性，也就是接地導體122係電性連接至應用此堆疊式半導體封裝結構的電子系統的接地之連接導體。而電源導體124則係指其具有電源屬性，也就是電源導體124係電性連接至電子系統的電源之連接導體。
第二區域113b未設置有第一連接導體120。
在一些實施例中，第二區域113b可設置有至少一被動元件，且此些被動元件電性連接至第一電路板112。
第三區域113c則設置滿接地導體122。
電源導體124均設置在第一區域113a。
在一些實施例中，少數接地導體122亦可設置在第一區域113a。
在一些實施例中，在第一區域113a中的接地導體122可對應第二連接導體140或第三連接導體160而設置在最外圈(如同圖示中陰影顯示之連接導體)，以致使具接地屬性之第二連接導體140和第三連接導體160可輕易地經由貫穿第一電路板112的導電線路電性連接至第一連接導體120中之接地導體122。
在一些實施例中，第二區域113b包圍第三區域113c。並且，第一區域113a亦可包圍第二區域113b。
在一些實施例中，第三區域113c成矩形，且配置在第三區域113c的接地導體122成矩陣式佈置。
在一些實施例中，第一連接導體120係為透過植球技術而形成在第一電路板112的下表面112b上的焊球。
綜上所述，根據本發明之堆疊式半導體封裝結構，可結合至少三個電子功能模組，且此些電子功能模組具有至少二種不同電子功能。並且，此些電子功能模組可先個別組裝完成，再進行電子功能模組之間的組裝，以增加良率。
在一些實施例中，根據本發明之堆疊式半導體封裝結構，可利用不同電子功能之電子功能模組之間的間隙設置和/或接地導體的配置增強散熱效果。
在一些實施例中，根據本發明之堆疊式半導體封裝結構，可利用電磁屏蔽罩屏蔽無線通訊模組所產生的電磁波，以避免干擾其他電子功能模組。
110．．．第一封裝體
112．．．第一電路板
112a．．．上表面
112b．．．下表面
112c．．．互連件
112d．．．焊墊
112e．．．焊墊
113a．．．第一區域
113b．．．第二區域
113c．．．第三區域
114．．．第一晶片
116．．．第一封膠
120．．．第一連接導體
122．．．接地導體
124．．．電源導體
130．．．第二封裝體
132．．．第二電路板
132a．．．上表面
132b．．．下表面
132c．．．互連件
132d．．．焊墊
132e．．．互連件
134．．．第二晶片
136．．．第二封膠
139．．．金屬鍍膜
140．．．第二連接導體
142．．．焊球
144．．．焊球
150．．．電子功能模組
152．．．第三電路板
152a．．．上表面
152b．．．下表面
152d．．．焊墊
152e．．．互連件
154．．．第三晶片
156．．．第三封膠
158．．．電磁屏蔽罩
159．．．金屬鍍膜
160．．．第三連接導體
162．．．焊球
164．．．焊球
A-A’．．．切線
B-B’．．．切線
C-C’．．．切線
D-D’．．．切線
E-E’．．．切線
d．．．間距
第1圖係為本發明一實施例之堆疊式半導體封裝結構的俯視圖。
第2圖係為第1圖中沿切線A-A’之一實施例之截面結構的示意圖。
第3圖係為第2圖之截面結構的一實施例之分解圖。
第4A圖係為第3圖中沿切線B-B’之俯視圖。
第4B圖係為第3圖中沿切線C-C’之仰視圖。
第5圖係為第2A圖之截面結構的另一實施例的分解圖。
第6A圖係為第5圖中沿切線D-D’之俯視圖。
第6B圖係為第5圖中沿切線E-E’之仰視圖。
第7圖係為第1圖中沿切線A-A’之另一實施例之截面結構的示意圖。
第8圖係為第1圖中沿切線A-A’之又一實施例之截面結構的示意圖。
第9圖係為第1圖中沿切線A-A’之再一實施例之截面結構的示意圖。
第10圖係為本發明一實施例之堆疊式半導體封裝結構的仰視圖。
110．．．第一封裝體
112．．．第一電路板
114．．．第一晶片
116．．．第一封膠
120．．．第一連接導體
130．．．第二封裝體
132．．．第二電路板
134．．．第二晶片
136．．．第二封膠
140．．．第二連接導體
150．．．電子功能模組
152．．．第三電路板
154．．．第三晶片
158．．．電磁屏蔽罩
160．．．第三連接導體
d．．．間距

权利要求:
Claims (17)
[1] 一種堆疊式半導體封裝結構，包括：一第一封裝體，包括：一第一電路板；至少一第一晶片，位於該第一電路板的上表面上，電性連接該第一電路板；以及一第一封膠，位於該第一電路板的該上表面上，以包封該至少一第一晶片；複數個第一連接導體，位於該第一電路板的下表面上，電性連接該第一電路板；一第二封裝體，包括：一第二電路板，位於該第一封膠上；至少一第二晶片，位於該第二電路板的上表面上，電性連接該第二電路板；以及一第二封膠，位於該第二電路板的該上表面上，以包封該至少一第二晶片；複數個第二連接導體，位於該第一電路板與該第二電路板之間，電性連接該第一電路板與該第二電路板；一電子功能模組，包括：一第三電路板，位於該第一封膠上；以及至少一第三晶片，位於該第三電路板的上表面上，電性連接該第三電路板；以及複數個第三連接導體，位於該第一電路板與該第三電路板之間，電性連接該第一電路板與該第三電路板；其中，該第二封裝體具有與該電子功能模組不同之電子功能。
[2] 如請求項1所述之堆疊式半導體封裝結構，其中該電子功能模組係為一無線通訊模組，且該第二封裝體係為一記憶模組。
[3] 如請求項2所述之堆疊式半導體封裝結構，該電子功能模組更包括：一電磁屏蔽罩，罩設在該至少一第三晶片的外部。
[4] 如請求項1所述之堆疊式半導體封裝結構，其中該電子功能模組係為一第三封裝體，該第三封裝體更包括一第三封膠，位於該第三電路板的該上表面上，以包封該至少一第三晶片。
[5] 如請求項4所述之堆疊式半導體封裝結構，其中該電子功能模組更包括：一電磁屏蔽罩，罩設在該第三封膠的外部。
[6] 如請求項5所述之堆疊式半導體封裝結構，其中該電磁屏蔽罩直接接觸該第三封膠。
[7] 如請求項6所述之堆疊式半導體封裝結構，其中該電磁屏蔽罩熱導連接至該第三電路板。
[8] 如請求項4所述之堆疊式半導體封裝結構，其中該電子功能模組更包括：一金屬鍍膜，形成在該第三封膠的外表面。
[9] 如請求項8所述之堆疊式半導體封裝結構，其中該金屬鍍膜熱導連接該第三電路板。
[10] 如請求項1所述之堆疊式半導體封裝結構，其中該第二封裝體更包括：一金屬鍍膜，形成在該第二封膠的外表面。
[11] 如請求項10所述之堆疊式半導體封裝結構，其中該金屬鍍膜熱導連接該第二電路板。
[12] 如請求項1至11中之任一請求項所述之堆疊式半導體封裝結構，其中該第二封裝體與該電子功能模組彼此間隔開地設置在該第一封裝體上。
[13] 如請求項1所述之堆疊式半導體封裝結構，其中該些第二連接導體與該些第三連接導體係環繞該至少一第一晶片而佈置。
[14] 如請求項1或13所述之堆疊式半導體封裝結構，其中該些第二連接導體係貫穿該第一封膠而電性連接該第一電路板與該第二電路板，且該些第三連接導體係貫穿該第一封膠而電性連接該第一電路板與該第三電路板。
[15] 如請求項14所述之堆疊式半導體封裝結構，其中各該第二連接導體係由相互實體連接之二焊球所構成，且該二焊球的相對二側分別實體連接至該第一電路板的該上表面與該第二電路板的下表面。
[16] 如請求項14所述之堆疊式半導體封裝結構，其中各該第三連接導體係由相互實體連接之二焊球所構成，且該二焊球的相對二側分別實體連接至該第一電路板的該上表面與該第三電路板的下表面。
[17] 如請求項1所述之堆疊式半導體封裝結構，其中各該第一連接導體係為一焊球，且該焊球實體連接至該第一電路板的該下表面。

类似技术:

公开号 | 公开日 | 专利标题

US10825776B2|2020-11-03|Semiconductor packages having semiconductor chips disposed in opening in shielding core plate

TWI473244B|2015-02-11|堆疊式半導體封裝結構

TWI419283B|2013-12-11|封裝結構

KR20140057979A|2014-05-14|반도체 패키지 및 반도체 패키지의 제조 방법

TW201405758A|2014-02-01|具有防電磁波干擾之半導體元件

KR20140057982A|2014-05-14|반도체 패키지 및 반도체 패키지의 제조 방법

JP2010199286A|2010-09-09|半導体装置

US20080179717A1|2008-07-31|Semiconductor package with electromagnetic shield

KR20150009826A|2015-01-27|소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지

TW201707155A|2017-02-16|電子封裝件及其製法

US10607971B2|2020-03-31|Semiconductor package

KR20200037874A|2020-04-09|보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법

US20200152607A1|2020-05-14|Method of fabricating electronic package structure with multiple electronic components

CN106601692B|2021-11-23|半导体封装件、制造该半导体封装件的方法及半导体模块

US8169066B2|2012-05-01|Semiconductor package

TW201813013A|2018-04-01|半導體裝置

US9018772B2|2015-04-28|Chip structure and multi-chip stack package

TWI453873B|2014-09-21|堆疊式半導體封裝結構

US20160035647A1|2016-02-04|Semiconductor device having heat dissipation structure and laminate of semiconductor devices

TWI423405B|2014-01-11|具載板之封裝結構

KR102108087B1|2020-05-08|반도체 패키지

KR20140142573A|2014-12-12|반도체 패키지

WO2014171403A1|2014-10-23|半導体装置

KR20120017883A|2012-02-29|패키지 온 패키지

TWM553878U|2018-01-01|電子封裝件及其封裝基板

同族专利:

公开号 | 公开日

US20130087896A1|2013-04-11|

CN103035627A|2013-04-10|

TWI473244B|2015-02-11|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TW415056B|1999-08-05|2000-12-11|Siliconware Precision Industries Co Ltd|Multi-chip packaging structure|

TW557556B|2002-09-10|2003-10-11|Siliconware Precision Industries Co Ltd|Window-type multi-chip semiconductor package|

JP4110992B2|2003-02-07|2008-07-02|セイコーエプソン株式会社|半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法|

US7826243B2|2005-12-29|2010-11-02|Bitmicro Networks, Inc.|Multiple chip module and package stacking for storage devices|

US20100052186A1|2008-08-27|2010-03-04|Advanced Semiconductor Engineering, Inc.|Stacked type chip package structure|

CN101800215B|2009-02-11|2012-07-04|日月光半导体制造股份有限公司|无线通讯模组封装构造|

US8268677B1|2011-03-08|2012-09-18|Stats Chippac, Ltd.|Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer|US9111764B2|2012-07-13|2015-08-18|Infineon Technologies Ag|Integrated semiconductor device and a bridge circuit with the integrated semiconductor device|

CN104778288B|2014-01-13|2018-02-06|中芯国际集成电路制造有限公司|一种虚拟图案多层堆栈单元的自我双图型分解方法|

JP6705509B2|2016-10-25|2020-06-03|株式会社村田製作所|回路モジュール|

US10700011B2|2016-12-07|2020-06-30|STATS ChipPAC Pte. Ltd.|Semiconductor device and method of forming an integrated SIP module with embedded inductor or package|

US11251135B2|2018-04-02|2022-02-15|Samsung Electro-Mechanics Co., Ltd.|Electronic device module and method of manufacturing the same|

法律状态:
2018-11-11| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

TW100136082A|TWI473244B|2011-10-05|2011-10-05|堆疊式半導體封裝結構|TW100136082A| TWI473244B|2011-10-05|2011-10-05|堆疊式半導體封裝結構|

CN2011103151086A| CN103035627A|2011-10-05|2011-10-11|堆栈式半导体封装结构|

US13/331,294| US20130087896A1|2011-10-05|2011-12-20|Stacking-type semiconductor package structure|

[返回顶部]