台湾专利TW201316329A 用於有效參數修改之系統及方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明之各種具體實施例提供用於資料處理之系統及方法。舉例來說，所揭露之資料處理系統包括：一資料偵測器電路、一資料解碼器電路、一可靠度監視電路、及一參數修改控制電路。資料偵測器電路可操作以施加一資料偵測演算法至由一解碼輸出所引導之一第一資料組，以產生一偵測輸出。資料解碼器電路可操作以施加一資料解碼演算法至一第二資料組，以產生解碼輸出。可靠度監視電路可操作以計算一錯誤率。參數修改控制電路可操作以：針對一參數選擇一第一數值，且儲存對應第一數值之錯誤率的一第一情況；針對參數選擇一第二數值，且儲存對應第二數值之錯誤計數的一第二情況；以及至少部分基於錯誤率之第一情況與錯誤率之第二情況的一比較而選擇第一數值及第二數值之其中一者。選擇第二數值包括：至少部分基於第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算第二數值。
公开号:TW201316329A
申请号:TW101107893
申请日:2012-03-08
公开日:2013-04-16
发明作者:hai-tao Xia；shao-hua Yang；Kenneth M Hall；Mark A Landreth
申请人:Lsi Corp；
IPC主号:H03M13-00

专利说明:
用於有效參數修改之系統及方法
本發明係關於用於系統特徵化之系統及方法，特別是關於用於調節一資料處理系統之系統及方法。
各種儲存系統包括以一或多個可修改變數實施之資料處理電路，其中變數可調節以改善處理效能。在某些情況中，已知資料型樣係提供至資料處理電路，且當一或多個可修改變數改變時監視資料處理電路的錯誤率。此程序係持續直到識別可修改變數之可接受數值。此一方式係利用已知型樣的儲存區域，因而減少了可用的儲存區域，且獲得有意義的錯誤率可能花費可觀的時間，其增加了製造儲存系統的成本。
因此，針對至少前述理由，此技藝中存在對用於資料處理之先進系統及方法的需求。
本發明係關於用於系統特徵化之系統及方法，特別是關於用於調節一資料處理系統之系統及方法。
本發明一或多個具體實施例提供資料處理系統，其包括：一資料偵測器電路、一資料解碼器電路、一可靠度監視電路、及一參數修改控制電路。資料偵測器電路可操作以施加一資料偵測演算法至由一解碼輸出所引導之一第一資料組，以產生一偵測輸出。資料解碼器電路可操作以施加一資料解碼演算法至一第一資料組，以產生解碼輸出。第二資料組係來自第一資料組。可靠度監視電路可操作以計算一錯誤率。錯誤率可至少部分基於來自解碼輸出之一第三資料組或第一資料組。參數修改控制電路可操作以：針對一參數選擇一第一數值，且儲存對應該第一數值之錯誤率的一第一情況；針對參數選擇一第二數值，且儲存對應第二數值之錯誤計數的一第二情況，且至少部分基於錯誤率之第一情況與錯誤率之第二情況的一比較而選擇第一數值及第二數值之其中一者。選擇第二數值包括：至少部分基於第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算第二數值。在某些情況中，步級尺寸為可程式化。具體實施例可實施於數個不同的終端裝置或系統。舉例來說，具體實施例可實施於儲存裝置或接收裝置。此外，在某些情況中，資料處理系統可實施作為部分的積體電路。
在前述具體實施例的某些情況中，計算錯誤率包括比較第三資料組與一已知資料組。在某些情況中，第三資料組為一組硬式判定輸出。資料偵測演算法可為但不限於最大後驗資料偵測演算法或Viterbi偵測演算法。在某些情況中，資料解碼演算法為一低密度同位檢查演算法。在特定情況中，輸出為來自解碼輸出之第三資料組。在這些情況中，可靠度監視電路可包括：一比較器電路，可操作以比較第三資料組之情況與一已知資料組；以及一計數器電路，可操作以在當第三資料組之一情況不等於已知資料組之一對應情況時增量，以產生錯誤率。在某些情況中，輸出為包括軟式資料的第一資料組。在這些情況中，可靠度監視電路可包括：一比較器電路，可操作以比較軟式資料的情況與一臨界數值；以及一計數器電路，可操作以在當軟式資料之一情況少於臨界數值時增量，以產生錯誤率。在特定情況中，臨界數值為可程式化。
本發明的某些具體實施例提供用於資料處理的方法。方法包括：使用一資料偵測器電路以對一第一資料組執行一資料偵測演算法，以產生一偵測輸出；使用一資料解碼器電路以對來自第一資料組之一第二資料組執行一資料解碼演算法，以產生一解碼輸出；至少部分基於來自解碼輸出之一第三資料組或第一資料組之其中一者而計算一錯誤率；針對一參數選擇一第一數值，且儲存對應第一數值之錯誤率的一第一情況；針對參數選擇一第二數值，且儲存對應第二數值之錯誤計數的一第二情況，且至少部分基於錯誤率之第一情況與錯誤率之第二情況的一比較而選擇第一數值及第二數值之其中一者。選擇第二數值包括：至少部分基於第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算第二數值。在某些情況中，第三資料組為一組硬式判定輸出。在不同的情況，步級尺寸為可程式化。
在某些情況中，輸出為來自解碼輸出之第三資料組。在某些此類情況中，計算該錯誤率包括：比較第三資料組之情況與一已知資料組；以及計數不等於已知資料組之一對應情況之第三資料組之情況的數量，以產生錯誤率。在其他情況中，輸出為第一資料組，其包括軟式資料。在某些此類情況中，計算錯誤率包括：比較軟式資料的情況與一臨界數值；以及計數小於臨界數值之軟式資料之情況的數量，以產生錯誤率。在特定情況中，臨界數值為可程式化。
本發明之多種具體實施例提供資料處理系統，其包括：一資料偵測器電路及一可靠度監視電路。資料偵測器電路可操作以施加一資料偵測演算法至一資料組，以產生一偵測輸出，其包括軟式資料。可靠度監視電路可操作以至少部分基於軟式資料而決定一代理伺服器錯誤計數，且至少部分基於伺服器錯誤計數而修改支配資料處理系統之操作的一參數。在某些情況中，本發明之前述具體實施例可實施作為儲存裝置或接收裝置的部分。在某些情況中，本發明之前述具體實施例可實施作為積體電路的部分。
在前述具體實施例的某些情況中，資料偵測演算法為最大後驗資料偵測演算法。在其他情況中，資料偵測演算法為Viterbi偵測演算法。在某些情況中，資料處理系統更包括資料解碼器電路，其可操作以施加一資料解碼演算法至偵測輸出的導數，以產生解碼輸出。在某些情況中，資料解碼演算法為一低密度同位檢查演算法。
在某些情況中，可靠度監視電路包括：一比較器電路，可操作以比較軟式資料之情況與一臨界數值；以及一計數器電路，可操作以在當軟式資料之一情況少於臨界數值時增量，以產生代理伺服器錯誤計數。在某些此類情況中，臨界數值為可程式化。在各種此類情況中，可靠度監視電路更包括一參數修改控制電路，可操作以：針對參數選擇一第一數值，且儲存對應第一數值之代理伺服器錯誤計數的一第一情況；針對參數選擇一第二數值，且儲存對應第一數值之代理伺服器錯誤計數的一第二情況；以及至少部分基於代理伺服器錯誤計數之第一情況與代理伺服器錯誤計數之第二情況的一比較而選擇第一數值及第二數值之其中一者。在某些特定情況中，選擇參數的第二數值包括：至少部分基於第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算第二數值。在某些情況中，步級尺寸為可程式化。在其他情況中，選擇參數的第一數值包括選擇所要搜尋之數個數值的其中之一；以及選擇參數的第二數值包括選擇所要搜尋之數個數值的其中另一。
本發明其他具體實施例提供用於資料處理的方法，其包括：使用一資料偵測器電路以對一資料組執行一資料偵測演算法，以產生包括軟式資料的一偵測輸出；比較軟式資料的情況與一臨界數值；至少部分基於軟式資料的情況與臨界數值之比較而修改代理伺服器錯誤計數；以及至少部分基於代理伺服器錯誤計數而選擇一參數數值，其中參數數值係支配資料處理電路的操作。在前述具體實施例的某些情況中，資料組包括一資料型樣，其可為已知的資料型樣或未知的資料型樣。
在前述具體實施例的某些情況中，偵測輸出為第一偵測輸出、軟式資料為第一軟式資料、參數數值為第一參數數值，其中代理伺服器錯誤計數為第一代理伺服器錯誤計數、資料組為第一資料組。在此類情況中，方法可更包括：執行一資料偵測演算法於第二資料組以產生包括第二軟式資料的一第二偵測輸出；比較第二軟式資料的情況與臨界數值；至少部分基於第二軟式資料的情況與臨界數值之比較而修改第二代理伺服器錯誤計數數值；以及比較第一代理伺服器錯誤計數與第二代理伺服器錯誤計數。在此類情況中，基於第一代理伺服器錯誤計數與第二代理伺服器錯誤計數的比較而選擇第一參數數值。在某些情況中，當資料偵測器電路施加資料偵測演算法至第一資料組時，第一參數數值係施加至資料處理電路，且當資料偵測器電路施加資料偵測演算法至第二資料組時，第二參數數值係施加至資料處理電路。
此發明內容僅提供本發明某些具體實施例的一般概述。本發明的許多其他目標、特徵、優點、及其他具體實施例將由以下的詳細描述、附隨之申請專利範圍、及附隨之圖式而更充分地顯現。
本發明係關於用於系統特徵化之系統及方法，特別是關於用於調節一資料處理系統之系統及方法。
本發明各種具體實施例提供用以調節及/或測試資料處理電路的系統及方法，其係使用產生自任何可得資料組的可靠度資料。可靠度資料可來自包括定義的已知資料組或未知使用者資料組之任何可得資料組。在某些情況中，調節允許使用度量學以調節不同的通道參數，以此方式用以調節資料處理電路的時間將降低。本發明一或多個具體實施例提供了降低維持已知資料型樣所需之儲存區域的優點、及/或允許降低測試及/或調節時間。
參考圖1，資料處理電路100係顯示為包括可靠度監視電路160，其可操作以監視包括作為偵測器輸出195之部分的軟式資料，且基於所監視的軟式資料而修改一或更多參數。資料處理電路100包括類比處理電路108，其包括類比前端電路110、可操作以提供時序及控制至類比前端電路110的前端處理迴路111、及可操作以提供目標為基礎之過濾回饋至類比前端電路110之目標電路109。類比前端電路110可包括但不限於習知的類比過濾器及放大器電路。基於本文提供的揭露內容，所屬技術領域中具有通常知識者可識別可包括作為類比前端電路110之部分的各種電路。在某些情況中，包括作為類比前端電路110之部分的可變增益放大器的增益可為可修改的，且包括於類比前端電路110之類比過濾器的截止頻率及升壓可為可修改的。前端處理迴路111可為可操作以提供時序給類比前端電路110的任何習知處理迴路。在某些情況中，此前端處理迴路111包括可為可修改的DC迴路偏移。目標電路109可為任何習知的目標為基礎之過濾電路。在各種情況中，目標電路109所使用的目標為可修改的。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關本發明不同具體實施例而使用之各種目標為基礎之過濾電路及前端處理迴路。
類比前端電路110接收類比信號105。類比前端電路110處理類比信號105並提供一已處理類比信號112至類比至數位轉換器電路114。在某些情況中，類比信號105係來自讀取/寫入磁頭組件(圖未示)，其係相關於一儲存媒體(圖未示)而設置。在其他情況中，類比信號105係來自接收器電路(圖未示)，其可操作以從一傳輸媒體(圖未示)接收一信號。傳輸媒體可為有線或無線的。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別類比輸入105可來自的各種來源。
類比至數位轉換器電路114轉換已處理類比信號112為一連串對應的數位取樣116。類比至數位轉換器電路114可為能夠產生對應一類比輸入信號之數位取樣的任何習知電路。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關於本發明不同具體實施例使用之各種類比至數位轉換器電路。數位取樣116係提供至一等化器電路120。等化器電路120施加一等化演算法至數位取樣116以產生一等化輸出125。在本發明某些具體實施例中，等化器電路120為習知的數位有限脈衝響應過濾電路。等化輸出125係提供至資料偵測器電路130。在某些情況中，等化器120包括足夠的記憶體以維持一或多個編碼字元，直到資料偵測器電路130可以處理。
資料偵測器電路130可操作以施加一資料偵測演算法至一接收的編碼字元或資料組，且在某些情況中，資料偵測器電路130可並行地處理兩個或更多編碼字元。在本發明某些具體實施例中，資料偵測器電路130為習知的Viterbi演算法資料偵測器電路。在本發明其他具體實施例中，資料偵測器電路130為習知的最大後驗資料偵測器電路。需注意，一般用語「Viterbi資料偵測演算法」或「Viterbi演算法資料偵測器電路」係以其最廣義的意義以表示任何Viterbi偵測演算法或Viterbi演算法偵測器電路或其變化，包括但不限於雙向Viterbi偵測演算法或雙向Viterbi演算法偵測器電路。再者，一般用語「最大後驗資料偵測演算法」或「最大後驗資料偵測器電路」係以其最廣義的意義以表示任何最大後驗偵測演算法或偵測器電路或其變化，包括但不限於簡化最大後驗資料偵測演算法及最大對數化最大後驗資料偵測演算法、或對應的偵測器電路。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關於本發明不同具體實施例使用之各種資料偵測器電路。資料偵測器電路130係基於來自等化器電路120或來自中央記憶體電路150之資料組的可得性而開始。
完成後，資料偵測器電路130提供偵測器輸出195。偵測器輸出195包括軟式資料。如本文中所使用，用語「軟式資料」係以其最廣義的意義以表示可靠度資料與可靠度資料的每一情況，其指示對應位元位置或位元位置群組已被正確偵測的可能性。在本發明某些具體實施例中，軟式資料或可靠度資料為習知的對數相似度比率資料。偵測輸出195係提供至局部交錯器電路142及可靠度監視電路160。局部交錯器電路142可操作以混洗包括作為偵測輸出之資料組的次部分(即局部塊)，且提供一交錯編碼字元146，其係儲存於中央記憶體電路150。交錯器電路142可為能夠混洗資料組以產生一重新安排資料組的各種習知電路。交錯編碼字元146係儲存於中央記憶體電路150。
一旦資料解碼器電路170為可得，先前儲存的交錯編碼字元146係從中央處理器電路150存取作為一解碼器輸入152，如習知全域地交錯，且施加一資料解碼演算法。在本發明某些具體實施例中，資料解碼演算法為一習知的低密度同位檢查演算法。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關於本發明不同具體實施例使用之其他解碼演算法。當對一給定資料組完成資料解碼演算法，決定解碼演算法是否收斂(即所產生的資料組匹配原始寫入資料組，如同由同位錯誤之欠缺所指示)。當決定解碼演算法為收斂，所產生的解碼資料組係提供作為硬式判定輸出172至解交錯器電路180。解交錯器電路180重新安排資料以反轉施加至資料之全域及局部的交錯，以產生一解交錯輸出182。解交錯輸出182係提供至硬式判定輸出電路190。硬式判定輸出電路190可操作以重新排序資料組，其可將失去的順序完成回其原始的順序。原始排序的資料組可接著提供作為硬式判定輸出192。
或者，當決定資料解碼演算法不收斂(即有剩餘的同位錯誤)，則完成的資料組係如習知全域地解交錯且寫回中央記憶體電路150作為解碼器輸出154。一旦資料偵測器電路130為可得，先前儲存的解碼器輸出148係從中央記憶體電路150存取且由解交錯器電路144進行局部解交錯。解交錯器電路144重新安排解碼器輸出148以反轉原先由交錯器電路142所執行的混洗。所產生的解交錯輸出197係提供至資料偵測器電路130。
在某些情況中，可靠度監視電路160僅在測試/調節期間操作。在其他情況中，可靠度監視電路160係持續地操作。可靠度監視電路160接收偵測器輸出195且修改用以支配資料處理電路100之操作的一或多個參數。參數可通訊至：經由輸入/輸出164至類比處理電路108、經由輸入/輸出162至資料偵測器電路130、及/或經由輸入/輸出166至資料解碼器電路170。參數可為但不限於：包括於類比前端電路110之可變增益放大器之增益、包括於類比前端電路110之類比過濾器之截止頻率及/或升壓、前端處理迴路111的DC迴路偏移、由目標電路109使用的目標、由資料偵測器電路130使用的偵測器參數、及/或由資料解碼器電路170使用的解碼器參數。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別根據本發明不同具體實施例之可由可靠度監視電路160調整之各種參數。
可靠度監視電路160比較接收作為解碼器輸出195之部分的軟式資料，且將其與可靠度臨界168比較。在某些情況中，可靠度臨界168為使用者可程式化。在其他情況中，可靠度臨界168為一固定值。當資料被處理時，可靠度監視電路160選擇一數值，作為經由輸入/輸出162、輸入/輸出164、及輸入/輸出166提供至個別電路的一或多個參數。資料接著經由資料處理電路100使用所選參數數值處理一段時間。當可靠度監視電路160決定來自偵測輸出195的軟式資料係低於可靠度臨界168，指示一錯誤。此錯誤係併入錯誤率。選擇針對一或多個參數之一或多個新的數值，且重新測試的程序係持續直到可靠度監視電路160決定對應的錯誤率為可接受的。在某些情況中，軟式資料的移動平均或其他累積係用以相較於可靠度臨界168。在此情況中，重設輸入169可用以在每次參數數值由可靠度監視電路160改變時重設累積或移動平均。在各種情況中，重設輸入169為到可靠度監視電路160內部的信號。
參考圖2，根據本發明某些具體實施例顯示可靠度為基礎的調節電路200之一實施。可靠度為基礎的調節電路200可用以代替資料處理電路100的可靠度監視電路160。可靠度為基礎的調節電路200包括比較器電路210，其可操作以比較接收作為偵測輸出(圖未示)部分之軟式資料203與可靠度臨界205。在某些情況中，可靠度臨界205為使用者可程式化。在其他情況中，可靠度臨界205為固定數值。在軟式資料203小於可靠度臨界205的情況中，比較器輸出220為高。相反地，在軟式資料203大於或等於可靠度臨界205的情況中，比較器輸出220為低。在比較器輸出220為高的每一時脈週期(對應軟式資料203的情況)，代理伺服器錯誤計數器電路230增量。來自代理伺服器錯誤計數器電路230之計數為代理伺服器錯誤計數225，其係提供至一參數修改控制電路250。
參數修改控制電路250接收初始參數數值240，其係初始地提供作為一更新參數260。更新參數260係提供作為一參數以支配資料處理電路內之一或多個功能的操作。在某些範例中，更新參數260可為但不限：可變增益放大器之增益、類比過濾器之截止頻率及/或升壓、DC迴路偏移、目標、由資料偵測器電路使用的偵測器參數、及/或由資料解碼器電路使用的解碼器參數。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可由參數修改控制電路250調整之各種參數。
在本發明一特定具體實施例中，參數修改控制電路250允許使用初始參數240作為更新參數260持續一定義數量週期的資料處理。初始參數240可為預程式化預設值。一旦週期已完成，儲存代理伺服器錯誤計數225，且參數修改電路250選擇一新的數值以提供作為更新參數260，且代理伺服器錯誤計數器電路230係藉由重設信號223的判定而重設。再次允許執行一定義數量週期的資料處理，其係使用更新參數260之新選擇的數值。直到更新參數260的所有可能數值都已被測試，此程序完成。最後，產生最低代理伺服器錯誤計數225之更新參數260的數值係選擇作為任何更新參數260所控制之電路的調節參數。此程序係顯示於以下之虛擬碼：
在其他情況中，參數修改控制電路250可被修改以限制參數搜尋，其係藉由限制搜尋直到代理伺服器錯誤計數225降至一定義臨界之下。一旦找到產生在定義臨界之下之代理伺服器錯誤計數225的一參數數值，則選擇該參數數值且參數搜尋程序為完成。在此情況中，定義臨界可為可程式化或固定數值。此程序係顯示於以下之虛擬碼：
在其他情況中，可使用更複雜的測試程序，使更新參數260的所有數值不需被測試。此一有效率的測試程序可與相關於以下圖5至6之討論一致而完成。在此類情況中，參數修改控制電路250的操作可修改以使用有效率的方式來識別更新參數260的可接受數值。需注意，有關圖5至6之以下討論的方法可修改以基於來自已知資料組之實際錯誤計數而搜尋各種參數數值。此一方式將相關於圖8至10而討論於下。
參考圖3，其根據本發明一或多個具體實施例而顯示一儲存裝置300，其包括具有可靠度資料為基礎調節電路之一讀取通道電路310。儲存系統300可例如為一硬碟驅動。儲存系統300也包括前置放大器370、介面控制器320、硬碟控制器366、馬達控制器368、主軸馬達372、磁碟盤378、及讀取/寫入磁頭組件376。介面控制器320控制進出磁碟盤378之資料的定址及時序。磁碟盤378上的資料由磁性信號群組所組成，其可在當組件適當地定位於磁碟盤378之上時由讀取/寫入磁頭組件376所偵測。在一具體實施例中，磁碟盤378包括磁性信號，其係根據縱向或垂直記錄方法而記錄。
在一般讀取操作中，讀取/寫入磁頭組件376係由馬達控制器368正確地定位於磁碟盤378上所需的資料磁軌。馬達控制器368在硬碟控制器366的指導下定位讀取/寫入磁頭組件376相對磁碟盤378、且藉由移動讀取/寫入磁頭組件至磁碟盤378上的適當資料磁軌而驅動主軸馬達372。主軸馬達372以一決定的自旋速率(RPMs)旋轉磁碟盤378。一旦讀取/寫入磁頭組件376係鄰近適當的資料磁軌，當磁碟盤378由主軸馬達372旋轉時，表示在磁碟盤378上資料的磁性信號係由讀取/寫入磁頭組件376感測。所感測的磁性信號係提供作為在磁碟盤378上之磁性資料之持續、微小類比信號代表。此微小類比信號從讀取/寫入磁頭組件376經由前置放大器370轉移至讀取通道電路310。前置放大器370可操作以放大從磁碟盤378存取的微小類比信號。接著，讀取通道電路310解碼且數位化所接收的類比信號，以重新產生原本寫入至磁碟盤378的資訊。此資料係提供作為讀取資料303至一接收電路。寫入操作與之前的讀取操作係實質地相反，其中寫入資料301係提供至讀取通道電路310。此資料接著編碼且寫入至磁碟盤378。
在測試操作過程中，或在標準資料讀取操作過程的某些情況中，可靠度資料為基礎的調節控制電路修改支配讀取通道電路310之操作的一或多個參數，且持續監視是否達到一可靠度臨界。在此方式中，在讀取通道電路310中的參數可修改以改善讀取通道電路310的效能。包括可靠度資料為基礎的調節控制電路之處理電路可類似於上述關於圖1及圖2的討論而實施，及/或可類似下述關於圖5、圖6及/或圖7的討論而操作。在其他情況中，可靠度資料為基礎的調節控制電路可由類似於下文關於圖8的討論之已知資料為基礎調節控制電路所取代，其使用類似於下述關於圖5及圖6所討論之一有效率搜尋。
應注意，儲存系統可利用SATA、SAS或其他所屬技術領域中已知的儲存技術。再者，應注意，儲存系統300可整合至一大儲存系統，像是例如RAID(廉價磁碟冗餘陣列或獨立磁碟冗餘陣列)為基礎的儲存系統。亦應注意，儲存系統400的各種功能或方塊可由軟體或韌體實施，而其他功能或方塊可由硬體實施。
參考圖4，其根據本發明某些具體實施例顯示一資料傳輸系統400，其包括具有可靠度資料為基礎的調節電路之一接收器420。資料傳輸系統400包括一發射器410，其可操作以經由習知的轉移媒體430而傳輸編碼資訊。編碼資料係由接收器420從轉移媒體430接收。接收器420併入可靠度資料為基礎的調節電路。當處理所接收的資料，所接收的資料係從一類比信號轉換為一連串對應的數位取樣，且數位取樣係等化以產生一等化輸出。等化輸出接著提供至資料處理電路，其包括資料偵測器電路及資料解碼器電路兩者。資料係經由中央記憶體而在資料解碼器及資料偵測器電路之間傳遞，允許施加至不同資料組之處理疊代次數間的變化。應注意，轉移媒體430可為任何習知的轉移媒體，其包括但不限於無線媒體、光學媒體、或有線媒體。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關本發明不同具體實施例而使用之各種轉移媒體。
在測試操作過程中，或在標準資料讀取操作過程的某些情況中，可靠度資料為基礎的調節控制電路修改支配接收器420之操作的一或多個參數，且持續監視是否達到一可靠度臨界。在此方式中，在接收器420中的參數可修改以改善接收器420的效能。包括可靠度資料為基礎的調節控制電路之處理電路可類似於上述關於圖1及圖2的討論而實施，及/或可類似下述關於圖5、圖6及/或圖7的討論而操作。在其他情況中，可靠度資料為基礎的調節控制電路可由類似於下文關於圖8的討論之已知資料為基礎調節控制電路所取代，其使用類似於下述關於圖5及圖6所討論之一有效率搜尋。
參考圖5，流程圖500顯示根據本發明各種具體實施例之用於可靠度為基礎的參數調節之方法。依照流程圖500，選擇初始參數供搜尋(方塊505)。所選參數可為支配資料處理電路某些部分的操作之任何參數。在某些範例中，參數可為但不限於：可變增益放大器之增益、類比過濾器之截止頻率及/或升壓、DC迴路偏移、目標、由資料偵測器電路使用的偵測器參數、及/或由資料解碼器電路使用的解碼器參數。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可由圖5之方法所調整之各種參數。所選參數的目前數值係讀取且儲存為一變數PARAM(方塊510)。更新參數(即施加至資料處理電路的參數)係設定等於目前數值，且更新參數係施加至資料處理電路(方塊515)。施加更新參數至處理電路包括以更新參數操作處理電路一段時間。當此程序完成，做出有多少來自資料偵測器電路之軟式資料的情況小於一定義臨界的計數，以產生一代理伺服器錯誤計數。一旦程序完成，代理伺服器錯誤計數係讀取且儲存為一變數COUNT(方塊520)。接著重設代理伺服器錯誤計數數值。
接著決定所選參數是否有另外的數值要繼續被測試(方塊530)。當另外的數值要繼續被測試(方塊530)，計算一搜尋方向(方塊600)。選擇搜尋方向的程序將在下文中相關於圖6做更詳細的討論。一旦識別搜尋方向(方塊600)，基於搜尋方向及步級尺寸而計算更新參數的數值(方塊535)。在某些情況中，步級尺寸可為使用者可程式化，而在其他情況中，步級尺寸可為固定。在本發明某些具體實施例中，更新參數的數值係根據以下的虛擬碼而計算：
此新的更新參數接著施加至資料處理電路(方塊540)。施加更新參數至處理電路包括以更新參數操作處理電路一段時間。當此程序完成，做出有多少來自資料偵測器電路之軟式資料的情況小於一定義臨界的計數，以產生一代理伺服器錯誤計數。一旦程序完成，代理伺服器錯誤計數係讀取且儲存為一變數NEXT_COUNT(方塊545)。接著重設代理伺服器錯誤計數數值。
決定NEXT_COUNT的數值是否小於或等於COUNT的數值(方塊550)。當NEXT_COUNT的數值小於或等於COUNT的數值(方塊550)，則變數COUNT係設定等於NEXT_COUNT的數值，且PARAM的數值係設定等於更新參數的數值(方塊555)。方塊530、600、535、540、545、550、555係重複直到已測試所選參數的所有數值。
一旦所選參數沒有數值已被測試(方塊530)或NEXT_COUNT的數值沒有小於或等於COUNT的數值(方塊550)，則針對所選參數的一可接受數值儲存於變數PARAM中，且該數值係施加至資料處理電路(方塊550)。接著決定是否有資料處理電路的其他參數要繼續被測試(方塊565)。當有另外的參數要繼續被測試(方塊565)，則選擇要被測試的下一參數(方塊575)，且方塊510至565(包括方塊600)的程序係針對新的選擇參數而重複。此外，當無其他參數要繼續被測試(方塊565)，結束測試程序(方塊570)。
參考圖6，流程圖600顯示根據本發明各種具體實施例之用以決定一搜尋方向之方法。流程圖600概述相同數字之來自圖5方塊的方法。依照流程圖600，從流程圖500的程序接收更新參數(方塊602)。選擇更新參數的下一數值(即增加一定義量之更新參數的數值)(方塊605)。更新參數的下一數值係施加至資料處理電路(方塊610)。施加更新參數的下一數值至處理電路包括以更新參數操作處理電路一段時間。當此程序完成，做出有多少來自資料偵測器電路之軟式資料的情況小於一定義臨界的計數，以產生一代理伺服器錯誤計數。一旦程序完成，代理伺服器錯誤計數係讀取且儲存為一變數PLUS_COUNT(方塊615)。接著重設代理伺服器錯誤計數數值。
接著，選擇更新參數的先前數值(即降低定義量之更新參數的數值)(方塊620)。更新參數的先前數值係施加至資料處理電路(方塊625)。施加更新參數的先前數值至處理電路包括以更新參數操作處理電路一段時間。當此程序完成，做出有多少來自資料偵測器電路之軟式資料的情況小於一定義臨界的計數，以產生一代理伺服器錯誤計數。一旦程序完成，代理伺服器錯誤計數係讀取且儲存為一變數MINUS_COUNT(方塊630)。接著重設代理伺服器錯誤計數數值。
決定PLUS_COUNT的數值是否大於MINUS_COUNT的數值(方塊635)。當PLUS_COUNT的數值大於MINUS_COUNT的數值(方塊635)，則設定搜尋方向等於負(方塊650)。否則，則設定搜尋方向等於正(方塊640)。接著回傳搜尋方向供相關圖5之程序使用(方塊660)。
參考圖7，流程圖700顯示根據本發明各種具體實施例之用於可靠度為基礎的參數調節之另一方法。依照流程圖700，選擇初始參數供搜尋(方塊705)。所選參數可為支配資料處理電路某些部分的操作之任何參數。在某些範例中，參數可為但不限於：可變增益放大器之增益、類比過濾器之截止頻率及/或升壓、DC迴路偏移、目標、由資料偵測器電路使用的偵測器參數、及/或由資料解碼器電路使用的解碼器參數。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可由圖7之方法所調整之各種參數。所選參數的目前數值係讀取且儲存為一變數PARAM(方塊710)。更新參數(即施加至資料處理電路的參數)係設定等於目前數值(方塊715)，且更新參數係施加至資料處理電路(方塊720)。施加更新參數至處理電路包括以更新參數操作處理電路一段時間。當此程序完成，做出有多少來自資料偵測器電路之軟式資料的情況小於一定義臨界的計數，以產生一代理伺服器錯誤計數。一旦程序完成，代理伺服器錯誤計數係讀取且儲存為一變數COUNT(方塊725)。接著重設代理伺服器錯誤計數數值。
接著決定所選參數是否有另外的數值要繼續被測試(方塊730)。當另外的數值要繼續被測試(方塊730)，選擇更新參數的下一數值(方塊735)。此新的更新參數接著施加至資料處理電路(方塊740)。施加更新參數至處理電路包括以更新參數操作處理電路一段時間。當此程序完成，做出有多少來自資料偵測器電路之軟式資料的情況小於一定義臨界的計數，以產生一代理伺服器錯誤計數。一旦程序完成，代理伺服器錯誤計數係讀取且儲存為一變數NEXT_COUNT(方塊745)。接著重設代理伺服器錯誤計數數值。
決定NEXT_COUNT的數值是否小於或等於COUNT的數值(方塊750)。當NEXT_COUNT的數值小於或等於COUNT的數值(方塊750)，則變數COUNT係設定等於NEXT_COUNT的數值，且PARAM的數值係設定等於更新參數的數值(方塊755)。重複方塊730至755直到已測試所選參數的所有數值。
一旦所選參數的所有數值已被測試(方塊730)，則針對所選參數的最佳可得數值係儲存於變數PARAM中，且該數值係施加至資料處理電路(方塊760)。接著決定是否有資料處理電路的其他參數要繼續被測試(方塊765)。當有另外的參數要繼續被測試(方塊765)，則選擇要被測試的下一參數(方塊775)，且方塊710至765的程序係針對新的選擇參數而重複。此外，當無其他參數要繼續被測試(方塊765)，結束測試程序(方塊770)。
圖8根據本發明一或多個具體實施例顯示一資料處理電路800，其包括具有有效率搜尋之已知資料為基礎的監視電路860。資料處理電路800包括類比處理電路808，其包括類比前端電路810、可操作以提供時序及控制至類比前端電路810的前端處理迴路811、及可操作以提供目標為基礎之過濾回饋至類比前端電路810之目標電路809。類比前端電路810可包括但不限於習知的類比過濾器及放大器電路。基於本文提供的揭露內容，所屬技術領域中具有通常知識者可識別可包括作為類比前端電路810之部分的各種電路。在某些情況中，包括作為類比前端電路810之部分的可變增益放大器的增益可為可修改的，且包括於類比前端電路810之類比過濾器的截止頻率及升壓可為可修改的。前端處理迴路811可為可操作以提供時序給類比前端電路810的任何習知處理迴路。在某些情況中，此前端處理迴路811包括可為可修改的DC迴路偏移。目標電路809可為任何習知的目標為基礎之過濾電路。在各種情況中，目標電路809所使用的目標為可修改的。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關本發明不同具體實施例而使用之各種目標為基礎之過濾電路及前端處理迴路。
類比前端電路810接收類比信號805。類比前端電路810處理類比信號805並提供一已處理類比信號812至類比至數位轉換器電路814。在某些情況中，類比信號805係來自讀取/寫入磁頭組件(圖未示)，其係相關於一儲存媒體(圖未示)而設置。在其他情況中，類比信號805係來自接收器電路(圖未示)，其可操作以從一傳輸媒體(圖未示)接收一信號。傳輸媒體可為有線或無線的。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別類比輸入805可來自的各種來源。
類比至數位轉換器電路814轉換已處理類比信號812為一連串對應的數位取樣816。類比至數位轉換器電路814可為能夠產生對應一類比輸入信號之數位取樣的任何習知電路。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關於本發明不同具體實施例使用之各種類比至數位轉換器電路。數位取樣816係提供至一等化器電路820。等化器電路820施加一等化演算法至數位取樣816以產生一等化輸出825。在本發明某些具體實施例中，等化器電路820為習知的數位有限脈衝響應過濾電路。等化輸出825係提供至資料偵測器電路830。在某些情況中，等化器820包括足夠的記憶體以維持一或多個編碼字元，直到資料偵測器電路830可以處理。
資料偵測器電路830可操作以施加一資料偵測演算法至一接收的編碼字元或資料組，且在某些情況中，資料偵測器電路830可並行地處理兩個或更多編碼字元。在本發明某些具體實施例中，資料偵測器電路830為習知的Viterbi演算法資料偵測器電路。在本發明其他具體實施例中，資料偵測器電路830為習知的最大後驗資料偵測器電路。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關於本發明不同具體實施例使用之各種資料偵測器電路。資料偵測器電路830係基於來自等化器電路820或來自中央記憶體電路850之資料組的可得性而開始。
完成後，資料偵測器電路830提供偵測器輸出895。所偵測的輸出895係提供至局部交錯器電路842及已知資料為基礎的監視電路860。局部交錯器電路842可操作以混洗包括作為偵測輸出之資料組的次部分(即局部塊)，且提供一交錯編碼字元846，其係儲存於中央記憶體電路850。交錯器電路842可為能夠混洗資料組以產生一重新安排資料組的各種習知電路。交錯編碼字元846係儲存於中央記憶體電路850。
一旦資料解碼器電路870為可得，先前儲存的交錯編碼字元846係從中央記憶體電路850存取作為一解碼器輸入852，如習知全域地交錯，且施加一資料解碼演算法。在本發明某些具體實施例中，資料解碼演算法為一習知的低密度同位檢查演算法。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別可相關於本發明不同具體實施例使用之其他解碼演算法。當對一給定資料組資料完成解碼演算法，決定解碼演算法是否收斂(即所產生的資料組匹配原始寫入資料組，如同由同位錯誤之欠缺所指示)。當決定解碼演算法為收斂，所產生的解碼資料組係提供作為硬式判定輸出872至解交錯器電路880。解交錯器電路880重新安排資料以反轉施加至資料之全域及局部的交錯，以產生一解交錯輸出882。解交錯輸出882係提供至硬式判定輸出電路890。硬式判定輸出電路890可操作以重新排序資料組，其可將失去的順序完成回其原始的順序。原始排序的資料組可接著提供作為硬式判定輸出892。
或者，當決定資料解碼演算法不收斂(即有剩餘的同位錯誤)，則完成的資料組係如習知全域地解交錯且寫回中央記憶體電路850作為解碼器輸出854。一旦資料偵測器電路830為可得，先前儲存的解碼器輸出848係從中央記憶體電路850存取且由解交錯器電路844進行局部解交錯。解交錯器電路844重新安排解碼器輸出848以反轉原先由交錯器電路842所執行的混洗。所產生的解交錯輸出897係提供至資料偵測器電路830。
在某些情況中，已知資料為基礎的監視電路860僅在測試/調節期間操作。在其他情況中，已知資料為基礎的監視電路860係持續地操作。已知資料為基礎的監視電路860接收偵測器輸出895且修改用以支配資料處理電路800之操作的一或多個參數。參數可通訊至：經由輸入/輸出864至類比處理電路808、經由輸入/輸出862至資料偵測器電路830、及/或經由輸入/輸出866至資料解碼器電路870。參數可為但不限於：包括於類比前端電路810之可變增益放大器之增益、包括於類比前端電路810之類比過濾器之截止頻率及/或升壓、前端處理迴路811的DC迴路偏移、由目標電路809使用的目標、由資料偵測器電路830使用的偵測器參數、及/或由資料解碼器電路870使用的解碼器參數。基於本文中所提供之揭露內容，所屬技術領域中具有通常知識者可識別根據本發明不同具體實施例之可由已知資料為基礎的監視電路860調整之各種參數。
已知資料為基礎的監視電路860比較硬式判定輸出892與已知資料組868。當資料被處理時，已知資料為基礎的監視電路860選擇一數值，作為經由輸入/輸出862、輸入/輸出864、及輸入/輸出866提供至個別電路的一或多個參數。資料接著經由資料處理電路800使用所選參數數值處理一段時間。當已知資料為基礎的監視電路860決定硬式判定輸出892的一情況不等於已知資料組868的一對應情況，指示一錯誤。此錯誤係併入錯誤率。當錯誤率超過一定義臨界，選擇針對一或多參數之一或多個新的數值，且重新測試的程序係持續直到識別一可接受參數。可使用類似於上述相關於圖2之討論的電路以實施已知資料為基礎的監視電路。不同處為圖2電路的比較器210接收已知的資料組868及硬式判定輸出892，以取代軟式資料203及可靠度臨界205。已知資料為基礎的監視電路860併入上述相關於圖5及圖6所討論的一有效率參數數值搜尋程序。
應注意，在上述應用中所討論的各種方塊可實施於積體電路與其他功能性中。此類積體電路可包括給定方塊、系統或電路、或僅為方塊、系統或電路的子集之所有功能。再者，方塊、系統或電路的元件可跨越多個積體電路而實施。此類積體電路可為任何類型的習知積體電路，其包括但不限於單晶積體電路、倒裝晶片積體電路、多晶片模組積體電路、及/或混合信號積體電路。亦應注意，本文中所討論之方塊、系統或電路的各種功能可由軟體或韌體實施。在某些此類情況中，整體系統、方塊或電路可使用其軟體或韌體均等物實施。在其他情況中，給定系統、方塊或電路的一部分可由軟體或韌體實施，而其他部分由硬體實施。
總結來說，本發明提供用於資料處理之新穎的系統、裝置、方法及安排。雖然在前文中已做出對本發明一或多個具體實施例的詳細描述，熟此技藝者將清楚了解到各種替代選擇、修改及均等物而不會偏離本發明的精神。因此，上述描述不應用以限制本發明範疇，其係由後附申請專利範圍所定義。
100‧‧‧資料處理電路
105‧‧‧類比信號
108‧‧‧類比處理電路
109‧‧‧目標電路
110‧‧‧類比前端電路
111‧‧‧前端處理迴路
112‧‧‧已處理類比信號
114‧‧‧類比至數位轉換器電路
116‧‧‧數位取樣
120‧‧‧等化器電路
125‧‧‧等化輸出
130‧‧‧資料偵測器電路
142‧‧‧局部交錯器電路
144‧‧‧解交錯器電路
146‧‧‧交錯編碼字元
148‧‧‧解碼器輸出
150‧‧‧中央記憶體電路
152‧‧‧解碼器輸入
154‧‧‧解碼器輸出
160‧‧‧可靠度監視電路
162‧‧‧輸入/輸出
164‧‧‧輸入/輸出
166‧‧‧輸入/輸出
168‧‧‧可靠度臨界
169‧‧‧重設輸入
170‧‧‧資料解碼器電路
172‧‧‧硬式判定輸出
180‧‧‧解交錯器電路
182‧‧‧解交錯輸出
190‧‧‧硬式判定輸出電路
192‧‧‧硬式判定輸出
195‧‧‧偵測器輸出
197‧‧‧解交錯輸出
200‧‧‧可靠度為基礎的調節電路
203‧‧‧軟式資料
205‧‧‧可靠度臨界
210‧‧‧比較器電路
220‧‧‧比較器輸出
223‧‧‧重設信號
225‧‧‧代理伺服器錯誤計數
230‧‧‧代理伺服器錯誤計數器電路
240‧‧‧初始參數
250‧‧‧參數修改控制電路
260‧‧‧更新參數
300‧‧‧儲存裝置
301‧‧‧寫入資料
303‧‧‧讀取資料
310‧‧‧讀取通道電路
320‧‧‧介面控制器
366‧‧‧硬碟控制器
368‧‧‧馬達控制器
370‧‧‧前置放大器
372‧‧‧主軸馬達
376‧‧‧讀取/寫入磁頭組件
378‧‧‧磁碟盤
400‧‧‧資料傳輸系統
410‧‧‧發射器
420‧‧‧接收器
430‧‧‧轉移媒體
500‧‧‧流程圖
600‧‧‧流程圖
700‧‧‧流程圖
800‧‧‧資料處理電路
805‧‧‧類比信號
808‧‧‧類比處理電路
809‧‧‧目標電路
810‧‧‧類比前端電路
811‧‧‧前端處理迴路
812‧‧‧已處理類比信號
814‧‧‧類比至數位轉換器電路
816‧‧‧數位取樣
820‧‧‧等化器電路
825‧‧‧等化輸出
830‧‧‧資料偵測器電路
842‧‧‧局部交錯器電路
844‧‧‧解交錯器電路
846‧‧‧交錯編碼字元
848‧‧‧解碼器輸出
850‧‧‧中央記憶體電路
852‧‧‧解碼器輸入
854‧‧‧解碼器輸出
860‧‧‧已知資料為基礎的監視電路
862‧‧‧輸入/輸出
864‧‧‧輸入/輸出
866‧‧‧輸入/輸出
868‧‧‧已知資料組
870‧‧‧資料解碼器電路
872‧‧‧硬式判定輸出
880‧‧‧解交錯器電路
882‧‧‧解交錯輸出
890‧‧‧硬式判定輸出電路
892‧‧‧硬式判定輸出
895‧‧‧偵測器輸出
897‧‧‧解交錯輸出
本發明各種具體實施例的進一步理解可藉由參考在說明書其餘部分所描述之圖式而實現。在圖式中，類似的元件符號在所有數個圖式中係用以指示類似的構件。在某些情況中，由小寫字母所構成的子標籤係相關於元件符號，以標示多個類似構件之一。當做出元件符號的參照而無特別說明現有的子標籤，則意圖參照所有此類多個類似構件。
圖1顯示根據本發明一或多個具體實施例之包括可靠度資料為基礎的調節電路之資料處理電路；圖2繪示根據本發明某些具體實施例之可靠度為基礎的調節電路之一實施；圖3顯示根據本發明一或多個具體實施例之一儲存裝置，其包括具有軟式資料為基礎的調節電路之一讀取通道；圖4顯示根據本發明某些具體實施例之一資料傳輸系統，其包括具有軟式資料為基礎的調節電路之一接收器；圖5及圖6為流程圖，其顯示根據本發明各種具體實施例之用於可靠度為基礎的參數調節之方法；圖7為流程圖，其顯示根據本發明某些具體實施例之用於可靠度為基礎的參數調節之另一方法；以及圖8顯示根據本發明一或多個具體實施例之一資料處理電路，其包括具有有效率搜尋之已知資料為基礎的調節電路。
300‧‧‧儲存裝置
301‧‧‧寫入資料
303‧‧‧讀取資料
310‧‧‧讀取通道電路
320‧‧‧介面控制器
366‧‧‧硬碟控制器
368‧‧‧馬達控制器
370‧‧‧前置放大器
372‧‧‧主軸馬達
376‧‧‧讀取/寫入磁頭組件
378‧‧‧磁碟盤

权利要求:
Claims (20)
[1] 一種資料處理系統，該資料處理系統包含：一資料偵測器電路，可操作以施加一資料偵測演算法至由一解碼輸出所引導之一第一資料組，以產生一偵測輸出；一資料解碼器電路，可操作以施加一資料解碼演算法至一第二資料組，以產生該解碼輸出，其中該第二資料組係來自該第一資料組；一可靠度監視電路，可操作以至少部分基於選自由以下所組成之一群組的一輸出而計算一錯誤率：來自該解碼輸出之一第三資料組、及該第一資料組；一參數修改控制電路，可操作以：針對一參數選擇一第一數值，且儲存對應該第一數值之該錯誤率的一第一情況，針對該參數選擇一第二數值，且儲存對應該第二數值之錯誤計數的一第二情況，其中選擇該第二數值包括：至少部分基於該第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算該第二數值；以及至少部分基於該錯誤率之該第一情況與該錯誤率之該第二情況的一比較而選擇該第一數值及該第二數值之其中一者。
[2] 如申請專利範圍第1項所述之資料處理系統，其中計算該錯誤率包括比較該第三資料組與一已知資料組。
[3] 如申請專利範圍第2項所述之資料處理系統，其中該第三資料組為一組硬式判定輸出。
[4] 如申請專利範圍第1項所述之資料處理系統，其中該資料偵測演算法係選自由以下所組成之一群組：一最大後驗資料偵測演算法、及一維特比(Viterbi)偵測演算法。
[5] 如申請專利範圍第3項所述之資料處理系統，其中該資料解碼演算法為一低密度同位檢查演算法。
[6] 如申請專利範圍第1項所述之資料處理系統，其中該輸出為來自該解碼輸出之該第三資料組，且其中該可靠度監視電路包含：一比較器電路，可操作以比較該第三資料組之情況與一已知資料組；以及一計數器電路，可操作以在當該第三資料組之一情況不等於該已知資料組之一對應情況時增量，以產生該錯誤率。
[7] 如申請專利範圍第1項所述之資料處理系統，其中該輸出為該第一資料組，其中該第一資料組包括軟式資料，且其中該可靠度監視電路包含：一比較器電路，可操作以比較該軟式資料的情況與一臨界數值；以及一計數器電路，可操作以在當該軟式資料之一情況少於該臨界數值時增量，以產生該錯誤率。
[8] 如申請專利範圍第7項所述之資料處理系統，其中該臨界數值為可程式化。
[9] 如申請專利範圍第1項所述之資料處理系統，其中該步級尺寸為可程式化。
[10] 如申請專利範圍第1項所述之資料處理系統，其中該資料處理系統係實施為選自由以下所組成之一群組之一裝置的部分：一儲存裝置及一接收裝置。
[11] 如申請專利範圍第1項所述之資料處理系統，其中該資料處理系統係實施為一積體電路的部分。
[12] 一種用於資料處理之方法，該方法包含：使用一資料偵測器電路以對一第一資料組執行一資料偵測演算法，以產生一偵測輸出；使用一資料解碼器電路以對來自該第一資料組之一第二資料組執行一資料解碼演算法，以產生一解碼輸出；至少部分基於選自由以下所組成之一群組的一輸出而計算一錯誤率：來自該解碼輸出之一第三資料組、及該第一資料組；針對一參數選擇一第一數值，且儲存對應該第一數值之該錯誤率的一第一情況；針對該參數選擇一第二數值，且儲存對應該第二數值之錯誤計數的一第二情況，其中選擇該第二數值包括：至少部分基於該第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算該第二數值；以及至少部分基於該錯誤率之該第一情況與該錯誤率之該第二情況的一比較而選擇該第一數值及該第二數值之其中一者。
[13] 如申請專利範圍第12項所述之方法，其中該輸出為來自該解碼輸出之該第三資料組，且其中計算該錯誤率包含：比較該第三資料組之情況與一已知資料組；以及計數不等於該已知資料組之一對應情況之該第三資料組之情況的數量，以產生該錯誤率。
[14] 如申請專利範圍第12項所述之方法，其中該輸出為該第一資料組，其中該第一資料組包括軟式資料，且其中計算該錯誤率包含：比較該軟式資料的情況與一臨界數值；以及計數小於該臨界數值之該軟式資料之情況的數量，以產生該錯誤率。
[15] 如申請專利範圍第14項所述之方法，其中該臨界數值為可程式化。
[16] 如申請專利範圍第12項所述之方法，其中該第三資料組為一組硬式判定輸出。
[17] 如申請專利範圍第12項所述之方法，其中該步級尺寸為可程式化。
[18] 一種儲存裝置，該儲存裝置包含：一儲存媒體；一磁頭組件，相關於該儲存媒體而設置且可操作以提供對應在該儲存媒體上之資訊的一感測信號；一讀取通道電路，包括：一類比至數位轉換器電路，可操作以取樣來自該感測信號之一類比信號，以產生一連串數位取樣；一等化器電路，可操作以等化該數位取樣，以產生一第一資料組；一資料偵測器電路，可操作以施加一資料偵測演算法至該第一資料組；一資料解碼器電路，可操作以施加一資料解碼演算法至一第二資料組，以產生一解碼輸出，其中該第二資料組係來自該第一資料組；一可靠度監視電路，可操作以至少部分基於選自由以下所組成之一群組的一輸出而計算一錯誤率：來自該解碼輸出之一第三資料組、及該第一資料組；一參數修改控制電路，可操作以：針對一參數選擇一第一數值，且儲存對應該第一數值之該錯誤率的一第一情況；針對該參數選擇一第二數值，且儲存對應該第二數值之錯誤計數的一第二情況，其中選擇該第二數值包括：至少部分基於該第一數值而決定一搜尋方向；以及使用搜尋數值及一步級尺寸以計算該第二數值；以及至少部分基於該錯誤率之該第一情況與該錯誤率之該第二情況的一比較而選擇該第一數值及該第二數值之其中一者。
[19] 如申請專利範圍第18項所述之儲存裝置，其中該輸出為來自該解碼輸出之該第三資料組，且其中該可靠度監視電路包含：一比較器電路，可操作以比較該第三資料組之情況與一已知資料組；以及一計數器電路，可操作以在當該第三資料組之一情況不等於該已知資料組之一對應情況時增量，以產生該錯誤率。
[20] 如申請專利範圍第18項所述之儲存裝置，其中該輸出為該第一資料組，其中該第一資料組包括軟式資料，且其中該可靠度監視電路包含：一比較器電路，可操作以比較該軟式資料的情況與一臨界數值；以及一計數器電路，可操作以在當該軟式資料之一情況小於該臨界數值時增量，以產生該錯誤率。

类似技术:

公开号 | 公开日 | 专利标题

TWI443648B|2014-07-01|用於有效參數修改之系統、方法及儲存裝置

US8873182B2|2014-10-28|Multi-path data processing system

JP5746474B2|2015-07-08|記憶媒体の障害を予測するためのシステム及び方法

TWI476603B|2015-03-11|適應目標搜尋之系統及方法

US8719682B2|2014-05-06|Adaptive calibration of noise predictive finite impulse response filter

US8797666B2|2014-08-05|Adaptive maximum a posteriori | detector in read channel

JP2013058297A|2013-03-28|非二値復号バイアス制御のためのシステム及び方法

US8908307B1|2014-12-09|Systems and methods for hard disk drive region based data encoding

US8826110B2|2014-09-02|Systems and methods for defect scanning

US8856575B2|2014-10-07|Systems and methods for power measurement in a data processing system

US8689062B2|2014-04-01|Systems and methods for parameter selection using reliability information

US8854760B1|2014-10-07|Systems and methods for preventing adjacent track erasure

US8797665B2|2014-08-05|Systems and methods for channel quality determination

US9293164B2|2016-03-22|Systems and methods for energy based head contact detection

US9244752B2|2016-01-26|Systems and methods for detecting media flaws

US8930780B2|2015-01-06|Systems and methods for non-zero syndrome based processing

US9019641B2|2015-04-28|Systems and methods for adaptive threshold pattern detection

KR20130129094A|2013-11-27|심볼 재그룹화 디코딩 프로세싱을 위한 시스템 및 방법

US8817404B1|2014-08-26|Systems and methods for data processing control

US20140334280A1|2014-11-13|Systems and Methods for Characterizing Head Contact

US20140108875A1|2014-04-17|Systems and Methods for Indirect Information Assisted Media Defect Scan

US9202514B1|2015-12-01|Gated noise-predictive filter calibration

US20130205146A1|2013-08-08|Systems and Methods for Power Governance in a Data Processing Circuit

US9053217B2|2015-06-09|Ratio-adjustable sync mark detection system

US8693125B1|2014-04-08|Cross clock phase measurement

同族专利:

公开号 | 公开日

US20130086438A1|2013-04-04|

JP2013080550A|2013-05-02|

TWI443648B|2014-07-01|

EP2613321A3|2015-12-16|

CN103034555A|2013-04-10|

EP2613321A2|2013-07-10|

JP5551739B2|2014-07-16|

KR101390566B1|2014-04-30|

KR20130036141A|2013-04-11|

US8479086B2|2013-07-02|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US5612964A|1991-04-08|1997-03-18|Haraszti; Tegze P.|High performance, fault tolerant orthogonal shuffle memory and method|

US5325402A|1991-04-30|1994-06-28|Nec Corporation|Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm|

US5278703A|1991-06-21|1994-01-11|Digital Equipment Corp.|Embedded servo banded format for magnetic disks for use with a data processing system|

US5311087A|1991-07-12|1994-05-10|Pioneer Electronic Corporation|Noise removing circuit|

US5392299A|1992-01-15|1995-02-21|E-Systems, Inc.|Triple orthogonally interleaed error correction system|

US5317472A|1992-03-17|1994-05-31|Schweitzer Engineering Laboratories, Inc.|Apparatus for insuring the security of output signals from protective relays used in electric power systems|

US5513192A|1992-08-28|1996-04-30|Sun Microsystems, Inc.|Fault tolerant disk drive system with error detection and correction|

EP0631277A3|1993-06-22|1995-02-22|Quantum Corp|Data sector format without identity code and data control unit for disk drive.|

ZA947317B|1993-09-24|1995-05-10|Qualcomm Inc|Multirate serial viterbi decoder for code division multiple access system applications|

US5523903A|1993-12-23|1996-06-04|International Business Machines Corporation|Sector architecture for fixed block disk drive|

US5550870A|1994-03-02|1996-08-27|Lucent Technologies Inc.|Viterbi processor|

US5471500A|1994-03-08|1995-11-28|At&T Ipm Corp.|Soft symbol decoding|

EP0677967A3|1994-04-12|1997-07-23|Gold Star Co|Viterbi decoder for high-definition television.|

JP3328093B2|1994-07-12|2002-09-24|三菱電機株式会社|エラー訂正装置|

US5734598A|1994-12-28|1998-03-31|Quantum Corporation|Low power filter coefficient adaptation circuit for digital adaptive filter|

US5898710A|1995-06-06|1999-04-27|Globespan Technologies, Inc.|Implied interleaving, a family of systematic interleavers and deinterleavers|

US5701314A|1995-12-21|1997-12-23|Cirrus Logic, Inc.|On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive|

US6023783A|1996-05-15|2000-02-08|California Institute Of Technology|Hybrid concatenated codes and iterative decoding|

US5978414A|1996-07-03|1999-11-02|Matsushita Electric Industrial Co., Ltd.|Transmission rate judging unit|

SG52990A1|1996-07-09|1998-09-28|Ibm|Improvements to radial self-propagation pattern generation for disk file servowriting|

US5802118A|1996-07-29|1998-09-01|Cirrus Logic, Inc.|Sub-sampled discrete time read channel for computer storage systems|

JP3310185B2|1996-11-21|2002-07-29|松下電器産業株式会社|誤り訂正装置|

US6377610B1|1997-04-25|2002-04-23|Deutsche Telekom Ag|Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation|

US5983383A|1997-01-17|1999-11-09|Qualcom Incorporated|Method and apparatus for transmitting and receiving concatenated code data|

US6671404B1|1997-02-14|2003-12-30|Hewlett-Packard Development Company, L.P.|Method and apparatus for recognizing patterns|

US6029264A|1997-04-28|2000-02-22|The Trustees Of Princeton University|System and method for error correcting a received data stream in a concatenated system|

KR100484127B1|1997-08-07|2005-06-16|삼성전자주식회사|비터비디코더|

US6005897A|1997-12-16|1999-12-21|Mccallister; Ronald D.|Data communication system and method therefor|

JP3900637B2|1997-12-19|2007-04-04|ソニー株式会社|ビタビ復号装置|

JP2912323B1|1998-01-29|1999-06-28|日本放送協会|デジタルデータの受信装置|

US6145110A|1998-06-22|2000-11-07|Ericsson Inc.|Digital data decoder that derives codeword estimates from soft data|

KR100277764B1|1998-12-10|2001-01-15|윤종용|통신시스템에서직렬쇄상구조를가지는부호화및복호화장치|

US6381726B1|1999-01-04|2002-04-30|Maxtor Corporation|Architecture for soft decision decoding of linear block error correcting codes|

US6216249B1|1999-03-03|2001-04-10|Cirrus Logic, Inc.|Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel|

US6216251B1|1999-04-30|2001-04-10|Motorola Inc|On-chip error detection and correction system for an embedded non-volatile memory array and method of operation|

GB2350531B|1999-05-26|2001-07-11|3Com Corp|High speed parallel bit error rate tester|

SE516157C2|1999-05-28|2001-11-26|Ericsson Telefon Ab L M|Rättning av statiska fel i en AD-omvandlare|

US6351832B1|1999-05-28|2002-02-26|Lucent Technologies Inc.|Turbo code symbol interleaver|

US6473878B1|1999-05-28|2002-10-29|Lucent Technologies Inc.|Serial-concatenated turbo codes|

US6266795B1|1999-05-28|2001-07-24|Lucent Technologies Inc.|Turbo code termination|

JP3495651B2|1999-07-15|2004-02-09|三洋電機株式会社|光ディスク再生装置および光ディスク再生装置における等化特性最適化方法|

JP4040798B2|1999-07-23|2008-01-30|富士通株式会社|記憶装置及びその記録再生方法|

CN1241198C|1999-11-22|2006-02-08|西加特技术有限责任公司|利用故障门限检测器和维特比增益进行数据差错复原的方法和设备|

US6810502B2|2000-01-28|2004-10-26|Conexant Systems, Inc.|Iteractive decoder employing multiple external code error checks to lower the error floor|

JP2001274698A|2000-03-24|2001-10-05|Sony Corp|符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体|

US7184486B1|2000-04-27|2007-02-27|Marvell International Ltd.|LDPC encoder and decoder and method thereof|

US6757862B1|2000-08-21|2004-06-29|Handspring, Inc.|Method and apparatus for digital data error correction coding|

JP4324316B2|2000-10-23|2009-09-02|株式会社日立グローバルストレージテクノロジーズ|垂直磁気記録再生装置|

US7093179B2|2001-03-22|2006-08-15|University Of Florida|Method and coding means for error-correction utilizing concatenated parity and turbo codes|

US20020178417A1|2001-05-22|2002-11-28|Jacob John M.|Communication channel optimization using forward error correction statistics|

JP2003006993A|2001-06-25|2003-01-10|Fujitsu Ltd|データ再生装置及びデータ記録再生装置|

US20030112896A1|2001-07-11|2003-06-19|Raghavan Sreen A.|Multi-channel communications transceiver|

US7236757B2|2001-07-11|2007-06-26|Vativ Technologies, Inc.|High-speed multi-channel communications transceiver with inter-channel interference filter|

US7295623B2|2001-07-11|2007-11-13|Vativ Technologies, Inc.|High-speed communications transceiver|

US6904084B2|2001-09-05|2005-06-07|Mediatek Incorporation|Read channel apparatus and method for an optical storage system|

US7073118B2|2001-09-17|2006-07-04|Digeo, Inc.|Apparatus and method for saturating decoder values|

US7173783B1|2001-09-21|2007-02-06|Maxtor Corporation|Media noise optimized detector for magnetic recording|

US6731442B2|2001-10-02|2004-05-04|Seagate Technologies Llc|Method and apparatus for detecting media defects|

JP3759711B2|2001-11-09|2006-03-29|富士通株式会社|磁気ディスクシステム|

US6986098B2|2001-11-20|2006-01-10|Lsi Logic Corporation|Method of reducing miscorrections in a post-processor using column parity checks|

JP2005510182A|2001-11-21|2005-04-14|コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ|データレートに非同期のサンプリングレートで動作するアダプティブ・イコライザ|

US7136244B1|2002-02-22|2006-11-14|Western Digital Technologies, Inc.|Disk drive employing data averaging techniques during retry operations to facilitate data recovery|

US8190964B2|2002-04-05|2012-05-29|Sentel Corporation|Decoding method|

JP3836859B2|2002-07-03|2006-10-25|ヒューズ・エレクトロニクス・コーポレーション|構成されたパリティチェックマトリックスを使用する低密度パリティチェック（ｌｄｐｃ）コードの符号化|

JP2004080210A|2002-08-13|2004-03-11|Fujitsu Ltd|デジタルフィルタ|

US7113356B1|2002-09-10|2006-09-26|Marvell International Ltd.|Method for checking the quality of servo gray codes|

US6785863B2|2002-09-18|2004-08-31|Motorola, Inc.|Method and apparatus for generating parity-check bits from a symbol set|

US7058873B2|2002-11-07|2006-06-06|Carnegie Mellon University|Encoding method using a low density parity check code with a column weight of two|

US7702986B2|2002-11-18|2010-04-20|Qualcomm Incorporated|Rate-compatible LDPC codes|

US7047474B2|2002-12-23|2006-05-16|Do-Jun Rhee|Decoding concatenated codes via parity bit recycling|

US7505537B1|2003-03-25|2009-03-17|Marvell International Ltd.|System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter|

US7117427B2|2003-07-09|2006-10-03|Texas Instruments Incorporated|Reduced complexity decoding for trellis coded modulation|

JP4095504B2|2003-07-31|2008-06-04|株式会社東芝|ディスク記憶装置及びシンクマーク書込み方法|

US7313750B1|2003-08-06|2007-12-25|Ralink Technology, Inc.|Efficient soft decision demapper to minimize viterbi decoder complexity|

JP2005071432A|2003-08-21|2005-03-17|Sanyo Electric Co Ltd|光ディスク装置|

KR100510549B1|2003-09-26|2005-08-26|삼성전자주식회사|코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법|

US7133228B2|2003-10-10|2006-11-07|Seagate Technology Llc|Using data compression to achieve lower linear bit densities on a storage medium|

DE602004011445T2|2003-11-03|2009-01-15|Broadcom Corp., Irvine|FEC-Dekodierung mit dynamischen Parametern|

JP2005166200A|2003-12-04|2005-06-23|Sharp Corp|信号評価装置、信号評価方法および信号再生装置|

US7233164B2|2003-12-17|2007-06-19|Rambus Inc.|Offset cancellation in a multi-level signaling system|

US7673213B2|2004-02-19|2010-03-02|Trellisware Technologies, Inc.|Method and apparatus for communications using improved turbo like codes|

US7958425B2|2004-02-19|2011-06-07|Trelliware Technologies, Inc.|Method and apparatus for communications using turbo like codes|

US7561514B2|2004-03-05|2009-07-14|General Dynamics C4 Systems, Inc.|Method and system for capacity analysis for On The Move adhoc wireless packet-switched networks|

US7415651B2|2004-06-02|2008-08-19|Seagate Technology|Data communication system with multi-dimensional error-correction product codes|

US7480828B2|2004-06-10|2009-01-20|International Business Machines Corporation|Method, apparatus and program storage device for extending dispersion frame technique behavior using dynamic rule sets|

US7346832B2|2004-07-21|2008-03-18|Qualcomm Incorporated|LDPC encoding methods and apparatus|

US7346817B2|2004-08-23|2008-03-18|Micron Technology, Inc.|Method and apparatus for generating and detecting initialization patterns for high speed DRAM systems|

US7996746B2|2004-10-12|2011-08-09|Nortel Networks Limited|Structured low-density parity-check code|

US20060123285A1|2004-11-16|2006-06-08|De Araujo Daniel F|Dynamic threshold scaling in a communication system|

KR20060064388A|2004-12-08|2006-06-13|삼성전자주식회사|박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법|

US7646829B2|2004-12-23|2010-01-12|Agere Systems, Inc.|Composite data detector and a method for detecting data|

US7779325B2|2005-01-24|2010-08-17|Agere Systems Inc.|Data detection and decoding system and method|

US7730384B2|2005-02-28|2010-06-01|Agere Systems Inc.|Method and apparatus for evaluating performance of a read channel|

US7889823B2|2005-03-03|2011-02-15|Seagate Technology Llc|Timing recovery in a parallel channel communication system|

US7370258B2|2005-04-28|2008-05-06|Sandbridge Technologies Inc.|Iterative concatenated convolutional Reed-Solomon decoding method|

US7587657B2|2005-04-29|2009-09-08|Agere Systems Inc.|Method and apparatus for iterative error-erasure decoding|

KR100629509B1|2005-05-16|2006-09-28|삼성전자주식회사|광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법|

US7802172B2|2005-06-20|2010-09-21|Stmicroelectronics, Inc.|Variable-rate low-density parity check codes with constant blocklength|

US20070047635A1|2005-08-24|2007-03-01|Stojanovic Vladimir M|Signaling system with data correlation detection|

US7394608B2|2005-08-26|2008-07-01|International Business Machines Corporation|Read channel apparatus for asynchronous sampling and synchronous equalization|

JP4356670B2|2005-09-12|2009-11-04|ソニー株式会社|雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置|

US7523375B2|2005-09-21|2009-04-21|Distribution Control Systems|Set of irregular LDPC codes with random structure and low encoding complexity|

US7929597B2|2005-11-15|2011-04-19|Qualcomm Incorporated|Equalizer for a receiver in a wireless communication system|

US7712008B2|2006-01-26|2010-05-04|Agere Systems Inc.|Systems and methods for error reduction associated with information transfer|

US8266482B2|2006-01-31|2012-09-11|Arm Limited|Operating parameter control for integrated circuit signal paths|

US7752523B1|2006-02-13|2010-07-06|Marvell International Ltd.|Reduced-complexity decoding of parity check codes|

US7808956B2|2006-03-31|2010-10-05|Motorola, Inc.|Dynamic, adaptive power control for a half-duplex wireless communication system|

KR100800474B1|2006-06-30|2008-02-04|삼성전자주식회사|하드디스크 드라이브의 헤드 특성 판별 방법 및 이에적합한 기록 매체|

US7801200B2|2006-07-31|2010-09-21|Agere Systems Inc.|Systems and methods for code dependency reduction|

US7802163B2|2006-07-31|2010-09-21|Agere Systems Inc.|Systems and methods for code based error reduction|

US7738201B2|2006-08-18|2010-06-15|Seagate Technology Llc|Read error recovery using soft information|

US20080049825A1|2006-08-25|2008-02-28|Broadcom Corporation|Equalizer with reorder|

US8705752B2|2006-09-20|2014-04-22|Broadcom Corporation|Low frequency noise reduction circuit architecture for communications applications|

US7702989B2|2006-09-27|2010-04-20|Agere Systems Inc.|Systems and methods for generating erasure flags|

FR2909499B1|2006-12-01|2009-01-16|Commissariat Energie Atomique|Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif|

US7971125B2|2007-01-08|2011-06-28|Agere Systems Inc.|Systems and methods for prioritizing error correction data|

EP2122871A4|2007-01-08|2013-09-18|Allied Telesis Inc|APPARATUS AND METHOD FOR AUTOMATED ADJUSTMENT AND ADJUSTMENT OF APD OPTICAL RECEIVER OPERATING POINT|

US8359522B2|2007-05-01|2013-01-22|Texas A&M University System|Low density parity check decoder for regular LDPC codes|

US7925936B1|2007-07-13|2011-04-12|Anobit Technologies Ltd.|Memory device with non-uniform programming levels|

WO2009041979A1|2007-09-28|2009-04-02|Agere Systems Inc.|Systems and methods for reduced complexity data processing|

JP2010541120A|2007-10-01|2010-12-24|アギアシステムズインコーポレーテッド|媒体欠陥検出のためのシステム及び方法|

US8711984B2|2008-01-22|2014-04-29|Agere Systems Llc|Methods and apparatus for map detection with reduced complexity|

US8161348B2|2008-02-05|2012-04-17|Agere Systems Inc.|Systems and methods for low cost LDPC decoding|

US8095855B2|2008-03-17|2012-01-10|Agere Systems Inc.|Systems and methods for regenerating data from a defective medium|

US8161357B2|2008-03-17|2012-04-17|Agere Systems Inc.|Systems and methods for using intrinsic data for regenerating data from a defective medium|

US7872978B1|2008-04-18|2011-01-18|Link—A—Media Devices Corporation|Obtaining parameters for minimizing an error event probability|

US8121224B2|2008-04-29|2012-02-21|Agere Systems Inc.|Systems and methods for filter based media defect detection|

US8599973B2|2008-04-30|2013-12-03|HGST Netherlands B.V.|Detection of synchronization mark from output of matched filter upstream of Viterbi detector|

US8245104B2|2008-05-02|2012-08-14|Lsi Corporation|Systems and methods for queue based data detection and decoding|

EP2191569B1|2008-05-19|2018-11-21|Avago Technologies General IP Pte. Ltd.|Systems and methods for mitigating latency in a data detector feedback loop|

US8464129B2|2008-08-15|2013-06-11|Lsi Corporation|ROM list-decoding of near codewords|

US8296620B2|2008-08-26|2012-10-23|Seagate Technology Llc|Data devices including multiple error correction codes and methods of utilizing|

US8660220B2|2008-09-05|2014-02-25|Lsi Corporation|Reduced frequency data processing using a matched filter set front end|

US8245120B2|2008-09-17|2012-08-14|Lsi Corporation|Power reduced queue based data detection and decoding systems and methods for using such|

US20110080211A1|2008-11-20|2011-04-07|Shaohua Yang|Systems and Methods for Noise Reduced Data Detection|

CN101903890B|2009-03-05|2015-05-20|Lsi公司|用于迭代解码器的改进的turbo均衡方法|

KR20100104623A|2009-03-18|2010-09-29|삼성전자주식회사|데이터 처리 시스템 및 그것의 부호율 제어 스킴|

US8130553B2|2009-12-02|2012-03-06|Seagate Technology Llc|Systems and methods for low wear operation of solid state memory|

US8868992B2|2009-12-31|2014-10-21|Intel Corporation|Robust memory link testing using memory controller|

US8683306B2|2010-01-04|2014-03-25|Lsi Corporation|Systems and methods for data detection including dynamic scaling|US8819519B2|2012-06-28|2014-08-26|Lsi Corporation|Systems and methods for enhanced accuracy NPML calibration|

US8908304B2|2012-07-17|2014-12-09|Lsi Corporation|Systems and methods for channel target based CBD estimation|

US9324363B2|2013-06-05|2016-04-26|Avago Technologies General IpPte. Ltd.|Systems and methods for floating variance branch metric calculation|

US9019642B1|2014-04-02|2015-04-28|Lsi Corporation|Synchronization mark detection for multi-dimensional magnetic recording|

US9569641B2|2015-03-24|2017-02-14|Nxp Usa, Inc.|Data processing system with temperature monitoring for security|

US10014026B1|2017-06-20|2018-07-03|Seagate Technology Llc|Head delay calibration and tracking in MSMR systems|

US10297281B1|2017-11-06|2019-05-21|Seagate Technology Llc|Servo sector detection|

US11018842B1|2018-07-31|2021-05-25|Seagate Technology Llc|Dynamic timing recovery bandwidth modulation for phase offset mitigation|

US11016681B1|2018-07-31|2021-05-25|Seagate Technology Llc|Multi-threshold parameter adaptation|

US10522177B1|2018-07-31|2019-12-31|Seagate Technology Llc|Disc locked clock-based servo timing|

US10803902B1|2018-08-19|2020-10-13|Seagate Technology Llc|Hardware-based read sample averaging|

US10460762B1|2018-09-04|2019-10-29|Seagate Technology Llc|Cancelling adjacent track interference signal with different data rate|

US10468060B1|2018-09-27|2019-11-05|Seagate Technology Llc|Cancelling adjacent track interference|

法律状态:
2020-04-01| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

US13/251,340|US8479086B2|2011-10-03|2011-10-03|Systems and methods for efficient parameter modification|

[返回顶部]