• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種顯示器及其操作方法。顯示器包括顯示面板、時序控制器及多個源極驅動器。時序控制器具有多個信號輸出端。這些源極驅動器耦接時序控制器及顯示面板。時序控制器輸出多個訓練封包至這些源極驅動器。當這些源極驅動器依據這些訓練封包而鎖定時序控制器的時脈時，時序控制器輸出多個控制封包及多個色彩資料封包至這些源極驅動器。這些源極驅動器依據對應的控制封包分別輸出對應這些色彩資料封包的多個像素電壓至顯示面板。這些訓練封包、這些控制封包及這些色彩資料封包為透過這些信號輸出端並以串列傳輸方式傳送至這些源極驅動器。
    公开号:TW201316311A
    申请号:TW100142246
    申请日:2011-11-18
    公开日:2013-04-16
    发明作者:Hsin-Chia Su；Jia-Hao Wu；Chuan-Che Lee
    申请人:Himax Tech Ltd；
    IPC主号:G09G3-00
    专利说明:
    顯示器及其操作方法
    本發明是有關於一種顯示器，且特別是有關於一種時序控制器(Timing Controller)以串列傳輸方式傳遞資訊的顯示器及其操作方法。
    平面顯示裝置，例如薄膜電晶體液晶顯示器(thin film transistor-liquid crystal display,TFT-LCD)，被用來取代傳統陰極射線管(cathode ray tube,CRT)顯示裝置。與傳統CRT顯示器相比，TFT-LCD裝置具有諸多優點，例如低操作電壓、低功率消耗、體積小、厚度薄以及重量輕等。
    一般而言，顯示器的時序控制器與源極驅動器會透過並列傳輸的方式傳送控制資訊及色彩資訊。雖然，並列傳輸可縮短傳輸時間，但相對地會增加信號輸出及接收的接腳。依據上述，配置時序控制器及源極驅動器的印刷電路板(printed circuit board,PCB)上的線路會較多，且印刷電路板上的電路會較複雜。由於時序控制器及源極驅動器在接腳數無法減少的情況下，其晶片面積無法縮小，以致於硬體成本無法降低。
    本發明提供一種顯示器及其操作方法，使時序控制器與源極驅動器可不經時脈信號而同步運作，藉此降低時序控制器與源極驅動器的硬體成本。
    本發明提出一種顯示器，包括顯示面板、時序控制器及多個源極驅動器。時序控制器具有多個信號輸出端。這些源極驅動器耦接時序控制器及顯示面板。時序控制器輸出多個訓練封包至這些源極驅動器。當這些源極驅動器依據這些訓練封包而鎖定時序控制器的時脈時，時序控制器輸出多個控制封包及多個色彩資料封包。這些源極驅動器依據對應的控制封包分別輸出對應這些色彩資料封包的多個像素電壓至顯示面板。這些訓練封包、這些控制封包及這些色彩資料封包為透過這些信號輸出端並以串列傳輸至這些源極驅動器。
    在本發明之一實施例中，這些訓練封包、這些色彩資料封包及這些控制封包分別利用差動信號來傳送。
    在本發明之一實施例中，差動信號經由這些信號輸出端的第一信號輸出端及第二信號輸出端來輸出。每一源極驅動器包括第一開關及第二開關。第一開關的第一端耦接第一信號輸出端，第一開關的第二端耦接預設電壓，第一開關的控制端接收鎖定信號。第二開關的第一端耦接輸出第二信號輸出端，第二開關的第二端耦接預設電壓，第二開關的控制端接收鎖定信號。鎖定信號致能於於未鎖定時序控制器的時脈時，鎖定信號禁能於於鎖定時序控制器的時脈時。
    在本發明之一實施例中，時序控制器偵測差動信號的共模電壓。當共模電壓為預設電壓時，時序控制器判斷第一信號輸出端及第二信號輸出端被拉低至預設電壓。
    在本發明之一實施例中，時序控制器偵測第一信號輸出端及第二信號輸出端的第一電流及第二電流。當第一電流及第二電流的其中之一為零時，時序控制器判斷第一信號輸出端及第二信號輸出端被拉低至預設電壓。
    在本發明之一實施例中，時序控制器偵測輸出差動信號的差動信號產生電路輸出至接地點的第三電流。當第三電流為零時，時序控制器判斷第一信號輸出端及第二信號輸出端被拉低至預設電壓。
    在本發明之一實施例中，每一控制封包包括兩個起始位元、兩個結束位元及控制代碼，其中控制代碼位於這些起始位元及這些結束位元之間。
    在本發明之一實施例中，每一色彩資料封包包括兩個起始位元、兩個結束位元及色彩資訊代碼，其中色彩資訊代碼位於這些起始位元及這些結束位元之間。
    在本發明之一實施例中，色彩資訊代碼對應紅色色彩資訊、綠色色彩資訊及藍色色彩資訊的其中二者。
    在本發明之一實施例中，色彩資訊代碼對應紅色色彩資訊、綠色色彩資訊及藍色色彩資訊的其中之一。
    在本發明之一實施例中，這些起始位元分別對應邏輯高準位，這些結束位元分別對應邏輯低準位。
    在本發明之一實施例中，每一訓練封包包括兩個起始位元、兩個結束位元、第一時脈代碼及第二時脈代碼，其中第一時脈代碼位於這些起始位元及第二時脈代碼之間，第二時脈代碼位於第一時脈代碼及這些結束位元之間。
    在本發明之一實施例中，這些起始位元及第一時脈代碼的多個位元分別對應邏輯高準位，這些結束位元及第二時脈代碼的多個位元分別對應邏輯低準位。
    在本發明之一實施例中，這些源極驅動器利用相位比較來鎖定時序控制器的時脈。
    本發明亦提出一種顯示器的操作方法，顯示器包括一時序控制器及多個源極驅動器。顯示器的操作方法包括下列步驟。使時序控制器輸出多個訓練封包至這些源極驅動器。當這些源極驅動器依據這些訓練封包而鎖定時序控制器的時脈時，使時序控制器輸出多個控制封包及多個色彩資料封包至這些源極驅動器。使這些源極驅動器依據這些控制封包分別輸出對應這些色彩資料封包的多個像素電壓。其中，這些訓練封包、這些控制封包及這些色彩資料封包為串列傳輸至這些源極驅動器。
    在本發明之一實施例中，這些源極驅動器分別於鎖定時序控制器的時脈時輸出時脈鎖定信號至時序控制器。
    在本發明之一實施例中，每一源極驅動器於未鎖定時序控制器的時脈時，拉低時序控制器中對應的信號輸出端的電壓準位至低於臨界電壓的預設電壓且維持第一時間。
    在本發明之一實施例中，第一時間大於等於350奈秒。
    在本發明之一實施例中，預設電壓為接地電壓。
    在本發明之一實施例中，時序控制器於這些源極驅動器其中之一於未鎖定時序控制器的時脈時，輸出這些訓練封包至這些源極驅動器且維持第二時間。
    在本發明之一實施例中，第二時間大於等於1500倍的封包時間，其中封包時間為傳送訓練封包、控制封包或色彩資料封包其中之一所需的時間。
    基於上述，在本發明的諸實施例中，顯示器及其操作方法透過訓練封包使時序控制器與源極驅動器的運作同步。藉此，時序控制器與源極驅動器可不經時脈信號而同步運作，並且可降低時序控制器與源極驅動器的硬體成本。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖1為依據本發明一實施例的顯示器的系統示意圖。請參照圖1，在本實施例中，顯示器100包括時序控制器110、多個源極驅動器及顯示面板130。在圖1中，其繪示以6個源極驅動器120_1~120_6為例。時序控制器110具有多個信號輸出端。在圖1中，其會示6個信號輸出端O1~O6為例。時序控制器110耦接源極驅動器120_1~120_6，以分別透過信號輸出端O1~O6分別輸出多個訓練封包TRP、多個控制封包CLP或多個色彩資料封包DAP至源極驅動器120_1~120_6。源極驅動器120_1~120_6耦接顯示面板130，以分別輸出多個像素電壓Vp至顯示面板130。
    在本實施例中，訓練封包TRP、控制封包CLP及色彩資料封包DAP分別利用差動信號來串列傳輸。並且，依據時序控制器110及源極驅動器120_1~120_6的電路設計，時序控制器110可透過一組差動信號線或二組差動信號線傳送訓練封包TRP、控制封包CLP及色彩資料封包DAP至對應的源極驅動器(如120_1~120_6)。亦即，每一信號輸出端(如O1~O6)實際上可以由兩個或四個信號輸出端所構成，但本發明的實施例不以此為限。
    當源極驅動器120_1~120_6接收到訓練封包TRP時，源極驅動器120_1~120_6分別鎖定所接收到的訓練封包TRP的時序(等同於鎖定時序控制器110的時脈)。在此，源極驅動器120_1~120_6透過相位比較來鎖定時序控制器110的時脈。當極驅動器120_1~120_6分別鎖定時序控制器110的時脈時，極驅動器120_1~120_6會分別輸出時脈鎖定信號CL1~CL6至時序控制器110，以告知時序控制器110源極驅動器120_1~120_6是否鎖定時序控制器110的時脈。
    當時序控制器110接收到時脈鎖定信號CL1~CL6時，時序控制器110依據時脈鎖定信號CL1~CL6輸出控制封包CLP及色彩資料封包DAP至源極驅動器120_1~120_6。源極驅動器120_1~120_6依據所接收到的控制封包CLP及色彩資料封包DAP分別輸出像素電壓Vp至顯示面板130。
    圖2為圖1依據本發明一實施例的顯示器的時序控制器輸出封包的時序示意圖。請參照圖1及圖2，在源極驅動器120_1~120_6鎖定時序控制器110的時脈之後，源極驅動器120_1~120_6可正確接收時序控制器110傳送的資料封包(即控制封包CLP及色彩資料封包DAP)。因此，在源極驅動器120_1~120_6未鎖定時序控制器110的時脈時(即在期間T1中)，時序控制器110會傳送訓練封包TRP至源極驅動器120_1~120_6，以使源極驅動器120_1~120_6依據訓練封包TRP鎖定時序控制器110的時脈。進一步來說，在期間T1中傳送的訓練封包TRP的數量決定於時序控制器110何時接收到時脈鎖定信號CL1~CL6，亦即期間T1決定於時序控制器110何時接收到時脈鎖定信號CL1~CL6。
    在源極驅動器120_1~120_6鎖定時序控制器110的時脈後，時序控制器110會傳送第一開始信號封包SP1至源極驅動器120_1~120_6，以告知源極驅動器120_1~120_6開始傳送控制封包CLP。在源極驅動器120_1~120_6接收到控制封包CLP後，時序控制器110會傳送第二開始信號封包SP2至源極驅動器120_1~120_6，以告知源極驅動器120_1~120_6開始傳送色彩資料封包DAP)。於是，時序控制器110會輸出控制封包CLP至源極驅動器120_1~120_6，以設定源極驅動器120_1~120_6的運作模式或源極驅動器120_1~120_6的參數。亦即，時序控制器110可透過控制封包CLP控制源極驅動器120_1~120_6輸出像素電壓Vp的時機。
    並且，源極驅動器120_1~120_6會輸出色彩資料封包DAP至源極驅動器120_1~120_6，而源極驅動器120_1~120_6會依據所接收的色彩資料封包DAP輸出像素電壓Vp。藉此，源極驅動器120_1~120_6與時序控制器110不必透過時脈信號即可同步運作，並且可節省源極驅動器120_1~120_6與時序控制器110的接腳數，以降低源極驅動器120_1~120_6與時序控制器110的硬體成本。
    圖3為圖2依據本發明一實施例的訓練封包的示意圖。請參照圖3，在本實施例中，每一訓練封包TRP包括兩個起始位元、兩個結束位元、第一時脈代碼及第二時脈代碼，其中第一時脈代碼的位元數相同於第一時脈代碼的位元數。第一時脈代碼位於起始位元及第二時脈代碼之間，第二時脈代碼位於第一時脈代碼及結束位元之間。其中，起始位元及第一時脈代碼的位元分別對應一邏輯高準位H，而結束位元及第二時脈代碼的位元分別對應一邏輯低準位L，以致於訓練封包TRP在邏輯上等同於時脈信號的一個脈波。
    圖4為圖2依據本發明一實施例的控制封包的示意圖。請參照圖4，在本實施例中，每一控制封包CLP包括兩個起始位元、兩個結束位元及一控制代碼。其中，控制代碼位於起始位元及結束位元之間。並且，控制代碼由多個控制資料位元CB所構成。此外，起始位元分別對應一邏輯高準位H，結束位元分別對應一邏輯低準位L。
    圖5為圖2依據本發明一實施例的色彩資料封包的示意圖。請參照圖5，在本實施例中，每一色彩資料封包DAP包括兩個起始位元、兩個結束位元及一色彩資料代碼，其中色彩資料代碼位於起始位元及結束位元之間。並且，色彩資料代碼由多個色彩資料位元DB所構成，起始位元分別對應一邏輯高準位H，結束位元分別對應一邏輯低準位L。
    在本實施例中，色彩資料代碼可對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中二者。或者，色彩資料代碼可對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中之，上述可依據本領域通常知識者而調整。
    此外，在本實施例中，訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會相同(亦即位元數相同)。假設每一色彩資料的大小為10位元，並且色彩資料代碼對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中二者，則訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會為24個位元(亦即2+10+10+2)。假設每一色彩資料的大小為10位元，並且色彩資料代碼對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中之一，則訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會為14個位元(亦即2+10+2)。
    假設每一色彩資料的大小為8位元，並且色彩資料代碼對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中二者，則訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會為20個位元(亦即2+8+8+2)。假設每一色彩資料的大小為8位元，並且色彩資料代碼對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中之一，則訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會為12個位元(亦即2+8+2)。
    假設每一色彩資料的大小為6位元，並且色彩資料代碼對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中二者，則訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會為16個位元(亦即2+6+6+2)。假設每一色彩資料的大小為6位元，並且色彩資料代碼對應紅色色彩資料、綠色色彩資料及藍色色彩資料的其中之一，則訓練封包TRP、控制封包CLP及色彩資料封包DAP的封包大小會為10個位元(亦即2+6+2)。
    圖6為依據本發明另一實施例的顯示器的系統示意圖。請參照圖1及圖6，在本實施例中，其不同之處在於顯示器200的時序控制器210及源極驅動器220_1~220_6。當源極驅動器220_1~220_6未鎖定時序控制器210的時脈時，源極驅動器220_1~220_6拉低時序控制器210的信號輸出端(如O1~O6)的電壓準位至接地電壓(即預設電壓)。換言之，當時序控制器210的信號輸出端O1的電壓準位被拉低至接地電壓時，代表源極驅動器220_1未鎖定時序控制器210的時脈；當時序控制器210的信號輸出端O2的電壓準位被拉低至接地電壓時，代表源極驅動器220_2未鎖定時序控制器210的時脈，其餘則以此類推。
    並且，當源極驅動器220_1~220_6的其中之一未鎖定時序控制器210的時脈時，則時序控制器210會再次發送訓練封包TRP至源極驅動器220_1~220_6，以使源極驅動器120_1~120_6分別依據所接收到的訓練封包TRP來鎖定時序控制器110的時脈。或者，時序控制器210可再發送訓練封包TRP至未鎖定時序控制器110的時脈的源極驅動器(如220_1~220_6)，以使源極驅動器220_1~220_6依據訓練封包TRP能再鎖定時序控制器110的時脈。
    圖7為圖6依據本發明一實施例的源極驅動器拉低時序控制器的信號輸出端的時序示意圖。請參照圖7，在本實施例中，時序控制器210是以差動信號傳送訓練封包TRP、控制封包CLP或色彩資料封包DAP。因此，信號輸出端(如O1~O6)的電壓準位會在一參考電壓VR附近振盪。一般而言，參考電壓VR會遠大於接地電壓。
    當時序控制器210未發明有未鎖定時序控制器110的時脈的源極驅動器(如220_1~220_6)時，時序控制器210會輸出控制封包CLP或色彩資料封包DAP至源極驅動器220_1~220_6。當源極驅動器(如220_1~220_6)發現無法正確接收控制封包CLP或色彩資料封包DAP時(即未鎖定時序控制器210的時脈，繪示為一邏輯低準位)，源極驅動器(如220_1~220_6)拉低時序控制器210的信號輸出端(如O1~O6)的電壓準位至接地電壓(繪示為邏輯高準位)且維持第一時間(即時間T2)。時間T2大於等於時序控制器210的信號輸出端(如O1~O6)的電壓準位拉低至接地電壓所需的時間。在一實施例中，時間T2大於等於350奈秒。
    當時序控制器210發現其有一個或多個信號輸出端(如O1~O6)的電壓準位小於等於臨界電壓VTH時，時序控制器210會判斷有一個或多個源極驅動器(如220_1~220_6)未鎖定時序控制器110的時脈，其中臨界電壓VTH可小於或約等於0.4伏特。，當源極驅動器(如220_1~220_6)停止拉低時序控制器210的信號輸出端(如O1~O6)的電壓準位時，亦即當對應的信號輸出端(如O1~O6)的電壓準位大於臨界電壓VTH，時序控制器210會輸出訓練封包訓練封包TRP至源極驅動器(如220_1~220_6)且維持第二時間(即時間T3)。其中，時間T3大於等於源極驅動器(如220_1~220_6)鎖定時序控制器210的時脈所需的時間。在一實施例中，時間T3大於或約等於1500倍封包時間，其中，封包時間為一個傳送訓練封包TRP、控制封包CLP或色彩資料封包DAP所需的時間。
    假設資料速度(Data rate)為600M bps，且每一封包的大小為20位元，則時間T3≧50微秒(μs)(即1500×20/600M)。假設資料速度(Data rate)為200M bps，且每一封包的大小為20位元，則時間T3≧150微秒(μs)(即1500×20/200M)。
    圖8A及圖8B為圖6依據本發明一實施例的時序控制器的輸出邏輯高準位及邏輯低準位的電路示意圖。請參照圖8A及圖8B，在本實施例中，時序控制器210包括差動信號產生電路211，源極驅動器220包括第一開關(在此為電晶體M7為例)、第二開關(在此為電晶體M8為例)、終端電阻TR1及信號接收單元211，其中差動信號產生電路211包括電晶體M1~M6，並且時序控制器210透過信號輸出端Oa(即第一信號輸出端)及Ob(即第二信號輸出端)輸出差動信號。
    電晶體M1的汲極耦接系統電壓VDD，電晶體M1的源極耦接電晶體M2及M4的汲極。電晶體M2的源極耦接電晶體M3的汲極。電晶體M4的源極耦接電晶體M5的汲極。電晶體M6的汲極耦接電晶體M3及M5的源極，電晶體M6的源極耦接接地點。電晶體M7的汲極(即第一端)耦接信號輸出端Oa，電晶體M7的源極(即第二端)耦接接地點，電晶體M7的閘極(即控制端)接收鎖定信號LK。電晶體M8的汲極(即第一端)耦接信號輸出端Ob，電晶體M8的源極(即第二端)耦接接地點，電晶體M8的閘極(即控制端)接收鎖定信號LK。其中，鎖定信號LK可由信號接收單元221所產生，或者源極驅動器220中其他偵測電路依據所接收的封包的狀況而產生。終端電阻TR1耦接於信號輸出端Oa與Ob之間。並且，鎖定信號LK的波形可參照圖7所示源極驅動器拉低時序控制的信號輸出端的電壓準位的波形。
    在此為假設源極驅動器220為鎖定時序控制器210的時脈，因此源極驅動器220不會拉低信號輸出端Oa及Ob的電壓準位。此時，鎖定信號LK會為禁能，以致於電晶體M7及M8會呈現不導通。
    請參照圖8A，當時序控制器210輸出代表邏輯高準位的差動信號時，電晶體M1、M2、M5及M6會導通，而電晶體M3及M4會不導通。而電流會經由導通的電晶體M1、M2、終端電阻TR1、導通的電晶體M5及M6而流至接地點，其中信號輸出端Oa流出的電流I1(即第一電流)、信號輸出端Ob流入的電流I2(即第二電流)及由導通的電晶體M6流至接地點的電流I3(即第三電流)會大致相同。此時，由於電壓V1大於電壓V2，以致於信號接收單元221會接收到正壓差而判斷時序控制器210輸出邏輯高準位。
    請參照圖8B，當時序控制器210輸出代表邏輯低準位的差動信號時，電晶體M1、M3、M4及M6會導通，而電晶體M2及M5會不導通。而電流會經由導通的電晶體M1、M4、終端電阻TR1、導通的電晶體M3及M6而流至接地點，其中信號輸出端Oa流入的電流I1、信號輸出端Ob流出的電流I2及經由導通的電晶體M6流至接地點的電流I3會大致相同。此時，由於電壓V2大於電壓V1，以致於信號接收單元221會接收到負壓差而判斷時序控制器210輸出邏輯低準位。
    圖9為圖6依據本發明一實施例的源極驅動器拉低時序控制器的信號輸出端的電路運作示意圖。請參照圖9，在此假設源極驅動器220為未鎖定時序控制器210的時脈，因此源極驅動器220會拉低信號輸出端Oa及Ob的電壓準位。此時，鎖定信號LK會為致能，以致於電晶體M7及M8會呈現導通。
    在此以時序控制器210輸出邏輯高準位為例，因此電晶體M1、M2、M5及M6會導通，而電晶體M3及M4會不導通。但是，由於電流會經由導通的電晶體M1、M4、終端電阻TR1、導通的電晶體M7、M8流至接地點。因此，電壓V1及V2會被拉低至接地電壓，以致於差動信號的共模電壓(即電壓V1及V2的平均值)會被拉低至接地電壓。並且，流入至信號輸出端Ob的電流I2以及經由導通的電晶體M6流至接地點的電流I3會約為零。
    以此類推，若時序控制器210輸出邏輯低準位時拉低信號輸出端Oa及Ob的電壓準位，則差動信號的共模電壓同樣會被拉低至接地電壓。此外，流入至信號輸出端Oa的電流I1以及經由導通的電晶體M6流至接地點的電流I3同樣會約為零。
    依據上述，時序控制器210可偵測差動信號的共模電壓。當共模電壓為接地電壓時，時序控制器210判斷第一信號輸出端Oa及第二信號輸出端Ob被拉低至接地電壓。或者，時序控制器210可偵測第一信號輸出端Oa及第二信號輸出端Ob的電流I1及I2。當電流I1及I2的其中之一約為零時，時序控制器210判斷信號輸出端Oa及Ob被拉低至接地電壓。再者，時序控制器210可偵測經由導通的電晶體M6流至接地點的電流I3(即差動信號產生電路211輸出至接地點的電流I3)。當電流I3約為零時，時序控制器210判斷信號輸出端Oa及Ob被拉低至接地電壓。
    圖10為依據本發明一實施例的顯示器的操作方法的流程圖。請參照圖10，在本實施例中，顯示器包括時序控制器及多個源極驅動器。首先，時序控制器輸出多個訓練封包至這些源極驅動器(步驟S1010)。當這些源極驅動器依據這些訓練封包而鎖定時序控制器的時脈時，時序控制器輸出多個控制封包及多個色彩資料封包至這些源極驅動器(步驟S1020)。其中，這些訓練封包、這些控制封包及這些色彩資料封包串列傳輸至這些源極驅動器。這些源極驅動器依據這些控制封包分別輸出對應這些色彩資料封包的多個像素電壓(步驟S1030)。其中，上述步驟的順序為用以說明，本發明的實施例不以此為限。並且，上述步驟的細節可參照顯示器100及200的說明，在此則不再贅述。
    綜上所述，在本發明的諸實施例中，顯示器及其操作方法透過訓練封包使時序控制器與源極驅動器的運作同步。藉此，時序控制器與源極驅動器可不經時脈信號而同步運作，並且可降低時序控制器與源極驅動器的硬體成本。並且，源極驅動器可透過接低信號輸出端的電壓準位來告知其是否鎖定時序控制器的時脈，以降低輸出信號的腳位，且降低時序控制器與源極驅動器的硬體成本。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100、200．．．顯示器
    110、210．．．時序控制器
    120_1~120_6、220、220_1~220_6．．．源極驅動器
    130．．．顯示面板
    211．．．差動信號產生電路
    221．．．信號接收單元
    CB．．．控制資料位元
    CL1~CL6．．．時脈鎖定信號
    CLP．．．控制封包
    DAP．．．色彩資料封包
    DB．．．色彩資料位元
    H．．．高邏輯準位
    I1、I2、I3．．．電流
    L．．．低邏輯準位
    LK．．．鎖定信號
    O1~O6、Oa、Ob．．．信號輸出端
    SSP．．．開始信號封包
    T1．．．期間
    T2、T3．．．時間
    TR1．．．終端電阻
    TRP．．．訓練封包
    V1、V2．．．電壓
    VDD．．．系統電壓
    Vp．．．像素電壓
    S1010、S1020、S1030．．．步驟
    圖1為依據本發明一實施例的顯示器的系統示意圖。
    圖2為圖1依據本發明一實施例的顯示器的時序控制器輸出封包的時序示意圖。
    圖3為圖2依據本發明一實施例的訓練封包的示意圖。
    圖4為圖2依據本發明一實施例的控制封包的示意圖。
    圖5為圖2依據本發明一實施例的色彩資料封包的示意圖。
    圖6為依據本發明另一實施例的顯示器的系統示意圖。
    圖7為圖6依據本發明一實施例的源極驅動器拉低時序控制器的信號輸出端的時序示意圖。
    圖8A及圖8B為圖6依據本發明一實施例的時序控制器的輸出邏輯高準位及邏輯低準位的電路示意圖。
    圖9為圖6依據本發明一實施例的源極驅動器拉低時序控制器的信號輸出端的電路運作示意圖。
    圖10為依據本發明一實施例的顯示器的操作方法的流程圖。
    100．．．顯示器
    110．．．時序控制器
    120_1~120_6．．．源極驅動器
    130．．．顯示面板
    CL1~CL6．．．時脈鎖定信號
    CLP．．．控制封包
    DAP．．．色彩資料封包
    O1~O6．．．信號輸出端
    TRP．．．訓練封包
    Vp．．．像素電壓
    权利要求:
    Claims (27)
    [1] 一種顯示器，包括：一顯示面板；一時序控制器，具有多個信號輸出端；以及多個源極驅動器，耦接該時序控制器及該顯示面板；其中，該時序控制器輸出多個訓練封包至該些源極驅動器，當該些源極驅動器依據該些訓練封包而鎖定該時序控制器的時脈時，該時序控制器輸出多個控制封包及多個色彩資料封包至該些源極驅動器，該些源極驅動器依據對應的控制封包分別輸出對應該些色彩資料封包的多個像素電壓至該顯示面板，其中該些訓練封包、該些控制封包及該些色彩資料封包為透過該些信號輸出端並以串列傳輸至該些源極驅動器。
    [2] 如申請專利範圍第1項所述之顯示器，其中該些源極驅動器於鎖定該時序控制器的時脈分別輸出一時脈鎖定信號至該時序控制器。
    [3] 如申請專利範圍第1項所述之顯示器，其中每一該些源極驅動器於未鎖定該時序控制器的時脈時，拉低對應的信號輸出端的電壓準位低於一臨界電壓的一預設電壓且維持一第一時間。
    [4] 如申請專利範圍第3項所述之顯示器，其中該第一時間大於等於350奈秒。
    [5] 如申請專利範圍第3項所述之顯示器，其中該預設電壓為一接地電壓。
    [6] 如申請專利範圍第5項所述之顯示器，其中該些訓練封包、該些色彩資料封包及該些控制封包分別利用一差動信號來傳送。
    [7] 如申請專利範圍第6項所述之顯示器，其中該差動信號經由該些信號輸出端的一第一信號輸出端及一第二信號輸出端來輸出，每一該些源極驅動器包括：一第一開關，該第一開關的第一端耦接該第一信號輸出端，該第一開關的第二端耦接該預設電壓，該第一開關的控制端接收一鎖定信號；以及一第二開關，該第二開關的第一端耦接輸出該第二信號輸出端，該第二開關的第二端耦接該預設電壓，該第二開關的控制端接收該鎖定信號；其中，該鎖定信號致能於於未鎖定該時序控制器的時脈時，該鎖定信號禁能於於鎖定該時序控制器的時脈時。
    [8] 如申請專利範圍第7項所述之顯示器，其中該時序控制器偵測該差動信號的一共模電壓，當該共模電壓為該預設電壓時，該時序控制器判斷該第一信號輸出端及該第二信號輸出端被拉低至該預設電壓。
    [9] 如申請專利範圍第7項所述之顯示器，其中該時序控制器偵測該第一信號輸出端及該第二信號輸出端的一第一電流及一第二電流，當該第一電流及該第二電流的其中之一為零時，該時序控制器判斷該第一信號輸出端及該第二信號輸出端被拉低至該預設電壓。
    [10] 如申請專利範圍第7項所述之顯示器，其中該時序控制器偵測輸出該差動信號的一差動信號產生電路輸出至一接地點的一第三電流，當該第三電流為零時，該時序控制器判斷該第一信號輸出端及該第二信號輸出端被拉低至該預設電壓。
    [11] 如申請專利範圍第3項所述之顯示器，其中該時序控制器於該些源極驅動器其中之一於未鎖定該時序控制器的時脈時，輸出該些訓練封包至該些源極驅動器且維持一第二時間。
    [12] 如申請專利範圍第11項所述之顯示器，其中該第二時間大於等於1500倍的一封包時間，其中該封包時間為傳送該些訓練封包、該些控制封包或該些色彩資料封包其中之一所需的時間。
    [13] 如申請專利範圍第1項所述之顯示器，其中每一該些控制封包包括兩個起始位元、兩個結束位元及一控制代碼，其中該控制代碼位於該些起始位元及該些結束位元之間。
    [14] 如申請專利範圍第13項所述之顯示器，其中該些起始位元分別對應一邏輯高準位，該些結束位元分別對應一邏輯低準位。
    [15] 如申請專利範圍第1項所述之顯示器，其中每一該些色彩資料封包包括兩個起始位元、兩個結束位元及一色彩資訊代碼，其中該色彩資訊代碼位於該些起始位元及該些結束位元之間。
    [16] 如申請專利範圍第15項所述之顯示器，其中該色彩資訊代碼對應一紅色色彩資訊、一綠色色彩資訊及一藍色色彩資訊的其中二者。
    [17] 如申請專利範圍第15項所述之顯示器，其中該色彩資訊代碼對應一紅色色彩資訊、一綠色色彩資訊及一藍色色彩資訊的其中之一。
    [18] 如申請專利範圍第15項所述之顯示器，其中該些起始位元分別對應一邏輯高準位，該些結束位元分別對應一邏輯低準位。
    [19] 如申請專利範圍第1項所述之顯示器，其中每一該些訓練封包包括兩個起始位元、兩個結束位元、一第一時脈代碼及一第二時脈代碼，其中該第一時脈代碼位於該些起始位元及該第二時脈代碼之間，該第二時脈代碼位於該第一時脈代碼及該些結束位元之間。
    [20] 如申請專利範圍第19項所述之顯示器，其中該些起始位元及該第一時脈代碼的多個位元分別對應一邏輯高準位，該些結束位元及該第二時脈代碼的多個位元分別對應一邏輯低準位。
    [21] 如申請專利範圍第1項所述之顯示器，其中該些源極驅動器利用相位比較來鎖定該時序控制器的時脈。
    [22] 一種顯示器的操作方法，該顯示器包括一時序控制器及多個源極驅動器，該顯示器的操作方法包括：使該時序控制器輸出多個訓練封包至該些源極驅動器；當該些源極驅動器依據該些訓練封包而鎖定該時序控制器的時脈時，使該時序控制器輸出多個控制封包及多個色彩資料封包至該些源極驅動器；以及使該些源極驅動器依據該些控制封包分別輸出對應該些色彩資料封包的多個像素電壓；其中，該些訓練封包、該些控制封包及該些色彩資料封包為串列傳輸至該些源極驅動器。
    [23] 如申請專利範圍第22項所述之顯示器的操作方法，其中該些源極驅動器分別於鎖定該時序控制器的時脈時輸出一時脈鎖定信號至該時序控制器。
    [24] 如申請專利範圍第22項所述之顯示器的操作方法，其中每一該些源極驅動器於未鎖定該時序控制器的時脈時，拉低該時序控制器中對應的一信號輸出端的一電壓準位至低於一臨界電壓的一預設電壓且維持一第一時間。
    [25] 如申請專利範圍第24項所述之顯示器的操作方法，其中該第一時間大於等於350奈秒。
    [26] 如申請專利範圍第25項所述之顯示器的操作方法，其中該時序控制器於該些源極驅動器其中之一於未鎖定該時序控制器的時脈時，輸出該些訓練封包至該些源極驅動器且維持一第二時間。
    [27] 如申請專利範圍第26項所述之顯示器，其中該第二時間大於等於1500倍的一封包時間，其中該封包時間為傳送該些訓練封包、該些控制封包或該些色彩資料封包其中之一所需的時間。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI460698B|2014-11-11|顯示器及其操作方法
    KR100891122B1|2009-04-06|전압유기 방지회로를 구비한 타이밍컨트롤러 리셋회로
    TWI556205B|2016-11-01|信號傳送與接收系統及相關顯示器之時序控制器
    US9589524B2|2017-03-07|Display device and method for driving the same
    TWI419486B|2013-12-11|差動對作為單端資料路徑以傳輸低速資料之運用
    US8120568B2|2012-02-21|Source driver structure for display and output control circuit thereof
    TWI292569B|2008-01-11|Chip-on-glass liquid crystal display and transmission method thereof
    KR101327221B1|2013-11-11|클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
    US20060227124A1|2006-10-12|Flat panel display including transceiver circuit for digital interface
    WO2016184027A1|2016-11-24|一种移位寄存器单元及其驱动方法、栅极驱动电路
    US8463965B2|2013-06-11|Internal display port interface test method and device
    KR20130020338A|2013-02-27|클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
    TW201316823A|2013-04-16|發光二極體的驅動電路與其殘影消除電路
    WO2017020380A1|2017-02-09|削角电路、具有该电路的液晶显示装置及驱动方法
    US20210049974A1|2021-02-18|Display interface device capable of reducing power consumption
    KR102005390B1|2019-07-30|리셋제어부를 포함하는 표시장치 및 그 구동방법
    US20150364103A1|2015-12-17|Method and Apparatus for Driving a Display Device
    US9466249B2|2016-10-11|Display and operating method thereof
    TW201610953A|2016-03-16|具動態調整輸出之顯示驅動方法及其顯示裝置
    US9311840B2|2016-04-12|Display and operating method thereof
    US10388209B2|2019-08-20|Interface circuit
    KR20120126312A|2012-11-21|표시장치와 그 구동 방법
    CN107068067A|2017-08-18|Em信号控制电路、em信号控制方法和有机发光显示装置
    WO2020061802A1|2020-04-02|Goa电路、阵列基板及显示装置
    CN104052457A|2014-09-17|差动信号传输器电路
    同族专利:
    公开号 | 公开日
    USRE48678E1|2021-08-10|
    TWI460698B|2014-11-11|
    US9076398B2|2015-07-07|
    US20130088531A1|2013-04-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI683293B|2018-10-09|2020-01-21|友達光電股份有限公司|顯示器和顯示器連結訓練方法|
    TWI694718B|2019-01-21|2020-05-21|友達光電股份有限公司|驅動裝置以及其驅動信號產生方法|US6448815B1|2000-10-30|2002-09-10|Api Networks, Inc.|Low voltage differential receiver/transmitter and calibration method thereof|
    US6947022B2|2002-02-11|2005-09-20|National Semiconductor Corporation|Display line drivers and method for signal propagation delay compensation|
    TWI284313B|2003-10-28|2007-07-21|Via Tech Inc|Combined output driver|
    US7256624B2|2003-10-28|2007-08-14|Via Technologies, Inc.|Combined output driver|
    KR100701086B1|2004-02-04|2007-03-29|비오이 하이디스 테크놀로지 주식회사|액정표시장치의 구동회로|
    US7609097B2|2004-07-06|2009-10-27|Agere Systems, Inc.|Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance|
    KR100652391B1|2004-12-17|2006-12-01|삼성전자주식회사|저전압 차동 신호 드라이버|
    TWI306236B|2005-03-11|2009-02-11|Himax Tech Inc|Method for transmitting control signals from timing controller of lcd|
    TWI304563B|2005-03-11|2008-12-21|Himax Tech Inc|Apparatus and method for generating gate control signals of lcd|
    JP5077977B2|2005-05-30|2012-11-21|ルネサスエレクトロニクス株式会社|液晶ディスプレイ駆動制御装置及び携帯端末システム|
    US7453283B2|2005-11-04|2008-11-18|Texas Instruments Incorporated|LVDS input circuit with connection to input of output driver|
    US7705841B2|2006-01-20|2010-04-27|Novatek Microelectronics Corp.|Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals|
    US8300032B2|2007-09-05|2012-10-30|Himax Technologies Limited|Method for transmitting image data to driver of display|
    TW200933583A|2008-01-30|2009-08-01|Chunghwa Picture Tubes Ltd|Source driving circuit|
    US9030976B2|2008-03-27|2015-05-12|Silicon Image, Inc.|Bi-directional digital interface for video and audio |
    KR101580897B1|2008-10-07|2015-12-30|삼성전자주식회사|디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치|
    US7893791B2|2008-10-22|2011-02-22|The Boeing Company|Gallium nitride switch methodology|
    KR101323703B1|2008-12-15|2013-10-30|엘지전자 주식회사|액정표시장치|
    KR101325362B1|2008-12-23|2013-11-08|엘지디스플레이 주식회사|액정표시장치|
    KR101037559B1|2009-03-04|2011-05-27|주식회사 실리콘웍스|데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템|
    US8878792B2|2009-08-13|2014-11-04|Samsung Electronics Co., Ltd.|Clock and data recovery circuit of a source driver and a display device|
    US8188764B2|2010-03-18|2012-05-29|Sandisk Technologies Inc.|Efficient electrical hibernate entry and recovery|
    KR101688599B1|2010-06-01|2016-12-23|삼성전자 주식회사|모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템|
    US9053673B2|2011-03-23|2015-06-09|Parade Technologies, Ltd.|Scalable intra-panel interface|
    US9311840B2|2011-08-26|2016-04-12|Himax Technologies Limited|Display and operating method thereof|
    US9466249B2|2011-08-26|2016-10-11|Himax Technologies Limited|Display and operating method thereof|
    US9076398B2|2011-10-06|2015-07-07|Himax Technologies Limited|Display and operating method thereof|US9076398B2|2011-10-06|2015-07-07|Himax Technologies Limited|Display and operating method thereof|
    KR101995290B1|2012-10-31|2019-07-03|엘지디스플레이 주식회사|표시장치와 그 구동 방법|
    CN105139812B|2014-05-27|2018-01-30|奇景光电股份有限公司|数据传送与接收方法以及数据传输系统|
    US9898150B2|2015-01-05|2018-02-20|Synaptics Incorporated|Source driver uplink as indicator of downlink status|
    CN107731192B|2017-11-16|2020-01-31|深圳市华星光电技术有限公司|液晶显示器的驱动系统及液晶显示器的驱动方法|
    KR20200000008A|2018-06-21|2020-01-02|삼성디스플레이 주식회사|인터페이스 시스템 및 이를 포함하는 표시 장치|
    KR20200045230A|2018-10-22|2020-05-04|주식회사 실리콘웍스|디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템|
    CN112331127A|2020-11-30|2021-02-05|上海天马有机发光显示技术有限公司|显示面板的驱动方法、显示面板和显示装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/267,325|US9076398B2|2011-10-06|2011-10-06|Display and operating method thereof|
    [返回顶部]