台湾专利TW201314848A 具有散熱結構之半導體封裝及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明係關於一種具有散熱結構之半導體封裝及其製造方法，該半導體封裝包括一第一基板、一第一晶粒、一金屬導熱件以及一散熱件，該第一基板具有一上表面，該第一晶粒設置於該第一基板之上表面，該第一晶粒具有一頂面及一第一接合層，該第一接合層形成於該頂面，該金屬導熱件設置於該第一晶粒之第一接合層上，該散熱件設置於該金屬導熱件上，該散熱件具有一內表面、一第二接合層及一攔壩，該第二接合層及該攔壩形成於該內表面，該第二接合層抵接該金屬導熱件，該攔壩圍繞該該金屬導熱件，且該攔壩可限位該金屬導熱件。藉此，可確保該金屬導熱件在經過後高溫製程時能被限位在該攔壩內，進而可防止該金屬導熱件因高溫而熔融之流動。
公开号:TW201314848A
申请号:TW100133648
申请日:2011-09-19
公开日:2013-04-01
发明作者:Tun-Ching Pi；Yung-Yi Yeh；Jian-Cheng Chen；Jen-Chieh Kao；Cheng-Hui Hung；Min-Lung Huang
申请人:Advanced Semiconductor Eng；
IPC主号:H01L2224-00

专利说明:
具有散熱結構之半導體封裝及其製造方法
本發明係關於一種半導體封裝及其製造方法，特別係關於一種具有散熱結構之半導體封裝及其製造方法。
圖1A顯示習知半導體封裝之剖視圖。該半導體封裝60為了提昇散熱效能，係會在一晶粒61上設置一散熱件62，而該晶粒61與該散熱件62之間亦會設置一導熱膠63，以利該晶粒61的熱傳導至該散熱件62，惟，該導熱膠63係受限於自身材料特性，其導熱效果仍然有限。
另外，習知半導體封裝60之該散熱片62主要是透過一散熱膠64黏合於一散熱環65，藉由控制該散熱膠64壓合後之寬度可將翹曲程度控制在適當範圍內，惟，習知點膠方法通常只能控制該散熱膠64壓合後之覆蓋面積，無法有效控制該散熱膠64壓合後之寬度，其接合效果控制不易。
如上所述，為符合高散熱需求之半導體封裝，近年來開始使用金屬導熱材料，例如銦片，因其具有絕佳之導熱性及延展性，可大幅提升導熱效果。銦片在使用上必須與具有鍍金層之介質在經過特定溫度，使銦片表面熔融後，才能與鍍金層形成金屬鍵結，達到有效接合效果。
圖1B顯示一銦片使用於習知半導體封裝60之高溫狀態示意圖。一銦片I在高溫接合過程中，係會因熔融態而具有流動性，而該銦片I的流動意味著其無法有效黏合於該散熱片62，導熱效果將大幅降低，此外，四處流動的銦片I亦可能造成半導體封裝60的內部電性短路。
另外，上述半導體封裝的翹曲程度亦會嚴重影響銦片與鍍金層之接合效果，因此，使用銦片之半導體封裝必須將翹曲程度控制在適當範圍內。
有鑑於此，有必要提供一創新且具進步性之半導體封裝及其製造方法，以解決上述問題。
本發明係於一半導體封裝之散熱件上形成一攔壩，圍繞一金屬導熱件，確保該金屬導熱件在經過高溫後製程時，能被限位在該攔壩內，進而防止該金屬導熱件之流動，避免半導體封裝內部的電性短路。
本發明在於提供一種半導體封裝，包括一第一基板、一第一晶粒、一金屬導熱件以及一散熱件，該第一基板具有一上表面，該第一晶粒設置於該第一基板之上表面，該第一晶粒具有一頂面及一第一接合層，該第一接合層設置於該頂面，該金屬導熱件設置於該第一晶粒之第一接合層上，該散熱件設置於該金屬導熱件上，該散熱件具有一內表面、一第二接合層及一攔壩，該第二接合層及該攔壩設置於該內表面，該第二接合層抵接該金屬導熱件，該攔壩圍繞該金屬導熱件，且該攔壩可限位該金屬導熱件。
本發明另提供一種半導體封裝之製造方法，該方法包括：(a)提供一第一基板及一第一晶粒，該第一基板具有一上表面，該第一晶粒設置於該第一基板之上表面，該第一晶粒具有一頂面及一第一接合層，該第一接合層形成於該頂面；(b)設置一金屬導熱件於該第一晶粒之第一接合層上；以及(c)設置一散熱件於該金屬導熱件上，該散熱件具有一內表面、一第二接合層及一攔壩，該第二接合層及該攔壩形成於該內表面，該第二接合層抵接該金屬導熱件，該攔壩圍繞該金屬導熱件，且該攔壩可限位該金屬導熱件。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參閱圖2及圖2A、2B，其係分別顯示本發明一實施例之半導體封裝的結構示意圖及局部放大圖。一半導體封裝10係包括一第一基板11、一第一晶粒12、一第二晶粒13、一第二基板14、一散熱環15、一金屬導熱件20、一散熱件30以及一散熱膠40。
第一基板11係為電性中介板(Interposer)，具有一上表面11a以及至少一導通孔111做為對外電性連接結構。
第一晶粒12係為邏輯晶粒(Logical Die)，具有一頂面12a及一相對於頂面12a之背面12b，在本實施例中，該背面12b具有至少一第一凸塊122做為對外電性連接結構及一第一底膠123可包覆該第一凸塊122，該第一晶粒12以覆晶方式，即該背面12b朝下之方式，設置於該第一基板11之上表面11a，且該第一晶粒12具有一第一接合層121，該第一接合層121形成於該頂面12a，且該第一接合層121係由複數個金屬層堆疊形成。
第二晶粒13係為記憶體晶粒(Memory Die)，具有一上端面13a及一相對於該上端面13a之一下端面13b，在本實施例中，該下端面13b具有至少一第二凸塊131做為對外電性連接結構及一第二底膠132可包覆該第二凸塊131，該第二晶粒13以覆晶方式，即該下端面13b朝下之方式，設置於該第一基板11之上表面11a，且位於該第一晶粒12之一側。
第二基板14係具有一中間區塊141及一周邊區塊142，在本實施例中，該第一基板11係設置於該第二基板14之中間區塊141。
散熱環15具有一第一表面15a、一相對之第二表面15b及一溝槽結構151，該第二表面15b係固定於該第二基板14之周邊區塊142，而該溝槽結構151係凹設於該第一表面15a，較佳地，該溝槽結構151係具有至少二溝槽U。
金屬導熱件20設置於該第一晶粒12之第一接合層121上，在本實施例中，該金屬導熱件20係可為銦片(Indium)或其它導熱性佳之金屬材料，且該金屬導熱件20之表面積至少不小於該第一晶粒12之表面積。
散熱件30設置於該散熱環15及該金屬導熱件20上，在本實施例中，為使該散熱件30固定於該散熱環15上，該散熱件30具有一內表面30a、一第二接合層31及一攔壩32，該內表面30a係為粗糙表面，該第二接合層31及該攔壩32形成於該內表面30a，且該第二接合層31抵接該金屬導熱件20，在本實施例中，該第二接合層31係為金(Au)，且較佳地，該第二接合層31的表面積至少不小於該金屬導熱件之表面積，且該第二接合層31的表面係為粗糙表面，用以增加該第二接合層31與該金屬導熱件20之接合強度。該攔壩32圍繞該第二接合層31及該金屬導熱件20，不會影響該金屬導熱件20與該第二接合層31接觸之面積，亦即不會影響該金屬導熱件之導熱效果，且該攔壩32可限位該金屬導熱件20，在本實施例中，該金屬導熱件20係位於該攔壩32內，且該攔壩32與該金屬導熱件20之間係具有一間隙Y，較佳地，該間隙Y係介於50至250微米之間，該攔壩32的高度H係大於該第二接合層31的厚度，且該攔壩32的高度H係不小於該金屬導熱件20之一半厚度，較佳地，該攔壩32的高度H係介於100至650微米之間，而該攔壩32的寬度W係介於100至600微米之間。另外，在本實施例中，該攔壩32係由膠材形成。或者，在另一實施例中，該散熱件30係可一體形成該攔壩32。
散熱膠40可另設置於該散熱環15與該散熱件30之間，在本實施例中，該散熱膠40係具有一第一部份41及一第二部分42，該散熱膠40之第一部份41係位於該散熱環15之溝槽結構151內，而該散熱膠40之第二部份42係位於該散熱環15之第一表面15a與該散熱件30之間。此外，由於該溝槽結構151具有該二溝槽U，因此，可將該散熱膠40壓合後之寬度控制在所需範圍內。
圖3顯示本發明第一接合層121之多種實施態樣圖。請參閱圖3，在本實施例中，該第一接合層121係有以下幾種實施態樣：態樣A：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/銅(Cu)/鎳(Ni)/鈀(Pd)/金(Au)。其中鈦(Ti)層係為阻障層，第一銅(Cu)層係為種子層，第二銅(Cu)層係為緩衝層，鎳(Ni)層係為銅擴散阻障層，鈀(Pd)層係為黏著層，金(Au)層係為銲層，較佳地，鈦(Ti)層的厚度係介於0.1至0.5微米之間，第一銅(Cu)層的厚度係介於0.1至0.5微米之間，第二銅(Cu)層的厚度係介於3至50微米之間，鎳(Ni)層的厚度係介於1至3微米之間，鈀(Pd)層的厚度係介於0.1至0.5微米之間，金(Au)層的厚度係介於0.1至0.5微米之間；態樣B：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/銅(Cu)/鎳(Ni)/鈀(Pd)。態樣B基本上與態樣A相同，其差異處僅在於態樣B省略金(Au)層(銲層)；態樣C：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/鎳(Ni)/鈀(Pd)/金(Au)。態樣C基本上與態樣A相同，其差異處僅在於態樣C省略第二銅(Cu)層(緩衝層)；態樣D：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/鎳(Ni)/鈀(Pd)。態樣D基本上與態樣C相同，其差異處僅在於態樣D省略金(Au)層(銲層)；態樣E：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/銅(Cu)/鎳(Ni)/錫銀(SnAg)。態樣E基本上與態樣B相同，其差異處僅在於態樣E係以錫銀(SnAg)層取代鈀(Pd)層；態樣F：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/鎳(Ni)/金(Au)。態樣F基本上與態樣D相同，其差異處僅在於態樣F係以金(Au)層取代鈀(Pd)層；及態樣G：該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/銅(Cu)/鎳(Ni)/金(Au)。態樣G基本上與態樣B相同，其差異處僅在於態樣G係以金(Au)層取代鈀(Pd)層。
圖4顯示本發明一實施例之攔壩之結構示意圖。攔壩32係可為方框體。
圖5顯示本發明另一實施例之攔壩之結構示意圖。攔壩32係具有四個條狀體321，該些條狀體321係彼此分離，且排列成一方框形狀。
圖6顯示本發明又一實施例之攔壩之結構示意圖。攔壩32係具有複數個點狀體32a，該些點狀體32a係間隔排列成一方框形狀。
圖7A至7D顯示依據本發明一實施例之半導體封裝之製造流程圖。
如7A圖所示，提供一第一基板11、一第一晶粒12、一第二晶粒13、一第二基板14及一散熱環15，在本實施例中，該第一基板11係為電性中介板(Interposer)，該第一晶粒12係為邏輯晶粒(Logical Die)，而該第二晶粒13係為記憶體晶粒(Memory Die)。該第一基板11具有一上表面11a，該第一晶粒12設置於該第一基板11之上表面11a，且該第一晶粒12具有一頂面12a及一第一接合層121，在本實施例中，該第一接合層121形成於該頂面12a，且該第一接合層121係由複數個金屬層堆疊形成。
該第二晶粒13係設置於該第一基板11之上表面11a，且位於該第一晶粒12之一側，該第二基板14係具有一中間區塊141及一周邊區塊142，在本實施例中，該第一基板11係設置於該第二基板14之中間區塊141，而該散熱環15係固定於該第二基板14之周邊區塊142。此外，該散熱環15係具有一第一表面15a、一相對之第二表面15b及一溝槽結構151，該第二表面15b係固定於該第二基板14之周邊區塊142，而該溝槽結構151係凹設於該第一表面15a，較佳地，該溝槽結構151係具有至少二溝槽U。
如圖7B所示，設置一金屬導熱件20於該第一晶粒12之第一接合層121上，在本實施例中，該金屬導熱件20係可為銦片(Indium)或其它導熱性佳之金屬材料。
如圖7C所示，設置一散熱件30於該金屬導熱件20上，在此步驟中，更包括設置該散熱件30於該散熱環15上，且為使該散熱件30固定於該散熱環15上，另可設置一散熱膠40於該散熱環15與該散熱件30之間，在本實施例中，該散熱膠40係具有一第一部份41及一第二部分42，該散熱膠40之第一部份41係位於該散熱環15之溝槽結構151內，而該散熱膠40之第二部份42係位於該散熱環15之第一表面15a與該散熱件30之間。此外，由於該溝槽結構151具有該二溝槽U，因此，可將該散熱膠40壓合後之寬度控制在所需範圍內。
如圖7C所示，該散熱件30具有一內表面30a、一第二接合層31及一攔壩32，該內表面30a係為粗糙表面，在本實施例中，該粗糙表面係可以電漿表面處理方法或噴砂方法形成。該第二接合層31及該攔壩32形成於該內表面30a，且該第二接合層31抵接該金屬導熱件20，在本實施例中，該第二接合層31係為金(Au)，且較佳地，該第二接合層31的表面係為粗糙表面，用以增加該第二接合層31與該金屬導熱件20之接合強度。該攔壩32圍繞該第二接合層31，且該攔壩32可限位該金屬導熱件20，在本實施例中，該金屬導熱件20係位於該攔壩32內。另外，在本實施例中，該攔壩32係由膠材形成。或者，在另一實施例中，該散熱件30係可一體形成該攔壩32。
圖7D所示，另包括進行一回銲步驟，以使該金屬導熱件20熔融接合於該第一晶粒12之第一接合層121及該散熱件30之第二接合層31，由於該攔壩32係圍繞該金屬導熱件20，因此，可確保該金屬導熱件20在高溫回銲過程中能被限位在該攔壩32內，進而可防止該金屬導熱件20之流動。
圖8及圖8A顯示依據本發明另一實施例之半導體封裝之狀態示意圖及局部放大圖。膠體50係用以填補該攔壩32因該散熱件30的貼合容許度所產生的間距，在本實施例中，該膠體50係包覆部分該攔壩32，且該膠體50係具有一包覆寬度X及一包覆高度Z，該包覆寬度X至少不小於攔壩32寬度和攔壩32與金屬導熱件20之間隙的總和，該包覆高度Z至少不小於第一晶粒12之一半厚度。在本實施例中，較佳地，包覆寬度X係介於450微米至700微米之間，而該包覆高度Z係介於250微米至400微米之間。
另外，在本實施例中，該第二接合層31之粗糙表面的形成步驟係可有下列幾種方式：圖9顯示本發明第二接合層之粗糙表面的第一種形成步驟示意圖。第二接合層31之粗糙表面的第一種形成步驟包括：粗化該散熱件30之內表面30a；以及形成該第二接合層31於粗化後之該內表面30a。
圖10顯示本發明第二接合層之粗糙表面的第二種形成步驟示意圖。第二接合層31之粗糙表面的第二種形成步驟包括：形成該第二接合層31於該內表面30a；以及粗化該第二接合層31的表面及該內表面30a。
圖11顯示本發明第二接合層之粗糙表面的第三種形成步驟示意圖。第二接合層31之粗糙表面的第三種形成步驟包括：形成該第二接合層31於該內表面30a；以及粗化該第二接合層31的表面。
上述實施例僅為說明本發明之原理及其功效，並非限制本發明，因此習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
10．．．半導體封裝
11．．．第一基板
11a．．．上表面
12．．．第一晶粒
12a．．．頂面
12b．．．背面
13．．．第二晶粒
13a．．．上端面
13b．．．下端面
14．．．第二基板
15．．．散熱環
15a．．．第一表面
15b．．．第二表面
20．．．金屬導熱件
30．．．散熱件
30a．．．內表面
31．．．第二接合層
32．．．攔壩
32a．．．點狀體
40．．．散熱膠
41．．．第一部分
42．．．第二部分
50．．．膠體
60．．．習知半導體封裝結構
61．．．晶粒
62．．．散熱件
63．．．導熱膠
64．．．散熱膠
65．．．散熱環
111．．．導通孔
121．．．第一接合層
122．．．第一凸塊
123．．．第一底膠
131．．．第二凸塊
132．．．第二底膠
141．．．中間區塊
142．．．周邊區塊
151．．．溝槽結構
321．．．條狀體
H．．．高度
I．．．銦片
U．．．溝槽
W．．．寬度
X．．．包覆寬度
Y．．．間隙
Z．．．包覆高度
圖1A顯示習知半導體封裝結構之結構示意圖；
圖1B顯示銦片使用於習知半導體封裝結構之狀態示意圖；
圖2顯示本發明一實施例之半導體封裝的結構示意圖；
圖2A顯示本發明一實施例之半導體封裝的局部放大圖；
圖2B顯示本發明一實施例之半導體封裝的另一局部放大圖；
圖3顯示本發明第一接合層之多種實施態樣圖；
圖4顯示本發明一實施例之攔壩之結構示意圖；
圖5顯示本發明另一實施例之攔壩之結構示意圖；
圖6顯示本發明又一實施例之攔壩之結構示意圖；
圖7A至7D顯示依據本發明一實施例之半導體封裝之製造流程圖；
圖8顯示依據本發明另一實施例之半導體封裝之狀態示意圖；
圖8A顯示依據本發明另一實施例之半導體封裝之局部放大圖；
圖9顯示本發明第二接合層之粗糙表面的第一種形成步驟示意圖；
圖10顯示本發明第二接合層之粗糙表面的第二種形成步驟示意圖；及
圖11顯示本發明第二接合層之粗糙表面的第三種形成步驟示意圖。
10．．．半導體封裝
11．．．第一基板
11a．．．上表面
12．．．第一晶粒
12a．．．頂面
12b．．．背面
13．．．第二晶粒
13a．．．上端面
13b．．．下端面
14．．．第二基板
15．．．散熱環
15a．．．第一表面
15b．．．第二表面
20．．．金屬導熱件
30．．．散熱件
30a．．．內表面
31．．．第二接合層
32．．．攔壩
40．．．散熱膠
41．．．第一部分
42．．．第二部分
121．．．第一接合層
122．．．第一凸塊
123．．．第一底膠
131．．．第二凸塊
132．．．第二底膠
141．．．中間區塊
142．．．周邊區塊
151．．．溝槽結構
U．．．溝槽

权利要求:
Claims (10)
[1] 一種半導體封裝，包括：一第一基板，具有一上表面；一第一晶粒，設置於該第一基板之上表面，該第一晶粒具有一頂面；一金屬導熱件，設置於該第一晶粒之頂面上，且該金屬導熱件之表面積至少不小於該第一晶粒之表面積；一散熱件，設置於該金屬導熱件上，該散熱件具有一內表面；以及一攔壩，形成於該散熱件之內表面，該攔壩圍繞該金屬導熱件，且該攔壩可限位該金屬導熱件。
[2] 如請求項1之半導體封裝，其中該金屬導熱件係為銦片。
[3] 如請求項1之半導體封裝，其中該攔壩的高度係不小於該金屬導熱件之一半厚度。
[4] 如請求項1之半導體封裝，其中該攔壩係具有四個條狀體，該些條狀體係彼此分離，且排列成一方框形狀。
[5] 如請求項1之半導體封裝，其中該攔壩係具有複數個點狀體，該些點狀體係間隔排列成一方框形狀。
[6] 如請求項1之半導體封裝，其中該散熱件係一體形成該攔壩。
[7] 如請求項1之半導體封裝，更包含一第一接合層形成於該第一晶粒之頂面，且該第一接合層係由複數個金屬層堆疊形成。
[8] 如請求項7之半導體封裝，其中該些金屬層之材質係為鈦(Ti)、銅(Cu)、鎳(Ni)、鈀(Pd)、金(Au)或錫銀(SnAg)。
[9] 如請求項7之半導體封裝，其中該些金屬層由下至上依序為鈦(Ti)/銅(Cu)/鎳(Ni)/金(Au)。
[10] 如請求項1之半導體封裝，更包括一膠體，該膠體係包覆部分該攔壩。

类似技术:

公开号 | 公开日 | 专利标题

US20180269126A1|2018-09-20|Semiconductor packages and methods of fabricating the same

TWI273667B|2007-02-11|Chip package and bump connecting structure thereof

CN100495694C|2009-06-03|半导体器件

US7880285B2|2011-02-01|Semiconductor device comprising a semiconductor chip stack and method for producing the same

TW201705615A|2017-02-01|用於低溫接合的結構和方法

TWI425667B|2014-02-01|Led覆晶結構及其製造方法

TWI536516B|2016-06-01|具有散熱結構之半導體封裝及其製造方法

TWI650816B|2019-02-11|半導體裝置及其製造方法

TW201640627A|2016-11-16|電子裝置及其製法

TW201737362A|2017-10-16|暫態液相材料接合及密封結構及形成其之方法

CN102324409B|2013-11-20|具有散热结构的半导体封装及其制造方法

JP6242231B2|2017-12-06|半導体装置及びその製造方法

JP2010525553A|2010-07-22|半導体装置のバンプ構造

TWI508203B|2015-11-11|封裝體及其形成方法

TWI548030B|2016-09-01|導電盲孔結構及其製法

JP2010528472A|2010-08-19|熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ

TWI455264B|2014-10-01|晶片接合結構及晶片接合的方法

JP2016063013A|2016-04-25|半導体装置

TWI603457B|2017-10-21|Semiconductor device and method of manufacturing the same

TWI500129B|2015-09-11|半導體覆晶接合結構及方法

TWI605740B|2017-11-11|基體之接合方法

TWI529881B|2016-04-11|The structure and method of composite carrier board for chip - scale wafer - level package

JP5799565B2|2015-10-28|半導体装置及びその製造方法

CN102751203A|2012-10-24|半导体封装结构及其制作方法

TWI579937B|2017-04-21|基板結構及其製法暨導電結構

同族专利:

公开号 | 公开日

TWI536516B|2016-06-01|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US10153222B2|2016-11-14|2018-12-11|Taiwan Semiconductor Manufacturing Company, Ltd.|Package structures and methods of forming the same|

CN110112115A|2018-02-01|2019-08-09|台湾积体电路制造股份有限公司|集成电路封装件及其形成方法|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

TW100133648A|TWI536516B|2011-09-19|2011-09-19|具有散熱結構之半導體封裝及其製造方法|TW100133648A| TWI536516B|2011-09-19|2011-09-19|具有散熱結構之半導體封裝及其製造方法|

[返回顶部]