• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係揭露一種三維積體電路之接合方法及其三維積體電路，其包含下列步驟：提供一基板；沉積薄膜層於基板上；利用光源照射於薄膜層，以形成圖形結構；藉由第一金屬及第二金屬共鍍於薄膜層上，以形成金屬共鍍層；提供依序具有基板、薄膜層及金屬共鍍層之第一積體電路；提供依序具有金屬共鍍層、薄膜層及基板之第二積體電路；以及透過一設定溫度，第一積體電路接合於第二積體電路上，以形成三維積體電路。
    公开号:TW201314838A
    申请号:TW100133482
    申请日:2011-09-16
    公开日:2013-04-01
    发明作者:Kuan-Neng Chen；Sheng-Yao Hsu
    申请人:Univ Nat Chiao Tung；
    IPC主号:H01L24-00
    专利说明:
    三維積體電路之接合方法及其三維積體電路
    本發明是有關於一種三維積體電路之接合方法及其三維積體電路，特別是有關於一種可自動形成附著層、阻擋層及邊界保護層的三維積體電路之接合方法及其三維積體電路。
    隨著科技與半導體技術的發展，科技產品也漸漸趨向小型化、多功能及輕薄化，而容置空間不斷縮小也使積體電路（Integrated Circuit，IC）的設計上更加具有挑戰性。以目前三維積體電路堆疊技術的發展而言，除了大幅縮小記憶體在電路板上所佔面積，提升電子產品縮小化的效率外，更能將不同功能晶片整合在同一構裝模組中，達到系統級封裝（System in Package，SiP）的效益。
    習知應用於積體電路的接合方法，如美國專利公告第5334804號，係提出一種利用可導電的銅柱連結積體電路晶片及基板，然而此種方法製程繁複，製造上較具困難性，且較適合於後段封裝，無法應用於前段製程發展。又如S.TSUKIMOTO等人於2007年提出「Effect of Annealing Ambient on the Self-Formation Mechanism of Diffusion Barrier Layers Used in Cu(Ti) Interconnects」，可應用於銅導線，使其不易被氧化。然而，此方法僅適用於二維平面的接合，無法應用於維度的延伸，使得發展受到限制。
    經由上述可知，習知技術具有製程繁雜、維度無法延伸，或只適用於傳統的製程方法，科技的發展受到限制等問題。因此，以需求來說，設計一個三維積體電路之接合方法及其三維積體電路，已成市場應用上之一個刻不容緩的議題。
    有鑑於上述習知技藝之問題，本發明之目的就是在提供一種三維積體電路之接合方法及其三維積體電路，以解決先前技術費時、製程繁雜且限制維度延伸之問題。
    根據本發明之目的，提出一種三維積體電路之接合方法，適用於製造一三維積體電路，其包含下列步驟：提供一基板；沉積薄膜層於基板上；利用光源照射於薄膜層，以形成圖形結構；藉由第一金屬及第二金屬共鍍於薄膜層上，以形成金屬共鍍層；提供依序具有基板、薄膜層及金屬共鍍層之第一積體電路；提供依序具有金屬共鍍層、薄膜層及基板之第二積體電路；以及透過一設定溫度，疊合第一積體電路於第二積體電路上。
    其中，此接合方法更包含提供依序具有基板、薄膜層及金屬共鍍層之第一積體電路；提供依序具有基板、薄膜層及金屬共鍍層之第三積體電路；以及透過設定溫度，將第一積體電路貼合於第三積體電路之一側。
    其中，此接合方法更包含透過設定溫度，疊合第一積體電路於第二積體電路上；以及於薄膜層上形成附著層或阻擋層。
    其中，此接合方法更包含透過設定溫度及大氣壓力下，疊合第一積體電路於第二積體電路上；以及於金屬共鍍層上形成邊界保護層。
    其中，此接合方法更包含透過設定溫度於腔體中，疊合第一積體電路於第二積體電路上；以及於金屬共鍍層上形成邊界保護層。
    根據本發明之目的，再提出一種三維積體電路，其包含：一第一積體電路及一第二積體電路。第一積體電路，係依序包含：一第一基板；一第一薄膜層設置於第一基板上，並將一光源照射於第一薄膜層，以形成一圖形結構；一第一金屬及一第二金屬沉積於第一薄膜層上，以形成第一金屬共鍍層。第二積體電路透過一設定溫度疊合於第一積體電路上，依序包含一第二金屬共鍍層、一第二薄膜層及一第二基板；其中，第二薄膜層係設置於第二基板下方，並光源照射於第二薄膜層，以形成圖形結構，且第二金屬共鍍層係將第一金屬及第二金屬沉積於第二薄膜層下方，以形成第二金屬共鍍層。
    其中，第一積體電路依序具有第一基板、第一薄膜層及第一金屬共鍍層，且第三積體電路依序具有第三基板、第三薄膜層及第三金屬共鍍層，並第一積體電路透過設定溫度貼合於第三積體電路之一側。
    其中，第一積體電路透過設定溫度疊合於第二積體電路上，並於第一薄膜層或第二薄膜層上形成附著層或阻擋層。
    其中，第一積體電路透過設定溫度及一大氣壓力，疊合於第二積體電路上，並於第一金屬共鍍層或第二金屬共鍍層上形成邊界保護層。
    其中，第一積體電路透過設定溫度於一腔體中，疊合於第二積體電路上，並於第一金屬共鍍層或第二金屬共鍍層上形成邊界保護層。
    根據本發明之目的，更提出一種三維積體電路，其包含：一第一積體電路及一第二積體電路，第一積體電路係依序包含第一基板、第一薄膜層及第一金屬共鍍層，第二積體電路係依序包含第二金屬共鍍層、第二薄膜層及第二基板；其中，第一金屬共鍍層與第二金屬共鍍層係於一設定溫度相互接合，且第一薄膜層或第二薄膜層之表面係自動形成一附著層或一阻擋層，並第一金屬共鍍層或第二金屬共鍍層之表面係自動形成一邊界保護層。
    其中，第一金屬共鍍層與第二金屬共鍍層係於設定溫度及大氣壓力下相互接合，且第一金屬共鍍層或第二金屬共鍍層之表面係自動形成邊界保護層。
    其中，第一金屬共鍍層與第二金屬共鍍層係於設定溫度及一腔體中相互接合，且第一金屬共鍍層或第二金屬共鍍層之表面係自動形成邊界保護層。
    綜上所述，本發明之三維積體電路之接合方法及其三維積體電路，可克服先前技藝製程繁雜、維度無法延伸，造成科技的發展受到限制等問題，且藉由本發明之三維積體電路之接合方法及其三維積體電路可於一般大氣環境中進行高溫接合銅鈦之製程，且於接合時自動形成鈦附著層、阻擋層及防銅氧化的氧化鈦之邊界保護層。進一步地，可簡化製造流程，直接形成具有銅鈦共鍍的結構，無需額外進行鈦附著層、銅種晶層或巨量銅層的濺鍍沉積。
    為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
    以下將參照相關圖式，說明依本發明之三維積體電路之接合方法及其三維積體電路之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。
    請參閱第1圖至第4圖，其係為本發明之三維積體電路之第一實施例之第一、第二、第三及第四示意圖。在本實施例中，第一基板11和第二基板21可為矽晶圓，其矽晶圓不限於任何尺寸或規格。第一薄膜層12或第二薄膜層22可為二氧化矽或其他薄膜材料。第一金屬與第二金屬可為金屬元素，第一金屬於本實施例較佳可為銅，第二金屬於本實施例較佳可為鈦，但不以此為限。如第1圖至第4圖所示，第一積體電路10依序可包含第一基板11、第一薄膜層12以及第一金屬共鍍層13。如第1圖所示，第一薄膜層12可設置於第一基板11上，且其厚度或材料可根據需求改變，在本實施例中，較佳可沉積1000nm的二氧化矽於第一基板11，可以作為第一薄膜層12。可利用一光源1照射於第一薄膜層12，透過光罩以形成一圖形結構。
    進一步地，如第2圖所示，可以利用物理氣相沉積法於第一薄膜層12上方沉積第一金屬及第二金屬，以形成該第一金屬共鍍層13。第一金屬於本實施例較佳可為銅，第二金屬於本實施例較佳可為鈦，但不以此為限。如此一來，第一金屬共鍍層13可為銅鈦共鍍的結構，並形成第一積體電路10。
    附帶一提的是，物理氣相沉積法是一種可利用高溫熱源將原料加熱至高溫，使其氣化或形成等離子體，然後在基體上冷卻凝聚成各種形態的材料，例如：單晶、薄膜或晶粒等。
    接著，請一併參閱第2圖、第3圖及第4圖，第二積體電路20依序可包含第二金屬共鍍層23、第二薄膜層22及第二基板21，且第二積體電路20可於設定的溫度下疊合於第一積體電路10上，其溫度較佳可為200℃至400℃。如圖所示，第一積體電路10與第二積體電路20可接合為三維積體電路。值得一提的是，在本實施例中，是將第一積體電路10與第二積體電路20作兩層的堆疊接合，然，其推疊的層數並不侷限於兩層，可以一層一層的堆疊上去，且每一層可任意改變其製程條件、製程中之金屬材料。
    特別注意的是，在較佳可於溫度為200℃至400℃下，將第一積體電路10與第二積體電路20接合，並可於第一薄膜層12和第二薄膜層22的表面自動地形成附著層100或阻擋層200。在本實施例中，第一金屬共鍍層13和第二金屬共鍍層23較佳可為銅鈦共鍍的結構，所以在溫度為200℃至400℃接合第一積體電路10與第二積體電路20時，銅原子會往介面擴散移動，而鈦原子會往二氧化矽的基板移動，而在二氧化矽的表面形成鈦的附著層100，以及防止銅擴散進入二氧化矽的阻擋層200。
    同時，在溫度較佳可為200℃至400℃及一般大氣壓力下或在通少量氧氣的腔體內，將第一積體電路10與第二積體電路20接合，第一金屬共鍍層13與第二金屬共鍍層23的表面可自動形成一邊界保護層300。在本實施例中，鈦金屬傾向與大氣中的氧形成鈦的氧化物，使得部份的鈦會往邊界移動，而鈦的氧化物非常的緻密，故鈦的氧化物一旦形成，氧便無法擴散進入銅鈦共鍍的結構中。換句話說，此一擴散作用進一步可防止銅進行氧化反應。
    順帶一提的是，在本發明所屬領域中具有通常知識者應當明瞭，於前面敘述方式之材質和各層疊合之實施態樣僅為舉例而非限制。
    依據第一實施例，本發明更提出第二實施例作更進一步之舉例說明。
    請參閱第5圖，其係為本發明之三維積體電路之第二實施例之示意圖。在本實施例中，第一基板11和第三基板31可為矽晶圓，其矽晶圓不限於任何尺寸或規格。第一薄膜層12或第三薄膜層32可為二氧化矽或其他薄膜材料。第一金屬與第二金屬可為金屬元素，第一金屬於本實施例較佳可為銅，第二金屬於本實施例較佳可為鈦，但不以此為限。如圖所示，第一積體電路依序可包含第一基板11、第一薄膜層12以及第一金屬共鍍層13。第一薄膜層12可設置於第一基板11上，且其厚度或材料可根據需求改變，在本實施例中，較佳可沉積1000nm的二氧化矽於第一基板11，可以作為第一薄膜層12。利用一光源照射於第一薄膜層12，可透過光罩以形成一圖形結構。
    更進一步地，可以利用物理氣相沉積法於第一薄膜層12上方沉積第一金屬及第二金屬，以形成該第一金屬共鍍層13。第一金屬於本實施例較佳可為銅，第二金屬於本實施例較佳可為鈦，但不以此為限。如此一來，第一金屬共鍍層13可為銅鈦共鍍的結構，並形成第一積體電路10。同時，第三積體電路40可以與第一積體電路10一般，具有相同的堆疊和製造方法來形成第三積體電路40，第三積體電路40依序可包含第三基板31、第三薄膜層32及第三金屬共鍍層33。第一積體電路10於一設定溫度下可貼合於第三積體電路40的一側，其溫度較佳可為200℃至400℃。如圖所示，在本實施例中，是將第一積體電路10與第三積體電路40左右貼合以作為接合，然，排列之位置並不以此為限。
    儘管前述在說明本發明之三維積體電路之接合方法及其三維積體電路的過程中，亦已同時說明本發明之三維積體電路之接合方法的概念，但為求清楚起見，以下仍另繪示流程圖詳細說明。
    請參閱第6圖，其係為本發明之三維積體電路之接合方法流程圖，如圖所示，本發明之三維積體電路之接合方法，其適用於製造一三維積體電路，其三維積體電路包含一第一積體電路及一第二積體電路。第一積體電路依序包含一第一基板、一第一薄膜層及一第一金屬共鍍層，第二積體電路係依序包含一第二金屬共鍍層、一第二薄膜層及一第二基板。三維積體電路之接合方法包含下列步驟：
    在步驟S11中，提供一基板。
    在步驟S12中，沉積薄膜層於基板上。
    在步驟S13中，利用光源照射於薄膜層，以形成圖形結構。
    在步驟S14中，藉由第一金屬及第二金屬共鍍於薄膜層上，以形成金屬共鍍層。
    在步驟S15中，提供依序具有基板、薄膜層及金屬共鍍層之第一積體電路。
    在步驟S16中，提供依序具有金屬共鍍層、薄膜層及基板之第二積體電路。
    在步驟S17中，透過一設定溫度、於大氣壓力下或腔體中，將第一積體電路與第二積體電路接合。
    本發明之三維積體電路之接合方法的詳細說明以及實施方式已於前面敘述本發明之三維積體電路之接合方法及其三維積體電路時描述過，在此為了簡略說明便不再敘述。
    綜上所述，依本發明之三維積體電路之接合方法及其三維積體電路，其可具有一或多個下述優點：
    (1) 此發明克服先前技藝製程繁雜、維度無法延伸，造成科技的發展受到限制等問題。
    (2) 此發明之三維積體電路之接合方法及其三維積體電路可於一般大氣環境中進行高溫接合銅鈦之製程，且於接合時自動形成鈦附著層、阻擋層及防銅氧化的氧化鈦之邊界保護層。
    (3) 此發明之三維積體電路之接合方法及其三維積體電路可簡化製造流程，直接形成具有銅鈦共鍍的結構，無需額外進行鈦附著層、銅種晶層或巨量銅層的濺鍍沉積。
    雖然前述的描述及圖示已揭示本發明之較佳實施例，必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例，而不會脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉該技藝者將可體會本發明可能使用於很多形式、結構、佈置、比例、材料、元件和組件的修改。
    因此，本文於此所揭示的實施例於所有觀點，應被視為用以說明本發明，而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定，並涵蓋其合法均等物，並不限於先前的描述。
    1．．．光源
    10．．．第一積體電路
    11．．．第一基板
    12．．．第一薄膜層
    13．．．第一金屬共鍍層
    20．．．第二積體電路
    21．．．第二基板
    22．．．第二薄膜層
    23．．．第二金屬共鍍層
    31．．．第三基板
    32．．．第三薄膜層
    33．．．第三金屬共鍍層
    40．．．第三積體電路
    100．．．附著層
    200．．．阻擋層
    300．．．邊界保護層
    以及
    S11~S17．．．步驟流程
    第1圖　係為本發明之三維積體電路之第一實施例之第一示意圖；第2圖　係為本發明之三維積體電路之第一實施例之第二示意圖；第3圖　係為本發明之三維積體電路之第一實施例之第三示意圖；第4圖　係為本發明之三維積體電路之第一實施例之第四示意圖；第5圖　係為本發明之三維積體電路之第二實施例之示意圖；以及第6圖　係為本發明之三維積體電路之接合方法流程圖。
    11．．．第一基板
    12．．．第一薄膜層
    13．．．第一金屬共鍍層
    21．．．第二基板
    22．．．第二薄膜層
    23．．．第二金屬共鍍層
    100．．．附著層
    200．．．阻擋層
    以及
    300．．．邊界保護層
    权利要求:
    Claims (13)
    [1] 一種三維積體電路之接合方法，適用於製造一三維積體電路，該三維積體電路之接合方法包含下列步驟：提供一基板；沉積一薄膜層於該基板上；利用一光源照射於該薄膜層，以形成一圖形結構；藉由一第一金屬及一第二金屬共鍍於該薄膜層上，以形成一金屬共鍍層；提供依序具有該基板、該薄膜層及該金屬共鍍層之一第一積體電路；提供依序具有該金屬共鍍層、該薄膜層及該基板之一第二積體電路；以及透過一設定溫度，疊合該第一積體電路於該第二積體電路上。
    [2] 如申請專利範圍第1項所述之三維積體電路之接合方法，更包含下列步驟：提供依序具有該基板、該薄膜層及該金屬共鍍層之該第一積體電路；提供依序具有該基板、該薄膜層及該金屬共鍍層之一第三積體電路；以及透過該設定溫度，將該第一積體電路貼合於該第三積體電路之一側。
    [3] 如申請專利範圍第1項所述之三維積體電路之接合方法，更包含下列步驟：透過該設定溫度，疊合該第一積體電路於該第二積體電路上；以及於該薄膜層上形成一附著層或一阻擋層。
    [4] 如申請專利範圍第1項所述之三維積體電路之接合方法，更包含下列步驟：透過該設定溫度及一大氣壓力下，疊合該第一積體電路於該第二積體電路上；以及於該金屬共鍍層上形成一邊界保護層。
    [5] 如申請專利範圍第4項所述之三維積體電路之接合方法，更包含下列步驟：透過該設定溫度於一腔體中，疊合該第一積體電路於該第二積體電路上；以及於該金屬共鍍層上形成該邊界保護層。
    [6] 一種三維積體電路，其包含：一第一積體電路，係依序包含：一第一基板；一第一薄膜層，係設置於該第一基板上，並將一光源照射於該第一薄膜層，以形成一圖形結構；一第一金屬共鍍層，係沉積一第一金屬及一第二金屬於該第一薄膜層上，以形成該第一金屬共鍍層；以及一第二積體電路，係透過一設定溫度疊合於該第一積體電路上，依序包含一第二金屬共鍍層、一第二薄膜層及一第二基板；其中，該第二薄膜層係設置於該第二基板下方，並該光源照射於該第二薄膜層，以形成該圖形結構，且該第二金屬共鍍層係將該第一金屬及該第二金屬沉積於該第二薄膜層下方，以形成該第二金屬共鍍層。
    [7] 如申請專利範圍第6項所述之三維積體電路，其中該第一積體電路依序具有該第一基板、該第一薄膜層及該第一金屬共鍍層，且一第三積體電路依序具有一第三基板、一第三薄膜層及一第三金屬共鍍層，並該第一積體電路透過該設定溫度貼合於該第三積體電路之一側。
    [8] 如申請專利範圍第6項所述之三維積體電路，其中該第一積體電路透過該設定溫度疊合於該第二積體電路上，並於該第一薄膜層或該第二薄膜層上形成一附著層或一阻擋層。
    [9] 如申請專利範圍第6項所述之三維積體電路，其中該第一積體電路透過該設定溫度及一大氣壓力，疊合於該第二積體電路上，並於該第一金屬共鍍層或該第二金屬共鍍層上形成一邊界保護層。
    [10] 如申請專利範圍第9項所述之三維積體電路，其中該第一積體電路透過該設定溫度於一腔體中，疊合於該第二積體電路上，並於該第一金屬共鍍層或該第二金屬共鍍層上形成該邊界保護層。
    [11] 一種三維積體電路，其包含：一第一積體電路及一第二積體電路，該第一積體電路係依序包含一第一基板、一第一薄膜層及一第一金屬共鍍層，該第二積體電路係依序包含一第二金屬共鍍層、一第二薄膜層及一第二基板；其中，該第一金屬共鍍層與該第二金屬共鍍層係於一設定溫度相互接合，且該第一薄膜層或該第二薄膜層之表面係自動形成一附著層或一阻擋層，並該第一金屬共鍍層或該第二金屬共鍍層之表面係自動形成一邊界保護層。
    [12] 如申請專利範圍第11項所述之三維積體電路，其中該第一金屬共鍍層與該第二金屬共鍍層係於該設定溫度及一大氣壓力下相互接合，且該第一金屬共鍍層或該第二金屬共鍍層之表面係自動形成該邊界保護層。
    [13] 如申請專利範圍第11項所述之三維積體電路，其中該第一金屬共鍍層與該第二金屬共鍍層係於該設定溫度及一腔體中相互接合，且該第一金屬共鍍層或該第二金屬共鍍層之表面係自動形成該邊界保護層。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP6677380B2|2020-04-08|高密度有機ブリッジデバイスおよび方法
    TWI324380B|2010-05-01|Hybrid structure of multi-layer substrates and manufacture method thereof
    TWI362710B|2012-04-21|Method for forming metal electrode of system in package
    JP2013077711A5|2014-11-06|
    US8381964B2|2013-02-26|Tin-silver bonding and method thereof
    US20130037942A1|2013-02-14|Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
    TW201409660A|2014-03-01|層疊封裝裝置的形成方法
    US7687312B2|2010-03-30|Method of manufacturing hybrid structure of multi-layer substrates
    WO2011041934A1|2011-04-14|半导体承载结构
    JP2008543049A5|2009-05-07|
    TW201131697A|2011-09-16|Substrate for electronic device stacked structure for electronic device electronic device and a method for manufacturing the same
    TW200935579A|2009-08-16|Stacked chip structure and fabrication method thereof
    TWI433268B|2014-04-01|三維積體電路之接合方法及其三維積體電路
    CN104347492A|2015-02-11|具有高深宽比的通孔结构及多晶片互联的制造方法
    US9000471B2|2015-04-07|LED module
    TW201814862A|2018-04-16|組裝方法
    JP2010021466A|2010-01-28|基板接合方法及び電子部品
    TW202001983A|2020-01-01|半導體結構及其形成方法
    TW201631699A|2016-09-01|無晶圓基材之中介層的製作方法
    JP2003347522A5|2005-09-29|
    TWI416689B|2013-11-21|And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device
    JP2010147051A5|2012-01-26|
    TWI260756B|2006-08-21|Heat sink structure for embedding chips and method for fabricating the same
    TWI486107B|2015-05-21|用於晶片封裝件之基板的製造方法
    US20100081233A1|2010-04-01|Method of manufacturing integrated circuit having stacked structure and the integrated circuit
    同族专利:
    公开号 | 公开日
    US20130069248A1|2013-03-21|
    US8508041B2|2013-08-13|
    KR20130030182A|2013-03-26|
    KR101384131B1|2014-04-10|
    TWI433268B|2014-04-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN104465428A|2013-09-16|2015-03-25|中国科学院上海微系统与信息技术研究所|一种铜-铜金属热压键合的方法|US5334804A|1992-11-17|1994-08-02|Fujitsu Limited|Wire interconnect structures for connecting an integrated circuit to a substrate|
    US6191468B1|1999-02-03|2001-02-20|Micron Technology, Inc.|Inductor with magnetic material layers|
    US6844253B2|1999-02-19|2005-01-18|Micron Technology, Inc.|Selective deposition of solder ball contacts|
    US6890829B2|2000-10-24|2005-05-10|Intel Corporation|Fabrication of on-package and on-chip structure using build-up layer process|
    US7388294B2|2003-01-27|2008-06-17|Micron Technology, Inc.|Semiconductor components having stacked dice|
    US7402509B2|2005-03-16|2008-07-22|Intel Corporation|Method of forming self-passivating interconnects and resulting devices|
    US7932590B2|2006-07-13|2011-04-26|Atmel Corporation|Stacked-die electronics package with planar and three-dimensional inductor elements|
    法律状态:
    2022-01-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100133482A|TWI433268B|2011-09-16|2011-09-16|三維積體電路之接合方法及其三維積體電路|TW100133482A| TWI433268B|2011-09-16|2011-09-16|三維積體電路之接合方法及其三維積體電路|
    US13/325,587| US8508041B2|2011-09-16|2011-12-14|Bonding method for three-dimensional integrated circuit and three-dimensional integrated circuit thereof|
    KR1020120011321A| KR101384131B1|2011-09-16|2012-02-03|3차원 집적 회로의 접합 방법 및 3차원 집적 회로|
    [返回顶部]