• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    根據一實施例，一種控制系統包含一處理裝置、一主儲存裝置、一快取記憶體、一電力供應單元、一偵測器、一估算單元、一判定單元及一控制器。該處理裝置經組態以處理資料。該主儲存裝置經組態以在其中儲存該資料之複數個片段。該快取記憶體經組態以在其中儲存儲存於該主儲存裝置中之該資料之該複數個片段之一部分。該電力供應單元經組態以供應電力。該偵測器經組態以偵測該處理裝置是否處於其中該處理裝置不執行該處理之一閒置狀態中。該估算單元經組態以估算表示在其期間繼續該閒置狀態之一週期之一閒置週期。該判定單元經組態以在偵測該閒置狀態時判定：當執行儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之回寫且停止將電力供應至該快取記憶體時之一第一電力消耗量是否小於當不執行該資料之回寫且在該閒置週期內繼續將電力供應至該快取記憶體時之一第二電力消耗量。該控制器經組態以：在該第一電力消耗量被判定為小於該第二電力消耗量時執行該資料之回寫以在該第一電力消耗量被判定為小於該第二電力消耗量時停止將電力自該電力供應單元供應至該快取記憶體，但在該第一電力消耗量被判定為大於該第二電力消耗量時則繼續將電力自該電力供應單元供應至該快取記憶體而不在該第一電力消耗量被判定為大於該第二電力消耗量時執行該資料之回寫。
    公开号:TW201314700A
    申请号:TW101126083
    申请日:2012-07-19
    公开日:2013-04-01
    发明作者:Masaya Tarui；Koichi Fujisaki；Hiroyoshi Haruki；Tatsunori Kanai；Haruhiko Toyama；Tetsuro Kimura；Junichi Segawa；Yusuke Shirota；Satoshi Shirai；Akihiro Shibata
    申请人:Toshiba Kk；
    IPC主号:G06F12-00
    专利说明:
    控制系統、控制方法及電腦程式產品
    本文中所闡述之實施例一般而言係關於一種控制系統、一種控制方法及一種電腦程式產品。
    本申請案係基於並主張2011年9月22日提出申請之日本專利申請案第2011-207807號之優先權之利益，該申請案之全部內容以引用方式併入本文中。
    近年來，在廣泛用作諸如一行動電話、一板式裝置或一平板終端機及一大型系統(諸如一超級電腦)之資訊設備之一計算器系統中，系統電力消耗之一降低已變為一重要問題。舉例而言，作為一種降低電力消耗之方法，已知一種將電力供應至僅需要電力之部分(單元)之電力閘控技術。
    舉例而言，在其期間一計算器系統之處理器不執行任何操作之一閒置狀態中，可藉由停止將電力供應至其中儲存用於供處理器處理之資料之複數個片段之部分之一快取記憶體來降低電力消耗。此處，由於快取記憶體通常組態為諸如RAM之揮發性記憶體，因此當停止將電力供應至該快取記憶體時丟失儲存於該快取記憶體中之所有資料。因此，當停止將電力供應至該快取記憶體時，必需執行以下之一回寫程序：涉及將儲存於一快取記憶體中之資料當中的經覆寫資料(該資料之內容不同於儲存於該主儲存裝置中之資料之內容)回寫至該主儲存裝置。
    然而，與該回寫程序相關聯之電力消耗量有時可大於當不停止將電力供應至快取記憶體時之電力消耗量。在此情形中，執行該回寫程序以停止將電力供應至快取記憶體不導致電力消耗量之一降低。亦即，在其中總是在閒置狀態中執行該回寫程序以停止將電力供應至快取記憶體之一組態中，存在以下之一問題：難以高效地降低電力消耗量。
    本發明之實施例之一目的係提供一種能夠高效地降低電力消耗量之控制系統。
    根據一實施例，一種控制系統包含一處理裝置、一主儲存單元、一快取記憶體、一電力供應單元、一偵測器、一估算單元、一判定單元及一控制器。該處理裝置經組態以處理資料。該主儲存裝置經組態以在其中儲存該資料之複數個片段。該快取記憶體經組態以在其中儲存儲存於該主儲存裝置中之該資料之複數個片段之一部分。該電力供應單元經組態以供應電力。該偵測器經組態以偵測該處理裝置是否處於其中該處理裝置不執行該處理之一閒置狀態中。該估算單元經組態以估算表示在其期間繼續該閒置狀態之一週期之一閒置週期。該判定單元經組態以在偵測該閒置狀態時判定：當執行儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之資料之回寫且停止將電子供應至該快取記憶體時之一第一電力消耗量是否小於當不執行該資料之回寫且在該閒置週期內繼續將電力供應至該快取記憶體時之一第二電力消耗量。該控制器經組態以：在該第一電力消耗量被判定為小於該第二電力消耗量時執行該資料之回寫以在第一電力消耗量被判定為小於第二電力消耗量時停止將電力自該電力供應單元供應至該快取記憶體，但在該第一電力消耗量被判定為大於該第二電力消耗量時則繼續將電力自該電力供應單元供應至該快取記憶體而不在該第一電力消耗量被判定為大於該第二電力消耗量時執行該資料之回寫。
    根據上文所闡述之控制系統，可高效地降低電力消耗量。
    下文中，將參考隨附圖式詳細地闡述各種實施例。 第一實施例
    圖1係根據一第一實施例圖解說明一控制系統100之一組態實例之一方塊圖。如在圖1中所圖解說明，控制系統100經組態以包含一處理裝置10、一快取記憶體20、一主儲存裝置30及供應電力之一電力供應單元40。快取記憶體20及主儲存裝置30經由一匯流排110連接。雖然未詳細圖解說明，但本實施例之控制系統100亦包含一外部儲存裝置(諸如一ROM、一HDD或一SSD)、一顯示裝置(諸如一顯示器)、一輸入裝置(諸如一滑鼠或一鍵盤)及一通信I/F裝置，以便具有使用一通用電腦之一硬體組態。
    處理裝置10處理資料。處理裝置10執行各種類型之處理且控制整個控制系統100之操作。舉例而言，處理裝置10可組態為一控制裝置，諸如一中央處理單元(CPU)。主儲存裝置30在其中儲存用於藉由處理裝置10執行之程序之資料之複數個片段。
    快取記憶體20在其中儲存儲存於主儲存裝置30中之一資料之複數個片段之部分。舉例而言，快取記憶體20組態為一揮發性記憶體，諸如一靜態隨機存取記憶體(靜態RAM)，且當停止電力之供應時丟失儲存於其中之內容。圖2係圖解說明快取記憶體20之一組態實例之一例示性方塊圖。如在圖2中所圖解說明，快取記憶體20包含：一標籤記憶體陣列24，其用於在其中儲存一有效位元21、一已變更位元22及一位址23；一資料記憶體陣列26，其用於在其中儲存欲快取之資料25(下文中稱為「快取資料」)；及一已變更位元計數器27。
    快取記憶體20在其中以項目28之單位儲存資料，且每一項目28包含有效位元21、已變更位元22、位址23及快取資料25。
    有效位元21表示對應項目28之快取資料25是有效還是無效。在圖2之實例中，當對應項目28之快取資料25係有效時，有效位元21設定為「1」。當快取資料25係無效時，有效位元21設定為「0」。
    已變更位元22表示對應項目28之快取資料25是否等同於儲存於主儲存裝置30中由對應項目28之位址23表示之位置處之資料。在圖2之實例中，當對應項目28之快取資料25不等同於儲存於主儲存裝置30中由對應項目28之位址23表示之位置處之資料時，已變更位元22設定為「1」。另一方面，當對應項目28之快取資料25等同於儲存於主儲存裝置30中由對應項目28之位址23表示之位置處之資料時，已變更位元22設定為「0」。舉例而言，當發出一資料傳輸命令(儲存命令)以便覆寫某一項目28之快取資料25時，項目28之已變更位元22設定為「1」。換言之，已變更位元22可被認為係表示對應項目28之快取資料25是否係需要回寫至主儲存裝置30之資料。
    位址23表示主儲存裝置30中之欲在其處儲存對應項目28之快取資料25之位置。
    已變更位元計數器27計數其中將已變更位元22設定為「1」之項目28之總數目。亦即，已變更位元計數器27計數快取資料25當中的需要回寫至主儲存裝置30之快取資料25之片段之總數目。
    圖3係圖解說明當處理裝置10執行儲存於一HDD(未經圖解說明)或諸如此類中之一程式時所實現之功能之一例示性方塊圖。亦即，圖3可被認為係控制系統100之一功能性方塊圖。如在圖3中所圖解說明，控制系統100之功能包含一偵測器51、一估算單元52、一判定單元53、一控制器54及一重新啟動單元55。此等功能之至少部分可實現為個別電路(硬體)。
    偵測器51偵測處理裝置10是否處於在其期間處理裝置10不執行處理之一閒置狀態中。估算單元52估算表示在其期間繼續閒置狀態之一週期之一閒置週期。藉由估算單元52估算閒置週期之一方法係選用的。舉例而言，將考量其中處理裝置10在諸如一鍵之一裝置處於一操作輸入等待狀態中時進入閒置狀態之一情形。雖然在輸入一裝置之一操作中存在一個別變化，但同一人之輸入計時被視為實質上相同。因此，可依據先前輸入操作之歷史計算輸入一操作之間隔之平均值(稱為一平均間隔)，且可估算藉由在依據經計算平均間隔接收一先前輸入操作之後減去一已逝去時間所獲得之一值作為閒置週期。舉例而言，若過去的三個輸入操作之間隔係500 ms、450 ms及550 ms，且在接收先前輸入操作之後的已逝去時間係100 ms，則可估算{(500+450+550)/3-100}×1000=400,000 μsec作為閒置週期。
    當藉由偵測器51偵測閒置狀態時，判定單元53執行儲存於快取記憶體20中之快取資料25當中的需要回寫至主儲存裝置30之快取資料25之回寫。然後，判定單元53判定：當停止將電力供應至快取記憶體20時之一第一電力消耗量E1是否小於當不執行快取資料25之回寫且在藉由估算單元52所估算之閒置週期內繼續將電力供應至快取記憶體20時之一第二電力消耗量E2。更特定而言，判定單元53使用儲存於快取記憶體20中之快取資料25當中的需要回寫至主儲存裝置30之快取資料25之片段之總數目(已變更位元計數器27之計數值)及藉由估算單元52估算之閒置週期來判定第一電力消耗量E1是否小於第二電力消耗量E2。此將在下文進行更詳細闡述。
    其中當執行回寫時之一平均電力消耗量係Pw，快取資料25之一片段之回寫所需要之一平均週期係Tw1，需要回寫之資料之總數目係WB，且對應於當在停止將電力供應至快取記憶體20之後重新啟動電力之供應時發生之一額外負擔之一電力消耗量係C，該第一電力消耗量E1藉由表達式(1)來表達。
    E1=Pw×(Tw1×WB)+C (1)
    此外，其中當將電力供應至快取記憶體20時之平均電力消耗量係Po，且藉由估算單元52估算之閒置週期係T，該第二電力消耗量E2藉由表達式(2)來表達。
    E2=Po×T (2)
    此處，當第一電力消耗量E1小於第二電力消耗量E2時，滿足表達式(3)。
    WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1) (3)
    在表達式(3)中，取決於控制系統100之組態而判定(Po/Pw/Tw1)及(C/Pw/Tw1)之各別值。因此，藉由用常數A及B替代(Po/Pw/Tw1)及(C/Pw/Tw1)，表達式(3)可修改為表達式(4)。
    WB<A×T-B (4)
    亦即，若已知需要回寫至主儲存裝置30之快取資料25之片段之該總數目WB及閒置週期T，則藉由滿足表達式(4)，可判定第一電力消耗量E1是否小於第二電力消耗量E2。
    舉例而言，在圖4中，由P1指示當回寫快取資料25之第一預定數目個片段時之一電力消耗量(第一電力消耗量E1)，由P2指示當回寫快取資料25之小於第一預定數目之第二預定數目個片段時之一電力消耗量，且由P3指示當回寫快取資料之小於第二預定數目之第三預定數目個片段時之一電力消耗量。假設藉由估算單元52估算之閒置週期T係Tx，且當不執行快取資料25之回寫且繼續將電力供應至快取記憶體20時之電力消耗量(第二電力消耗量E2)等同於P2。在此情形中，若需要回寫至主儲存裝置30之快取資料25之片段之總數目WB(已變更位元計數器27之計數值)小於第二預定數目，則第一電力消耗量E1小於第二電力消耗量E2。另一方面，若需要回寫至主儲存裝置30之快取資料25之片段之總數目WB大於第二預定數目，則第一電力消耗量E1大於第二電力消耗量E2。
    藉由返回至圖3繼續闡述。當判定單元53判定第一電力消耗量E1小於第二電力消耗量E2時，一控制器54執行快取資料25之回寫且停止將電力自電力供應單元40供應至快取記憶體20。另一方面，當判定單元53判定第一電力消耗量E1大於第二電力消耗量E2時，控制器54不執行快取資料25之回寫且繼續將電力自電力供應單元40供應至快取記憶體20。
    當重新啟動單元55在其中停止將電力供應至快取記憶體20之一狀態中接收一返回因數時，重新啟動單元55控制電力供應單元40以便重新啟動將電力供應至快取記憶體20。該返回因數之種類係選用的，且舉例而言，一中斷程序可係該返回因數。在此情形中，當重新啟動單元55在其中停止將電力供應至快取記憶體20之一狀態中接收一中斷程序時，重新啟動單元55控制電力供應單元40以便重新啟動將電力供應至快取記憶體20。
    圖5係圖解說明藉由控制系統100執行之一電力供應控制程序之一實例之一例示性流程圖。當處理裝置10執行一預定軟體程式時實現該電力供應控制程序。如在圖5中所圖解說明，當偵測器51偵測一閒置狀態(步驟S1中之「是(Yes)」)時，估算單元52估算一閒置週期(步驟S2)。
    隨後，判定單元53執行判定第一電力消耗量E1是否小於第二電力消耗量E2之一程序(步驟3)。在第一實施例中，判定單元53獲取已變更位元計數器27之計數值以藉此規定需要回寫至主儲存裝置30之快取資料25之片段之總數目WB。此外，判定單元53判定是否使用快取資料25之片段之經規定總數目WB及在步驟S2估算之閒置週期T而滿足上文所闡述之表達式(4)。當滿足上文所闡述之表達式(4)時，判定單元53判定第一電力消耗量E1小於第二電力消耗量E2。當不滿足上文所闡述之表達式(4)時，判定單元53判定第一電力消耗量E1大於第二電力消耗量E2。
    舉例而言，在上文所闡述之表達式(4)中，將考量以下之一情形：常數A係1/100，常數B係100，在步驟S2中估算之閒置週期T係400,000 μsec及需要回寫至主儲存裝置30之快取資料25之總數目(已變更位元計數器27之計數值)WB係200。在此情形中，由於大於需要回寫至主儲存裝置30之快取資料25之片段之總數目WB(=200)之A×T-B=390，因此不滿足表達式(4)。因此，判定單元53判定第一電力消耗量E1大於第二電力消耗量E2。
    當判定單元53判定第一電力消耗量E1小於第二電力消耗量E2(步驟4中之「是」)時，控制器54執行將其中已變更位元設定為「1」之項目28之快取資料25寫入於主儲存裝置30中由項目28之位址23表示之位置處之一回寫程序(步驟S5)。在執行該回寫程序之後，控制器54控制電力供應單元40以便停止將電力供應至快取記憶體20(步驟S6)。
    另一方面，當判定單元53判定第一電力消耗量E1大於第二電力消耗量E2(步驟S4中之「否(No)」)時，控制器54控制電力供應單元40以便繼續將電力供應至快取記憶體20(步驟S7)。上文已闡述電力供應控制程序。
    圖6係圖解說明重新啟動將電力供應至快取記憶體20之一重新啟動程序之一實例之一例示性流程圖。當處理裝置10執行一預定軟體程式時實現該重新啟動程序。如在圖6中所圖解說明，當接收一返回因數(步驟S11中之「是」)時，重新啟動單元55控制電力供應單元40以便重新啟動將電力供應至快取記憶體20(步驟S12)。
    如上文所闡述，在第一實施例中，當第一電力消耗量E1被判定為小於第二電力消耗量E2時，執行快取資料25之回寫且停止將電力自電力供應單元40供應至快取記憶體20。另一方面，當第一消耗量E1被判定為大於第二電力消耗量E2時，不執行快取資料25之回寫且繼續將電力供應至快取記憶體20。因此，與其中在偵測一閒置狀態時執行快取資料25之回寫而不管第一電力消耗量E1與第二電力消耗量E2之間的關係如何之一組態相比，可高效地降低一電力消耗。 第二實施例
    接下來，將闡述一第二實施例。第二實施例不同於第一實施例，此乃因第二實施例之一快取記憶體200係包含複數個記憶體區域之一集合相關聯快取記憶體，針對此將在其中儲存有資料之每一記憶體區域(「記憶庫」)分配至複數個分路中之每一者；且針對對應於每一分路之每一記憶體區域執行將電力自電力供應單元40供應至快取記憶體200。下文中，將闡述不同於第一實施例之部分，且與第一實施例相同之部分將由相同參考編號指示且將不提供對對該等部分之說明。
    圖7係圖解說明第二實施例之快取記憶體200之一組態實例之一例示性圖式。作為一實例，第二實施例之快取記憶體200係一4分路集合相關聯快取記憶體。在圖7之實例中，在快取記憶體200中提供分別分配至4個分路(分路0至分路3)之記憶體區域。分配至分路0之一記憶體區域包含對應於分路0之一標籤記憶體陣列240及對應於分路0之一資料記憶體陣列260。分配至分路1之一記憶體區域包含對應於分路1之一標籤記憶體陣列241及對應於分路1之一資料記憶體陣列261。分配至分路2之一記憶體區域包含對應於分路2之一標籤記憶體陣列242及對應於分路2之一資料記憶體陣列262。分配至分路3之一記憶體區域包含對應於分路3之一標籤記憶體陣列243及對應於分路3之一資料記憶體陣列263。快取記憶體200在其中以項目28之單位儲存資料，且每一項目28包含一有效位元21、一已變更位元22、一位址23及對應於每一分路之一快取資料25。各別項目28之資料可在分路之間調換。
    此外，包含於快取記憶體200中之一已變更位元計數器270針對每一分路計數其中已變更位元22設定為「1」之項目28之總數目。
    圖8係第二實施例之一控制系統300之一例示性功能性方塊圖。如在圖8中所圖解說明，控制系統300不同於第一實施例之控制系統，此乃因控制系統300之功能進一步包含一調換單元56。調換單元56執行在兩個分路之間調換同一項目28之資料之一程序(調換程序)。稍後將闡述其詳細內容。此外，第二實施例之一判定單元530針對對應於每一分路之每一記憶體區域判定第一電力消耗量E1是否小於第二電力消耗量E2。亦即，判定單元530針對每一記憶體區域規定其中已變更位元設定為「1」之項目28之總數目WB。此外，使用經規定總數目WB及藉由估算單元52估算之閒置週期T針對每一記憶體區域判定是否滿足上文所闡述之表達式(4)。
    另外，當第一電力消耗量E1被判定為小於第二電力消耗量E2時，第二實施例之一控制器540執行儲存於一記憶體區域中之快取資料25當中的其中對應已變更位元22設定為「1」之快取資料25之回寫，且停止將電力自電力供應單元40供應至該記憶體區域。另一方面，當第一電力消耗量E1被判定為大於第二電力消耗量E2時，控制器540不執行儲存於一記憶體區域中之快取資料25當中的其中對應已變更位元22設定為「1」之快取資料25之回寫，且繼續將電力自電力供應單元40供應至該記憶體區域。
    圖9係圖解說明以下之一第一調換程序之一實例之一例示性流程圖：當請求關於某一分路i之第x項目28(一預定項目)將已變更位元22覆寫為「1」時(舉例而言，當發出一儲存命令時)，用儲存於另一分路j(i≠j)之第x項目28中之資料調換儲存於項目28中之資料。
    如在圖9中所圖解說明，首先，調換單元56將表示一調換目標分路j之編號j初始化為「0」(步驟S21)。隨後，調換單元56判定編號j是否小於表示其中請求已變更位元22之覆寫之分路i之編號i(步驟S22)。當編號j被判定為小於編號i(步驟S22中之「是」)時，調換單元56判定由編號j指示之分路j之第x項目28之已變更位元22是否係「0」(步驟S23)。另一方面，當編號j被判定為大於編號i(步驟S22中之「否」)時，程序繼續進行至稍後所闡述之步驟S26。
    在步驟S23中，當分路j之第x項目28之已變更位元22被判定為不是「0」(步驟S23中之「否」)時，調換單元56按1向上計數表示調換目標分路之編號j之值(步驟S24)，且程序返回至步驟S22。另一方面，當分路j之第x項目28之已變更位元22被判定為「0」(步驟S23中之「是」)時，調換單元56用儲存於分路j之第x項目28中之資料調換儲存於分路i之第x項目28中之資料(步驟25)。此外，調換單元56將對應於分路j之第x項目28之已變更位元22設定為「1」(步驟S26)。
    圖10係圖解說明以下之一第二調換程序之一實例之一例示性流程圖：當請求該第二調換程序關於某一分路i之第x項目28(預定項目)將已變更位元22覆寫為「0」時(舉例而言，當執行回寫時)，用儲存於另一分路j之第x項目28中之資料調換儲存於該條目。
    如圖10中所圖解說明，首先，調換單元56將藉由自分路之數目(在此實例中，「4」)減去1所獲得之一值設定為表示一調換目標分路之編號j(步驟S31)。隨後，調換單元56判定編號j是否小於表示其中請求已變更位元22之覆寫之分路i之編號i(步驟S32)。當編號j被判定為大於編號i(步驟S32中之「是」)時，調換單元56判定分路j之第x項目28之已變更位元22是否係「1」(步驟S33)。另一方面，當編號j被判定為小於編號i(步驟S32中之「否」)時，程序繼續進行至稍後所闡述之步驟S36。
    在步驟S33中，當分路j之第x項目28之已變更位元22被判定為不是「1」(步驟S33中之「否」)時，調換單元56按1向下計數表示一調換目標分路之編號j之值(步驟S34)，且程序返回至步驟S32。另一方面，當分路j之第x項目28之已變更位元22被判定為「1」(步驟S33中之「是」)時，調換單元56用儲存於分路j之第x項目28中之資料調換儲存於分路i之第x項目28中之資料(步驟S35)。此外，調換單元56將對應於分路j之第x項目28之已變更位元22設定為「0」(步驟S36)。
    如上文所闡述，在第二實施例中，需要回寫至主儲存裝置30之資料(其中已變更位元22設定為「1」之快取資料25)匯聚於對應於具有一小編號之一分路之一記憶體區域中。因此，在閒置狀態中，優先停止將電力供應至對應於具有一大編號之一分路之記憶體區域。
    舉例而言，假設：分路0之已變更位元22之計數值係800，分路1之已變更位元22之計數值係500，分路2之已變更位元22之計數值係200，分路3之已變更位元22之計數值係100，藉由估算單元52估算之閒置週期T係400,000 μsec，且上文所闡述之表達式(4)之常數A及B分別係1/100及100。在此情形中，在上文所闡述之表達式(4)中，由於A×T-B=390，因此若需要回寫至主儲存裝置30之快取資料25之片段之總數目WB小於390，則第一電力消耗量E1被判定為小於第二電力消耗量E2。因此，針對對應於分路0及1之記憶體區域，不執行快取資料25之回寫且繼續自電力供應單元40供應電力。另一方面，針對對應於分路2及3之記憶體區域，執行快取資料25之回寫且停止自電力供應單元40供應電力。
    在第二實施例中，雖然作為一實例已闡述一4分路集合相關聯快取記憶體，但分路之數目不限於此且分路之數目係選用的。亦即，該快取記憶體可至少包含分配至一第一分路之一第一記憶體區域及分配至一第二分路之一第二記憶體區域。
    此外，與第二實施例相反，需要回寫至主儲存裝置30之快取資料25(其中已變更位元22設定為「1」之快取資料25)可匯聚於對應於具有一大編號之一分路之一記憶體區域中。亦即，調換單元56可具有以下之一功能：當儲存於第一記憶體區域之第一項目中之資料係需要回寫至主儲存裝置30之資料且儲存於第二記憶體區域之第一項目中之資料並非需要回寫至主儲存裝置30之資料時，用儲存於第二記憶體區域之第二項目中之資料調換儲存於第一記憶體區域之第一項目中之資料。以此方式，可允許需要回寫至主儲存裝置30之資料匯聚於第二記憶體區域中。可任意地改變表示第二分路之編號與表示對應於第一記憶體區域之第一分路之編號之間的量值關係。
    此外，在第二實施例中，已闡述其中快取資料25(其中已變更位元22設定為「1」)匯聚於對應於具有一小編號之一分路之記憶體區域中之一情形。然而，其中有效位元21設定為「1」之快取資料25可匯聚於對應於具有一小編號之一分路(或具有一大編號之一分路)之一記憶體區域中。
    此外，藉由上文所闡述之各別實施例之處理裝置10執行之程式可儲存於連接至諸如網際網路之一網路之一電腦上且藉由經由該網路下載該等程式而提供。此外，可經由諸如網際網路之一網路提供或散佈藉由上文所闡述之各別實施例之處理裝置10執行之程式。此外，可藉由預先併入於ROM或諸如此類中來提供藉由上文所闡述之各別實施例之處理裝置10執行之程式。
    根據上文所闡述之至少一項實施例之控制系統，該控制系統包含一處理裝置、一主儲存裝置、一快取記憶體、一電力供應單元、一偵測器、一估算單元、一判定單元及一控制器。該處理裝置經組態以處理資料。該主儲存裝置經組態以在其中儲存該資料之複數個片段。該快取記憶體經組態以在其中儲存儲存於該主儲存裝置中之資料之複數個片段之一部分。該電力供應單元經組態以供應電力。該偵測器經組態以偵測該處理裝置是否處於其中該處理裝置不執行該處理之一閒置狀態中。該估算單元經組態以估算表示在其期間繼續該閒置狀態之一週期之一閒置週期。該判定單元經組態以在偵測該閒置週期時判定：當執行儲存於快取記憶體中之資料當中的需要回寫至主儲存裝置之資料之回寫且停止將電力供應至快取記憶體時之一第一電力消耗量是否小於當不執行該資料之回寫且在閒置週期內繼續將電力供應至快取記憶體時之一第二電力消耗量。該控制器經組態以：在第一電力消耗量被判定為小於第二電力消耗量時，執行資料之回寫以在第一電力消耗量被判定為小於第二電力消耗量時停止將電力自電力供應單元供應至快取記憶體，但在第一電力消耗量被判定為大於第二電力消耗量時，則繼續將電力自電力供應單元供應至快取記憶體而不在第一電力消耗量被判定為大於第二電力消耗量時執行資料之回寫。因此，可高效地降低電力消耗量。
    雖然已闡述某些實施例，但已僅藉由舉例方式呈現此等實施例，且並非意欲限制本發明之範疇。實際上，本文中所闡述之新穎實施例可以多種其他形式體現；此外，可在不背離本發明之精神之情況下對本文中所闡述之實施例之形式作出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋如將歸屬於本發明之範疇及精神內之此等形式或修改。
    10‧‧‧處理裝置
    20‧‧‧快取記憶體
    21‧‧‧有效位元
    22‧‧‧已變更位元
    23‧‧‧位址
    24‧‧‧標籤記憶體陣列
    25‧‧‧快取資料/資料
    26‧‧‧資料記憶體陣列
    27‧‧‧已變更位元計數器
    28‧‧‧項目
    30‧‧‧主儲存裝置
    40‧‧‧電力供應單元
    51‧‧‧偵測器
    52‧‧‧估算單元
    53‧‧‧判定單元
    54‧‧‧控制器
    55‧‧‧重新啟動單元
    56‧‧‧調換單元
    100‧‧‧控制系統
    110‧‧‧匯流排
    240‧‧‧標籤記憶體陣列
    241‧‧‧標籤記憶體陣列
    242‧‧‧標籤記憶體陣列
    243‧‧‧標籤記憶體陣列
    260‧‧‧資料記憶體陣列
    261‧‧‧資料記憶體陣列
    262‧‧‧資料記憶體陣列
    263‧‧‧資料記憶體陣列
    270‧‧‧已變更位元計數器
    300‧‧‧控制系統
    530‧‧‧判定單元
    540‧‧‧控制器
    E1‧‧‧第一電力消耗量
    E2‧‧‧第二電力消耗量
    P1‧‧‧當回寫快取資料之第一預定數目個片段時之一電力消耗量
    P2‧‧‧當回寫快取資料之小於第一預定數目之第二預定數目個片段時之一電力消耗量
    P3‧‧‧當回寫快取資料之小於第二預定數目之第三預定數目個片段時之一電力消耗量
    Tx‧‧‧藉由估算單元估算之閒置週期T
    T‧‧‧閒置週期
    圖1係根據一第一實施例之一控制系統之一例示性方塊圖；圖2係根據第一實施例圖解說明一快取記憶體之一組態實例之一例示性圖式；圖3係根據第一實施例之控制系統之一例示性功能性方塊圖；圖4係根據第一實施例圖解說明一第一電力消耗量與一第二電力消耗量之間的關係之一例示性圖式；圖5係根據第一實施例圖解說明一電力供應控制程序之一實例之一例示性流程圖；圖6係根據第一實施例圖解說明一重新啟動程序之一實例之一例示性流程圖；圖7係根據一第二實施例圖解說明一快取記憶體之一組態實例之一例示性圖式；圖8係根據第二實施例之一控制系統之一例示性功能方塊圖；圖9係根據第二實施例圖解說明一第一調換程序之一實例之一例示性流程圖；及圖10係根據第二實施例圖解說明一第二調換程序之一實例之一例示性流程圖。
    P1‧‧‧當回寫快取資料之第一預定數目個片段時之一電力消耗量
    P2‧‧‧當回寫快取資料之小於第一預定數目之第二預定數目個片段時之一電力消耗量
    P3‧‧‧當回寫快取資料之小於第二預定數目之第三預定數目個片段時之一電力消耗量
    T‧‧‧閒置週期
    Tx‧‧‧藉由估算單元估算之閒置週期T
    权利要求:
    Claims (18)
    [1] 一種控制系統，其包括：一處理裝置，其經組態以處理資料；一主儲存裝置，其經組態以在其中儲存該資料之複數個片段；一快取記憶體，其經組態以在其中儲存儲存於該主儲存裝置中之該資料之該複數個片段之一部分；一電力供應單元，其經組態以供應電力；一偵測器，其經組態以偵測該處理裝置是否處於其中該處理裝置不執行處理之一閒置狀態中；一估算單元，其經組態以估算表示在其期間繼續該閒置狀態之一週期之一閒置週期；一判定單元，其經組態以在偵測該閒置週期時判定：當執行儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之回寫且停止將電力供應至該快取記憶體時之一第一電力消耗量是否小於當不執行該資料之回寫且在該閒置週期內繼續將電力供應至該快取記憶體時之一第二電力消耗量；及一控制器，其經組態以：在該第一電力消耗量被判定為小於該第二電力消耗量時執行該資料之回寫以停止將電力自該電力供應單元供應至該快取記憶體，但在該第一電力消耗量被判定為大於該第二電力消耗量時繼續將電力自該電力供應單元供應至該快取記憶體而不執行該資料之回寫。
    [2] 如請求項1之系統，其中該判定單元使用儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之片段之一總數目及該閒置週期來判定該第一電力消耗量是否小於該第二電力消耗量。
    [3] 如請求項2之系統，其中該第一電力消耗量藉由表達式(1)來表達：E1=Pw×(Tw1×WB)+C (1)其中E1係一第一電力消耗量，Pw係當執行回寫時之一平均電力消耗量，Tw1係資料之一個片段之回寫所需要之一平均週期，WB係需要回寫之資料之片段之一總數目，且C係對應於當在停止將電力供應至該快取記憶體之後重新啟動電力之該供應時發生之一額外負擔之一電力消耗量，且該第二電力消耗量藉由表達式(2)來表達：E2=Po×T (2)其中E2係一第二電力消耗量，Po係當將電力供應至該快取記憶體時之一平均電力消耗量，且T係該閒置週期。
    [4] 如請求項3之系統，其中當滿足表達式(3)時，該判定單元判定該第一電力消耗量小於該第二電力消耗量：WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1) (3)。
    [5] 如請求項1之系統，其中該快取記憶體係包含複數個記憶體區域之一集合相關聯快取記憶體，針對此將在其中儲存有該資料之該等記憶體區域中之每一者分配至複數個分路中之每一者，且針對對應於該等各別分路之該等記憶體區域中之每一者執行將電力自該電力供應單元供應至該快取記憶體，該判定單元針對對應於該等各別分路之該等記憶體區域中之每一者判定該第一電力消耗量是否小於該第二電力消耗量，且在該第一電力消耗量被判定為小於該第二電力消耗量時，該控制器執行該資料之回寫以停止將電力自該電力供應單元供應至一記憶體區域，且在該第一電力消耗量被判定為大於該第二電力消耗量時，該控制器不執行該資料之回寫以繼續將電力自該電力供應單元供應至一記憶體區域。
    [6] 如請求項5之系統，其中該快取記憶體包含分配至一第一分路之一第一記憶體區域及分配至一第二分路之一第二記憶體區域，且該控制系統進一步包含一調換單元，該調換單元經組態以在儲存於該第一記憶體區域之一預定項目中之資料係需要回寫至該主儲存裝置之該資料且儲存於該第二記憶體區域之該預定項目中之資料並非需要回寫至該主儲存裝置之該資料時，用儲存於該第二記憶體區域之該預定項目中之該資料調換儲存於該第一記憶體區域之該預定項目中之該資料。
    [7] 一種一控制系統之控制方法，其包含：一處理裝置，其經組態以處理資料；一主儲存裝置，其經組態以在其中儲存該資料之複數個片段；一快取記憶體，其經組態以在其中儲存儲存於該主儲存裝置中之該資料之該複數個片段之一部分；及一電力供應單元，其經組態以供應電力，該方法包括：偵測該處理裝置是否處於其中該處理裝置不執行處理之一閒置狀態中；估算表示在其期間繼續該閒置狀態之一週期之一閒置週期；在偵測該閒置狀態時判定：當執行儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之回寫且停止將電力供應至該快取記憶體時之一第一電力消耗量是否小於當不執行該資料之回寫且在該閒置週期內繼續將電力供應至該快取記憶體時之一第二電力消耗量；及在該第一電力消耗量被判定為小於該第二電力消耗量時，執行該資料之回寫以停止將電力自該電力供應單元供應至該快取記憶體，但在該第一電力消耗量被判定為大於該第二電力消耗量時，繼續將電力自該電力供應單元供應至該快取記憶體而不執行該資料之回寫。
    [8] 如請求項7之方法，其中藉由使用儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之片段之一總數目及該閒置週期來判定該第一電力消耗量是否小於該第二電力消耗量。
    [9] 如請求項8之方法，其中藉由表達式(1)來表達該第一電力消耗量：E1=Pw×(Tw1×WB)+C (1)其中E1係一第一電力消耗量，Pw係當執行回寫時之一平均電力消耗量，Tw1係資料之一個片段之回寫所需要之一平均週期，WB係需要回寫之資料之片段之一總數目，且C係對應於當在停止將電力供應至該快取記憶體之後重新啟動電力之該供應時發生之一額外負擔之一電力消耗量，且藉由表達式(2)來表達該第二電力消耗量：E2=Po×T (2)其中E2係一第二電力消耗量，Po係當將電力供應至該快取記憶體時之一平均電力消耗量，且T係該閒置週期。
    [10] 如請求項9之方法，其中當滿足表達式(3)時，該判定判定該第一電力消耗量小於該第二電力消耗量：WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1) (3)。
    [11] 如請求項7之方法，其中該快取記憶體係包含複數個記憶體區域之一集合相關聯快取記憶體，針對此將在其中儲存有該資料之該等記憶體區域中之每一者分配至複數個分路中之每一者，且針對對應於該等各別分路之該等記憶體區域中之每一者執行將電力自該電力供應單元供應至該快取記憶體，針對對應於該等各別分路之該等記憶體區域中之每一者判定該第一電力消耗量是否小於該第二電力消耗量；且在該第一電力消耗量被判定被小於該第二電力消耗量時，執行該資料之該回寫以停止將電力自該電力供應單元供應至一記憶體區域，且在該第一電力消耗量被判定為大於該第二電力消耗量時，不執行該資料之該回寫以繼續將電力自該電力供應單元供應至一記憶體區域。
    [12] 如請求項11之方法，其中該快取記憶體包含分配至一第一分路之一第一記憶體區域及分配至一第二分路之一第二記憶體區域，且該控制方法進一步包括：在儲存於該第一記憶體區域之一預定項目中之資料係需要回寫至該主儲存裝置之該資料且儲存於該第二記憶體區域之該預定項目中之資料並非需要回寫至該主儲存裝置之該資料時，用儲存於該第二記憶體區域之該預定項目中之該資料調換儲存於該第一記憶體區域之該預定項目中之該資料。
    [13] 一種包括一電腦可讀媒體之電腦程式產品，該電腦可讀媒體包含程式化指令，其中當藉由包含經組態以處理資料之一處理裝置、經組態以在其中儲存該資料之複數個片段之一主儲存裝置、經組態以在其中儲存儲存於該儲存裝置中之該資料之該複數個片段之一部分之一快取記憶體及經組態以供應電力之一電力供應單元之一電腦執行該等指令時，該等指令致使該電腦執行以下操作：偵測該處理裝置是否處於其中該處理裝置不執行處理之一閒置狀態中；估算表示在其期間繼續該閒置狀態之一週期之一閒置週期；在偵測該閒置週期時判定：當執行儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之回寫且停止將電力供應至該快取記憶體時之一第一電力消耗量是否小於當不執行該資料之回寫且在該閒置週期內繼續將電力供應至該快取記憶體時之一第二電力消耗量；及在該第一電力消耗量被判定為小於該第二電力消耗量時，執行該資料之回寫以停止將電力自該電力供應單元供應至該快取記憶體，但在該第一電力消耗量被判定為大於該第二電力消耗量時，繼續將電力自該電力供應單元供應至該快取記憶體而不執行該資料之回寫之電力之供應。
    [14] 如請求項13之電腦程式產品，其中藉由使用儲存於該快取記憶體中之該資料當中的需要回寫至該主儲存裝置之該資料之片段之一總數目及該閒置週期來判定該第一電力消耗量是否小於該第二電力消耗量。
    [15] 如請求項14之電腦程式產品，其中該第一電力消耗量藉由表達式(1)來表達：E1=Pw×(Tw1×WB)+C (1)其中E1係一第一電力消耗量，Pw係當執行回寫時之一平均電力消耗量，Tw1係資料之一個片段之回寫所需要之一平均週期，WB係需要回寫之資料之片段之一總數目，且C係對應於當在停止將電力供應至該快取記憶體之後重新啟動電力之該供應時發生之一額外負擔之一電力消耗量，且該第二電力消耗量藉由表達式(2)來表達：E2=Po×T (2)其中E2係一第二電力消耗量，Po係當將電力供應至該快取記憶體時之一平均電力消耗量，且T係該閒置週期。
    [16] 如請求項15之電腦程式產品，其中當滿足表達式(3)時，該第一電力消耗量被判定為小於該第二電力消耗量：WB<(Po/Pw/Tw1)×T-(C/Pw/Tw1) (3)。
    [17] 如請求項13之電腦程式產品，其中該快取記憶體係包含複數個記憶體區域之一集合相關聯快取記憶體，針對此將在其中儲存有該資料之該等記憶體區域中之每一者分配至複數個分路中之每一者，且針對對應於該等各別分路之該等記憶體區域中之每一者執行將電力自該電力供應單元供應至該快取記憶體；針對對應於該等各別分路之該等記憶體區域中之每一者判定該第一電力消耗量是否小於該第二電力消耗量；且在該第一電力消耗量被判定為小於該第二電力消耗量時，執行該資料之該回寫以停止將電力自該電力供應單元供應至一記憶體區域，且在該第一電力消耗量被判定為大於該第二電力消耗量時，不執行該資料之該回寫以繼續將電力自該電力供應單元供應至一記憶體區域。
    [18] 如請求項13之電腦程式產品，其中該快取記憶體包含分配至一第一分路之一第一記憶體區域及分配至一第二分路之一第二記憶體區域，其中該等指令進一步致使該電腦執行以下操作：在儲存於該第一記憶體區域之一預定項目中之資料係需要回寫至該主儲存裝置之該資料且儲存於該第二記憶體區域之該預定項目中之資料並非需要回寫至該主儲存裝置之該資料時，用儲存於該第二記憶體區域之該預定項目中之該資料調換儲存於該第一記憶體區域之該預定項目中之該資料。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI511154B|2015-12-01|控制系統、控制方法及電腦程式產品
    US9110667B2|2015-08-18|Control system, control method, and computer program product
    CN104679586B|2020-10-27|包括异构多核处理器的电子系统及其操作方法
    CN101689106B|2013-10-09|多处理器控制装置、多处理器控制方法以及多处理器控制电路
    JP4209906B2|2009-01-14|低消費電力メモリ管理方法及びその方法を用いた計算機
    US20140136870A1|2014-05-15|Tracking memory bank utility and cost for intelligent shutdown decisions
    JP5624583B2|2014-11-12|プログラム、計算処理装置、メモリ管理方法および計算機
    JP5100176B2|2012-12-19|マルチプロセッサシステム
    TW201140452A|2011-11-16|Mechanisms to avoid inefficient core hopping and provide hardware assisted low-power state selection
    CN102640124A|2012-08-15|用于数据流的储存感知预取
    US20140089590A1|2014-03-27|System cache with coarse grain power management
    US9063794B2|2015-06-23|Multi-threaded processor context switching with multi-level cache
    US20130246818A1|2013-09-19|Cache device, cache system and control method
    JP4519151B2|2010-08-04|キャッシュ制御回路
    US9767041B2|2017-09-19|Managing sectored cache
    US10635337B2|2020-04-28|Dynamic configuration of compressed virtual memory
    JP2018511105A|2018-04-19|マルチクラスタシステムにおいて利用可能なキャッシュを選択する方法
    US9563567B2|2017-02-07|Selective cache way-group power down
    Park et al.2016|A way-filtering-based dynamic logical–associative cache architecture for low-energy consumption
    JP2016149155A|2016-08-18|メモリへの読取り又は書込み
    CN104969203B|2017-08-15|利用反射内存实现一致性
    KR20190053086A|2019-05-17|분리 메모리 관리 방법 및 장치
    JP2015026397A|2015-02-05|制御装置および情報処理装置
    同族专利:
    公开号 | 公开日
    US9043631B2|2015-05-26|
    TW201533746A|2015-09-01|
    JP5674613B2|2015-02-25|
    JP2013069156A|2013-04-18|
    TWI511154B|2015-12-01|
    US20150212572A1|2015-07-30|
    US20130080813A1|2013-03-28|
    CN103019364A|2013-04-03|
    US9400753B2|2016-07-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN104122977A|2014-07-11|2014-10-29|华为技术有限公司|一种存储数据的方法及存储系统|US11011A||1854-06-06||walter westeup |
    US8020A||1851-04-01||Stone and metal conglomerate eoe paving |
    US5020A||1847-03-20||Brussels loom |
    US5008A||1847-03-13||Machinery for cleaning |
    US6052789A|1994-03-02|2000-04-18|Packard Bell Nec, Inc.|Power management architecture for a reconfigurable write-back cache|
    EP1387277B1|2002-07-31|2009-07-15|Texas Instruments Incorporated|Write back policy for memory|
    US7290093B2|2003-01-07|2007-10-30|Intel Corporation|Cache memory to support a processor's power mode of operation|
    US7127560B2|2003-10-14|2006-10-24|International Business Machines Corporation|Method of dynamically controlling cache size|
    KR20070027598A|2004-06-21|2007-03-09|코닌클리케 필립스 일렉트로닉스 엔.브이.|전력 관리|
    WO2006120507A1|2005-05-11|2006-11-16|Freescale Semiconductor, Inc.|Method for power reduction and a device having power reduction capabilities|
    US7930564B2|2006-07-31|2011-04-19|Intel Corporation|System and method for controlling processor low power states|
    US7899434B2|2006-12-15|2011-03-01|Broadcom Corporation|Power management for a mobile communication device and method for use therewith|
    WO2011033626A1|2009-09-16|2011-03-24|株式会社 東芝|コンピュータシステム|
    JP5404798B2|2009-09-21|2014-02-05|株式会社東芝|仮想記憶管理装置及び記憶管理装置|
    US20110112798A1|2009-11-06|2011-05-12|Alexander Branover|Controlling performance/power by frequency control of the responding node|
    US8412971B2|2010-05-11|2013-04-02|Advanced Micro Devices, Inc.|Method and apparatus for cache control|
    US9026829B2|2010-09-25|2015-05-05|Intel Corporation|Package level power state optimization|
    JP5284401B2|2011-03-24|2013-09-11|株式会社東芝|動作切替装置およびプログラム|
    JP5318139B2|2011-03-24|2013-10-16|株式会社東芝|制御装置およびプログラム|
    JP5340335B2|2011-03-24|2013-11-13|株式会社東芝|情報処理装置|
    JP2012203583A|2011-03-24|2012-10-22|Toshiba Corp|情報処理装置およびプログラム|
    JP2013065150A|2011-09-16|2013-04-11|Toshiba Corp|キャッシュメモリ装置、プロセッサ、および情報処理装置|
    JP5777467B2|2011-09-22|2015-09-09|株式会社東芝|制御装置およびプログラム|
    JP5674611B2|2011-09-22|2015-02-25|株式会社東芝|制御システム、制御方法およびプログラム|JP5674611B2|2011-09-22|2015-02-25|株式会社東芝|制御システム、制御方法およびプログラム|
    WO2013081597A1|2011-11-30|2013-06-06|Intel Corporation|Power saving method and apparatus for first in first outmemories|
    JP2013149093A|2012-01-19|2013-08-01|Toshiba Corp|制御装置、制御方法、プログラムおよび電子機器|
    JP6113538B2|2012-03-23|2017-04-12|株式会社東芝|制御装置、制御方法、プログラムおよび半導体装置|
    JP5677376B2|2012-07-06|2015-02-25|株式会社東芝|メモリ制御装置、半導体装置、およびシステムボード|
    JP5787852B2|2012-09-07|2015-09-30|株式会社東芝|制御装置、情報処理装置、制御方法およびプログラム|
    JP5696110B2|2012-09-19|2015-04-08|株式会社東芝|電源システム、電源制御装置およびプログラム|
    JP5802637B2|2012-09-21|2015-10-28|株式会社東芝|情報処理装置、情報処理方法およびプログラム|
    US20140156941A1|2012-11-30|2014-06-05|Advanced Micro Devices, Inc.|Tracking Non-Native Content in Caches|
    US9183144B2|2012-12-14|2015-11-10|Intel Corporation|Power gating a portion of a cache memory|
    JP6087662B2|2013-02-28|2017-03-01|株式会社東芝|制御装置、制御プログラム及び情報処理システム|
    JP6116941B2|2013-02-28|2017-04-19|株式会社東芝|情報処理装置|
    JP6071647B2|2013-02-28|2017-02-01|株式会社東芝|情報処理装置、動作状態制御方法及びプログラム|
    JP6054203B2|2013-02-28|2016-12-27|株式会社東芝|情報処理装置、デバイス制御方法及びプログラム|
    US8984227B2|2013-04-02|2015-03-17|Apple Inc.|Advanced coarse-grained cache power management|
    US9400544B2|2013-04-02|2016-07-26|Apple Inc.|Advanced fine-grained cache power management|
    US9396122B2|2013-04-19|2016-07-19|Apple Inc.|Cache allocation scheme optimized for browsing applications|
    US9465432B2|2013-08-28|2016-10-11|Via Technologies, Inc.|Multi-core synchronization mechanism|
    US9792112B2|2013-08-28|2017-10-17|Via Technologies, Inc.|Propagation of microcode patches to multiple cores in multicore microprocessor|
    US9575541B2|2013-08-28|2017-02-21|Via Technologies, Inc.|Propagation of updates to per-core-instantiated architecturally-visible storage resource|
    US9710380B2|2013-08-29|2017-07-18|Intel Corporation|Managing shared cache by multi-core processor|
    JP2015064676A|2013-09-24|2015-04-09|株式会社東芝|情報処理装置、半導体装置、情報処理方法およびプログラム|
    CN104572511A|2013-10-14|2015-04-29|联想有限公司|具有混合架构的存储装置和计算机系统|
    CN103645969B|2013-12-13|2017-06-20|华为技术有限公司|数据复制方法及数据存储系统|
    US9851777B2|2014-01-02|2017-12-26|Advanced Micro Devices, Inc.|Power gating based on cache dirtiness|
    US9720487B2|2014-01-10|2017-08-01|Advanced Micro Devices, Inc.|Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration|
    TWI562058B|2014-02-18|2016-12-11|Toshiba Kk||
    JP6184891B2|2014-03-12|2017-08-23|東芝メモリ株式会社|情報処理装置、半導体チップ、情報処理方法およびプログラム|
    CN103927249A|2014-04-14|2014-07-16|可牛网络技术（北京）有限公司|移动终端中耗电量提供方法和装置|
    US9507410B2|2014-06-20|2016-11-29|Advanced Micro Devices, Inc.|Decoupled selective implementation of entry and exit prediction for power gating processor components|
    JP6384151B2|2014-07-02|2018-09-05|日本電気株式会社|記憶装置、制御装置、記憶装置の制御方法、及びプログラム|
    CN105487960B|2015-12-28|2019-01-18|北京大学|一种基于物理实测的移动端app加载能耗自动测量方法|
    US10120806B2|2016-06-27|2018-11-06|Intel Corporation|Multi-level system memory with near memory scrubbing based on predicted far memory idle time|
    法律状态:
    2019-09-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011207807A|JP5674613B2|2011-09-22|2011-09-22|制御システム、制御方法およびプログラム|
    [返回顶部]