• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種功率感知電腦模擬系統包含一嵌入式多核心模擬模組、一功率抽象解釋(Power Abstract Interpretation)模組以及一C功率估計(C Power Estimation，CPE)性能分析(Profiling)模組。該嵌入式多核心模擬模組包含複數個數位訊號處理器(DSP1~DSPn)、一外部記憶體以及一直接記憶體存取(DMA)。其中該功率抽象解釋模組經配置分別耦接該些數位訊號處理器、該外部記憶體、該直接記憶體存取及該CPE性能分析模組。
    公开号:TW201314443A
    申请号:TW101134621
    申请日:2012-09-21
    公开日:2013-04-01
    发明作者:Jenq-Kuen Lee；Po-Yu Chen；Cheng-Yen Lin
    申请人:Nat Univ Tsing Hua；
    IPC主号:G06F30-00
    专利说明:
    功率感知模擬系統及其方法
    本發明係關於一種模擬系統，特別是一種具有嵌入式多核心數位訊號處理器功率感知電腦模擬系統及其方法。
    嵌入式多核心數位訊號處理器系統於當今消費型電子設計上扮演一極重要之角色，該嵌入式多核心數位訊號處理器系統係用以將行動裝置之功率進行最佳化。由於功率最佳化對以電池為供電來源之行動裝置而言極為必要且必須符合多項要求，例如：電路架構設計、應用程式設計及系統軟體設計等要求。
    而對於發展以電池為供電來源之行動裝置之嵌入式應用之研發人員而言，需透過一嵌入式應用模擬平台(例如：QEMU及SID)以取得嵌入式應用之功率消耗及效能表現上之一平衡點。然而，由於目前模擬平台之限制而於發展嵌入式應用時，無法提供每一應用之功率消耗之功率衡量標準。
    因此，本發明提供一種功率感知電腦模擬系統及其方法以解決上述之問題。
    本發明之一實施例揭示一種功率感知電腦模擬系統，包含一嵌入式多核心模擬模組、一功率抽象解釋(Power Abstract Interpretation)模組以及一C功率估計(C Power Estimation，CPE)性能分析(Profiling)模組。該嵌入式多核心模擬模組包含複數個數位訊號處理器(DSP1~DSPn)、一外部記憶體以及一直接記憶體存取(DMA)。其中該功率抽象解釋模組經配置分別耦接該些數位訊號處理器、該外部記憶體、該直接記憶體存取及該CPE性能分析模組。
    其中該功率抽象解釋模組經配置分別耦接該些數位訊號處理器、該外部記憶體、該直接記憶體存取及該CPE性能分析模組，另，該CPE模組包含複數個不同電路功能方塊(Intellectual Property，IP)之功率模型以及該功率抽象解釋模組經配置以總結(Summarize)及解釋(Interpret)來自該嵌入式多核心模擬模組之複數個模擬執行追蹤(Execution Trace)以使得該些模擬執行追蹤具有一功率估計格式。
    本發明之一實施例之功率感知電腦模擬系統，其另包含一可配置式之內部連接(Configurable Interconnection)模組、一微處理單元(MPU)以及複數個硬體元件。其中該些數位訊號處理器、該外部記憶體及該直接記憶體存取經配置以藉由該可配置式之內部連接模組與該微處理單元及該些硬體元件進行溝通，另，該微處理單元經配置以控制該嵌入式多核心模擬模組及該些硬體元件。
    本發明之一實施例之功率感知電腦模擬系統，其中每一該些數位訊號處理器包含一數位訊號處理核心、一指令快取以及一本機記憶體。其中該數位訊號處理核心經配置分別耦接於該指令快取及該本機記憶體。
    本發明之一實施例之功率感知電腦模擬系統，其中該數位訊號處理器包含一通道(Pipeline)超長指令字(Very Long Instruction Word，VLIW)嵌入式處理器。
    本發明之一實施例之功率感知電腦模擬系統，其中該外部記憶體包含一動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)。
    本發明之一實施例之功率感知電腦模擬系統，其中該CPE性能分析模組包含一演算法。
    本發明之一實施例之功率感知電腦模擬系統，其中該可配置式之內部連接模組包含一匯流排(Bus)。
    本發明之一實施例之功率感知電腦模擬系統，其中該可配置式之內部連接模組包含一交叉式交換矩陣(Crossbar)。
    本發明之一實施例之功率感知電腦模擬系統，其中該可配置式之內部連接模組包含一晶片上網路系統(Network-on-Chip，NOC)。
    本發明之一實施例之功率感知電腦模擬系統，其中該直接記憶體存取之閒置狀態(Idle)及動作(Active)狀態會被紀錄於該功率感知模擬系統之一模擬執行追蹤中。
    本發明之一實施例之功率感知電腦模擬系統，其中該模擬執行追蹤另包含一指令型態之資訊、一通道級(Pipeline Stage)之計數(Counts)、該指令快取之點擊(Hits)及錯失(Miss)之次數及/或該本體記憶體讀取/寫入之次數。
    本發明之一實施例之功率感知電腦模擬系統，其中該功率抽象解釋模組另包含一軟體模型元件，其中該軟體模型元件經配置與該些數位訊號處理器、該外部記憶體及該直接記憶體存取進行溝通。
    本發明之一實施例之功率感知電腦模擬系統，其中該具有該功率估計格式之該些模擬執行追蹤另包含一目標系統電路功能方塊(IP)之功率所有權(Propriety)資訊。
    本發明之一實施例揭示一種功率感知電腦模擬方法，其步驟包含接收一模擬執行追蹤；重製該模擬執行追蹤使其具有一功率估計格式；匹配(Mapping)該模擬執行追蹤之一功率性能分析點至一程式計數器(Program Counter)之一位置，其中該位置係相對應於一程式；產生一控制參數匹配表，其包含複數個控制參數，其中每一該些控制參數係相對應於該程式；以及產生一功率估計結果。
    本發明之一實施例之功率感知電腦模擬方法，其中該模擬執行追蹤包含一指令型態之資訊、一通道級(Pipeline Stage)之計數(Counts)、該指令快取之點擊(Hits)及錯失(Miss)之次數及/或該本體記憶體讀取/寫入之次數。
    上文已經概略地敍述本發明之技術特徵，俾使下文之本發明詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍標的之其它技術特徵將描述於下文。本發明所屬技術領域中具有通常知識者應可瞭解，下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本發明相同之目的。本發明所屬技術領域中具有通常知識者亦應可瞭解，這類等效的建構並無法脫離後附之申請專利範圍所提出之本發明的精神和範圍。
    圖1例示本發明一實施例之功率感知電腦模擬系統10。該功率感知電腦模擬系統10包含一嵌入式多核心模擬模組15、一功率抽象解釋(Power Abstract Interpretation)模組13、一C功率估計(C Power Estimation，CPE)性能分析(Profiling)模組11、一可配置式之內部連接模組17、一微處理單元(MPU)19以及複數個硬體元件12。該CPE性能分析模組11包含一演算法。
    該微處理單元19經配置以控制該嵌入式多核心模擬模組15及該些硬體元件12。該CPE性能分析模組11另包含複數個不同電路功能方塊(Intellectual Property，IP)之功率模型，該些功率模型係於一電路功能方塊層(IP-level)功率模型級時期依據下列表1所產生。
    該些不同電路功能方塊係包含數位訊號處理器(DSP)、靜態隨機存取存儲器(Static Random Access Memory，SRAM)、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)、匯流排(Bus)、電橋(Bridge)以及直接記憶體存取(DMA)。
    於該電路功能方塊層(IP-level)功率模型級時期，Tinno Tek Inc.之PowerMixerIP會被應用以產生該些不同電路功能方塊之功率模型。
    該嵌入式多核心模擬模組15包含複數個數位訊號處理器151(DSP1~DSPn)、一外部記憶體153以及一直接記憶體存取(DMA)155。每一該些數位訊號處理器151包含一數位訊號處理核心1511、一指令快取1513以及一本機記憶體1515。該功率抽象解釋模組13經配置以分別耦接於該些數位訊號處理器151、該外部記憶體153、該直接記憶體存取155及該CPE性能分析模組11。
    該些數位訊號處理器151、該外部記憶體153及該直接記憶體存取155係藉由該可配置式之內部連接模組17與該微處理單元19及該些硬體元件12進行溝通。該外部記憶體153包含一動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)。
    另，該可配置式之內部連接模組17包含一匯流排(Bus)或一交叉式交換矩陣(Crossbar)。該數位訊號處理器151包含通道(Pipeline)超長指令字(Very Long Instruction Word，VLIW)嵌入式處理器，該直接記憶體存取之閒置狀態(Idle)及動作(Active)狀態會被紀錄於該功率感知模擬系統之一模擬執行追蹤中。
    該功率抽象解釋模組13包含一軟體模型元件，其中該軟體模型元件經配置與該些數位訊號處理器151、該外部記憶體153及該直接記憶體存取155進行溝通。其中該功率抽象解釋模組13經配置以總結(Summarize)及解釋(Interpret)來自該嵌入式多核心模擬模組之該些模擬執行追蹤(Execution Trace)以使得該些模擬執行追蹤具有一功率估計格式。該模擬執行追蹤另包含一指令型態之資訊、一通道級(Pipeline Stage)之計數(Counts)、該指令快取之點擊(Hits)及錯失(Miss)之次數及/或該本體記憶體1515讀取/寫入之次數。其中具有該功率估計格式之該些模擬執行追蹤另包含一目標系統電路功能方塊(IP)之功率所有權(Propriety)資訊。該功率所有權資訊包含該功率感知模擬系統之硬體模型元件之複數個參數。其中，該些參數包含電壓、頻率、指令快取的容量大小以及數位訊號處理器之一本地記憶體之容量大小。
    下列表2提供電路功能方塊之名稱及參數、一外部記憶體以及一直接記憶體存取(DMA)。
    為了加快功率感知模擬速度，該功率抽象解釋模組13係被視為一被動元件並於該CPE性能分析模組11經由使用者設定為"On"的情況下，該功率抽象解釋模組13才會作動(Activated)。當該CPE性能分析模組11為"On"的情況下，一硬體元件會將一模擬執行追蹤傳送至該功率抽象解釋模組13。另，使用者配置之每一功率感知模擬期間之讀取/寫入次數，將會被儲存於該外部記憶體153。
    另，於解釋(interpreting)該些模擬執行追蹤後，具有該功率估計格式之該些模擬執行追蹤會藉由一主機之一內部程序通訊(Inter-procedural Communication，IPC)(未繪出)傳送至該CPE性能分析模組11。
    圖2例示本發明一實施例之該功率感知模擬電腦系統之一數位訊號處理器之內部配置。如圖2所示，該數位訊號處理核心1511係從一數位訊號處理器之一指令集模擬器(Instruction Set Simulator，ISS)中分離出來，並將其分別耦接於該指令快取1513及該本體記憶體1515。
    回到圖1，當該功率抽象解釋模組13接收到來自該嵌入式多核心模擬模組15之一模擬執行追蹤，該模擬執行追蹤被重製具有一功率估計格式之模擬執行追蹤。其中該模擬執行追蹤包含一指令型態之資訊、一通道級之計數、該指令快取之點擊及錯失之次數及/或該本體記憶體讀取/寫入之次數。接下來，該具有該功率估計格式之該模擬執行追蹤會被傳送至該CPE性能分析模組11。
    於該CPE性能分析模組11中，該模擬執行追蹤之一功率性能分析點將被匹配(Mapping)至一程式計數器(Program Counter)之一位址，接著，一控制參數匹配表將會被產生，其中該控制參數匹配表包含複數個控制參數，每一該些控制參數係相對應於該程式，最後一功率估計結果被產生，其中每一該些硬體元件之功率估計結果係以文字或功率波型的方式呈現。
    圖3示例該CPE性能分析模組11之該演算法。如圖3所示，使用者提供具有複數個控制參數Ci之複數個功率性能分析點Pi。另，使用者係可改變於一原始碼中相對應於任何程式位址之功率性能分析點之功率性能分析詳細度(Granularity)，該功率感知電腦系統匹配每一該些功率性能分析點Pi至一程式位址，並產生一控制參數匹配表，該控制參數匹配表係可提供使用者查找控制參數之參考。因此，使用者於模擬期間可依據使用者之需求以改變該些功率性能分析點之功率性能分析詳細度。
    圖4例示該CPE性能分析模組11之該演算法之運作。如圖4所示，該CPE性能分析模組11經由CPE命令列介面(CPEshcll)接收一模擬執行追蹤(原始碼)，且使用者於該原始碼中預先設定具有該些控制參數Ci之該些功率性能分析點Pi。於該模擬執行追蹤之該些控制參數Ci之該些功率性能分析點Pi皆被設定之後，於該CPE性能分析模組11中，每一該些功率性能分析點Pi被匹配至一程式計數器(Program Counter)之一位址以產生一控制參數匹配表。因此，使用者可依據該控制參數匹配表查找所需之控制參數。
    當一模擬遭遇到複數個位址，藉由查找控制參數匹配表以取得相對應於該些位址之複數個控制參數，因此，該些功率性能分析點之功率性能分析詳細度可依據相關之控制參數而改變。
    縱上所述，圖5示例本發明一實施例之一種功率感知電腦模擬方法。如圖5所示，於步驟S401，該功率抽象解釋模組接收來自該嵌入式多核心模擬模組之一模擬執行追蹤，於步驟S403，於該功率抽象解釋模組重製該模擬執行追蹤使其成為具有一功率估計格式之該模擬執行追蹤。於步驟S405，具有該功率估計格式之該模擬執行追蹤被傳送至該CPE性能分析模組，接下來，於步驟S407，於該CPE性能分析模組中，該模擬執行追蹤之一功率性能分析點將被匹配至一程式計數器(Program Counter)之一位址以產生一控制參數匹配表，如步驟S409所示，其中，該控制參數匹配表係包含複數個控制參數。另，每一該些控制參數係對應至一程式。接著，於步驟S410，一功率估計結果被產生。
    本發明之技術內容及技術特點已揭示如上，然而本發明所屬技術領域中具有通常知識者應瞭解，在不背離後附申請專利範圍所界定之本發明精神和範圍內，本發明之教示及揭示可作種種之替換及修飾。例如，上文揭示之許多製程可以不同之方法實施或以其它製程予以取代，或者採用上述二種方式之組合。
    此外，本案之權利範圍並不侷限於上文揭示之特定實施例的製程、機台、製造、物質之成份、裝置、方法或步驟。本發明所屬技術領域中具有通常知識者應瞭解，基於本發明教示及揭示製程、機台、製造、物質之成份、裝置、方法或步驟，無論現在已存在或日後開發者，其與本案實施例揭示者係以實質相同的方式執行實質相同的功能，而達到實質相同的結果，亦可使用於本發明。因此，以下之申請專利範圍係用以涵蓋用以此類製程、機台、製造、物質之成份、裝置、方法或步驟。
    10‧‧‧功率感知電腦模擬系統
    11‧‧‧C功率估計性能分析模組
    12‧‧‧硬體元件
    13‧‧‧功率抽象解釋模組
    15‧‧‧嵌入式多核心模擬模組
    151‧‧‧數位訊號處理器
    1511‧‧‧數位訊號處理核心
    1513‧‧‧指令快取
    1515‧‧‧本機記憶體
    153‧‧‧外部記憶體
    155‧‧‧直接記憶體存取
    17‧‧‧可配置式之內部連接模組
    19‧‧‧微處理單元
    S401~S410‧‧‧步驟
    圖1例示本發明一實施例之功率感知電腦模擬系統；圖2例示本發明一實施例之該功率感知模擬電腦系統之一數位訊號處理器之內部配置；圖3例示該CPE性能分析模組之該演算法；圖4例示該CPE性能分析模組之該演算法之運作；及圖5例示本發明一實施例之一種功率感知電腦模擬方法。
    10‧‧‧功率感知電腦模擬系統
    11‧‧‧C功率估計性能分析模組
    12‧‧‧硬體元件
    13‧‧‧功率抽象解釋模組
    15‧‧‧嵌入式多核心模擬模組
    151‧‧‧數位訊號處理器
    1511‧‧‧數位訊號處理核心
    1513‧‧‧指令快取
    1515‧‧‧本機記憶體
    153‧‧‧外部記憶體
    155‧‧‧直接記憶體存取
    17‧‧‧可配置式之內部連接模組
    19‧‧‧微處理單元
    权利要求:
    Claims (15)
    [1] 一種功率感知電腦模擬系統，包含：一嵌入式多核心模擬模組，包含：複數個數位訊號處理器；一外部記憶體；以及一直接記憶體存取；一功率抽象解釋模組；以及一C功率估計(CPE)性能分析模組；其中該功率抽象解釋模組經配置分別耦接該些數位訊號處理器、該外部記憶體、該直接記憶體存取及該CPE性能分析模組；其中該CPE性能分析模組包含複數個不同電路功能方塊之功率模型；其中該功率抽象解釋模組經配置以總結及解釋來自該嵌入式多核心模擬模組之複數個模擬執行追蹤以使得該些模擬執行追蹤具有一功率估計格式。
    [2] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其另包含：一可配置式之內部連接模組；一微處理單元；以及複數個硬體元件；其中該些數位訊號處理器、該外部記憶體及該直接記憶體存取經配置以藉由該可配置式之內部連接模組與該微處理單元及該些硬體元件進行溝通；其中該微處理單元經配置以控制該嵌入式多核心模擬模組及該些硬體元件。
    [3] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中每一該些數位訊號處理器包含：一數位訊號處理核心；一指令快取；以及一本機記憶體；其中該數位訊號處理核心經配置分別耦接於該指令快取及該本機記憶體。
    [4] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中該數位訊號處理器包含一通道超長指令字嵌入式處理器。
    [5] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中該外部記憶體包含一動態隨機存取記憶體。
    [6] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中該CPE性能分析模組包含一演算法。
    [7] 如申請專利範圍第2項所述之功率感知電腦模擬系統，其中該可配置式之內部連接模組包含一匯流排。
    [8] 如申請專利範圍第2項所述之功率感知電腦模擬系統，其中該可配置式之內部連接模組包含一交叉式交換矩陣。
    [9] 如申請專利範圍第2項所述之功率感知電腦模擬系統，其中該可配置式之內部連接模組包含一晶片上網路系統。
    [10] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中該直接記憶體存取之閒置狀態及動作狀態會被紀錄於該功率感知模擬系統之一模擬執行追蹤中。
    [11] 如申請專利範圍第10項所述之功率感知電腦模擬系統，其中該模擬執行追蹤另包含一指令型態之資訊、一通道級之計數、該指令快取之點擊及錯失之次數及/或該本體記憶體讀取/寫入之次數。
    [12] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中該功率抽象解釋模組另包含一軟體模型元件，其中該軟體模型元件經配置與該些數位訊號處理器、該外部記憶體及該直接記憶體存取進行溝通。
    [13] 如申請專利範圍第1項所述之功率感知電腦模擬系統，其中具有該功率估計格式之該些模擬執行追蹤另包含一目標系統電路功能方塊之功率所有權資訊。
    [14] 一種功率感知電腦模擬方法，其步驟包含：接收一模擬執行追蹤；重製該模擬執行追蹤使其具有一功率估計格式；匹配該模擬執行追蹤之一功率性能分析點至一程式計數器之一位址，其中該位址係相對應於一程式；產生一控制參數匹配表，其包含複數個控制參數，其中每一該些控制參數係相對應於該程式；以及產生一功率估計結果。
    [15] 如申請專利範圍第14項所述之功率感知電腦模擬方法，其中該模擬執行追蹤包含一指令型態之資訊、一通道級之計數、該指令快取之點擊及錯失之次數及/或該本體記憶體讀取/寫入之次數。
    类似技术:
    公开号 | 公开日 | 专利标题
    US10509713B2|2019-12-17|Observation by a debug host with memory model and timing offset calculation between instruction and data traces of software execution carried on in a debug target having a main memory and a cache arrangement
    Ahmad et al.2017|A survey on energy estimation and power modeling schemes for smartphone applications
    US20130024646A1|2013-01-24|Method and Simulator for Simulating Multiprocessor Architecture Remote Memory Access
    US10534687B2|2020-01-14|Method and system for cache agent trace and capture
    TW201128534A|2011-08-16|Method and system for generating software transaction-level modeling | model
    TW200819979A|2008-05-01|Method and system to indicate an exception-triggering page within a microprocessor
    CN101876954B|2012-08-15|一种虚拟机控制系统及其工作方法
    US9176821B2|2015-11-03|Watchpoint support system for functional simulator
    Lewis et al.2012|Runtime energy consumption estimation for server workloads based on chaotic time-series approximation
    Varma et al.2008|Accurate and fast system-level power modeling: An XScale-based case study
    KR20180096780A|2018-08-29|코어 트레이스로부터 데이터 마이닝을 하기 위한 방법 및 장치
    Dousti et al.2015|ThermTap: An online power analyzer and thermal simulator for Android devices
    TWI476583B|2015-03-11|功率感知電腦模擬系統及其方法
    Le et al.2016|Towards formal verification of real-world SystemC TLM peripheral models-a case study
    Lai et al.2017|Fast profiling framework and race detection for heterogeneous system
    TWI604326B|2017-11-01|基於fpga之系統功率評估裝置與方法
    US20130159591A1|2013-06-20|Verifying data received out-of-order from a bus
    Ghanei et al.2016|OS-based resource accounting for asynchronous resource use in mobile systems
    TW200426594A|2004-12-01|Method for dynamically arranging an operating speed of a microprocessor
    Kunati et al.2018|Implementation of Direct Segments on a RISC-V Processor
    TW201140313A|2011-11-16|Virtual performance monitoring apparatus and method for using to monitor system performance
    Ko et al.2014|Hardware-in-the-loop simulation for CPU/GPU heterogeneous platforms
    Olivier et al.2013|Modeling driver level NAND flash memory I/O performance and power consumption for embedded linux
    Han et al.2008|ArmSim: A Complete System Simulation Environment of the ARM Embedded System
    Orlando et al.2019|Linux page fault analysis in Android systems
    同族专利:
    公开号 | 公开日
    US20130080141A1|2013-03-28|
    TWI476583B|2015-03-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9842180B2|2014-11-24|2017-12-12|Industrial Technology Research Institute|NoC timing power estimating device and method thereof|US7725848B2|2005-01-27|2010-05-25|Wolfgang Nebel|Predictable design of low power systems by pre-implementation estimation and optimization|
    US20090007108A1|2007-06-29|2009-01-01|Hanebutte Ulf R|Arrangements for hardware and software resource monitoring|
    US7984412B1|2008-03-03|2011-07-19|Xilinx, Inc.|IC design estimation using mid-level elements of IP cores|
    US7921280B2|2008-06-27|2011-04-05|Intel Corporation|Selectively powered retirement unit using a partitioned allocation array and a partitioned writeback array|
    US20100162256A1|2008-12-18|2010-06-24|Alexander Branover|Optimization of application power consumption and performance in an integrated system on a chip|
    US8340952B2|2009-03-12|2012-12-25|Freescale Semiconductor, Inc.|Power estimation method and device therefor|
    US8898049B2|2009-04-20|2014-11-25|International Business Machines Corporation|System level power profiling of embedded applications executing on virtual multicore system-on-chip platforms|
    CN102135793B|2011-03-29|2012-07-04|北京工业大学|一种面向低功耗的多核共享Cache混合划分方法|
    US20130211752A1|2012-02-14|2013-08-15|Wayne State University|Software power analysis|WO2014141419A1|2013-03-14|2014-09-18|株式会社日立製作所|仮想計算機システムおよびスケジューリング方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161538543P| true| 2011-09-23|2011-09-23||
    [返回顶部]