• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本揭示係關於可實現更多樣之資料輸出之攝像元件、控制方法及攝像裝置。本揭示之攝像裝置具備：像素陣列，其係矩陣狀構成之複數個像素之各者中，藉由光電轉換元件將所入射之被攝物體之光進行光電轉換者；選擇部，其係選擇將該像素陣列之各像素之像素信號輸出之A/D轉換部之數；及控制部，其係控制上述選擇部，選擇根據要求之數之上述A/D轉換部。本揭示可適用於攝像元件、控制方法及攝像裝置。
    公开号:TW201313013A
    申请号:TW101130299
    申请日:2012-08-21
    公开日:2013-03-16
    发明作者:Hayato Wakabayashi
    申请人:Sony Corp；
    IPC主号:H04N5-00
    专利说明:
    攝像元件、控制方法及攝像裝置
    本揭示係關於攝像元件、控制方法及攝像裝置，尤其是關於可實現更多樣之資料輸出之攝像元件、控制方法及攝像裝置。
    先前，在CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)影像感測器等之攝像元件中，有相對於每行連接像素之各輸出線，分別連接複數個A/D轉換器(ADC(Analog Digital Converter，模擬數位轉換器))，使用該複數個ADC，藉此而實現快速之資料讀取者(例如參照專利文獻1)。
    又，有相對於各輸出線搭載複數個比較器與計數器，將D/A轉換器(DAC(Digital Analog Converter，數位模擬轉換器))之電壓移位任意之值，快速讀取高位元精度之信號者(例如參照專利文獻2)。
    進而，有藉由對讀取信號實施2次A/D轉換，而實現低雜訊化或動態範圍提高者(例如參照專利文獻3及專利文獻4)。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本專利特開2005-347932號公報
    [專利文獻2]日本專利特開2010-252140號公報
    [專利文獻3]日本專利特開2009-296423號公報
    [專利文獻4]日本專利特開2008-012482號公報
    然而，專利文獻1記載之方法之情形，僅能夠進行快速之讀取，難以謀求例如動態範圍之擴張或雜訊之降低等對高功能性之展開。
    又，專利文獻2記載之方法之情形，雖設置有複數個ADC，但該構成僅利用於提高解析度，難以實現例如雜訊之降低，或低消耗電力化等。
    進而，專利文獻3或專利文獻4記載之方法之情形，處理時間增加，難以進行快速之讀取。
    近年來，藉由資訊處理技術之提高，圖像處理或攝像裝置亦日趨走向多功能化及高功能化。隨之，由攝像元件輸出之圖像資料所要求之輸出形式亦更多樣化。然而，先前之方法中，如上所述，難以與多樣之資料輸出形式對應。
    本揭示係鑒於此種狀況而完成者，其目的在於實現更多樣之資料輸出，以便能夠利用於更多樣之用途。
    本揭示之一態樣係具備選擇輸出各像素之像素信號之A/D轉換部之數之選擇部，與控制上述選擇部，選擇根據要求之數之上述A/D轉換部之控制部的攝像元件。
    像素陣列之每一欄進一步具備複數個上述A/D轉換部，上述選擇部可自與該欄對應之上述複數個A/D轉換部中選擇上述像素信號之輸出地。
    上述控制部可以使該欄之各像素連接於上述複數個A/D轉換部的方式，控制上述選擇部。
    上述控制部可將該欄之各像素劃分成複數個系統，以使各像素連接於每個系統不同之上述A/D轉換部的方式，控制上述選擇部。
    上述控制部可以從各像素用每個上述系統相互不同之速率，讀取像素信號的方式進行控制。
    上述控制部可控制上述A/D轉換部，使各A/D轉換部之設定成為每個系統相互不同之設定值。
    上述控制部可將上述A/D轉換部之類比增益設定，設定為每個系統相互不同之值。
    上述控制部可將上述A/D轉換部之解析度設定，設定為每個系統相互不同之值。
    上述控制部可將上述A/D轉換部之取樣時序設定為每個系統相互不同之值。
    上述控制部可以將以相互不同之時序取樣予以處理之各系統之A/D轉換部之輸出累計平均化進行輸出的方式，控制上述A/D轉換部。
    上述控制部可以使一部分上述A/D轉換部停止，使該欄之各像素連接於剩餘之上述A/D轉換部的方式，控制上述選擇部。
    上述控制部進而可使與停止之上述A/D轉換部對應之恆定電流電路停止。
    可具有積層有複數個晶片之積層結構。
    可具備：像素晶片，其形成有讀取上述像素信號之像素陣列；與周邊電路晶片，其形成有周邊電路、上述控制部、上述選擇部、及上述A/D轉換部。
    上述周邊電路晶片之配線層可較上述像素晶片之配線層更多層化。
    本揭示之另一態樣係接收部接受要求，控制部以與所接收之上述要求對應之模式，選擇輸出各像素之像素信號之A/D轉換部之數之控制方法。
    本揭示之進而另一態樣係攝像裝置，其具備：像素陣列，在各像素中將入射光進行光電轉換；選擇部，選擇輸出上述像素陣列之各像素之像素信號之A/D轉換部之數；及控制部，控制上述選擇部，選擇根據要求之數之上述A/D轉換部。
    本揭示之一態樣中，係根據要求，選擇輸出各像素之像素信號之A/D轉換部之數。
    本揭示之另一態樣中，係接收要求，以與所接收之要求對應之模式，選擇輸出各像素之像素信號之A/D轉換部之數。
    本揭示之進而另一態樣中，係在各像素中將入射光進行光電轉換，且根據要求，選擇輸出各像素之像素信號之A/D轉換部之數。
    根據本揭示，可攝像被攝物體。尤其可實現更多樣之資料輸出。
    以下，說明用於實施本技術之形態(以下作為實施形態)。再者，說明按照以下之順序進行。
    1.第1實施形態(影像感測器)
    2.第2實施形態(攝像裝置)
    3.第3實施形態(電腦) <1.第1實施形態> [影像感測器]
    圖1係表示適用本技術之影像感測器之一部分之構成例的方塊圖。圖1所示之影像感測器100係例如CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)影像感測器、或CCD(Charge Coupled Device，電荷耦合器件)影像感測器等之攝像被攝物體，並獲得攝像圖像之數位資料之攝像元件。
    如圖1所示，影像感測器100具有控制部101、像素陣列部111、選擇部112、A/D轉換部(ADC(Analog Digital Converter，模擬數位轉換器))113、及恆定電流電路部114。
    控制部101係控制影像感測器100之各部，執行與圖像資料(像素信號)之讀取等相關之處理。
    像素陣列部111係將具有光電二極體等之光電轉換元件之像素構成配置成矩陣(陣列)狀之像素區域。像素陣列部111由控制部101控制，以各像素接收被攝物體之光，並將該入射光進行光電轉換累積電荷，於特定之時序將累積於各像素之電荷作為像素信號輸出。
    像素121及像素122表示配置於該像素陣列部111之像素群中之上下鄰接之2個像素。像素121及像素122係相同欄(行)相互連接之列之像素。圖1之例之情形，如像素121及像素122所示，各像素之電路係使用光電轉換元件及4個電晶體。再者，各像素之電路之構成為任意，亦可為圖1所示之例以外者。
    於一般之像素陣列每一欄(行)設置像素信號之輸出線。像素陣列部111之情形，係每一欄(行)設置2條(2系統)之輸出線。1欄之像素之電路每隔一列交替連接於該2條輸出線。例如，從上至第奇數號列之像素之電路連接於一條輸出線，而第偶數號列之像素之電路連接於另一條輸出線。圖1之例之情形，像素121之電路連接於第1輸出線(VSL1)，而像素122之電路連接於第2輸出線(VSL2)。
    再者，圖1中，為便於說明雖僅顯示有1欄之輸出線，但實際上，對各欄同樣地各設置2條輸出線。於各輸出線每隔1列連接有該欄之像素之電路。
    選擇部112具有將像素陣列部111之各輸出線連接於ADC113之輸入之開關，由控制部101控制，控制像素陣列部111與ADC113之連接。即，由像素陣列部111讀取之像素信號經由該選擇部112供給至ADC113。
    選擇部112具有開關131、開關132、及開關133。開關131(選擇SW)控制互相與相同之欄對應之2條輸出線之連接。例如，若開關131呈導通(ON)之狀態，則連接第1輸出線(VSL1)與第2輸出線(VSL2)，若呈斷開(OFF)狀態則切斷。
    關於詳細情況予以後述，影像感測器100中，對各輸出線分別設置有1個ADC(欄ADC)。因此，若開關132及開關133均設為導通狀態，則由於若開關131呈導通狀態，則連接同欄之2條輸出線，故使得1個像素之電路連接於2個ADC。相反，若開關131呈斷開狀態，則同欄之2條輸出線被切斷，使得1個像素之電路連接於1個ADC。即，開關131選擇作為1個像素之信號之輸出地之ADC(欄ADC)之數。
    關於詳細情況予以後述，如此，開關131控制作為像素信號之輸出地之ADC之數，藉此影像感測器100可根據該ADC之數輸出更多樣之像素信號。即，影像感測器100可實現更多樣之資料輸出。
    開關132係控制與像素121對應之第1輸出線(VSL1)，及與該輸出線對應之ADC之連接。若開關132呈導通(ON)狀態，則第1輸出線連接於對應之ADC之比較器中之一者之輸入。又，若呈斷開(OFF)狀態，則將其切斷。
    開關133係控制與像素122對應之第2輸出線(VSL2)，及與該輸出線對應之ADC之連接。若開關133呈導通(ON)狀態，則第2輸出線連接於對應之ADC之比較器中之一者之輸入。又，若呈斷開(OFF)狀態，則將其等切斷。
    選擇部112係根據控制部101之控制，切換此種開關131至開關133之狀態，藉此可控制作為1個像素之信號之輸出地之ADC(欄ADC)之數。
    再者，亦可省略開關132或開關133(任意一者或兩者)，恆定連接各輸出線，及與該輸出線對應之ADC。但，藉由該等之開關，可控制該等之連接、切斷，藉此而擴大作為1個像素之信號之輸出地的ADC(欄ADC)之數之選擇幅度。即，藉由設置該等之開關，影像感測器100可輸出更多樣之像素信號。
    再者，圖1中雖僅顯示對於1欄份之輸出線之構成，但實際上選擇部112每一欄具有與圖1所示者相同之構成(開關131至開關133)。即，選擇部112根據控制部101之控制，對各欄進行與上述相同之連接控制。
    ADC113係將由像素陣列部111經由各輸出線供給之像素信號分別進行A/D轉換，並作為數位資料輸出。ADC113具有來自像素陣列部111之每條輸出線之ADC(欄ADC)。即，ADC113具有複數列ADC。與1輸出線對應之欄ADC係具有比較器、D/A轉換器(DAC)、及計數器之單斜率型ADC。
    比較器係比較該DAC輸出與像素信號之信號值。計數器係使計數值(數位值)遞增直至DAC輸出與像素信號相等為止。比較器於DAC輸出達到信號值時，使計數器停止。其後將藉由計數器1、2數位化之信號從DATA1及DATA2向影像感測器100之外部輸出。
    計數器在為下一次之A/D轉換輸出資料後，將計數值恢復至初始值(例如0)。
    ADC113相對於各欄具有2系統之欄ADC。例如，對於第1輸出線(VSL1)，設置有比較器141(COMP1)、DAC142(DAC1)、及計數器143(計數器1)，而對於第2輸出線(VSL2)，設置比較器151(COMP2)、DAC152(DAC2)、及計數器153(計數器2)。圖示雖省略，但對於其他欄之輸出線ADC113亦具有相同之構成。
    但，該等之構成內，DAC可共通化。DAC之共通化係按每個系統進行。即，各欄相互之相同之系統之DAC經共通化。圖1之例之情形，與各欄之第1輸出線(VSL1)對應之DAC作為DAC142共通化，而與各欄之第2輸出線(VSL2)對應之DAC作為DAC152共通化。再者，比較器與計數器設置於各輸出線之每個系統。
    恆定電流電路部114係連接於各輸出線之恆定電流電路，藉由控制部101控制進行驅動。恆定電流電路部114之電路係由例如MOS(Metal Oxide Semiconductor，互補金氧半導體)電晶體等構成。該電路構成為任意，但圖1中為便於說明，對第1輸出線(VSL1)設置有MOS電晶體161(LOAD1)，而對第2輸出線(VSL2)設置有MOS電晶體162(LOAD2)。
    控制部101例如從用戶等之外部接收要求，選擇讀取模式，並控制選擇部112，控制對輸出線之連接。又，控制部101根據已選擇之讀取模式，控制欄ADC之驅動等。進而，控制部101除欄ADC以外，亦會因應需要，控制恆定電流電路部114之驅動，或例如控制讀取之速率或時序等像素陣列部111之驅動。
    即，控制部101不僅控制選擇部112，以可使除選擇部112以外之各部亦以更多樣之模式動作。因此，影像感測器100可輸出更多樣之像素信號。 [影像感測器之其他例]
    再者，圖1所示之各部之數只要不缺乏則為任意。例如，亦可對各欄設置3系統以上之輸出線。例如，如圖2A所示，亦可對像素陣列部111之各欄設置4系統輸出線。
    圖2A中，像素陣列部111之像素1至像素6在構成像素陣列部111之像素陣列中，互相顯示有相同欄連接之6個像素之電路。各像素之電路構成為任意，但例如如圖2B所示，亦可為使用4個電晶體者。
    如圖2A所示，對1欄設置4系統之輸出線，各像素之電路每4列連接於各自之系統之輸出線。換而言之，各像素之電路每隔4列連接於相同之系統之輸出線。圖2A中，像素1與像素5連接於第1輸出線(VSL1)，像素2與像素6連接於第2輸出線(VSL2)，像素3連接於第3輸出線(VSL3)，而像素4連接於第4輸出線(VSL4)。
    又，與圖1之情形相同，與各系統之輸出線對應設置有欄ADC。ADC113-1至ADC113-4分別表示1系統之單斜率型欄ADC，具有比較器、DAC、及計數器。即，ADC113-1(AD1)及ADC113-3(AD3)、ADC113-2(AD2)及ADC113-4(AD4)之各組分別與圖1之ADC113對應。
    更具體而言，ADC113-1及ADC113-2分別與圖1之比較器141、DAC142、及計數器143對應。又，ADC113-3及ADC113-4分別具有圖1之比較器151、DAC152、及計數器153。但，DAC亦可例如以ADC113-1、ADC113-2、ADC113-3、及ADC113-4分別共有化。
    圖2A之例之情形，每2系統設置有選擇部112(選擇部112-1及選擇部112-2)。
    選擇部112-1係藉由控制是否將各欄之4輸出線內第1輸出線(VSL1)及第3輸出線(VSL3)連接於ADC113-1或ADC113-3，而選擇作為1個像素之信號之輸出地之ADC(欄ADC)之數。選擇部112-1與圖1之情形相同，具有開關131-1(選擇SW1)、開關132-1(ADSW1)、及開關133-1(ADSW3)。
    開關131-1係控制第1輸出線與第3輸出線之連接。若開關131-1呈導通(ON)狀態，則連接第1輸出線與第3輸出線，若呈斷開(OFF)狀態則切斷。開關132-1係控制第1輸出線與ADC113-1之連接。開關133-1係控制第3輸出線與ADC113-3之連接。
    選擇部112-2係藉由控制是否將各欄之4輸出線內第2輸出線(VSL2)及第4輸出線(VSL4)連接於ADC113-2或ADC113-4，而選擇作為該等之輸出線所輸出之1個像素之信號的輸出地之ADC(欄ADC)之數。選擇部112-2與圖1之情形相同，具有開關131-2(選擇SW2)、開關132-2(ADSW2)、及開關133-2(ADSW4)。
    開關131-2係控制第2輸出線與第4輸出線之連接。若開關131-2呈導通(ON)狀態，則連接第2輸出線與第4輸出線，若呈斷開(OFF)狀態則切斷。開關132-2係控制第2輸出線與ADC113-2之連接。開關133-2係控制第4輸出線與ADC113-4之連接。
    又，圖2A之例之情形，每2系統設置有恆定電流電路部114(恆定電流電路部114-1及恆定電流電路部114-2)。
    恆定電流電路部114-1係連接於第1輸出線及第3輸出線之恆定電流電路，藉由控制部101控制進行驅動。恆定電流電路部114-1之電路構成為任意，但圖2A中為便於說明，對第1輸出線設置有MOS電晶體161-1(LOAD1)，而對第3輸出線設置有MOS電晶體162-1(LOAD3)。
    恆定電流電路部114-2係連接於第2輸出線及第4輸出線之恆定電流電路，藉由控制部101控制進行驅動。恆定電流電路部114-2之電路構成為任意，但圖2A中為便於說明，對第2輸出線設置有MOS電晶體161-2(LOAD2)，而對第4輸出線設置有MOS電晶體162-2(LOAD4)。
    再者，圖2A中，僅對1欄顯示有構成，但實際上對各欄設置有相同之4系統輸出線、2個選擇部112、4個欄ADC、及2個恆定電流電路部114，進行相同之控制。
    再者，上述中雖已說明1個選擇部112每2系統控制輸出線與欄ADC之連接，但並不限於此，1個選擇部112亦可進行3系統以上之連接控制。又，如圖2A之例所示，設置有複數個選擇部112之情形，各選擇部112控制之系統之數可相互相同，亦可相互不同。 [讀取模式控制]
    控制部101係例如如圖3所示之表般，根據已選擇之讀取模式，控制選擇部112之各開關之開關。
    模式1(MODE1)係例如實現擴張輸出資料之動態範圍，或降低雜訊之高功能之讀取之模式。該模式1之情形，控制部101使選擇部112-1及選擇部112-2全部之開關(開關131-1至開關133-1、及開關131-2至開關133-2)導通(ON)。藉此，使各像素之信號值供給至複數個欄ADC。即，該模式1之情形，由於可藉由複數個ADC將各像素信號進行信號處理，故影像感測器100可實現如後所述之各種高功能化。
    模式2(MODE2)係實現快速之讀取之模式。該模式2之情形，控制101使各選擇部112之開關131(開關131-1及開關131-2)斷開(OFF)，其他之開關(開關132-1及開關133-1、以及開關132-2及開關133-2)導通(ON)。藉此，各系統之輸出線連接於相互不同之欄ADC。即，該模式2之情形，由於可每4列並列讀取像素信號，故影像感測器100可實現快速之讀取。
    模式3(MODE3)係實現低消耗電力之模式。該模式3之情形，控制101使各選擇部112之開關133(開關133-1及開關133-2)斷開(OFF)，其他之開關(開關131-1及開關132-1、以及開關131-2及開關132-2)導通(ON)。即，停止利用與各選擇部112對應之2個欄ADC內之一個欄ADC。即，2列像素信號以共通之欄ADC予以處理。藉此，由於減少需動作之欄ADC之數，故可進行低消耗電力之讀取。再者，該情形可每2列進行讀取。
    再者，該模式3中，控制部101亦可控制恆定電流電路部114(恆定電流電路部114-1及恆定電流電路部114-2)，停止使欄ADC停止之系統之負載(MOS電晶體)。圖3之例之情形，由於斷開了開關133-1及開關133-2，故MOS電晶體162-1(LOAD3)及MOS電晶體162-2(LOAD2)被停止。藉此，可進一步實現低消耗電力化。 [讀取之高功能化]
    其次，就讀取之高功能化進行說明，讀取之高功能化之方法為任意，考慮有各種者。例如，考慮有以複數訊框率之讀取、高動態範圍化、及低雜訊化等。以下，就各方法進行說明。 [複數資訊之讀取]
    模式2(MODE2)之情形，各系統之輸出線連接於相互不同之欄ADC。即，從各輸出線輸出之像素信號相互獨立地進行信號處理。因此，與各系統之輸出線對應之像素可相互獨立地設定快門動作或讀取動作等，即，該模式2之情形，可實現複數個讀取模式之併用。
    例如，可相互獨立地設定各欄之各系統之像素之讀取速率。例如，圖2A之例中，亦可以第1速率(例如30 fps)讀取4系統內與2系統之輸出線對應之像素，而以與第1速率不同之第2速率(例如240 fps)讀取與另外2系統之輸出線對應之像素。
    例如，數位相機等之攝像裝置中，有於拍攝靜止圖像前將被攝物體之圖像(動畫)設置於框體之監視器進行顯示之預覽模式。作為一般之動作，該預覽模式中，使用者會確認攝像圖像之格式，按下釋放按鈕等，若指示靜止圖像拍攝，則藉由自動調焦功能調整焦點位置後，拍攝、記錄靜止圖像。
    此種處理中，由於以預覽模式顯示之動態圖像為確認用，故為減少處理之負載，訊框率較佳為例如30 fps等之相對較低之速率。相對於此，在執行自動調焦處理時，由於為提高從使用者之指示至進行靜止圖像之應答性，較佳為更快速地決定焦點位置，故訊框率較佳為例如240 fps等之較高之速率。
    因此，一般而言，係以低速率進行預覽模式，若對使用者指示拍攝，則將訊框率切換成高速率執行自動調焦。然而，該情形，在切換訊框率時，有產生無用之待機時間之虞。
    因此，使影像感測器100在模式2中同時以複數個訊框率讀取圖像，藉此可進一步提高從使用者之指示至進行靜止圖像拍攝之應答性。
    圖4A係表示其讀取影像。控制部101控制像素陣列部111，並以30 fps讀取像素1及像素2之像素信號(Read1/2)，以240 fps讀取像素3及像素4之像素信號(Read3/4)。模式2之情形，像素1至像素4連接於相互不同之欄ADC。ADC113-1至ADC113-4只要分別將所供給之像素信號以各自之速率進行處理即可。即，影像感測器100可實現複數個速率之資料輸出。
    更具體而言，如圖4B所示，以低速率讀取係藉由減少像素信號之讀取次數而實現。圖4B之例之情形，相對於以高速率(240 fps)讀取之像素信號之8次讀取，以低速率(30 fps)讀取之像素信號讀取1次，剩餘之7次省略讀取。因此，控制部101可控制ADC113，停止省略其讀取期間對應之系統之欄ADC(ADC113-1及ADC113-2)。藉此，控制部101可實現更低消耗電力之讀取。
    再者，以此種複數速率讀取之情形，必須按每種速率劃分像素。即，由於無法以複數速率讀取同一像素之像素信號，故必須對每個像素設定讀取速率。即，以複數速率讀取之情形，各速率之圖像之解析度亦相較於以單一速率讀取之情形降低。例如，如上所述之預覽模式或自動調焦所使用之圖像之解析度較靜止圖像之解析度降低。但，一般而言，由於對預覽模式或自動調焦要求高解析度之圖像，故不會產生特別之問題。 [多取樣]
    又，亦可利用模式1之相互獨立之複數個系統輸出，降低輸出資料之雜訊。
    該情形，控制部101亦可控制ADC113之各欄ADC，如圖5所示之實線201與虛線202所示，將P相、D相之取樣時序分成複數個，求得各輸出之累計平均值。
    例如，控制部101控制各欄ADC，將各系統之欄ADC之DAC波形如圖5所示移位。由於各系統之欄ADC相互獨立地動作，故可容易地實現此種控制。藉此，由於取樣次數增加為2倍，故可藉由輸出由兩次取樣而獲得之信號之累計平均值，而改善SN比。即，控制部101可降低輸出資料之雜訊。又，由於係使用相互獨立之複數個欄ADC，故控制部101可在相較於藉由單一之ADC進行之情形更快速之轉換處理中實現此種雜訊降低。 [寬動態範圍功能]
    又，亦可利用模式1之相互獨立之複數個系統輸出，使輸出資料之動態範圍擴張。例如，控制部101控制各欄ADC，相互獨立地設定各系統之增益。藉此，控制部101可使輸出資料之動態範圍擴張。又，由於係使用相互獨立之複數個欄ADC，故控制部101可在相較於藉由單一之ADC進行之情形更快速之轉換處理中實現此種輸出資料之寬動態範圍化。
    如上所述，控制部101可藉由控制各部，以更多樣之方法實現輸出資料之高功能化。即，影像感測器100可實現更多樣之資料輸出。
    再者，控制部101亦可利用模式1之相互獨立之複數個系統輸出，相互獨立地設定各系統之欄ADC之解析度(位元數)。又，亦可同時進行複數個上述之高功能化處理。進而，亦可進行上述以外之高功能化。 [控制處理之流程]
    參照圖6之流程圖，說明由控制部101執行之控制處理之流程之例。
    若開始控制處理，則控制部101在步驟S101中，接收來自外部之要求。在步驟S102中，控制部101係判斷根據所接收之要求之模式。
    在步驟S103中，控制部101控制選擇部112，設定作為1個像素之電路之像素信號之輸出地的ADC數。例如，如圖3所示之表般，控制部101係根據模式，進行控制部112之各開關之導通、斷開控制。
    在步驟S104中，控制部101控制ADC113，控制各欄ADC之設定。
    在步驟S105中，控制部101係控制像素陣列部111、選擇部112、ADC113、及恆定電流電路部114，根據模式或高功能化等之處理控制各部之驅動。
    若像素信號之讀取結束，則控制部101結束控制處理。
    藉由如此進行處理，控制部101可實現更多樣之資料輸出，以便能夠利用於更多樣之用途。 [積層化]
    再者，如上所述，若對各欄設置複數個ADC，則例如圖7A所示之構成中，晶片尺寸增大，有導致成本增加之虞。因此，如圖7B所示，亦可進行晶片之積層化。
    圖7B之情形，影像感測器100係由主要形成像素陣列部111之像素晶片100-1，與形成輸出電路、周邊電路、及ADC113等之周邊電路晶片100-2、及襯墊(PAD)之複數個晶片構成。像素晶片100-1之像素陣列部111之輸出線與驅動線經由貫通通道(VIA)，與周邊電路晶片100-2之電路連接。
    藉由採用此種構成，可縮小晶片尺寸，從而可削減成本。又，由於配線層之空間能有富餘，故亦容易拉引配線。進而，藉由複數晶片化，可使各晶片分別最佳化。例如，像素晶片中，為防止源自配線層之光學反射導致之量子效率之降低，可實現更少之配線層且低矮化，而周邊電路晶片中，為使配線間偶合對策等能夠最佳化，可實現配線層之多層化。例如，可使周邊電路晶片之配線層較像素晶片之配線層多層化。
    再者，背面照射型之影像感測器之情形，不會產生源自配線層之光學反射，仍可藉由抑制無用之配線層數之增大，而抑制配線步驟數之增大等，實現成本之削減。
    又，由於具有與像素晶片區域同等之晶片面積，故無需增加總基層晶片之面積，即可於周邊電路區域搭載複數個ADC。
    再者，適用本技術之攝像元件(攝像裝置)並不限於上述之構成，亦可為其他之構成。 <2.第2實施形態> [攝像裝置]
    圖8係表示適用本技術之攝像裝置之主要構成例之圖。圖8所示之攝像裝置300係攝像被攝物體，將該被攝物體之圖像作為電氣信號輸出之裝置。
    如圖8所示，攝像裝置300具有透鏡部311、CMOS感測器312、操作部314、控制部315、圖像處理部316、顯示部317、編解碼處理部318、及記錄部319。
    透鏡部311包含透鏡或光圈等之光學系元件。透鏡部311由控制部315控制，調整至被攝物體之焦點，並聚焦來自焦點對準之位置之光，供給至CMOS感測器312。
    CMOS感測器312為拍攝被攝物體之影像感測器，由控制部315控制，將入射光進行光電轉換，並將各像素之像素值進行A/D轉換，藉此獲得被攝物體之攝像圖像之資料(攝像圖像)。CMOS感測器312係由控制部315控制，將藉由該攝像獲得之攝像圖像資料供給至圖像處理部316。
    操作部314係由例如微動撥號器(商標)、鍵、按鈕、或觸控面板等構成，接收源自使用者之操作輸入，將與該操作輸入對應之信號供給至控制部315。
    控制部315係基於藉由操作部314輸入之與使用者之操作輸入對應的信號，控制透鏡部311、CMOS感測器312、圖像處理部316、顯示部317、編解碼處理部318、及記錄部319之驅動，對各部進行與攝像相關之處理。
    圖像處理部316係對由CMOS感測器312供給之圖像信號，施以例如黑階修正，或混色修正、缺陷修正、解馬賽克處理、矩陣處理、灰階修正、及YC轉換等之各種圖像處理。該圖像處理之內容為任意，亦可進行上述以外之處理。圖像處理部316係將施以圖像處理之圖像信號供給至顯示部317及編解碼處理部318。
    顯示部317係例如作為液晶顯示器等構成，基於來自圖像處理部316之圖像信號，顯示被攝物體之圖像。
    編解碼處理部318係對來自圖像處理部316之圖像信號施以特定方式之編碼處理，並將編碼處理之結果所獲得之圖像資料供給記錄部319。
    記錄部319係記錄來自編解碼處理部318之圖像資料。記錄於記錄部319之圖像資料係因應所需由圖像處理部316讀取，從而供給至顯示部317，顯示對應之圖像。
    攝像裝置300之CMOS感測器312參照圖1或圖2，具有與上述之影像感測器100相同之構成。即，CMOS感測器312具有選擇作為1個像素之信號之輸出地之ADC(欄ADC)之數之選擇部(開關)。即，CMOS感測器312可根據該ADC之數，輸出更多樣之像素信號。因此，攝像裝置300可使用其多樣之像素信號，實現更多樣之處理。
    再者，具備適用本技術之攝像元件或圖像處理部之攝像裝置並不限於此，亦可為其他之構成。 <3.第3實施形態> [電腦]
    上述之一系列之處理可藉由硬體執行，亦可藉由軟體執行。藉由軟體執行一系列之處理之情形，構成該軟體之程式安裝於電腦。此處，電腦包含例如圖8之控制部315所示之由專用之硬體配置之電腦，或藉由安裝各種程式可執行各種功能之通用之電腦等。
    圖9中，電腦400之CPU(Central Processing Unit，中央處理單元)301係執行記憶於ROM(Read Only Memory，唯讀記憶體)302之程式，或根據從記憶部413加載至RAM(Random Access Memory，隨機存取記憶體)403之程式，執行各種之處理。於RAM403亦適當記憶有CPU401在執行各種之處理之方面所需之資料等。
    CPU401、ROM402及RAM403係經由匯流排404相互連接。該匯流排404亦連接有輸入輸出介面410。
    於輸入輸出介面410連接有包含鍵盤、滑鼠等之輸入部411；包含CRT(Cathode Ray Tube，陰極射線管)或LCD(Liquid Crystal Display，液晶顯示器)等之顯示器、及包含揚聲器等之輸出部412；由硬碟等構成之記憶部413；及由數據機等構成之通訊部414。通訊部414係進行經由包含網際網路之網路之通訊處理。
    於輸入輸出介面410又因應需要連接有驅動器415，且適當安裝有磁碟、光碟、磁光碟、或半導體記憶部等之可動媒體521，從該等讀取之電腦程式因應需要安裝於記憶部413。
    藉由軟體執行上述之一系列處理之情形，構成該軟體之程式從網路或記錄媒體予以安裝。
    該記錄媒體例如如圖9所示，與裝置本體不同，不僅由包含用以向使用者傳送程式而分配之記錄有程式之磁碟(包含軟盤)、光碟(包含CD-ROM(Compact Disc-Read Only Memory，唯讀光碟)、DVD(Digital Versatile Disc，多功能數位光碟))、包含磁光碟(MD(Mini Disc，迷你光碟))、或半導體記憶體等之可動媒體421構成，亦由在預先組入裝置本體之狀態下傳送給使用者之記錄有程式之ROM402，或記憶部413所含之硬碟等構成。
    再者，電腦執行之程式可為按照本說明書中說明之順序依時間序列進行處理之程式，亦可為並行、或以進行調用時等所需之時序進行處理之程式。
    又，本說明書中，記述記錄媒體所記錄之程式之步驟係按照所記載之順序依時間序列進行之處理自不必說，即使未必依時間序列處理，亦包含並行或個別執行之處理者。
    又，本說明書中，系統係表示由複數個器件(裝置)構成之裝置整體者。
    又，亦可將以上作為1個裝置(或處理部)說明之構成進行分割，作為複數個裝置(或處理部)構成。相反，亦可總結以上作為複數個裝置(或處理部)說明之構成作為1個裝置(或處理部)構成。又，當然亦可於各裝置(或各處理部)之構成附加上述以外之構成。進而，只要作為系統整體之構成或動作實質性相同，則可使某一裝置(或處理部)之構成之一部分涵蓋於其他裝置(或其他處理部)之構成。即，本技術並不限定於上述之實施形態，在不脫離本技術之主旨之範圍內可進行各種之變更。
    再者，本技術亦可採取以下所示之構成。
    (1)一種攝像元件，其具備：選擇部，其選擇輸出各像素之像素信號之A/D轉換部之數；及控制部，其控制上述選擇部，選擇根據要求之數之上述A/D轉換部。
    (2)如上述(1)之攝像元件，其中像素陣列之每一欄進而具備複數個上述A/D轉換部，且上述選擇部自與該欄對應之上述複數個A/D轉換部中選擇上述像素信號之輸出地。
    (3)如上述(2)之攝像元件，其中上述控制部係以使該欄之各像素連接於上述複數個A/D轉換部的方式控制上述選擇部。
    (4)如上述(2)之攝像元件，其中上述控制部將該欄之各像素劃分成複數個系統，以使各像素連接於每個系統相互不同之上述A/D轉換部的方式控制上述選擇部。
    (5)如上述(4)之攝像元件，其中上述控制部以自各像素以上述每個系統相互不同之速率讀取像素信號的方式進行控制。
    (6)如上述(4)或(5)之攝像元件，其中上述控制部係控制上述A/D轉換部，使各A/D轉換部之設定成為每個系統相互不同之設定值。
    (7)如上述(6)之攝像元件，其中上述控制部將上述A/D轉換部之類比增益設定，設定為每個系統相互不同之值。
    (8)如上述(6)或(7)之攝像元件，其中上述控制部將上述A/D轉換部之解析度設定，設定為每個系統相互不同之值。
    (9)如上述(6)至(8)任一項之攝像元件，其中上述控制部將上述A/D轉換部之取樣時序設定為每個系統相互不同之值。
    (10)如上述(9)之攝像元件，其中上述控制部以將以相互不同之時序取樣予以處理之各系統之A/D轉換部之輸出累計平均化進行輸出的方式，控制上述A/D轉換部。
    (11)如上述(2)至(10)任一項之攝像元件，其中上述控制部以使一部分上述A/D轉換部停止，使該欄之各像素連接於剩餘之上述A/D轉換部的方式，控制上述選擇部。
    (12)如上述(11)之攝像元件，其中上述控制部進而使與停止之上述A/D轉換部對應之恆定電流電路停止。
    (13)如上述(1)至(12)任一項之攝像元件，其具有積層有複數個晶片之積層結構。
    (14)如上述(13)之攝像元件，其具備：像素晶片，其形成有讀取上述像素信號之像素陣列；及周邊電路晶片，其形成有周邊電路、上述控制部、上述選擇部、及上述A/D轉換部。
    (15)如上述(14)之攝像元件，其中上述周邊電路晶片之配線層較上述像素晶片之配線層更多層化。
    (16)一種控制方法，其係接收部接收要求，而控制部以與所接收之上述要求對應之模式，選擇輸出各像素之像素信號之A/D轉換部之數。
    (17)一種攝像裝置，其具備：像素陣列，在各像素中將入射光進行光電轉換；選擇部，選擇輸出上述像素陣列之各像素之像素信號之A/D轉換部之數；及控制部，控制上述選擇部，選擇根據要求之數之上述A/D轉換部。
    100‧‧‧影像感測器
    101‧‧‧控制部
    111‧‧‧像素陣列部
    112‧‧‧選擇部
    112-1‧‧‧選擇部
    112-2‧‧‧選擇部
    113‧‧‧ADC
    113-1‧‧‧ADC
    113-4‧‧‧ADC
    114‧‧‧恆定電流電路部
    121‧‧‧像素
    122‧‧‧像素
    131‧‧‧開關
    131-1‧‧‧開關
    131-2‧‧‧開關
    132‧‧‧開關
    132-1‧‧‧開關
    132-2‧‧‧開關
    133‧‧‧開關
    133-1‧‧‧開關
    133-2‧‧‧開關
    141‧‧‧比較器
    142‧‧‧DAC
    143‧‧‧計數器
    151‧‧‧比較器
    152‧‧‧DAC
    153‧‧‧計數器
    161‧‧‧MOS
    161-1‧‧‧MOS
    161-2‧‧‧MOS
    162‧‧‧MOS
    162-1‧‧‧MOS
    162-2‧‧‧MOS
    300‧‧‧攝像裝置
    311‧‧‧透鏡部
    312‧‧‧CMOS感測器
    314‧‧‧操作部
    315‧‧‧控制部
    316‧‧‧圖像處理部
    317‧‧‧顯示部
    318‧‧‧編解碼處理部
    319‧‧‧記錄部
    400‧‧‧電腦
    401‧‧‧CPU
    402‧‧‧ROM
    403‧‧‧RAM
    404‧‧‧匯流排
    410‧‧‧輸入輸出介面
    411‧‧‧輸入部
    412‧‧‧輸出部
    413‧‧‧記憶部
    414‧‧‧通訊部
    415‧‧‧驅動器
    421‧‧‧可動媒體
    圖1係表示適用本技術之影像感測器之主要構成例之方塊圖。
    圖2A、B係表示適用本技術之影像感測器之其他構成例之方塊圖。
    圖3說明根據模式之選擇部控制之情況之例的圖。
    圖4A、B係說明複數個訊框率輸出之情況之例之圖。
    圖5係說明多取樣之情況之例之圖。
    圖6係說明控制處理之流程之例之流程圖。
    圖7A、B係說明基層晶片結構之例之圖。
    圖8係表示適用本技術之攝像裝置之主要構成例之方塊圖。
    圖9係表示電腦之主要構成例之方塊圖。
    100‧‧‧影像感測器
    101‧‧‧控制部
    111‧‧‧像素陣列部
    112‧‧‧選擇部
    113‧‧‧ADC
    114‧‧‧恆定電流電路部
    121‧‧‧像素
    122‧‧‧像素
    131‧‧‧開關
    132‧‧‧開關
    133‧‧‧開關
    141‧‧‧比較器
    142‧‧‧DAC
    143‧‧‧計數器
    151‧‧‧比較器
    152‧‧‧DAC
    153‧‧‧計數器
    161‧‧‧MOS
    162‧‧‧MOS
    权利要求:
    Claims (17)
    [1] 一種攝像元件，其具備：選擇部，其選擇輸出各像素之像素信號之A/D轉換部之數；及控制部，其控制上述選擇部，選擇根據要求之數之上述A/D轉換部。
    [2] 如請求項1之攝像元件，其中像素陣列之每一欄進而具備複數個上述A/D轉換部，且上述選擇部自與該欄對應之上述複數個A/D轉換部中選擇上述像素信號之輸出地。
    [3] 如請求項2之攝像元件，其中上述控制部係以使該欄之各像素連接於上述複數個A/D轉換部的方式控制上述選擇部。
    [4] 如請求項2之攝像元件，其中上述控制部將該欄之各像素劃分成複數個系統，以使各像素連接於每個系統相互不同之上述A/D轉換部的方式控制上述選擇部。
    [5] 如請求項4之攝像元件，其中上述控制部以自各像素以上述每個系統相互不同之速率讀取像素信號的方式進行控制。
    [6] 如前請求項4之攝像元件，其中上述控制部係控制上述A/D轉換部，使各A/D轉換部之設定成為每個系統相互不同之設定值。
    [7] 如請求項6之攝像元件，其中上述控制部將上述A/D轉換部之類比增益設定，設定為每個系統相互不同之值。
    [8] 如請求項6攝像元件，其中上述控制部將上述A/D轉換部之解析度設定，設定為每個系統相互不同之值。
    [9] 如請求項6之攝像元件，其中上述控制部將上述A/D轉換部之取樣時序設定為每個系統相互不同之值。
    [10] 如請求項9之攝像元件，其中上述控制部以將以相互不同之時序取樣予以處理之各系統之A/D轉換部之輸出累計平均並輸出的方式，控制上述A/D轉換部。
    [11] 如請求項2之攝像元件，其中上述控制部以使一部分上述A/D轉換部停止，使該欄之各像素連接於剩餘之上述A/D轉換部的方式，控制上述選擇部。
    [12] 如請求項11之攝像元件，其中上述控制部進而使與停止之上述A/D轉換部對應之恆定電流電路停止。
    [13] 如請求項1之攝像元件，其具有積層有複數個晶片之積層結構。
    [14] 如請求項13之攝像元件，其具備：像素晶片，其形成有讀取上述像素信號之像素陣列；及周邊電路晶片，其形成有周邊電路、上述控制部、上述選擇部、及上述A/D轉換部。
    [15] 如請求項14之攝像元件，其中上述周邊電路晶片之配線層較上述像素晶片之配線層更多層化。
    [16] 一種控制方法，其係於接收部接收要求，而控制部以與所接收之上述要求對應之模式，選擇輸出各像素之像素信號之/D轉換部之數。
    [17] 一種攝像裝置，其具備：像素陣列，其在各像素中將入射光進行光電轉換；選擇部，其選擇輸出上述像素陣列之各像素之像素信號之A/D轉換部之數；及控制部，其控制上述選擇部，並選擇根據要求之數之上述A/D轉換部。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI545950B|2016-08-11|The imaging device, imaging control method and apparatus
    JP6682770B2|2020-04-15|撮像装置、及び撮像方法
    JP6070599B2|2017-02-01|情報処理装置、情報処理方法、情報処理システム、および撮像装置
    JP5207853B2|2013-06-12|静止画像及び動画像撮像装置
    JP2010245955A|2010-10-28|固体撮像素子およびカメラシステム
    US20210075979A1|2021-03-11|Information processing device and information processing method
    JP2012049912A|2012-03-08|光電変換装置および撮像システム
    US8094220B2|2012-01-10|Solid-state imaging apparatus and driving method of solid-state imaging apparatus
    US8035712B2|2011-10-11|Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus
    US8139132B2|2012-03-20|Solid-state imaging apparatus and driving method for solid-state imaging apparatus
    JP2012049911A|2012-03-08|光電変換装置および撮像システム
    JP5332314B2|2013-11-06|固体撮像素子およびカメラシステム
    JP2020108176A|2020-07-09|撮像装置及び撮像方法
    JP2010057019A|2010-03-11|撮像素子及び撮像装置
    JP7028274B2|2022-03-02|撮像素子、制御方法、並びに、撮像装置
    US20210227159A1|2021-07-22|Image pickup apparatus, control method, and computer program storage medium
    同族专利:
    公开号 | 公开日
    KR101979563B1|2019-05-16|
    JP5862126B2|2016-02-16|
    CN108234906A|2018-06-29|
    US20140160334A1|2014-06-12|
    CN103782587B|2018-05-11|
    EP2755379A1|2014-07-16|
    CN108234906B|2021-01-12|
    EP2755379B1|2019-10-02|
    KR20190053283A|2019-05-17|
    KR102045185B1|2019-11-14|
    KR20180129979A|2018-12-05|
    KR20200036060A|2020-04-06|
    TWI545950B|2016-08-11|
    WO2013035616A1|2013-03-14|
    KR20190119671A|2019-10-22|
    KR102163306B1|2020-10-08|
    EP2755379A4|2015-04-22|
    EP3474542A1|2019-04-24|
    KR20140071332A|2014-06-11|
    BR112014004822A2|2017-04-04|
    CN103782587A|2014-05-07|
    RU2014107668A|2015-09-10|
    US9319610B2|2016-04-19|
    JP2013055589A|2013-03-21|
    KR102104223B1|2020-05-29|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS6239446B2|1978-10-11|1987-08-24|Nippon Electric Co||
    TW200504895A|2003-06-04|2005-02-01|Renesas Tech Corp|Semiconductor device|
    GB0403308D0|2004-02-14|2004-03-17|Koninkl Philips Electronics Nv|Active matrix display devices|
    JP4107269B2|2004-02-23|2008-06-25|ソニー株式会社|固体撮像装置|
    JP4423112B2|2004-06-01|2010-03-03|キヤノン株式会社|固体撮像装置および撮像システム|
    CN101010944B|2004-09-02|2010-06-16|索尼株式会社|摄像装置及摄像结果的输出方法|
    JP4802520B2|2005-03-07|2011-10-26|ソニー株式会社|固体撮像装置及びその製造方法|
    GB2424781B|2005-03-30|2007-11-28|Micron Technology Inc|High density row ram for column parallel CMOS image sensors|
    TWI369782B|2005-06-02|2012-08-01|Sony Corp||
    JP4792934B2|2005-11-17|2011-10-12|ソニー株式会社|物理情報取得方法および物理情報取得装置|
    JP2008012482A|2006-07-07|2008-01-24|Max Co Ltd|蓋体|
    US8031258B2|2006-10-04|2011-10-04|Omnivision Technologies, Inc.|Providing multiple video signals from single sensor|
    JP2008141610A|2006-12-04|2008-06-19|Matsushita Electric Ind Co Ltd|固体撮像装置及び撮像システム|
    US7488928B2|2007-04-20|2009-02-10|Alexander Krymski|Image sensor circuits and methods with multiple readout lines per column of pixel circuits|
    JP5046787B2|2007-08-10|2012-10-10|キヤノン株式会社|撮像システム|
    JP5187550B2|2007-08-21|2013-04-24|ソニー株式会社|撮像装置|
    JP4858388B2|2007-09-28|2012-01-18|ソニー株式会社|固体撮像装置、駆動制御方法、および撮像装置|
    JP4403435B2|2007-11-16|2010-01-27|ソニー株式会社|固体撮像装置、駆動制御方法、および撮像装置|
    KR101448918B1|2007-12-18|2014-10-15|삼성전자주식회사|픽셀 데이터의 고속 출력이 가능한 ｃｍｏｓ 이미지 센서|
    JP5106092B2|2007-12-26|2012-12-26|パナソニック株式会社|固体撮像装置およびカメラ|
    JP4442695B2|2008-02-29|2010-03-31|ソニー株式会社|固体撮像装置及びカメラ装置|
    JP5074297B2|2008-05-29|2012-11-14|シャープ株式会社|固体撮像装置およびその駆動方法、並びに電子情報機器|
    JP5347341B2|2008-06-06|2013-11-20|ソニー株式会社|固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法|
    JP2010010896A|2008-06-25|2010-01-14|Panasonic Corp|固体撮像装置|
    WO2010073520A1|2008-12-26|2010-07-01|パナソニック株式会社|固体撮像デバイスおよびその製造方法|
    US8913166B2|2009-01-21|2014-12-16|Canon Kabushiki Kaisha|Solid-state imaging apparatus|
    JP5272860B2|2009-04-08|2013-08-28|ソニー株式会社|固体撮像素子およびカメラシステム|
    JP5304410B2|2009-04-17|2013-10-02|ソニー株式会社|Ａｄ変換装置、固体撮像素子、およびカメラシステム|
    JP5251778B2|2009-08-03|2013-07-31|ソニー株式会社|固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器|
    JP5219962B2|2009-08-13|2013-06-26|キヤノン株式会社|固体撮像素子、その駆動方法、及び撮像システム|
    JP5419659B2|2009-12-04|2014-02-19|キヤノン株式会社|撮像装置|
    JP2011142556A|2010-01-08|2011-07-21|Olympus Corp|固体撮像装置|
    KR20120022034A|2010-08-31|2012-03-09|삼성전자주식회사|픽셀 데이터의 고속 출력을 위한 이미지 센서|
    DE102010051438A1|2010-11-15|2012-05-16|Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg|Bildsensor|CN109089061B|2012-06-08|2022-01-21|株式会社尼康|拍摄元件和拍摄装置|
    JP6049332B2|2012-07-11|2016-12-21|キヤノン株式会社|光電変換装置および撮像システム|
    JP2014239289A|2013-06-06|2014-12-18|ソニー株式会社|Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器|
    JP6190184B2|2013-06-28|2017-08-30|キヤノン株式会社|撮像素子、撮像装置、その制御方法、および制御プログラム|
    JP2015050478A|2013-08-29|2015-03-16|株式会社東芝|固体撮像装置|
    JP6170402B2|2013-10-18|2017-07-26|キヤノン株式会社|撮像装置及びその制御方法|
    JP6207360B2|2013-11-25|2017-10-04|キヤノン株式会社|撮像装置及び画像信号処理方法|
    US9854216B2|2013-12-10|2017-12-26|Canon Kabushiki Kaisha|Image pickup apparatus that displays image based on signal output from image pickup device, method of controlling the same, and storage medium|
    JP6070599B2|2014-02-18|2017-02-01|ソニー株式会社|情報処理装置、情報処理方法、情報処理システム、および撮像装置|
    TWI672952B|2014-03-06|2019-09-21|日商新力股份有限公司|影像擷取器件、控制方法及影像擷取裝置|
    WO2015170503A1|2014-05-08|2015-11-12|ソニー株式会社|情報処理装置及び情報処理方法|
    WO2015182390A1|2014-05-26|2015-12-03|ソニー株式会社|信号処理装置、制御方法、撮像素子、並びに、電子機器|
    JP2015231051A|2014-06-03|2015-12-21|ソニー株式会社|信号処理装置、制御方法、撮像素子、並びに、電子機器|
    CN107113387B|2014-11-12|2020-09-18|索尼公司|固态成像装置及电子设备|
    WO2016147523A1|2015-03-19|2016-09-22|パナソニックＩｐマネジメント株式会社|イメージセンサおよびそれを備えた撮像装置|
    CN106331537B|2015-10-27|2019-04-26|北京智谷睿拓技术服务有限公司|数字图像传感器及其控制方法、图像采集设备|
    US10652483B2|2015-11-13|2020-05-12|Sony Semiconductor Solutions Corporation|Imaging element, driving method of imaging element, and electronic device|
    JP6646824B2|2016-01-22|2020-02-14|パナソニックＩｐマネジメント株式会社|撮像装置|
    JP2017199993A|2016-04-26|2017-11-02|ソニー株式会社|固体撮像素子、駆動方法、および電子機器|
    JP2018023025A|2016-08-04|2018-02-08|ソニーセミコンダクタソリューションズ株式会社|撮像素子、駆動方法、および電子機器|
    JP6903417B2|2016-11-07|2021-07-14|ソニーセミコンダクタソリューションズ株式会社|固体撮像素子および制御方法、並びに電子機器|
    WO2018116824A1|2016-12-19|2018-06-28|ソニー株式会社|制御装置、制御方法、並びにプログラム|
    KR20180074392A|2016-12-23|2018-07-03|삼성전자주식회사|이미지를 촬영하는 센서 및 그 제어 방법|
    JP6634035B2|2017-01-05|2020-01-22|キヤノン株式会社|撮像素子及び撮像装置|
    CN110178079B|2017-01-20|2021-10-29|索尼公司|成像设备、成像方法和程序|
    JP6910814B2|2017-02-22|2021-07-28|ソニーセミコンダクタソリューションズ株式会社|固体撮像装置および電子機器|
    WO2018181583A1|2017-03-28|2018-10-04|株式会社ニコン|撮像素子および電子カメラ|
    JP2018186478A|2017-04-25|2018-11-22|ソニーセミコンダクタソリューションズ株式会社|固体撮像素子、撮像装置、および、固体撮像素子の制御方法|
    JP6632580B2|2017-08-03|2020-01-22|キヤノン株式会社|撮像素子および撮像装置|
    JP2019161438A|2018-03-13|2019-09-19|ソニーセミコンダクタソリューションズ株式会社|画像処理装置、画像処理方法及び画像処理システム|
    US20210211591A1|2018-05-25|2021-07-08|Sony Semiconductor Solutions Corporation|Solid-state imaging device and electronic device equipped with solid-state imaging device|
    JP6766095B2|2018-06-08|2020-10-07|キヤノン株式会社|撮像装置、撮像システム、移動体、および積層用の半導体基板|
    WO2020179302A1|2019-03-07|2020-09-10|ソニーセミコンダクタソリューションズ株式会社|撮像装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011193824A|JP5862126B2|2011-09-06|2011-09-06|撮像素子および方法、並びに、撮像装置|
    [返回顶部]