• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種數位至類比轉換器及其操作方法，該數位至類比轉換器包括一隨機旋轉單元、複數個轉換單元以及一加法單元。該隨機旋轉單元接收複數個二元權重輸入並根據一隨機旋轉數產生複數個旋轉數位輸出。該等轉換單元分別接收該等旋轉數位輸出之其中一者並產生一個別類比輸出。該加法單元將個別類比輸出相加以得到一類比輸出。本發明隨機旋轉二元權重輸入來實現動態元件匹配，藉此降低該數位至類比轉換器之製造成本。
    公开号:TW201312948A
    申请号:TW100132605
    申请日:2011-09-09
    公开日:2013-03-16
    发明作者:Tai-Haur Kuo；Wei-Te Lin
    申请人:Univ Nat Cheng Kung；
    IPC主号:H03M1-00
    专利说明:
    數位至類比轉換器及其操作方法
    本發明係關於訊號轉換器，特別是有關一種數位至類比轉換器(Digital-to-Analog Converter,DAC)及其操作方法。
    現今許多電子產品如通訊系統中需要使用數位至類比轉換器來將數位訊號轉換為類比訊號。常用的低成本架構包括電流校正(calibration)及動態元件匹配(Dynamic Element Matching,DEM)。在電機電子工程師學會(Institute of Electrical and Electronics Engineers,IEEE)發表的期刊文獻中，動態元件匹配比電流校正更能達成低成本的目的。再者，由於動態元件匹配以數位方式實現，所以能適用於各種製程，而電流校正以類比方式實現，因此其適用的製程有所限制。
    動態元件匹配係將輸入經過旋轉後產生特定的輸出結果，包括傳統二元權重式架構(binary-weighted architecture)、溫度計碼架構(thermometer-coded architecture)及使用額外的演算控制器。使用額外的演算控制器可以達到特定目的如減少切換次數，然而會使數位至類比轉換器的設計更為複雜、需要額外面積而增加成本、有速度限制而無法作高速應用。傳統二元權重式架構其成本、複雜度及功率消耗低，然而其輸入接近尼奎斯特(Nyquist)頻率時，會導致極大的切換次數而產生突波問題，進而影響線性度，因此很少被應用。與傳統二元權重式架構相比，溫度計碼架構具有更低的切換次數且能減少雜訊，然而溫度計碼架構必須具有額外的控制電路，因此功率消耗、面積成本比傳統二元權重式架構高且速度受到限制。
    因此需要提出解決方法來綜合上述傳統二元權重式架構及溫度計碼架構的優點而沒有兩者的缺點。
    本發明之一目的在於提供一種數位至類比轉換器及其操作方法。
    根據本發明之一特點，數位至類比轉換器包括一隨機旋轉單元、複數個轉換單元以及一加法單元。該隨機旋轉單元接收複數個二元權重輸入並根據一隨機旋轉數產生複數個旋轉數位輸出。該等轉換單元分別接收該等旋轉數位輸出之其中一者並產生一個別類比輸出。該加法單元將個別類比輸出相加以得到一類比輸出。
    根據本發明之另一特點，於數位至類比轉換器之操作方法中，該數位至類比轉換器包括一隨機旋轉單元、複數個轉換單元以及一加法單元，該操作方法包括：該隨機旋轉單元接收複數個二元權重輸入並根據一隨機旋轉數產生複數個旋轉數位輸出；該等轉換單元分別接收該等旋轉數位輸出之其中一者並產生一個別類比輸出；以及該加法單元將個別類比輸出相加以得到一類比輸出。
    本發明之數位至類比轉換器及其操作方法隨機旋轉二元權重輸入來實現動態元件匹配，不需要額外的控制電路或編碼電路而能降低該數位至類比轉換器之成本。
    以下結合附圖對本發明的技術方案進行詳細說明。
    請參閱第1圖，其係繪示根據本發明之數位至類比轉換器，包括一隨機旋轉單元10、複數個轉換單元U7~U1以及一加法單元20。
    隨機旋轉單元10接收複數個二元權重(binary weighted)輸入B2~B0並根據一隨機旋轉數產生複數個旋轉數位輸出W7~W1。具體而言，隨機旋轉單元10包括一偽隨機數產生器(Pseudo-Random Number Generator,PRNG)100以及一旋轉器102，其中偽隨機數產生器100用於產生該隨機旋轉數，旋轉器102根據該隨機旋轉數將該等二元權重輸入B2~B0旋轉位移後產生該等旋轉數位輸出W7~W1。
    轉換單元U7~U1分別接收該等旋轉數位輸出W7~W1並分別產生個別類比輸出Y7~Y1。各轉換單元U7~U1可以為一電流源、單位電容或其他元件。
    加法單元20將該等個別類比輸出Y7~Y1相加得到一類比輸出YOUT。
    本發明之數位至類比轉換器係直接接收二元權重輸入B2~B0並經由隨機旋轉後來實現動態元件匹配，可視為一種隨機旋轉架構。請參閱第2圖及第3圖，其中第2圖係繪示習知二元權重輸入B2~B0及轉換單元U7~U1的對應關係圖，第3圖係繪示本發明之數位至類比轉換器的二元權重輸入B2~B0及轉換單元U7~U1的對應關係圖。如第2圖所示，習知技術中，二元權重輸入B2控制四個轉換單元即U7~U4，二元權重輸入B1控制兩個轉換單元即U3~U2，二元權重輸入B0控制一個轉換單元即U1，依此類推。
    請同時參閱第1圖及第3圖，當二元權重輸入B2~B0為110(即對應至十進制為6)而偽隨機數產生器100產生隨機旋轉數為向右旋轉(旋轉方向)4階(step，或稱為位移量(shift))時(如第3圖以(R4)表示)，旋轉器102將第2圖習知之二元權重輸入B2~B0旋轉位移後產生如第1圖的旋轉數位輸出W7~W1，要說明的是，第3圖未繪示第1圖之旋轉數位輸出W7~W1，而是直接繪示二元權重輸入B2~B0與轉換單元U7~U1兩者的對應關係。向右旋轉(旋轉方向)4階(位移量)後，此時二元權重輸入B2控制轉換單元U7、U3、U2、U1，二元權重輸入B1控制轉換單元U6、U5，二元權重輸入B0控制轉換單元U4，已與第2圖習知之二元權重輸入B2~B0控制的轉換單元U7~U1不同。二元權重輸入B2為1表示選擇B2控制的轉換單元U7、U3、U2、U1，二元權重輸入B1為1表示選擇B1控制的轉換單元U6、U5，因此最後輸出為所有被選擇的轉換單元的輸出總和，即類比輸出YOUT=Y7+Y6+Y5+Y3+Y2+Y1。
    接著，當二元權重輸入B2~B0由110變為011(即對應至十進制為3)而偽隨機數產生器100產生隨機旋轉數為向右旋轉(旋轉方向)5階(位移量)時(如第3圖以(R5)表示)，旋轉器102將第2圖習知之二元權重輸入B2~B0向右旋轉(旋轉方向)5階(位移量)後，此時二元權重輸入B2控制轉換單元U7、U6、U2、U1，二元權重輸入B1控制轉換單元U5、U4，二元權重輸入B0控制轉換單元U3。二元權重輸入B1為1表示選擇B1控制的轉換單元U5、U4，二元權重輸入B0為1表示選擇B0控制的轉換單元U3，因此最後輸出為所有被選擇的轉換單元的輸出總和，即類比輸出YOUT=Y5+Y4+Y3。
    當二元權重輸入B2~B0由011變為111(即對應至十進制為7)而偽隨機數產生器100產生隨機旋轉數為向右旋轉(旋轉方向)1階(位移量)時(如第3圖以(R1)表示)，旋轉器102將第2圖習知之二元權重輸入B2~B0向右旋轉(旋轉方向)1階(位移量)後，此時二元權重輸入B2控制轉換單元U6、U5、U4、U3，二元權重輸入B1控制轉換單元U2、U1，二元權重輸入B0控制轉換單元U7。二元權重輸入B2為1表示選擇B2控制的轉換單元U6、U5、U4、U3，二元權重輸入B1為1表示選擇B1控制的轉換單元U2、U1，二元權重輸入B0為1表示選擇B0控制的轉換單元U7，最後輸出為所有被選擇的轉換單元的輸出總和，即類比輸出YOUT=Y7+Y6+Y5+Y4+Y3+Y2+Y1。
    當二元權重輸入B2~B0由111變為100(即對應至十進制為4)而偽隨機數產生器100產生隨機旋轉數為向右旋轉(旋轉方向)2階(位移量)時(如第3圖以(R2)表示)，旋轉器102將第2圖習知之二元權重輸入B2~B0向右旋轉(旋轉方向)2階(位移量)後，此時二元權重輸入B2控制轉換單元U5、U4、U3、U2，二元權重輸入B1控制轉換單元U7、U1，二元權重輸入B0控制轉換單元U6。二元權重輸入B2為1表示選擇B2控制的轉換單元U5、U4、U3、U2，輸出為所有被選擇的轉換單元的輸出總和，即類比輸出YOUT=Y5+Y4+Y3+Y2。
    最後，當二元權重輸入B2~B0由100變為101(即對應至十進制為5)而偽隨機數產生器100產生隨機旋轉數為向右旋轉(旋轉方向)0階(位移量)時(如第3圖以(R0)表示)，由於不旋轉，因此與第2圖相同，二元權重輸入B2控制轉換單元U7、U6、U5、U4，二元權重輸入B1控制轉換單元U3、U2，二元權重輸入B0控制轉換單元U1。二元權重輸入B2為1表示選擇B2控制的轉換單元U7、U6、U5、U4，二元權重輸入B0為1表示選擇B0控制的轉換單元U1，輸出為所有被選擇的轉換單元的輸出總和，即類比輸出YOUT=Y7+Y6+Y5+Y4+Y1。
    要說明的是，上述係以向右旋轉為例，於其他實施例中，旋轉方向可以為向左旋轉或隨機決定。
    請參閱第4圖，其係繪示第1圖之旋轉器102之一實施例。該旋轉器102包括複數個多工器MUX，其原理為本發明所屬技術具有通常知識者所知悉，此不多加贅述。此外，該旋轉器102不限於第4圖之實施方式而可以為其他目前常用的方式。
    請參閱第5圖，其係繪示根據本發明之數位至類比轉換器與傳統二元權重式架構之無突波動態範圍(Spurious-Free Dynamic Range,SFDR)之比較。兩者係以6位元實現，比較可知，本發明之數位至類比轉換器之無失真動態範圍比傳統二元權重式架構之無失真動態範圍改善71.1-48=23.1(dB)。
    請參閱第6圖，其係繪示傳統二元權重式架構、溫度計碼架構及本發明隨機旋轉架構之切換曲線圖，Y軸為平均切換率，其定義為總切換數/取樣量，X軸為正規化頻率(normalized frequency)，其定義為輸入頻率/取樣頻率(Fin/Fs)，曲線C1、C2、C3分別代表傳統二元權重式架構、溫度計碼架構、本發明隨機旋轉架構。在相同的正規化頻率下，平均切換率越小越好，表示切換次數較少。所謂切換次數係指第1圖之轉換單元U7~U1之開啟(turn-on)與關閉(turn-off)的次數。
    在高頻部份即區域A1(約尼奎斯特頻率)中，曲線C2之平均切換率最小，表示溫度計碼架構具有最佳之表現，然而溫度計碼架構需要額外的控制電路或編碼電路，因此需要最大的佈線面積而成本最高，功率消耗也最高，不適於高速應用如通訊系統。本發明隨機旋轉架構(曲線C3)在區域A1中可以比傳統二元權重式架構(曲線C1)降低至少20%的切換次數，因而能解決傳統二元權重式架構在高頻時大量切換造成的突波(glitch)問題。
    在低頻部份即區域A2中，曲線C2之平均切換率最小，表示溫度計碼架構具有最佳之表現，然如上所述，其所需成本最高。本發明隨機旋轉架構(曲線C3)在區域A2中雖表現較差，惟低頻部份通常不會有大量的切換次數，因此影響較小。或者，為加強本發明低頻部份的表現，可以藉由降低第1圖之偽隨機數產生器100產生該隨機旋轉數之頻率來降低低頻部分的切換次數，較佳而言，頻率降低為1/2、1/4、…，可依需求作不同設定。
    綜上可知，本發明隨機旋轉架構在高頻部份即區域A1中能改善傳統二元權重式架構的突波問題，雖然表現比溫度計碼架構稍差，但本發明不需要使用額外控制電路或編碼電路，數位至類比轉換器整體包括數位控制電路、類比控制開關及轉換單元的製造(面積)成本可以降低80%以上。在低頻部份即區域A2中對整體效能影響較小，本發明隨機旋轉架構也可以藉由降低第1圖之偽隨機數產生器100產生該隨機旋轉數之頻率而增加低頻部分的效能。
    請參閱第7圖，其係繪示本發明隨機旋轉架構、JSSC(Journal of Solid-State Circuits) 2006實現之傳統二元權重式架構、CICC(Custom Integrated Circuits Conference)2001實現之傳統二元權重式架構之無突波動態範圍之比較。從圖中可知，本發明隨機旋轉架構之無突波動態範圍皆優於另外兩者之無突波動態範圍。
    下表1係表示本發明隨機旋轉架構之數位至類比轉換器與ISSCC(International Solid-State Circuit Conference) 2011、TCASI(Transactions on Circuits and Systems I) 2010、JSSC 2009、JSSC 2006、JSSC 2001實現之傳統二元權重式架構或溫度計碼架構之比較。
    表中面積係指主動元件面積，BWN係指維持(6×位元)dB之無動態失真範圍的頻寬，SFDRDC係指於尼奎斯特頻率下量測最佳無動態失真範圍SFDRNyquist係指於尼奎斯特頻率下量測最差無動態失真範圍，FOM1~FOM3為IEEE文獻中最常使用之效能指標(Figure Of Merit)，定義分別如下：

    要說明的是，上述FOM1~FOM3之值越高越好，本發明與其他傳統二元權重式架構或溫度計碼架構相比具有較佳之FOM2及FOM3，且FOM1也有不差的表現，能以極低之成本達成高速之數位至類比轉換器。
    請參閱第8圖，其係繪示根據本發明之數位至類比轉換器之操作方法流程圖。該數位至類比轉換器包括一隨機旋轉單元、複數個轉換單元以及一加法單元。首先，於步驟S800中，該隨機旋轉單元接收複數個二元權重輸入並根據一隨機旋轉數產生複數個旋轉數位輸出。各轉換單元可以為一電流源或單位電容。該隨機旋轉數包括一旋轉方向及一位移量，其中該旋轉方向可以為向左旋轉、向右旋轉或隨機決定，該位移量則是指位移的階數。
    於步驟S820中，該等轉換單元分別接收該等旋轉數位輸出之其中一者並產生一個別類比輸出。
    於步驟S840中，該加法單元將個別類比輸出相加以得到一類比輸出。
    於一實施例中，該隨機旋轉單元包括一偽隨機數產生器以及一旋轉器，上述步驟S800包括如第9圖所示之步驟：步驟S8000，該偽隨機數產生器產生該隨機旋轉數；以及步驟S8020，該旋轉器根據該隨機旋轉數將該等二元權重輸入旋轉位移後產生該等旋轉數位輸出。此外，可以藉由降低該偽隨機數產生器產生該隨機旋轉數之頻率來降低低頻部分的切換次數，較佳而言，頻率係降低為1/2、1/4、…，可依需求作不同設定。
    綜上所述，雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    10．．．隨機旋轉單元
    20．．．加法單元
    100．．．偽隨機數產生器
    102．．．旋轉器
    A1、A2．．．區域
    B2~B0．．．二元權重輸入
    C1、C2、C3．．．曲線
    MUX．．．多工器
    U7~U1．．．轉換單元
    W7~W1．．．旋轉數位輸出
    Y7~Y1．．．個別類比輸出
    YOUT．．．類比輸出
    S800-S840、S8000-S8020．．．步驟
    第1圖係繪示根據本發明之數位至類比轉換器；
    第2圖係繪示習知二元權重輸入及轉換單元的對應關係圖；
    第3圖係繪示本發明之數位至類比轉換器的二元權重輸入及轉換單元的對應關係圖；
    第4圖係繪示第1圖之旋轉器之一實施例；
    第5圖係繪示根據本發明之數位至類比轉換器與傳統二元權重式架構之無突波動態範圍之比較；
    第6圖係繪示傳統二元權重式架構、溫度計碼架構及本發明隨機旋轉架構之切換曲線圖；
    第7圖係繪示本發明隨機旋轉架構、JSSC 2006實現之傳統二元權重式架構、CICC 2001實現之傳統二元權重式架構之無突波動態範圍之比較；
    第8圖係繪示根據本發明之數位至類比轉換器之操作方法流程圖；以及
    第9圖係繪示第8圖之步驟S800之詳細過程。
    10．．．隨機旋轉單元
    20．．．加法單元
    100．．．偽隨機數產生器
    102．．．旋轉器
    B2~B0．．．二元權重輸入
    U7~U1．．．轉換單元
    W7~W1．．．旋轉數位輸出
    Y7~Y1．．．個別類比輸出
    YOUT．．．類比輸出
    权利要求:
    Claims (12)
    [1] 一種數位至類比轉換器，包括：一隨機旋轉單元，接收複數個二元權重輸入並根據一隨機旋轉數產生複數個旋轉數位輸出；複數個轉換單元，分別接收該等旋轉數位輸出之其中一者並產生一個別類比輸出；以及一加法單元，將個別類比輸出相加以得到一類比輸出。
    [2] 如申請專利範圍第1項所述之數位至類比轉換器，其中該隨機旋轉單元包括：一偽隨機數產生器，用於產生該隨機旋轉數；以及一旋轉器，根據該隨機旋轉數將該等二元權重輸入旋轉位移後產生該等旋轉數位輸出。
    [3] 如申請專利範圍第2項所述之數位至類比轉換器，其中係降低該偽隨機數產生器產生該隨機旋轉數的頻率以降低該數位至類比轉換器於低頻操作時的切換次數。
    [4] 如申請專利範圍第1項所述之數位至類比轉換器，其中各轉換單元係為一電流源或單位電容。
    [5] 如申請專利範圍第1項所述之數位至類比轉換器，其中該隨機旋轉數包括一旋轉方向及一位移量。
    [6] 如申請專利範圍第5項所述之數位至類比轉換器，其中該旋轉方向為向左旋轉、向右旋轉或隨機決定。
    [7] 一種數位至類比轉換器之操作方法，該數位至類比轉換器包括一隨機旋轉單元、複數個轉換單元以及一加法單元，該操作方法包括：該隨機旋轉單元接收複數個二元權重輸入並根據一隨機旋轉數產生複數個旋轉數位輸出；該等轉換單元分別接收該等旋轉數位輸出之其中一者並產生一個別類比輸出；以及該加法單元將個別類比輸出相加以得到一類比輸出。
    [8] 如申請專利範圍第7項所述之操作方法，其中該隨機旋轉單元包括一偽隨機數產生器以及一旋轉器，於該隨機數產生單元接收該等二元權重輸入並根據該隨機旋轉數產生該等旋轉數位輸出的步驟中包括：該偽隨機數產生器產生該隨機旋轉數；以及該旋轉器根據該隨機旋轉數將該等二元權重輸入旋轉位移後產生該等旋轉數位輸出。
    [9] 如申請專利範圍第8項所述之操作方法，其中係降低該偽隨機數產生器產生該隨機旋轉數的頻率以降低該數位至類比轉換器於低頻操作時的切換次數。
    [10] 如申請專利範圍第7項所述之操作方法，其中各轉換單元係為一電流源或單位電容。
    [11] 如申請專利範圍第7項所述之操作方法，其中該隨機旋轉數包括一旋轉方向及一位移量。
    [12] 如申請專利範圍第11項所述之操作方法，其中該旋轉方向為向左旋轉、向右旋轉或隨機決定。
    类似技术:
    公开号 | 公开日 | 专利标题
    Siragusa et al.2004|A digitally enhanced 1.8-V 15-bit 40-MSample/s CMOS pipelined ADC
    Shu et al.2008|A 15-bit linear 20-MS/s pipelined ADC digitally calibrated with signal-dependent dithering
    Hamoui et al.2004|High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications
    JP5074602B2|2012-11-14|デジタル−アナログ変換器における動的回路エレメント選択のための装置および方法
    US9742424B2|2017-08-22|Analog-to-digital converter
    TWI481202B|2015-04-11|數位至類比轉換器及其操作方法
    US6753799B2|2004-06-22|Randomizer for sigma-delta-type converter
    Guo et al.2019|A 1.6-GS/s 12.2-mW seven-/eight-way split time-interleaved SAR ADC achieving 54.2-dB SNDR with digital background timing mismatch calibration
    Ferragina et al.2004|Gain and offset mismatch calibration in time-interleaved multipath A/D sigma-delta modulators
    Chen et al.2016|A 0.95-mW 6-b 700-MS/s single-channel loop-unrolled SAR ADC in 40-nm CMOS
    US20180026781A1|2018-01-25|Data handoff between randomized clock domain to fixed clock domain
    Fan2017|Effective method to improve linearity of high-resolution SAR ADC
    Zhou et al.2003|An 8-bit 100-MHz CMOS linear interpolation DAC
    Alonso et al.2017|A 7GS/s direct digital frequency synthesizer with a two-times interleaved RDAC in 65nm CMOS
    Krishna et al.2014|VLSI DESIGN OF 12-BIT ADC WITH 1GSPS IN 180NM CMOS INTEGRATING WITH SAR AND TWO-STEP FLASH ADC.
    Kuo et al.2008|Capacitor-swapping cyclic A/D conversion techniques with reduced mismatch sensitivity
    Chang et al.2021|A 28-nm 10-b 2.2-GS/s 18.2-mW relative-prime time-interleaved sub-ranging SAR ADC with on-chip background skew calibration
    Qiu et al.2018|A 10-bit 300 MS/s 5.8 mW SAR ADC with two-stage interpolation for PET imaging
    Chang et al.2017|A hybrid analog-to-digital conversion algorithm with sub-radix and multiple quantization thresholds
    Choi et al.2008|A 52mW 0.56 mm 2 1.2 V 12b 120MS/s SHA-Free dual-channel Nyquist ADC based on mid-code calibration
    An et al.2017|A two-Channel 10b 160 MS/s 28 nm CMOS asynchronous pipelined-SAR ADC with low channel mismatch
    Kim et al.2016|An 8-bit 2 GS/s 80 mW high accurate CMOS folding A/D converter with a symmetrical zero-crossing technique
    Mohyar et al.2015|sfdr improvement algorithms for current-steering DACs
    Damghanian et al.2018|A novel three-section encoder in a low-power 2.3 GS/s flash ADC
    Park et al.2011|A 6b 1.2 GS/s 47.8 mW 0.17 mm 2 65 nm CMOS ADC for High-Rate WPAN Systems
    同族专利:
    公开号 | 公开日
    US20130063294A1|2013-03-14|
    TWI481202B|2015-04-11|
    US8711021B2|2014-04-29|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7583216B2|2007-09-28|2009-09-01|Sigmatel, Inc.|Adjustable DAC and applications thereof|
    US7679539B2|2008-03-25|2010-03-16|Megawin Technology Co., Ltd.|Randomized thermometer-coding digital-to-analog converter and method therefor|US8912936B1|2013-05-30|2014-12-16|Analog Devices Technology|Electric signal conversion|
    US8872687B1|2013-09-12|2014-10-28|National Cheng Kung University|Digital to analog converting method and converter insensitive to code-dependent distortions|
    EP3667923A1|2018-12-11|2020-06-17|IMEC vzw|Frequency dac for radar|
    US11196440B1|2020-10-16|2021-12-07|National Sun Yat-Sen University|Digital to analog converter for fiber optic gyroscope|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100132605A|TWI481202B|2011-09-09|2011-09-09|數位至類比轉換器及其操作方法|TW100132605A| TWI481202B|2011-09-09|2011-09-09|數位至類比轉換器及其操作方法|
    US13/605,933| US8711021B2|2011-09-09|2012-09-06|Digital-to-analog converter and performing method thereof|
    [返回顶部]