• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種阻尼器電路，其包含有：至少一阻抗元件／齊納二極體、一電容器、以及一雙極性接面電晶體。該阻尼器電路係用於保護電力／電子元件、降低高頻干擾及突波電壓、以及改善效率。尤其是，該阻尼器電路中之該至少一阻抗元件／齊納二極體可為至少一齊納二極體，而非至少一阻抗元件；針對保護電力／電子元件、降低高頻干擾及突波電壓、以及改善效率，該阻尼器電路在採用齊納二極體的情況下之效能較在採用阻抗元件的情況下之效能更佳。本發明另提供一種將雙極性接面電晶體用於阻尼器電路之方法。
    公开号:TW201312892A
    申请号:TW101103040
    申请日:2012-01-31
    公开日:2013-03-16
    发明作者:Kuo-Fan Lin
    申请人:Fsp Technology Inc；
    IPC主号:H01L2924-00
    专利说明:
    阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
    本發明係有關於電力/電子元件之保護電路，尤指一種阻尼器電路(Snubber Circuit)以及將雙極性接面電晶體(Bipolar Junction Transistor,BJT)用於阻尼器電路之方法。
    近年來由於電子電路的技術不斷地發展，各種電力/電子元件之保護電路被廣泛地實施於諸多應用中。因此，這些保護電路的設計遂成為相當熱門的議題。傳統的保護電路當中，有某些阻尼器電路，其構造簡單、易於實施，故被廣泛地應用於電力/電子電路。然而，這些傳統的阻尼器電路還是有不足之處。例如：傳統的阻尼器電路之能量損耗很高，且其效率通常很差。又例如：傳統的阻尼器電路無法確保最高突波電壓值之限制，也就是說，突波電壓值可能超過整體電路所能承受的範圍，故採用傳統的阻尼器電路易造成半導體元件的損壞。因此，需要一種新穎的方法來提昇阻尼器電路的電路保護之效能。
    因此本發明之目的之一在於提供一種阻尼器電路(Snubber Circuit)以及將雙極性接面電晶體(Bipolar Junction Transistor,BJT)用於阻尼器電路之方法，以解決上述問題。
    本發明之另一目的在於提供一種阻尼器電路以及將雙極性接面電晶體用於阻尼器電路之方法，以保護電力/電子元件、降低高頻干擾及突波電壓、及/或改善效率。
    本發明之較佳實施例中提供一種阻尼器電路，該阻尼器電路包含有：至少一阻抗元件/齊納二極體(Zener Diode)、一電容器、以及一雙極性接面電晶體。尤其是，該阻尼器電路中之該至少一阻抗元件/齊納二極體係為至少一齊納二極體，而非至少一阻抗元件，其中該阻尼器電路在採用齊納二極體的情況下之效能較在採用阻抗元件的情況下之效能更佳。
    本發明於提供上述阻尼器電路之同時，亦對應地提供一種將一雙極性接面電晶體用於一阻尼器電路之方法，該方法包含有下列步驟：將該雙極性接面電晶體之基極(Base)與射極(Emitter)導通；以及基於該雙極性接面電晶體之基極與集極(Collector)之間的至少一接面特性，利用該雙極性接面電晶體作為一快速二極體，以供設置於該阻尼器電路。尤其是，該至少一接面特性包含導通快之特性以及恢復時間(Storage Time)慢之特性，而且利用該雙極性接面電晶體作為該快速二極體之步驟另包含：利用該導通快之特性將漏感能量快速地轉移至該阻尼器電路當中之一電容器中，再利用該恢復時間慢之特性使該電容器中之能量反推回源頭。
    本發明的好處之一是，本發明之阻尼器電路之構造簡單且易於實施，同時能避免相關技術的問題。另外，本發明之阻尼器電路以及將雙極性接面電晶體用於阻尼器電路之方法可提供極佳的效率，又能確保最高突波電壓值，使各種電力/電子元件諸如保護半導體元件獲得最佳的保護。
    第1圖為依據本發明一第一實施例之一種阻尼器電路(Snubber Circuit)100的示意圖，其中阻尼器電路100係為阻抗元件/齊納二極體(Zener Diode)-電容器(Capacitor)-雙極性接面電晶體(Bipolar Junction Transistor,BJT)阻尼器電路，故可簡稱為ZCB阻尼器。於本實施例中，阻尼器電路100包含至少一阻抗元件/齊納二極體110、一電容器120、以及一雙極性接面電晶體130。
    依據本實施例，一種將雙極性接面電晶體130用於一阻尼器電路諸如阻尼器電路100之方法包含有下列步驟：將該雙極性接面電晶體之基極(Base)與射極(Emitter)導通；以及基於該雙極性接面電晶體之基極與集極(Collector)之間的至少一接面特性，利用該雙極性接面電晶體作為一快速二極體，以供設置於該阻尼器電路。尤其是，該至少一接面特性包含導通快之特性、恢復時間(Storage Time)慢之特性、變換緩和之特性、以及基極-集極接面電容Cbc小之特性，其中上述利用該雙極性接面電晶體作為該快速二極體之步驟另包含：利用該導通快之特性將漏感能量快速地轉移至該阻尼器電路當中之一電容器中，再利用該恢復時間慢之特性使該電容器中之能量反推回源頭，然後利用該變換緩和之特性以及該基極-集極接面電容Cbc小之特性縮小共振幅度。實作上，阻抗元件/齊納二極體110可用來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    依據某些實施例，諸如該第一實施例之某些變化例，上述之至少一阻抗元件/齊納二極體110係為至少一齊納二極體，而非至少一阻抗元件，其中阻尼器電路100在採用齊納二極體的情況下之效能較在採用阻抗元件的情況下之效能更佳。實作上，該些實施例中之齊納二極體可用來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    第2圖至第9圖繪示第1圖所示之阻尼器電路100於不同的實施例中所涉及之實施細節，其中第2圖至第9圖之實施例分別對應於類型TA、TB、TC、TD、TE、TF、TG、與TH。為了便於理解且便於說明，第2圖至第9圖所示之阻尼器電路可分別稱為阻尼器電路100A、100B、100C、100D、100E、100F、100G、與100H。
    如第2圖所示，阻尼器電路100A包含齊納二極體D1、電容器C1、以及雙極性接面電晶體Q1，其中雙極性接面電晶體Q1之基極與射極係被導通。如第3圖所示，阻尼器電路100B包含齊納二極體D11、電容器C6、以及雙極性接面電晶體Q7，其中雙極性接面電晶體Q7之基極與射極係被導通。
    如第4圖所示，阻尼器電路100C包含齊納二極體D2、電容器C2、以及雙極性接面電晶體Q2，其中雙極性接面電晶體Q2之基極與射極係被導通。如第5圖所示，阻尼器電路100D包含齊納二極體D12、電容器C7、以及雙極性接面電晶體Q8，其中雙極性接面電晶體Q8之基極與射極係被導通。
    如第6圖所示，阻尼器電路100E包含齊納二極體D3與D4、電容器C3、以及雙極性接面電晶體Q3，其中雙極性接面電晶體Q3之基極與射極係被導通。如第7圖所示，阻尼器電路100F包含齊納二極體D9與D10、電容器C8、以及雙極性接面電晶體Q6，其中雙極性接面電晶體Q6之基極與射極係被導通。
    如第8圖所示，阻尼器電路100G包含齊納二極體D5與D6、電容器C4、以及雙極性接面電晶體Q4，其中雙極性接面電晶體Q4之基極與射極係被導通。如第9圖所示，阻尼器電路100H包含齊納二極體D7與D8、電容器C5、以及雙極性接面電晶體Q5，其中雙極性接面電晶體Q5之基極與射極係被導通。
    第10圖為第1圖所示之阻尼器電路100於某些實施例諸如上述各個實施例中所涉及之電壓Vab，即端子A對端子B之電壓，其中阻尼器電路100可動態地調整電壓Vab。基於上述之至少一接面特性，阻尼器電路100可利用雙極性接面電晶體130作為一快速二極體。尤其是，阻尼器電路100可利用該導通快之特性將漏感能量快速地轉移至該阻尼器電路當中之一電容器中、利用該恢復時間慢之特性使該電容器中之能量反推回源頭、並且利用該變換緩和之特性以及該基極-集極接面電容Cbc小之特性縮小共振幅度，其中上述之阻抗元件/齊納二極體110諸如齊納二極體D1、D2、D3與D4、D5與D6、D7與D8、D9與D10、D11、以及D12可用來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    第11圖至第14圖繪示第10圖所示之電壓Vab於不同的實施例中對時間t之曲線，其中第11圖至第14圖所示之實施例分別對應於狀況CS1、CS2、CS3、與CS4。
    依據第11圖所示之實施例，狀況CS1代表電壓Vab可大於或等於零並且突波可發生於電壓Vab大於零的狀況，其中阻尼器電路100E與100H適用於狀況CS1。
    依據第12圖所示之實施例，狀況CS2代表電壓Vab可於正、負值之間切換並且突波可發生於電壓Vab大於零(尤其是突波緊隨著電壓Vab之上升緣之後)的狀況，其中阻尼器電路100B與100C適用於狀況CS2。
    依據第13圖所示之實施例，狀況CS3代表電壓Vab可小於或等於零並且突波可發生於電壓Vab小於零的狀況，其中阻尼器電路100F與100G適用於狀況CS3。
    依據第14圖所示之實施例，狀況CS4代表電壓Vab可於正、負值之間切換並且突波可發生於電壓Vab小於零(尤其是突波緊隨著電壓Vab之下降緣之後)的狀況，其中阻尼器電路100A與100D適用於狀況CS4。
    第15圖繪示第6圖所示之阻尼器電路100E於一實施例中在狀況CS1之運作，而第16圖則繪示第6圖所示之阻尼器電路100E於第15圖所示實施例中之相關曲線，其中符號I_C3、I_D4、與I_Q3分別代表通過電容器C3之電流、通過齊納二極體D4之電流、與通過雙極性接面電晶體Q3之電流。於本實施例中，阻尼器電路100E可確保最高突波電壓值之限制。尤其是，阻尼器電路100E可確保突波電壓值之最大值不超過V_(d3+d4)(即齊納二極體D3之崩潰電壓V_D3與齊納二極體D4之崩潰電壓V_D4的和)。
    第17圖繪示第4圖所示之阻尼器電路100C於一實施例中在狀況CS2之運作，而第18圖則繪示第4圖所示之阻尼器電路100C於第17圖所示實施例中之相關曲線，其中符號I_D2與I_Q2分別代表通過齊納二極體D2之電流與通過雙極性接面電晶體Q2之電流。於本實施例中，阻尼器電路100C可確保最高突波電壓值之限制。尤其是，阻尼器電路100C可確保突波電壓值之最大值不超過V_D2(即齊納二極體D2之崩潰電壓)。
    本發明的好處之一是，本發明之阻尼器電路之構造簡單且易於實施，同時能避免相關技術的問題。另外，本發明之阻尼器電路以及將雙極性接面電晶體用於阻尼器電路之方法可提供極佳的效率，又能確保最高突波電壓值，使各種電力/電子元件諸如保護半導體元件獲得最佳的保護。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100．．．阻尼器電路
    110．．．阻抗元件/齊納二極體
    120、C1、C2、C3、C4、C5、C6、C7、C8．．．電容器
    130、Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8．．．雙極性接面電晶體
    A、B．．．端子
    D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12．．．齊納二極體
    I_C3、I_D4、I_Q3、I_D2、I_Q2．．．電流
    t．．．時間
    Vab．．．端子A對端子B之電壓
    V_(d3+d4)、V_D2．．．電壓
    第1圖為依據本發明一第一實施例之一種阻尼器電路(Snubber Circuit)的示意圖，其中該阻尼器電路係為阻抗元件/齊納二極體(Zener Diode)-電容器-雙極性接面電晶體(Bipolar Junction Transistor,BJT)阻尼器電路，故可簡稱為ZCB阻尼器。
    第2圖至第9圖繪示第1圖所示之阻尼器電路於不同的實施例中所涉及之實施細節，其中第2圖至第9圖之實施例分別對應於類型TA、TB、TC、TD、TE、TF、TG、與TH。
    第10圖為第1圖所示之阻尼器電路於某些實施例中所涉及之電壓，其中該阻尼器電路可動態地調整該電壓。
    第11圖至第14圖繪示第10圖所示之電壓於不同的實施例中對時間之曲線，其中第11圖至第14圖所示之實施例分別對應於狀況CS1、CS2、CS3、與CS4。
    第15圖繪示第6圖所示之阻尼器電路於一實施例中在狀況CS1之運作。
    第16圖繪示第6圖所示之阻尼器電路於第15圖所示實施例中之相關曲線。
    第17圖繪示第4圖所示之阻尼器電路於一實施例中在狀況CS2之運作。
    第18圖繪示第4圖所示之阻尼器電路於第17圖所示實施例中之相關曲線。
    100．．．阻尼器電路
    110．．．阻抗元件/齊納二極體
    120．．．電容器
    130．．．雙極性接面電晶體
    权利要求:
    Claims (13)
    [1] 一種阻尼器電路(Snubber Circuit)，該阻尼器電路包含有：至少一阻抗元件/齊納二極體(Zener Diode)；一電容器；以及一雙極性接面電晶體(Bipolar Junction Transistor,BJT)。
    [2] 如申請專利範圍第1項所述之阻尼器電路，其中該至少一阻抗元件/齊納二極體係為至少一齊納二極體。
    [3] 如申請專利範圍第1項所述之阻尼器電路，其中該雙極性接面電晶體之基極(Base)與集極(Collector)係被導通。
    [4] 如申請專利範圍第1項所述之阻尼器電路，其中基於該雙極性接面電晶體之基極(Base)與集極(Collector)之間的至少一接面特性，該阻尼器電路利用該雙極性接面電晶體作為一快速二極體。
    [5] 如申請專利範圍第4項所述之阻尼器電路，其中該至少一接面特性包含導通快之特性以及恢復時間(Storage Time)慢之特性；以及該阻尼器電路利用該導通快之特性將漏感能量快速地轉移至該電容器中，且利用該恢復時間慢之特性使該電容器中之能量反推回源頭。
    [6] 如申請專利範圍第5項所述之阻尼器電路，其中該至少一接面特性另包含變換緩和之特性以及基極-集極接面電容小之特性；以及該阻尼器電路利用該變換緩和之特性以及該基極-集極接面電容小之特性縮小共振幅度。
    [7] 如申請專利範圍第6項所述之阻尼器電路，其中該阻抗元件/齊納二極體係用來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    [8] 如申請專利範圍第6項所述之阻尼器電路，其中該至少一阻抗元件/齊納二極體係為至少一齊納二極體；以及該至少一齊納二極體係用來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    [9] 一種將一雙極性接面電晶體(Bipolar Junction Transistor,BJT)用於一阻尼器電路(Snubber Circuit)之方法，該方法包含有下列步驟：將該雙極性接面電晶體之基極(Base)與射極(Emitter)導通；以及基於該雙極性接面電晶體之基極與集極(Collector)之間的至少一接面特性，利用該雙極性接面電晶體作為一快速二極體，以供設置於該阻尼器電路。
    [10] 如申請專利範圍第9項所述之方法，其中該至少一接面特性包含導通快之特性以及恢復時間(Storage Time)慢之特性；以及利用該雙極性接面電晶體作為該快速二極體之步驟另包含：利用該導通快之特性將漏感能量快速地轉移至該阻尼器電路當中之一電容器中，再利用該恢復時間慢之特性使該電容器中之能量反推回源頭。
    [11] 如申請專利範圍第10項所述之方法，其中該至少一接面特性另包含變換緩和之特性以及基極-集極接面電容小之特性；以及利用該雙極性接面電晶體作為該快速二極體之步驟另包含：利用該變換緩和之特性以及該基極-集極接面電容小之特性縮小共振幅度。
    [12] 如申請專利範圍第11項所述之方法，其另包含：利用至少一阻抗元件/齊納二極體(Zener Diode)來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    [13] 如申請專利範圍第11項所述之方法，其另包含：利用至少一齊納二極體(Zener Diode)來確保最高突波電壓值之限制並且用來消耗剩餘的能量。
    类似技术:
    公开号 | 公开日 | 专利标题
    CN103001478B|2015-02-04|将双极性结型晶体管用于缓冲电路的方法和缓冲电路
    US10554115B2|2020-02-04|Harmonic reduction apparatus for wireless power transfer systems
    CN203387396U|2014-01-08|一种可用于高频条件的igbt逆变器缓冲电路
    CN204559415U|2015-08-12|高频高压电源分包整流装置
    CN105897012B|2019-01-25|一种用于能量获取的双周期转换电路
    TWI446673B|2014-07-21|阻尼器電路及將雙極性接面電晶體用於阻尼器電路之方法
    CN203691219U|2014-07-02|一种隔离功率驱动电路
    US8149603B2|2012-04-03|Resonance circuit for DC-link voltage control in DC-to-AC inverter
    CN105356437A|2016-02-24|一种防浪涌电路
    EP2860863B1|2018-02-14|Surge protection circuit
    EP3477861A1|2019-05-01|Switching device and power conversion device
    CN203027132U|2013-06-26|多功能开关电源前级启动控制电路
    CN103023470B|2016-02-10|三电极单向导通场效应管
    CN204089581U|2015-01-07|高压主功率电源的滤波电路和空调器的电源输入电路
    CN103427659A|2013-12-04|电能转换系统、dc-dc变换器及其电压尖峰抑制电路
    CN109217645B|2020-10-20|一种非绝缘栅型GaN HEMT驱动电路及控制方法
    CN204230242U|2015-03-25|一种基于高阻硅衬底的ldmos mmic芯片
    CN106788264A|2017-05-31|双极性脉冲发生器
    TWI690131B|2020-04-01|射頻/直流轉換器
    CN202094812U|2011-12-28|一种新型开关整流半桥
    US10784679B2|2020-09-22|Electrostatic discharge protection apparatus and integrated circuit with multiple power domains
    CN107800392A|2018-03-13|一种e‑phemt微波宽带放大器静电防护电路
    CN203243230U|2013-10-16|一种逆变颠覆时防止斩波器损坏的高压转子变频器
    CN202602282U|2012-12-12|具有阻止功率mosfet反向电流功能的电路
    CN203289344U|2013-11-13|一种ac/dc变换电路
    同族专利:
    公开号 | 公开日
    TWI446673B|2014-07-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161533796P| true| 2011-09-13|2011-09-13||US13/610,884| US8941962B2|2011-09-13|2012-09-12|Snubber circuit and method of using bipolar junction transistor in snubber circuit|
    US13/612,867| US20130062785A1|2011-09-13|2012-09-13|Transistor structure and related transistor packaging method thereof|
    CN201210338784.XA| CN103001477B|2011-09-13|2012-09-13|将双极性结型晶体管用于缓冲电路的方法和缓冲电路|
    CN201210339235.4A| CN103000603B|2011-09-13|2012-09-13|晶体管结构及其封装方法|
    CN201210340087.8A| CN103001478B|2011-09-13|2012-09-13|将双极性结型晶体管用于缓冲电路的方法和缓冲电路|
    US13/612,846| US9196574B2|2011-09-13|2012-09-13|Snubber circuit and method of using bipolar junction transistor in snubber circuit|
    US15/166,236| US20160277017A1|2011-09-13|2016-05-26|Snubber circuit|
    US16/199,231| US20190097524A1|2011-09-13|2018-11-26|Circuit having snubber circuit in power supply device|
    [返回顶部]