• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明的目的是提供一種場效應遷移率高、臨界電壓的偏差小且可靠性高的使用氧化物半導體膜的電晶體的半導體裝置。本發明是一種具有電晶體的半導體裝置，該電晶體包括藉由加熱處理釋放氧的絕緣基板以及設置在該絕緣基板上的氧化物半導體膜，其中，在該氧化物半導體膜形成通道。藉由加熱處理釋放氧的絕緣基板可以藉由對絕緣基板的至少設置氧化物半導體膜的一側進行氧離子的注入來製造。
    公开号:TW201312752A
    申请号:TW101123714
    申请日:2012-07-02
    公开日:2013-03-16
    发明作者:Yuta Endo；Junichi Koezuka；Yuichi Sato
    申请人:Semiconductor Energy Lab；
    IPC主号:H01L27-00
    专利说明:
    半導體裝置及其製造方法
    本發明係關於一種具有包括電晶體等半導體元件的電路的半導體裝置。例如，本發明關於：安裝在電源電路中的功率裝置；包括記憶體、晶閘管、轉換器、影像感測器等的半導體積體電路；以液晶顯示面板為代表的電光裝置；具有發光元件的發光顯示裝置；以及作為部件安裝有上述裝置的電子裝置。
    注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、發光顯示裝置、半導體電路以及電子裝置都是半導體裝置。
    如以液晶顯示裝置為典型那樣，形成在玻璃基板等上的電晶體大多由非晶矽、多晶矽等構成。雖然使用非晶矽的電晶體的場效應遷移率低，但是能夠應對玻璃基板的大面積化。另一方面，雖然使用多晶矽的電晶體的場效應遷移率高，但是卻有不適於玻璃基板的大面積化的缺點。
    除了使用矽的電晶體以外，近年來還使用氧化物半導體製造電晶體，並將這種電晶體應用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1及專利文獻2公開了如下技術：即，使用氧化鋅或In-Ga-Zn-O類氧化物作為氧化物半導體來製造電晶體並將該電晶體用作顯示裝置的像素的切換元件等的技術。
    與使用非晶矽的電晶體相比，使用氧化物半導體膜的電晶體具有高場效應遷移率，因此可以顯著提高顯示裝置的性能。
    [專利文獻1]日本專利申請公開第2007-123861號公報
    [專利文獻2]日本專利申請公開第2007-96055號公報
    使用氧化物半導體膜的電晶體雖然具有高場效應遷移率，但是有時沒有充分的可靠性。
    因此，本發明的目的之一是提供具有高場效應遷移率的使用氧化物半導體膜的電晶體。此外，本發明的目的之一是提供其臨界電壓的偏差小的使用氧化物半導體膜的電晶體。另外，本發明的目的之一是提供具有高可靠性的半導體裝置。
    本發明的一個實施例是一種包括電晶體的半導體裝置，該電晶體包括藉由加熱處理釋放氧的絕緣基板以及設置在該絕緣基板上的氧化物半導體膜，並且在該氧化物半導體膜中形成通道的電晶體。
    起因於氧化物半導體膜中的氧缺損，有時電晶體的臨界電壓向負方向漂移。氧化物半導體膜中的氧缺損被認為形成深的能階，其一部分生成電子或俘獲電洞。藉由從絕緣基板向氧化物半導體膜供應充分的氧，能夠降低氧化物半導體膜中的氧缺損，該氧缺損是使臨界電壓向負方向漂移的主要原因之一。
    此外，藉由從絕緣基板被供應氧(也稱為過氧化)，能夠降低氧化物半導體膜與絕緣基板的介面能階密度。其結果是，可以抑制起因於電晶體的工作等在氧化物半導體膜與絕緣基板的介面處載子被俘獲，而可以得到電特性的劣化少的電晶體。
    藉由將氧離子植入到絕緣基板中的至少設置有氧化物半導體膜的一側，可以製造藉由加熱處理釋放氧的絕緣基板。
    例如，根據本發明的一個實施例的半導體裝置包括藉由加熱處理釋放氧的絕緣基板、設置在絕緣基板上的氧化物半導體膜、以與氧化物半導體膜接觸的方式形成的一對電極、以覆蓋氧化物半導體膜及一對電極的方式設置的閘極絕緣膜以及隔著閘極絕緣膜以與氧化物半導體膜重疊的方式設置的閘極電極。
    此外，根據本發明的一個實施例的半導體裝置包括藉由加熱處理釋放氧的絕緣基板、設置在絕緣基板上的具有低電阻區及高電阻區的氧化物半導體膜、設置在氧化物半導體膜上的閘極絕緣膜以及隔著閘極絕緣膜以與氧化物半導體膜重疊的方式設置的閘極電極。
    藉由對氧化物半導體膜的一部分作為低電阻化處理例如進行離子植入、離子摻雜或電漿處理，可以形成氧化物半導體膜的低電阻區。
    當進行氧化物半導體膜的低電阻化處理時，如果將閘極電極用作掩模且進行離子植入、離子摻雜或電漿處理，則不需要用來分別製造低電阻區和高電阻區的光微影製程，而降低成本並且提高生產率。
    此外，將不被低電阻化的氧化物半導體膜的區域設定為高電阻區。
    上述氧化物半導體膜利用濺射法、分子束外延(MBE：Molecular Beam Epitaxy)法、原子層沉積(ALD：Atomic Layer Deposition)法或者脈衝雷射沉積(PLD：Pulse Laser Deposition)法形成。
    所述氧化物半導體膜藉由在絕緣基板上形成氧化物半導體膜之後進行加熱處理或/及藉由進行加熱處理同時形成氧化物半導體膜，可以降低起因於氧缺損的能階。注意，較佳的是，進行加熱處理同時形成氧化物半導體膜，且進行成膜之後進行加熱處理。
    像這樣，可以獲得具有在氧化物半導體中形成通道的電晶體的半導體裝置，該電晶體具有高場效應遷移率，其臨界電壓的偏差小且在具有高可靠性。
    下面，參照圖式對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。另外，本發明不應該被解釋為僅限於以下所示的實施例的記載內容。注意，當使用圖式說明發明結構時，在不同的圖式之間共同使用相同元件符號來表示相同目標。另外，有時使用相同的陰影圖案表示相同目標，而不特別附加標記。
    以下對本發明進行說明。對在本說明書中使用的用詞進行簡單說明。首先關於電晶體的源極及汲極，在本說明書中，當將它們中的一方稱為汲極時將另一方稱為源極，並且不根據電位的高低區別源極和汲極。從而，在本說明書中，可以將稱作源極的部分換稱為汲極。此外，在只記載“源極”時表示源極電極和源極區中的任一個。另外，在只記載“汲極”時表示汲極電極和汲極區中的任一個。
    電壓大多指某個電位與標準電位(例如，源極電位或者接地電位)之間的電位差。由此，可以將電壓換稱為電位。
    在本說明書中，即使當描述為“連接”時，在現實的電路中，有時也沒有物理連接的部分，而只是佈線延伸的情況。此外，也可以其間包括電阻元件等不對電路的工作起到明顯的作用的元件。
    注意，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數詞不表示特定發明的事項的固有名稱。 實施例1
    在本實施例中，使用圖1A和圖1B說明本發明的一個實施例的半導體裝置的電晶體的一個例子。
    圖1A是電晶體的俯視圖。圖1A所示的沿著鏈式線A-B的剖面對應於圖1B所示的A-B剖面。
    在此，詳細說明圖1B所示的A-B剖面。
    圖1A和圖1B所示的電晶體包括：基板100；基板100上的氧化物半導體膜106；氧化物半導體膜106上且至少其一部分與氧化物半導體膜106接觸的一對電極116；氧化物半導體膜106及一對電極116上的閘極絕緣膜112；以及隔著閘極絕緣膜112重疊於氧化物半導體膜106的閘極電極104。
    基板100使用藉由加熱處理釋放氧的基板。
    “藉由加熱處理釋放氧”是指當利用TDS(Thermal Desorption Spectroscopy：熱脫附譜法)分析時，換算為氧原子的氧的釋放量為3.0×1014atoms/cm2以上，1.0×1015atoms/cm2以上，3.0×1015atoms/cm2以上，5.0×1015atoms/cm2以上，或者1.0×1016atoms/cm2以上。
    此外，在TDS分析中，在如下範圍測量氧的釋放量：基板溫度為150℃以上且700℃以下，較佳為200℃以上且650℃以下，更佳為250℃以上且470℃以下的範圍。這是因為例如可以預測到在基板溫度低於150℃時發生的氧的釋放主要起因於附著在基板表面的穩定性較低的氧。此外，藉由將基板溫度設定為700℃以下，也評價切合電晶體的製造製程的氧的釋放量。
    以下，說明利用TDS分析測定氧的釋放量的方法。
    進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。藉由比較該積分值與標準樣本，能夠計算出氣體的總釋放量。
    例如，根據作為標準樣本的含有既定密度的氫的矽晶片的TDS分析結果以及絕緣膜的TDS分析結果，可以藉由公式1求出絕緣膜中的氧分子的釋放量(NO2)。在此，假設藉由TDS分析而獲得的被檢出為質量電荷比(m/z)32的所有氣體來自氧分子。作為m/z=32的氣體還有CH3OH，但由於存在的可能性低，所以在此不加考慮。此外，含有氧原子的同位素的m/z=17的氧原子及m/z=18的氧原子的氧分子由於在自然界中的存在比率極低，所以不加考慮。
    NH2是將從標準樣本脫離的氫分子換算成密度的值。SH2是藉由TDS分析標準樣本時的離子強度的積分值。在此，標準樣本的基準值是NH2/SH2。SO2是藉由TDS分析絕緣膜時的離子強度的積分值。α是影響到TDS分析中的離子強度的係數。關於公式1的詳細說明，可以參照日本專利申請公開平6-275697公報。注意，上述絕緣膜的氧的釋放量是使用由電子科學株式會社製造的熱脫附譜裝置EMD-WA1000S/W，並以含有1×1016atoms/cm3的氫原子的矽晶片為標準樣本而測定的。
    此外，在TDS分析中，氧的一部分作為氧原子而被檢出。氧分子和氧原子的比率可以根據氧分子的電離率算出。此外，由於上述α含有氧分子的電離率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
    此外，NO2為氧分子的釋放量。當將氧分子的釋放量換算為氧原子的釋放量時，氧分子的釋放量的2倍是氧原子的釋放量。
    另外，有時起因於氧化物半導體膜中的氧缺損，電晶體的臨界電壓向負方向漂移。氧化物半導體膜中的氧缺損被認為形成深的能階，其一部分生成電子或俘獲電洞。在根據本發明的一個實施例的電晶體中，從基板100向氧化物半導體膜106供應充分的氧，能夠降低氧化物半導體膜106中的氧缺損，該氧缺損是使臨界電壓向負方向漂移的主要原因之一。
    此外，藉由從基板100被供應氧，能夠降低氧化物半導體膜106與基板100的介面能階密度。其結果是，可以抑制起因於電晶體的工作等而在氧化物半導體膜106與基板100的介面處載子被俘獲，並且可以得到電特性的劣化少的電晶體。
    此外，藉由從基板100釋放氧，有時使包括在基板100中的藉由加熱處理釋放的氧的量降低，但是因為電晶體設置在基板100上所以氧的外擴散被抑制而其變化極小。
    對基板100的材料沒有大的限制，但是基板100至少是具有絕緣性的絕緣基板。此外，還具有能夠承受後面的加熱處理的程度的耐熱性。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，只要具有能夠承受後面的加熱處理的程度的耐熱性，則可以使用塑膠基板。
    作為基板100，當電晶體的製造面的平坦性高時，後面形成的氧化物半導體膜106容易具有結晶性，所以是較佳的。
    明確地說，使用其平均粗糙度(Ra)為1nm以下，較佳為0.3nm以下的基板100。在此，Ra是為了可以應用於曲面而將在JIS B0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維來得到的值，可以將Ra表示為“將從基準面到指定面的偏差的絕對值平均來得到的值”，並且Ra以如下公式2定義。
    在此，測定面是指成為粗糙度測定的對象的面。將其設定為由((x1，y1，f(x1，y1))(x1，y2，f(x1，y2))(x2，y1，f(x2，y1))(x2，y2，f(x2，y2))四個點表示的四角的區域，並且將指定面投影在xy平面的長方形的面積為S0，指定面的平均高度為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)對Ra進行評價。
    作為氧化物半導體膜106，例如可以使用：二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Al-Zn-O類材料、In-Sn-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料、In-Hf-Zn-O類材料、In-La-Zn-O類材料、In-Ce-Zn-O類材料、In-Pr-Zn-O類材料、In-Nd-Zn-O類材料、In-Sm-Zn-O類材料、In-Eu-Zn-O類材料、In-Gd-Zn-O類材料、In-Tb-Zn-O類材料、In-Dy-Zn-O類材料、In-Ho-Zn-O類材料、In-Er-Zn-O類材料、In-Tm-Zn-O類材料、In-Yb-Zn-O類材料、In-Lu-Zn-O類材料、In-Ni-Zn-O類材料；四元金屬氧化物的In-Sn-Ga-Zn-O類材料、In-Hf-Ga-Zn-O類材料、In-Al-Ga-Zn-O類材料、In-Sn-Al-Zn-O類材料、In-Sn-Hf-Zn-O類材料、In-Hf-Al-Zn-O系材料。
    在此，In-Ga-Zn-O類材料是指具有以In、Ga及Zn為主要成分的氧化物，對In、Ga及Zn的原子數比沒有限制。
    在將In-Zn-O類材料用於氧化物半導體膜106時，原子數比是In/Zn=0.5以上且50以下，較佳是In/Zn=1以上且20以下，更佳是In/Zn=1.5以上且15以下。藉由將Zn的原子數比設定為上述範圍內，可以提高電晶體的場效應遷移率。這裏，較佳的是化合物的原子數比當In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。
    作為氧化物半導體膜106，也可以使用由化學式InMO3(ZnO)m(m>0)表示的材料。這裏，M是指選自Zn、Ga、Al、Mn、Sn、Hf和Co中的一種或多種金屬元素。例如，作為M，也可以使用：Ga；Ga及Al；Ga及Mn；或Ga及Co等。
    作為氧化物半導體膜106，為了降低電晶體的截止電流，選擇能隙為2.5eV以上，較佳為2.8eV以上，更佳為3.0eV以上的材料。但是也可以使用示出其能隙處於上述範圍中的半導體特性的材料代替氧化物半導體膜。
    對氧化物半導體來說是雜質的氫的一部分成為施體而產生載子。因此，氧化物半導體膜106中的氫濃度低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步佳為1×1016atoms/cm3以下。
    因為鹼金屬不是構成氧化物半導體的元素，所以是雜質。在鹼土金屬不是構成氧化物半導體的元素的情況下，鹼土金屬也是雜質。尤其是，鹼金屬中的鈉(Na)擴散到接觸於氧化物半導體膜的該絕緣膜中而成為Na+。另外，在氧化物半導體膜內，Na使構成氧化物半導體的金屬與氧的接合斷裂，或擠進其接合之中。其結果是，例如，引起因臨界電壓漂移到負方向而導致的常導通化、場效應遷移率的降低等電晶體特性的劣化，而且還產生特性偏差。因此，較佳為降低氧化物半導體膜中的上述雜質的濃度。明確而言，在二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)中，將Na濃度設定為5×1016atoms/cm3以下，較佳為1×1016atoms/cm3以下，更佳為1×1015atoms/cm3以下。同樣地，將鋰(Li)濃度的測定值設定為5×1015atoms/cm3以下，較佳為1×1015atoms/cm3以下。同樣地，將鉀(K)濃度的測定值設定為5×1015atoms/cm3以下，較佳為1×1015atoms/cm3以下。
    氧化物半導體膜106是降低氫、鹼金屬及鹼土金屬等而其雜質濃度極低的氧化物半導體膜。因此，將氧化物半導體膜106用於通道區的電晶體可以減小截止電流。
    藉由使用上面所示的氧化物半導體膜106可以減小電晶體的截止電流。明確而言，藉由使用氧化物半導體膜106，例如，可以使當通道長度為3μm、通道寬度為1μm時的電晶體的截止電流為1×10-18A以下、1×10-21A以下或1×10-24A以下。
    此外，在使用In-Sn-Zn-O類材料的電晶體可以較容易獲得高場效應遷移率。明確地說，可以使電晶體的場效應遷移率為31cm2/Vs以上、40cm2/Vs以上、60cm2/Vs以上、80cm2/Vs以上或100cm2/Vs以上。此外，即使使用In-Sn-Zn-O類材料以外(例如，In-Ga-Zn-O類材料)，藉由降低缺陷密度也可以提高場效應遷移率。
    以下，使用圖21至圖24C說明電晶體的場效應遷移率。
    除了氧化物半導體之外，電晶體的場效應遷移率因各種理由而被測量為比本來要獲得的場效應遷移率低。作為使場效應遷移率降低的原因，有半導體內部的缺陷以及半導體和絕緣膜之間中的介面的缺陷。在此，使用Levinson模型理論性地導出假定在半導體內部沒有缺陷時的場效應遷移率。
    當以本來的電晶體的場效應遷移率為μ0，且假定在半導體中存在某種位能障壁(晶界等)時測量出的場效應遷移率μ可以由公式3表示其關係。
    在此，E是位能障壁的高度，k是玻爾茲曼常數，T是絕對溫度。此外，當假定在Levinson模型中位能障壁的高度E取決於缺陷，可以位能障壁的高度E由公式4表示。
    在此，e是元電荷，N是通道內的每單位面積的平均缺陷密度，ε是半導體的介電常數，n是在每通道的單位面積的載子密度，COX是每單位面積的閘極絕緣膜電容，Vgs是閘極電壓，t是通道的厚度。注意，在採用厚度為30nm以下的半導體層的情況下，通道的厚度可以與半導體層的厚度相同。
    線性區中的汲極電流Ids可以由公式5表示。
    在此，L是通道長度，W是通道寬度，在此，L及W是10μm。此外，Vds是汲極電壓。
    當對公式5的兩邊取對數時，由公式6表示。
    因為公式6的右邊是閘極電壓Vgs的函數，所以可以根據以縱軸為ln(Ids/Vgs)並以橫軸為1/Vgs繪製實測值而得到的圖表的直線的傾斜度求得缺陷密度N。也就是說，根據電晶體的Vgs-Ids特性可以得到半導體中的缺陷密度N。
    半導體中的缺陷密度N依賴於進行成膜時的基板加熱溫度。當作為半導體，使用利用In、Sn及Zn的比率為In：Sn：Zn=1：1：1[原子數比]的In-Sn-Zn-O靶材形成的氧化物半導體時，氧化物半導體中的缺陷密度N是1×1012/cm2左右。
    當根據上述氧化物半導體中的缺陷密度N，使用公式3及公式4進行計算時，本來的電晶體的場效應遷移率μ0成為120cm2/Vs。因此，在氧化物半導體中以及與氧化物半導體接觸的閘極絕緣膜之間的介面沒有缺陷的理想的電晶體的場效應遷移率μ0成為120cm2/Vs。但是，在缺陷多的氧化物半導體中，電晶體的場效應遷移率μ為30cm2/Vs左右。
    此外，即使在半導體內部沒有缺陷，由於通道區域和閘極絕緣膜之間的介面散射電晶體的傳輸特性也受到影響。離閘極絕緣膜介面有x的距離的位置上的場效應遷移率μ1可以由公式7表示。
    在此，D是由閘極電極的電場強度，B是常數，且l是產生介面散射的影響的深度。B及l可以根據電晶體的電特性的實測結果求得。根據上述使用氧化物半導體的電晶體的電特性的實際的測量，可以求得B=4.75×107cm/s，l=10nm。可知當D增加，即閘極電壓Vgs增高時，公式7的第二項也增加，所以場效應遷移率μ1降低。
    圖21示出計算氧化物半導體中及與氧化物半導體接觸的閘極絕緣膜之間的介面沒有缺陷的理想的電晶體的場效應遷移率μ2而得到的結果。另外，在計算中，使用Synopsys公司製造的Sentaurus Device，並且作為氧化物半導體，將能隙設定為2.8eV，將電子親和力設定為4.7eV，將相對介電常數設定為15，並將厚度設定為15nm。再者，將閘極的功函數設定為5.5eV，並且將源極及汲極的功函數設定為4.6eV。另外，將閘極絕緣膜的厚度設定為100nm，並且將相對介電常數設定為4.1。另外通道長度和通道寬度都為10μm，而汲極電壓Vds為0.1V。
    如圖21所示，可知雖然當閘極電壓Vgs在1V附近時場效應遷移率μ2示出100cm2/Vs以上的峰值，但是當閘極電壓Vgs更高時，介面散射的影響變大，場效應遷移率μ2降低。
    圖22A至圖24C示出對使這種理想的電晶體微型化的情況進行計算的結果。此外，在計算中具有圖25A至圖25C所示的結構的電晶體被假定。
    接著，說明圖25A至圖25C所示的電晶體的結構。圖25A是電晶體的俯視圖。對應於圖25A所示的鏈式線A-B的剖面圖是圖25B。
    圖25B所示的電晶體包括：設置在基板100上的基底絕緣膜3002；設置在基底絕緣膜3002周圍的保護膜3020；設置在基底絕緣膜3002及保護膜3020上且包括高電阻區3006a及低電阻區3006b的氧化物半導體膜3006；設置在氧化物半導體膜3006上的閘極絕緣膜3012；隔著閘極絕緣膜3012重疊於氧化物半導體膜3006設置的閘極電極3004；接觸於閘極電極3004的側面設置的側壁絕緣膜3024；氧化物半導體膜3006且至少其一部分接觸於氧化物半導體膜3006設置的一對電極3016；覆蓋閘極電極3004、側壁絕緣膜3024以及一對電極3016設置的保護絕緣膜3018；以及藉由設置在保護絕緣膜3018中的開口部接觸於一對電極3016而設置的佈線3022。
    在此，將低電阻區3006b的電阻率設定為2×10-3Ωcm，將閘極電極3004的寬度設定為33nm，將側壁絕緣膜3024的寬度設定為5nm，將通道寬度設定為40nm。此外，為了方便起見，將通道區記載為“高電阻區3006a”的名稱，但是在此將通道區假定為本質半導體。
    在計算中，使用Synopsys公司製造的Sentaurus Device。圖22A至圖22C示出圖25B所示的結構的電晶體的汲極電流Ids(實線)及場效應遷移率μ(虛線)的閘極電壓Vgs依賴性。在此，將汲極電壓Vds設定為1V來計算汲極電流Ids，並且將汲極電壓Vds設定為0.1V來計算場效應遷移率μ。在此，圖22A示出閘極絕緣膜的厚度為15nm的情況，圖22B示出閘極絕緣膜的厚度為10nm的情況，並且圖22C示出閘極絕緣膜的厚度為5nm的情況。
    由圖22A至圖22C可知，閘極絕緣膜越薄，截止狀態(在此是指閘極電壓Vgs在於從-3V到0V的範圍)下的汲極電流Ids越低。另一方面，場效應遷移率μ的峰值以及導通狀態(在此是指閘極電壓Vgs在於從0V到3V的範圍)下的汲極電流Ids沒有明顯的變化。根據圖22A至圖22C可知當閘極電壓Vgs為1V附近時汲極電流Ids超過半導體裝置的記憶體等所需要的10μA。
    同樣地，對圖25C所示的電晶體進行計算。圖25C所示的電晶體與圖25B所示的電晶體的不同之處為：具有包括高電阻區3007a及低電阻區3007b的氧化物半導體膜3007。明確地說，在圖25C所示的電晶體中，與側壁絕緣膜3024重疊的氧化物半導體膜3007的區域包括在高電阻區3007a。就是說，該電晶體是具有其寬度等於側壁絕緣膜3024的寬度的偏置(offset)區的電晶體。此外，將偏置區的寬度稱為偏置長度(Loff)(參照圖25A)。此外，為了方便起見，將Loff設定為其左右具有同樣的寬度。
    圖23A至圖23C示出在圖25C所示的電晶體中當Loff為5nm時的汲極電流Ids(實線)及場效應遷移率μ(虛線)的閘極電壓Vgs依賴性。另外，將汲極電壓Vds設定為1V來計算汲極電流Ids，並且將汲極電壓Vds設定為0.1V來計算場效應遷移率μ。在此，圖23A示出閘極絕緣膜的厚度為15nm的情況，圖23B示出閘極絕緣膜的厚度為10nm的情況，並且圖23C示出閘極絕緣膜的厚度為5nm的情況。
    另外，圖24A至圖24C是在圖25C所示的電晶體的結構中當Loff為15nm時的汲極電流Ids(實線)及場效應遷移率μ(虛線)的閘極電壓Vgs依賴性。將汲極電壓Vds設定為1V來計算汲極電流Ids，並且將汲極電壓Vds設定為0.1V來計算場效應遷移率μ。在此，圖24A示出閘極絕緣膜的厚度為15nm的情況，圖24B示出閘極絕緣膜的厚度為10nm的情況，並且圖24C示出閘極絕緣膜的厚度為5nm的情況。
    由圖23A至圖24C所示的計算結果，與圖22A至圖22C同樣，閘極絕緣膜越薄，截止狀態(在此是指閘極電壓Vgs在於從-3V到0V的範圍)下的汲極電流Ids越低。另一方面，可知場效應遷移率μ的峰值以及導通狀態(在此是指閘極電壓Vgs在於從0V到3V的範圍)下的汲極電流Ids沒有明顯的變化。
    另外，可知在圖22A至圖22C中場效應遷移率μ的峰值為80cm2/Vs左右，而在圖23A至圖23C中場效應遷移率μ的峰值為60cm2/Vs左右，且在圖24A至圖24C中場效應遷移率μ的峰值為40cm2/Vs左右，並且Loff越增加，場效應遷移率μ的峰值越降低。截止狀態下的汲極電流Ids也具有同樣的傾向。另一方面，雖然導通狀態的汲極電流Ids隨著Loff的增加而降低，但是該減少與截止狀態的汲極電流Ids的降低相比則要平緩得多。另外，根據任何計算結果都可知在閘極電壓Vgs為1V附近，汲極電流Ids超過記憶體等所需要的10μA。
    到此為止結束關於電晶體的場效應遷移率的說明。
    氧化物半導體膜106處於單晶、多晶(也稱為polycrystal)或非晶等狀態。
    較佳氧化物半導體膜106是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
    CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(也稱為grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
    包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
    另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
    因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
    使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
    以下，參照圖17A至圖20B詳細說明CAAC-OS膜的結晶結構的一個例子。另外，在沒有特別的說明時，在圖17A至圖20B中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖17A至圖17E中，使用圓圈圈上的O示出四配位O，而使用雙重圓圈圈上的O示出三配位O。
    圖17A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖17A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖17A的上一半及下一半中分別具有三個四配位O。圖17A所示的小組的電荷為0。
    圖17B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖17B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也有可能採用圖17B所示的結構。圖17B所示的小組的電荷為0。
    圖17C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖17C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖17C的上一半具有三個四配位O，並且在下一半具有一個四配位O。圖17C所示的小組的電荷為0。
    圖17D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖17D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖17D所示的小組的電荷為+1。
    圖17E示出包括兩個Zn的小組。在圖17E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖17E所示的小組的電荷為-1。
    在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為單元元件)。
    這裏，說明這些小組彼此接合的規則。圖17A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。圖17B所示的五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。圖17C所示的四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由下一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)中的任何一種接合。
    具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
    圖18A示出構成In-Sn-Zn-O類材料的層結構的中組的模型圖。圖18B示出由三個中組構成的大組。另外，圖18C示出從c軸方向上觀察圖18B的層結構時的原子排列。
    在圖18A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以③表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖18A中，以①表示In的上一半及下一半分別具有一個四配位O。與此同樣，在圖18A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
    在圖18A中，構成In-Sn-Zn-O類材料的層結構的中組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與上一半具有一個四配位O的由兩個Zn構成的小組接合；藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。
    這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖17E所示的包含兩個Zn的小組。例如，因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除，而可以使層結構的總電荷為0。
    明確而言，藉由反復圖18B所示的大組來可以得到In-Sn-Zn-O類材料的結晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn-O類材料的層結構可以由組成式In2SnZnO6(ZnO)m(m是自然數)表示。
    此外，使用如下材料時也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料、In-Hf-Zn-O類材料、In-La-Zn-O類材料、In-Ce-Zn-O類材料、In-Pr-Zn-O類材料、In-Nd-Zn-O類材料、In-Sm-Zn-O類材料、In-Eu-Zn-O類材料、In-Gd-Zn-O類材料、In-Tb-Zn-O類材料、In-Dy-Zn-O類材料、In-Ho-Zn-O類材料、In-Er-Zn-O類材料、In-Tm-Zn-O類材料、In-Yb-Zn-O類材料、In-Lu-Zn-O類材料、In-Ni-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-o類材料、In-Ga-O類材料等。
    例如，圖19A示出構成In-Ga-Zn-O類材料的層結構的中組的模型圖。
    在圖19A中，構成In-Ga-Zn-O類材料的層結構的中組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位的O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。
    圖19B示出由三個中組構成的大組。另外，圖19C示出從c軸方向上觀察圖19B的層結構時的原子排列。
    在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，組合這些小組而成的中組的總電荷一直為0。
    此外，構成In-Ga-Zn-O類材料的層結構的中組不侷限於圖19A所示的中組，而有可能是組合In、Ga、Zn的排列不同的中組而成的大組。
    明確而言，藉由反復圖19B所示的大組來可以得到In-Ga-Zn-O類材料的結晶。注意，可以得到的In-Ga-Zn-O類材料的層結構可以由組成式InGaO3(ZnO)n(n是自然數)表示。
    當n=1(InGaZnO4)時，例如有可能具有圖20A所示的結晶結構。另外，在圖20A所示的結晶結構中，如圖17B所示，Ga及In採用五配位，而有可能採用以In取代Ga的結構。
    此外，當n=2(InGaZn2O5)時，例如有可能具有圖20B所示的結晶結構。另外，在圖20B所示的結晶結構中，如圖17B所示，Ga及In採用五配位，而也可以採用以In取代Ga的結構。
    到此為止結束關於CAAC-OS膜的結晶結構的說明。
    再次開始圖1A和圖1B的說明。閘極電極104可以採用單層結構或疊層結構，且可以從Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta及W；它們的氮化物及氧化物；以及它們的合金中選擇一種以上，以單層或疊層的方式使用它們。
    另外，在圖1A和圖1B中閘極電極104不是完全覆蓋氧化物半導體膜106的形狀，但是也可以藉由閘極電極104採用完全覆蓋氧化物半導體膜106的形狀，抑制由光導致的氧化物半導體膜106的劣化以及電荷的產生。
    根據電晶體的工作一對電極116起到源極電極或汲極電極的作用。
    一對電極116可以使用與閘極電極104同樣的材料。
    在將包含Cu的膜用於一對電極116的情況下，當在與一對電極116同一的層中設置佈線時降低佈線的電阻，在大型顯示裝置等中也可以減少佈線延遲等的產生。在將Cu用於一對電極116的情況下，由於緊密性會根據基板100的材質而降低，所以較佳為採用與基板100的緊密性好的膜和Cu膜的疊層結構。作為與基板100的緊密性好的膜，可以使用包含Ti、Mo、Mn、Cu或Al等的膜。例如，可以使用Ti膜、氮化鈦膜、Ti-Mo合金膜或者Cu-Mn-Al合金膜。
    作為閘極絕緣膜112，可以以單層或疊層使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化釔、氧化鋯或YSZ(使用氧化釔實現穩定化的氧化鋯)等。此外，閘極絕緣膜112較佳為使用藉由加熱處理釋放氧的膜。藉由使用藉由加熱處理釋放氧的膜，可以修復產生在氧化物半導體膜106的缺損，而可以抑制電晶體的電特性的劣化。
    氧氮化矽是指在其組成上氧含量多於氮含量的物質，例如，包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的矽以及0原子%以上且10原子%以下的氫的物質。另外，氮氧化矽是指在其組成上氮含量多於氧含量的物質，例如，包含5原子%以上且30原子%以下的氧、20原子%以上且55原子%以下的氮、25原子%以上且35原子%以下的矽以及10原子%以上且25原子%以下的氫的物質。但是，上述範圍是使用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS：Hydrogen Forward scattering Spectrometry)進行測量時的範圍。此外，構成元素的組成為其總計不超過100原子%的值。
    圖1A和圖1B所示的電晶體藉由將藉由加熱處理釋放氧的基板用於基板100，可以為具有良好的電特性的電晶體而不設置氧化物半導體膜106的基底膜。
    此外，藉由採用不設置基底膜的結構，不產生基板和基底膜之間的介面能階。因此，可以降低起因於該介面能階的電晶體的電特性的劣化，而可以得到可靠性高的電晶體。
    但是，這不是在基板100上設置基底膜的結構除外的。例如，也可以在基板100上設置具有氧透過性的基底膜。明確地說，在基板100上設置1nm以上且100nm以下，較佳為1nm以上且50nm以下的氧化矽膜或氧氮化矽膜。
    然而，即使是具有低氧透過性的材料，只要是極薄膜也有時透過氧。明確地說，也可以使用1nm以上且小於15nm，較佳為1nm以上且小於10nm的包括選自氧化鋁、氧化鎵、氧化鎂、氧化鈦、氧化釩、氧化釔、氧化鋯、氧化鈮、氧化鉬、氧化銦、氧化錫、氧化鑭、氧化釹、氧化鉿、氧化鉭和氧化鎢中的一種以上的膜代替上述具有氧透過性的膜。
    如此，當在藉由加熱處理釋放氧的基板上設置具有氧透過性的基底膜時，基板和基底膜之間的介面能階密度由藉由加熱處理釋放了的氧抑制。
    此外，藉由具有基底膜，可以防止從基板100雜質擴散到氧化物半導體膜106中。
    接著，使用圖5A至圖5D說明圖1A和圖1B所示的電晶體的製造方法。
    首先，對基板100的電晶體的製造面注入氧離子(參照圖5A)。
    關於氧離子植入的條件，以氧離子的注入濃度的峰值深度為10nm以下且小於120nm，較佳為40nm以上且70nm以下的方式決定氧離子植入條件，即可。藉由將氧離子的注入濃度的峰值深度設定為所述範圍，可以使氧的釋放溫度為200℃以上且700℃以下，較佳為250℃以上且550℃以下。
    例如，在以下條件下進行氧離子植入。將加速電壓設定為5keV以上且低於50keV，較佳為20keV以上且30keV以下。將氧離子的注入量設定為3.0×1014離子/cm2以上，較佳為1.0×1015離子/cm2以上，更佳為3.0×1015離子/cm2以上，進一步佳為5.0×1015離子/cm2以上，再佳為1.0×1016離子/cm2以上。注意，過多的氧離子的注入量導致生產率的降低，因此例如將氧離子的注入量設定為1.0×1017離子/cm2以下。但是加速電壓低於5keV的範圍不除外。當光束電流穩定時，可以使加速電壓設定為低於5keV。
    或者，關於氧離子植入的條件，以氧離子的注入濃度的峰值深度為120nm以上且1000nm以下，較佳為200nm以上且500nm以下的方式決定氧離子植入條件，即可。藉由將氧離子的注入濃度的峰值深度設定為上述範圍，可以使氧的釋放溫度為250℃以上且1000℃以下，較佳為350℃以上且700℃以下。此外，也可以將氧離子的注入濃度的峰值深度設定為深於上述範圍，但是這有可能導致氧釋放溫度為基板100的應變點以上。因此，可以考慮製程的最大加熱溫度來適當地選擇氧離子的注入濃度的峰值深度。
    例如，在以下條件下進行氧離子植入。將加速電壓設定為50keV以上且500keV以下，較佳為100keV以上且300keV以下。將氧離子的注入量設定為3.0×1014離子/cm2以上，較佳為1.0×1015離子/cm2以上，更佳為3.0×1015離子/cm2以上，進一步較為5.0×1015離子/cm2以上，再佳為1.0×1016離子/cm2以上。注意，過多的氧離子的注入量導致生產率的降低，因此例如將氧離子的注入量設定為1.0×1017離子/cm2以下。
    此外，為了提高加速電壓可以調整氧離子的價態。例如，當加速電壓為5keV以上且320keV以下時，可以使用其化合價為1的氧離子(O+)，當加速電壓為10keV以上且640keV以下時，可以使用其化合價為2的氧離子(O2+)，並且當加速電壓為15keV以上且960keV以下時，可以使用其化合價為3的氧離子(O3+)。注意，這個加速電壓的範圍是基準，也可以組合所示的範圍之外的加速電壓和氧離子的化合價而適用。
    注入到基板100的氧離子藉由進行加熱處理可以將與被注入的氧離子量等量的氧分子或氧原子釋放。
    藉由對基板100注入氧離子，從基板100的水的釋放量降低。這一個原因是當進行氧離子植入時濺射基板100表面的水。水是使利用氧化物半導體膜的電晶體的可靠性降低的主要原因，所以較佳的是被降低。
    此外，藉由對基板100注入氧離子，從基板100的碳的釋放量降低。這一個原因是當進行氧離子植入時濺射基板100表面的有機物。碳有可能是阻礙氧化物半導體膜的結晶化的主要原因，所以較佳的是被降低。
    氧離子的注入深度影響到藉由加熱處理的氧釋放的易發性。因此，由加速電壓可以調整藉由加熱處理的氧釋放的易發性。從一個側面來看時，氧釋放的易發性可以換稱為釋放氧的溫度。因此，氧離子的注入深度越深，即氧離子植入時的加速電壓越高，釋放氧的溫度越高。與此同樣，氧離子的注入深度越淺，即氧離子植入時的加速電壓越低，釋放氧的溫度越低。注意，氧釋放的易發性不只依賴於釋放氧的溫度。例如，也有助於到釋放氧所需要的時間。
    藉由提高釋放氧的溫度，可以在需要高溫的電晶體的製造中，抑制製程途中的氧的釋放。此外，藉由降低釋放氧的溫度，可以在電晶體的製程中，即使在低溫下也將氧供應到氧化物半導體膜。
    因為可以調整氧的釋放溫度，所以在製造電晶體時，製程的選擇性增高。明確地說，可以自由地選擇製程中的最大加熱溫度，其結果是，可以抑制電晶體的電特性的偏差，且以高良率及高生產率獲得電晶體。此外，也可以提高電晶體的可靠性。
    另外，也可以在基板100上設置具有氧透過性的基底膜。具有氧透過性的基底膜可以利用濺射法、MBE法、PLD法或ALD法等形成。具有氧透過性的基底膜可以在注入氧離子之前形成。或者，也可以在注入氧離子之後形成。當設置具有氧透過性的基底膜之後進行氧離子植入時，較佳以對基板100的所希望的深度注入氧離子的方式增大氧離子植入的加速電壓。
    基板100的平坦性越高越好。因此，也可以進行基板100的平坦化處理。作為平坦化處理，有化學機械拋光(CMP：Chemical Mechanical Polishing)或反濺射法等。
    反濺射法是指如下方法：通常的濺射是使離子碰撞濺射靶材，反之，反濺射藉由使離子碰撞被處理表面來改變被處理表面的性質。作為使離子碰撞被處理表面的方法，有在稀有氣體(氦、氖、氬、氪及氙等)氛圍下對被處理表面一側施加高頻電壓來在被處理物附近生成電漿的方法等。另外，也可以使用氮或氧等的氛圍代替稀有氣體氛圍。反濺射法不侷限於濺射裝置，也可以使用電漿CVD設備、乾蝕刻裝置等進行同樣的處理。
    另外，較佳對基板100預先進行雜質的降低處理。作為雜質的降低處理，例如較佳進行加熱處理、電漿處理和藥液處理等中的一種以上。此外，在雜質濃度低的環境下進行雜質的降低處理。
    接著，形成氧化物半導體膜136(參照圖5B)。氧化物半導體膜136可以利用濺射法、MBE法、PLD法或ALD法等形成。較佳為使用濺射法。
    以下說明利用濺射法形成氧化物半導體膜136的方法。例如，使用包含所述可以適用於氧化物半導體膜106的材料的靶材，使成膜氣體包含稀有氣體、氧和氮中的一種以上形成氧化物半導體膜136。
    在此，為了將氧化物半導體膜136設定為結晶化度高的CAAC-OS膜或多晶膜，重要的是當基板100的平坦性充分高時，使成膜功率高，使成膜壓力低，使T-S之間距離短並且使基板加熱溫度(Tsub)高。
    明確地說，將每單位面積的成膜功率設定為5W/cm2以上且50W/cm2以下；將成膜壓力設定為0.01Pa以上且0.4Pa以下，較佳為0.05Pa以上且0.3Pa以下；將T-S之間距離設定為10mm以上且200mm以下，較佳為20mm以上且80mm以下；將Tsub設定為100℃以上且500℃以下，較佳為150℃以上且450℃以下。
    此外，較佳的是儘量降低氧化物半導體膜136中的雜質濃度。為了降低氧化物半導體膜136中的雜質濃度，提高材料的純度和降低沉積室的內部洩漏及外部洩漏是有效的。
    較佳在形成氧化物半導體膜136之後進行第一加熱處理。藉由進行第一熱處理，可以提高氧化物半導體膜136的結晶化度或者/以及降低氧化物半導體膜136中的雜質濃度。
    在氧化氛圍、惰性氛圍、減壓氛圍或乾燥空氣氛圍下，以150℃以上且650℃以下的溫度，較佳以250℃以上且500℃以下的溫度，更佳以300℃以上且450℃以下的溫度進行第一加熱處理。作為第一加熱處理，可以使用電阻加熱方式、加熱燈管(heat lamp)方式以及加熱氣體方式等。
    氧化氛圍是指包含氧化氣體的氛圍。氧化氣體是氧、臭氧或一氧化二氮等，較佳的是，氧化氣體不包含水、氫等。例如，將導入到熱處理裝置的氧、臭氧或一氧化二氮的純度設定為8N(99.999999%)以上，較佳為設定為9N(99.9999999%)以上。作為氧化氛圍，也可以將氧化氣體和惰性氣體混合而使用。在該情況下，使用至少包含10ppm以上的氧化氣體的氛圍。
    在此，惰性氛圍是指以氮或稀有氣體等惰性氣體為主要成分的氛圍。明確而言，使用氧化氣體等的反應氣體小於10ppm的氛圍。
    減壓氛圍是指處理室中的壓力為10Pa以下的氛圍。
    乾燥空氣氛圍是指露點為-40℃以下，較佳露點為-50℃以下的氛圍。
    接著，對氧化物半導體膜136進行加工來形成島狀氧化物半導體膜106(參照圖5C)。注意，“進行加工”是指例如使用藉由光微影法形成的光阻掩罩進行蝕刻處理，獲得具有所希望的形狀的膜。
    接著，在氧化物半導體膜106上形成導電膜，對其進行加工來形成至少其一部分與氧化物半導體膜106接觸的一對電極116。接著，在氧化物半導體膜106及一對電極116上形成閘極絕緣膜112(參照圖5D)。藉由濺射法、電漿CVD法、PLD法、ALD法、蒸鍍法或印刷法等使用上述材料形成成為一對電極116的導電膜及閘極絕緣膜112，即可。
    接著，藉由在閘極絕緣膜112上形成導電膜且對其進行加工來形成與氧化物半導體膜106重疊的閘極電極104，製造圖1A和圖1B所示的電晶體。藉由濺射法、電漿CVD法、PLD法、ALD法、蒸鍍法或印刷法等使用上述材料形成成為閘極電極104的導電膜，即可。
    較佳對由上述製程獲得的電晶體進行第二加熱處理。在氧化氛圍、惰性氛圍、減壓氛圍或乾燥空氣氛圍下以低於第一加熱處理的溫度進行第二加熱處理，即可。藉由進行第二加熱處理，可以降低起因於電晶體的製造製程中產生的氧化物半導體膜106中的氧缺損的能階以及基板100與氧化物半導體膜106之間的介面能階密度。
    如上所述，藉由在藉由加熱處理釋放氧的基板上具有氧化物半導體膜，可以製造具有良好的電特性且可靠性高的電晶體。
    接著，使用圖2A和圖2B說明具有與圖1A和圖1B所示的電晶體不同的結構的電晶體。
    圖2A和圖2B是電晶體的俯視圖及剖面圖。圖2A所示的沿著鏈式線A-B的剖面對應於圖2B所示的A-B剖面。
    以下，詳細說明圖2B所示的A-B剖面。
    圖2A和圖2B所示電晶體包括：基板100；基板100上的一對電極216；一對電極216上且至少其一部分接觸於一對電極216的氧化物半導體膜206；氧化物半導體膜206及一對電極216上的閘極絕緣膜212；以及隔著閘極絕緣膜212重疊於氧化物半導體膜206的閘極電極204。
    另外，一對電極216、氧化物半導體膜206、閘極絕緣膜212及閘極電極204分別由與一對電極116、氧化物半導體膜106、閘極絕緣膜112及閘極電極104同樣的材料形成，即可。
    此外，在圖2A和圖2B中，不採用閘極電極204具有完全覆蓋氧化物半導體膜206的形狀，但是也可以藉由採用閘極電極204具有完全覆蓋氧化物半導體膜206的形狀，抑制氧化物半導體膜206的因光而導致的劣化以及電荷的產生。
    圖2A和圖2B所示的電晶體藉由將藉由加熱處理釋放氧的基板用於基板100，可以為不設置氧化物半導體膜206的基底膜也具有良好的電特性的電晶體。
    此外，藉由採用不設置基底膜的結構，不產生基板100與基底膜之間的介面能階。因此，可以降低起因於該介面能階的電晶體的電特性的劣化，而可以得到可靠性高的電晶體。
    但是，這不是在基板100上設置基底膜的結構除外的。
    接著，使用圖6A至圖6D說明圖2A和圖2B所示的電晶體的製造方法。
    首先，對基板100的電晶體的製造面注入氧離子。(參照圖6A)。關於氧離子的注入方法，參照圖5A至圖5D的說明。
    此外，也可以在基板100上設置具有氧透過性的基底膜。具有氧透過性的基底膜可以在注入氧離子之前形成。或者，也可以在注入氧離子之後形成。
    接著，在基板100上形成一對電極216(參照圖6B)。
    在此，說明在形成一對電極216之前注入氧離子的情況，但是不侷限於此。例如，也可以在形成一對電極216之後對基板100注入氧離子。
    接著，在一對電極216上形成氧化物半導體膜。較佳在形成氧化物半導體膜之後，進行第一加熱處理。接著，對所述氧化物半導體膜進行加工來形成至少其一部分與一對電極216接觸的氧化物半導體膜206(參照圖6C)。
    另外，在氧化物半導體膜206中，不重疊於一對電極216的區域成為通道形成區。
    接著，在氧化物半導體膜206以及一對電極216上形成閘極絕緣膜212(參照圖6D)。
    接著，藉由形成隔著閘極絕緣膜212而重疊於氧化物半導體膜206的閘極電極204，製造圖2A和圖2B所示的電晶體。
    較佳對由上述製程獲得的電晶體進行第二加熱處理。藉由進行第二加熱處理，可以降低起因於電晶體的製造製程中產生的氧化物半導體膜206中的氧缺損的能階以及基板100與氧化物半導體膜206之間的介面能階密度。
    如上所述，藉由在藉由加熱處理釋放氧的基板上具有氧化物半導體膜的通道形成區，可以製造具有良好的電特性且可靠性高的電晶體。
    接著，使用圖3A至圖3C說明具有與圖1A和圖1B以及圖2A和圖2B所示的電晶體不同的結構的電晶體。
    圖3A至圖3C是電晶體的俯視圖及剖面圖。圖3A所示的沿著鏈式線A-B的剖面對應於圖3B所示的A-B剖面。
    以下，詳細說明圖3B所示的A-B剖面。
    圖3B所示的電晶體包括：基板100；基板100上的具有高電阻區306a及低電阻區306b的氧化物半導體膜306；氧化物半導體膜306上的閘極絕緣膜312；隔著閘極絕緣膜312重疊於氧化物半導體膜306的閘極電極304；閘極電極304及閘極絕緣膜312上的保護膜318；以及保護膜318上且藉由設置在閘極絕緣膜312及保護膜318中的開口部以與低電阻區306b接觸的方式設置的佈線322。
    此外，氧化物半導體膜306、閘極電極304以及閘極絕緣膜312分別由與氧化物半導體膜106、閘極電極104以及閘極絕緣膜112同樣的材料形成，即可。
    可以將高電阻區306a設定為與閘極電極304大致相同的俯視形狀。此外，低電阻區306b除了氧化物半導體膜306的主要成分以外，還可以包含選自氫、氦、硼、氮、氟、氖、鋁、磷、氬、砷、氪、銦、錫、銻和氙中的一種以上的元素。
    保護膜318使用與閘極絕緣膜112同樣的材料設置即可。或者，保護膜318可以使用樹脂材料等形成。另外，保護膜318也可以藉由層疊多個材料設置。
    佈線322由與一對電極116同樣的材料設置即可。
    此外，也可以藉由對圖3B所示的電晶體的閘極電極304設置側壁絕緣膜320，採用圖3C所示的電晶體。圖3C所示的電晶體與圖3B所示的電晶體的不同之處為：與側壁絕緣膜320重疊的氧化物半導體膜306的區域包括在高電阻區306a中。藉由採用這種結構，圖3C所示的電晶體可以降低熱載子劣化等電晶體的劣化。
    圖3A至圖3C所示的電晶體藉由將藉由加熱處理釋放氧的基板用於基板100，可以為具有良好的電特性的電晶體而不設置氧化物半導體膜306的基底膜。
    此外，藉由採用不設置基底膜的結構，不產生基板100與基底膜之間的介面能階。因此，可以降低起因於該介面能階的電晶體的電特性的劣化，而可以得到可靠性高的電晶體。
    但是，這不是在基板100上設置基底膜的結構除外的。
    接著，使用圖7A至圖7D說明圖3A至圖3C所示的電晶體的製造方法。
    首先，對基板100的電晶體的製造面注入氧離子。(參照圖7A)。關於氧離子的注入方法，參照圖5A至圖5D的說明。
    此外，也可以在基板100上設置具有氧透過性的基底膜。具有氧透過性的基底膜可以在注入氧離子之前形成。或者，也可以在注入氧離子之後形成。
    接著，在基板100上形成氧化物半導體膜。較佳在形成氧化物半導體膜之後，進行第一加熱處理。接著，對上述氧化物半導體膜進行加工形成氧化物半導體膜106(參照圖7B)。
    接著，在氧化物半導體膜106及基板100上形成閘極絕緣膜312。然後，形成隔著閘極絕緣膜312重疊於氧化物半導體膜306的閘極電極304(參照圖7C)。
    此外，為了形成圖3C所示的電晶體，在形成閘極電極304之後形成側壁絕緣膜320，即可。
    在形成覆蓋閘極電極304的絕緣膜之後，藉由對該絕緣膜進行各向異性高的蝕刻，自對準地形成側壁絕緣膜320即可。作為各向異性高的蝕刻，例如較佳使用乾蝕刻法。作為用於乾蝕刻法的蝕刻氣體，例如可以舉出三氟甲烷、八氟環丁烷、四氟化碳等包含氟的氣體。也可以對蝕刻氣體添加稀有氣體或氫。作為乾蝕刻法，較佳為使用對基板施加高頻電壓的反應性離子蝕刻法(RIE法)。
    接著，將閘極電極304用作掩模對氧化物半導體膜106的一部分進行低電阻化處理。作為低電阻化處理，例如可以在包含選自氫、氦、硼、氮、氟、氖、鋁、磷、氬、砷、氪、銦、錫、銻和氙中的一種以上的元素的氛圍下進行離子植入、離子摻雜或電漿處理。然後，藉由進行第三加熱處理，在氧化物半導體膜306中的被進行離子植入、離子摻雜或電漿處理的區域中形成低電阻區306b。注意，高電阻區306a是沒有由離子植入、離子摻雜或電漿處理產生低電阻化的區域(參照圖7D)。此外，當具有側壁絕緣膜320時，可以將閘極電極304及側壁絕緣膜320用作掩模進行離子植入、離子摻雜及電漿處理。可以利用與第一加熱處理同樣的方法進行第三加熱處理。
    此外，也可以在進行上述離子植入、離子摻雜或電漿處理之前，將閘極絕緣膜312加工為與閘極電極304同樣的俯視形狀。在此情況下，因為氧化物半導體膜106的一部分露出，所以使氧化物半導體膜106的一部分直接暴露於電漿中。
    接著，在氧化物半導體膜306及閘極電極304上形成保護膜318，並且在閘極絕緣膜312及保護膜318中形成露出低電阻區306b的開口部。接著，藉由形成接觸於氧化物半導體膜306的佈線322，製造圖3A至圖3C所示的電晶體。
    較佳對由上述製程獲得的電晶體進行第二加熱處理。藉由進行第二加熱處理，可以降低起因於電晶體的製造製程中產生的氧化物半導體膜306中的氧缺損的能階以及基板100與氧化物半導體膜306之間的介面能階密度。
    如上所述，藉由在藉由加熱處理釋放氧的基板上具有氧化物半導體膜，可以製造具有良好的電特性且可靠性高的電晶體。
    接著，使用圖4A至圖4C說明具有與圖3A至圖3C所示的電晶體不同的結構的電晶體。
    圖4A至圖4C是電晶體的俯視圖及剖面圖。圖4A所示的沿著鏈式線A-B的剖面對應於圖4B所示的A-B剖面。
    以下，詳細說明圖4B所示的A-B剖面。
    圖4B所示的電晶體包括：具有溝槽部分的基板101；以填埋基板101的溝槽部分的方式設置的絕緣膜302；設置在基板101及絕緣膜302上的具有高電阻區306a及低電阻區306b的氧化物半導體膜306；設置在氧化物半導體膜306及絕緣膜302上的閘極絕緣膜312；隔著閘極絕緣膜312與氧化物半導體膜306重疊的閘極電極304；設置在閘極絕緣膜312及閘極電極304上的保護膜318；以及藉由設置在閘極絕緣膜312及保護膜318中的開口部以與低電阻區306b接觸的方式設置的佈線322。
    注意，圖4B所示的電晶體與圖3B所示的電晶體的不同之處為：在氧化物半導體膜306下具有絕緣膜302。
    基板101可以利用與基板100同樣的方法及材料形成。
    絕緣膜302在氧化物半導體膜306下，尤其是在低電阻區306b下設置。
    絕緣膜302至少不是藉由加熱處理釋放氧的絕緣膜。絕緣膜302較佳為不使藉由第一加熱處理及第二加熱處理從基板101釋放的氧透過到低電阻區306b中的絕緣膜。就是說，絕緣膜302是具有低氧透過性或沒有氧透過性的絕緣膜。或者，絕緣膜302是如下絕緣膜，即在150℃以上且650℃以下的溫度範圍中的氧擴散係數為基板101的擴散係數以下。
    作為絕緣膜302，例如可以使用包含選自氧化鋁、氧化鎵、氧化鎂、氧化鈦、氧化釩、氧化釔、氧化鋯、氧化鈮、氧化鉬、氧化銦、氧化錫、氧化鑭、氧化釹、氧化鉿、氧化鉭和氧化鎢中的一種以上的元素的材料。較佳的是，使用廉價且氧透過性低的包含氧化鋁的材料。此外，絕緣膜302既可以是單層，又可以是疊層。
    因此，將絕緣膜302的厚度設定為15nm以上且300nm以下，較佳為50nm以上且200nm以下。不言而喻，絕緣膜302的厚度越厚氧透過性越低。注意，因為過厚的厚度會導致生產率的降低，所以選擇適當的厚度即可。
    藉由絕緣膜302設置在低電阻區306b下，可以抑制由對低電阻區306b的氧的供應(也稱為加氧化)產生高電阻化，可以保持低電阻。因此，圖4B所示的電晶體具有高導通電流。
    另外，因為高電阻區306a藉由加熱處理從基板101被供應氧，所以圖4B所示的電晶體具有高可靠性。
    圖4C所示的電晶體包括：基板100；設置在基板100上的絕緣膜303；設置在基板100及絕緣膜303上的具有高電阻區307a及低電阻區307b的氧化物半導體膜307；設置在氧化物半導體膜307及絕緣膜303上的閘極絕緣膜313；隔著閘極絕緣膜313與氧化物半導體膜307重疊的閘極電極305；設置在閘極絕緣膜313及閘極電極305上的保護膜319；以及藉由設置在閘極絕緣膜313及保護膜319中的開口部以與低電阻區307b接觸的方式設置的佈線323。
    另外，絕緣膜303、氧化物半導體膜307、閘極絕緣膜313、閘極電極305、保護膜319及佈線323分別可以由與絕緣膜302、氧化物半導體膜306、閘極絕緣膜312、閘極電極304、保護膜318及佈線322同樣的材料設置。
    圖4C所示的電晶體與圖4B所示的電晶體的不同之處為：在基板100上設置絕緣膜303。
    藉由絕緣膜303設置在低電阻區307b下，可以抑制由對低電阻區307b的氧的供應(也稱為加氧化)產生高電阻化，可以保持低電阻。因此，圖4C所示的電晶體具有高導通電流。
    圖4A至圖4C所示的電晶體藉由將藉由加熱處理釋放氧的基板用於基板101，可以為具有良好的電特性的電晶體而不設置氧化物半導體膜307的基底膜。
    此外，藉由採用不設置基底膜的結構，不產生基板101與基底膜之間的介面能階。因此，可以降低起因於該介面能階的電晶體的電特性的劣化，而可以得到可靠性高的電晶體。
    但是，這不是在基板101上設置基底膜的結構除外的。
    接著，使用圖8A至圖8C說明圖4B所示的電晶體的製造方法。
    首先，對基板100進行加工形成具有溝槽部分的基板101(參照圖8A)。
    接著，對基板101的電晶體的製造面注入氧離子。(參照圖8B)。關於氧離子的注入方法，參照圖5A至圖5D的說明。
    此外，也可以在基板101上設置具有氧透過性的基底膜。具有氧透過性的基底膜可以在注入氧離子之前形成。或者，也可以在注入氧離子之後形成。
    注意，在此說明在形成基板101之後注入氧離子的情況，但是不侷限於此。例如，也可以在對基板100注入氧離子之後，對基板100進行加工來形成基板101。在此情況下，既可以在基板100上設置具有氧透過性的基底膜之後進行氧離子植入，又可以在進行氧離子植入之後在基板100上設置具有氧透過性的基底膜。
    或者，也可以在基板100上設置具有氧透過性的基底膜之後對基板100進行加工來形成基板101，然後注入氧離子。
    接著，在基板101上形成絕緣膜，對該絕緣膜的凸部選擇性地進行蝕刻(也稱為拋光)來形成填埋基板101的溝槽部分的絕緣膜302(參照圖8C)。拋光使用CMP處理等進行，既可。此外，在此，以基板101的頂面的一部分和絕緣膜302的頂面形成一個連續的面的方式設置，但是不侷限於此。例如，在圖8C所示的剖面圖中，基板101的頂面的高度既可以高於絕緣膜302的頂面的高度，又可以低於絕緣膜302的頂面的高度。
    以後的製程可以參照圖7A至圖7D的說明。藉由上述步驟，製造圖4B所示的電晶體。
    接著，使用圖9A至圖9D說明圖4C所示的電晶體的製造方法。
    首先，對基板100注入氧離子。(參照圖9A)。關於氧離子的注入方法，參照圖5A至圖5D的說明。
    接著，在基板100上形成絕緣膜，對該絕緣膜進行加工來形成絕緣膜303(參照圖9B)。
    在此說明在形成成為絕緣膜303的絕緣膜之前注入氧離子的情況，但是不侷限於此。例如，也可以在形成成為絕緣膜303的絕緣膜之後或在形成絕緣膜303之後對基板100注入氧離子。
    接著，形成氧化物半導體膜，對該氧化物半導體膜進行加工來形成氧化物半導體膜107。
    接著，在氧化物半導體膜107及絕緣膜303上形成閘極絕緣膜313。然後，形成隔著閘極絕緣膜313重疊於氧化物半導體膜107的閘極電極305(參照圖9C)。
    此外，也可以在形成閘極電極305之後形成側壁絕緣膜。關於側壁絕緣膜，可以參照圖3C所示的電晶體的側壁絕緣膜320的說明。
    接著，藉由將閘極電極305用作掩模對氧化物半導體膜107的一部分進行低電阻化處理，形成具有高電阻區307a及低電阻區307b的氧化物半導體膜307(參照圖9D)。
    接著，在氧化物半導體膜307及閘極電極305上形成保護膜319，並且在閘極絕緣膜313及保護膜319中形成露出低電阻區307b的開口部。接著，藉由形成接觸於氧化物半導體膜307的佈線323，製造圖4C所示的電晶體。
    較佳對由上述製程獲得的電晶體進行第二加熱處理。藉由進行第二加熱處理，可以降低起因於電晶體的製造製程中產生的氧化物半導體膜307中的氧缺損的能階以及基板101與氧化物半導體膜307之間的介面能階密度。
    如上所述，藉由在藉由加熱處理釋放氧的基板上具有氧化物半導體膜的通道形成區，可以製造具有良好的電特性且可靠性高的電晶體。
    本實施例可以與其他實施例適當地組合而實施。 實施例2
    在本實施例中，說明使用實施例1所示的電晶體製造的液晶顯示裝置。注意，在本實施例中說明將本發明的一個實施例應用於液晶顯示裝置的例子，但是不侷限於此。例如，所屬技術領域的普通技術人員可以很容易地想到將本發明的一個實施例應用於發光裝置之一的EL(Electro Luminescence：電致發光)顯示裝置。
    圖10示出主動矩陣型驅動方式的液晶顯示裝置的電路圖。液晶顯示裝置包括源極線SL_1至SL_a、閘極線GL_1至GL_b以及多個像素2200。像素2200包括電晶體2230、電容器2220以及液晶元件2210。多個這樣像素2200聚集在一起，而構成液晶顯示裝置的像素部。注意，當簡單地指出源極線或閘極線時，有時也記載為源極線SL或閘極線GL。
    電晶體2230使用本發明的一個實施例的實施例1所示的電晶體。因為實施例1所示的電晶體是電特性良好的使用氧化物半導體的電晶體，所以可以獲得高顯示品質的顯示裝置。
    閘極線GL連接到電晶體2230的閘極，源極線SL連接到電晶體2230的源極，電晶體2230的汲極連接到電容器2220的一個電容電極及液晶元件2210的一個像素電極。電容器2220的另一個電容電極及液晶元件2210的另一個像素電極連接到共用電極。此外，共用電極可以與閘極線GL設置在同一層且以同一材料設置。
    另外，閘極線GL連接到閘極驅動電路。閘極驅動電路也可以包含實施例1所示的電晶體。
    另外，源極線SL連接到源極驅動電路。源極驅動電路也可以包含實施例1所示的電晶體。
    此外，也可以將閘極驅動電路和源極驅動電路中的任何一個或兩者形成在另行準備的基板上，並利用COG(Chip On Glass：玻璃上晶片)、引線接合或TAB(Tape Automated Bonding：卷帶式自動接合)等方法連接。
    此外，由於電晶體容易因靜電等而損壞，因此較佳為設置保護電路。保護電路較佳為使用非線性元件來構成。
    在以成為電晶體2230的臨界電壓以上的方式對閘極線GL施加電壓時，從源極線SL供應的電荷成為電晶體2230的汲極電流，而電荷積蓄在電容器2220中。在進行一行的充電之後，該行中的電晶體2230處於截止狀態，而不被施加源自源極線SL的電壓，但是利用積蓄在電容器2220中的電荷可以維持所需要的電壓。然後，轉移到下一行的電容器2220的充電。這樣，進行從第一行到第b行的充電。汲極電流是指在電晶體中從汲極藉由通道流到源極的電流。當閘極電壓大於臨界電壓時汲極電流流過。
    另外，在將截止電流小的電晶體用於電晶體2230時，可以延長維持電壓的期間。利用這個效果，可以在動作少的影像(包括靜態影像)中，降低顯示的改寫頻率，且進一步降低耗電量。此外，由於可以使電容器2220的電容更小，因此可以降低充電所需要的耗電量。
    如上所述，根據本發明的一個實施例，可以提供一種顯示品質高且耗電量小的液晶顯示裝置。
    本實施例可以與其他實施例適當地組合。 實施例3
    在本實施例中，說明使用實施例1所示的電晶體製造半導體記憶體裝置的例子。
    作為揮發性半導體記憶體裝置的典型例子，可以舉出藉由選擇構成記憶元件的電晶體對電容器儲存電荷來儲存資訊的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、使用正反器等電路保持儲存資料的SRAM(Static Random Access Memory：靜態隨機存取記憶體)。
    作為不揮發性半導體記憶體裝置的典型例子，可以舉出在電晶體的閘極與通道區之間具有節點，藉由在該節點中保持電荷來進行儲存的快閃記憶體記憶體。
    可以將實施例1所示的電晶體用於包含在上述半導體記憶體裝置中的電晶體的一部分。
    首先，使用圖11A和圖11B說明構成使用實施例1所示的電晶體的半導體記憶體裝置的記憶單元。
    記憶單元具有位元線BL、字線WL、放大器SAmp、電晶體Tr和電容器C(參照圖11A)。
    已知電容器C所保持的電壓根據電晶體Tr的截止電流如圖11B所示那樣隨著時間逐漸地降低。當初從V0充電至V1的電壓隨著時間的推移降低到讀出data1的極限的VA。將該期間稱為保持期間T_1。即，當使用2位準記憶單元時，需要在保持期間T_1中進行更新。
    這裏，藉由使用實施例1所示的電晶體作為電晶體Tr，由於截止電流小，因此可以延長保持期間T_1。即，由於可以減小更新頻率，可以減少耗電量。例如，當由使用被高純度化且截止電流為1×10-21A以下，較佳為1×10-24A以下的氧化物半導體膜的電晶體構成記憶單元時，可以在不供應電力的情況下保持資料數日至數十年。
    如上所述，藉由本發明的一個實施例可以獲得可靠性高且耗電量小的半導體記憶體裝置。
    接著，參照圖12A和圖12B說明與圖11A和圖11B不同的構成使用實施例1所示的電晶體的半導體記憶體裝置的記憶單元的例子。
    圖12A是記憶單元的電路圖。記憶單元具有：電晶體Tr_1；與電晶體Tr_1的閘極連接的字線WL_1；與電晶體Tr_1的源極連接的源極線SL_1；電晶體Tr_2；與電晶體Tr_2的源極連接的源極線SL_2；與電晶體Tr_2的汲極連接的汲極線DL_2；電容器C；與電容器C的一端連接的電容線CL；以及與電容器C的另一端、電晶體Tr_1的汲極及電晶體Tr_2的閘極連接的節點N。
    另外，圖12A所示的記憶單元是利用根據節點N的電位電晶體Tr_2的臨界電壓發生變動的現象的記憶單元。例如，圖12B是說明電容線CL的電壓VCL與流過電晶體Tr_2的汲極電流Ids_2的關係的圖。
    這裏，節點N可以藉由電晶體Tr_1調整電壓。例如，將源極線SL_1的電位設定為電源電位VDD。此時，藉由將字線WL_1的電位設定為電晶體Tr_1的臨界電壓Vth加電源電位VDD的電位以上，可以將節點N的電壓設定為HIGH。另外，藉由將字線WL_1的電位設定為電晶體Tr_1的臨界值電位Vth以下，可以將節點N的電位設定為LOW。
    由此，可以得到N=LOW時所示的VCL-Ids_2曲線或N=HIGH時所示的VCL-Ids_2曲線。即，N=LOW時，VCL=0V時汲極電流Ids_2較小，所以成為資料0；而在N=HIGH時，VCL=0V時汲極電流Ids_2較大，所以成為資料1。如此，可以儲存資料。
    這裏，當使用實施例1所示的電晶體作為電晶體Tr_1時，可以使該電晶體的截止電流極小，由此可以抑制儲存於節點N的電荷非意圖地在電晶體Tr_1的源極與汲極之間洩漏。因此可以長期保持資料。另外，根據本發明的一個實施例的電晶體Tr_1的臨界電壓被控制，因此電晶體Tr_1能夠減少寫入所需要的電壓，與快閃記憶體等相比，能夠減少耗電量。
    另外，也可以使用實施例1所示的電晶體作為電晶體Tr_2。
    如上所述，藉由本發明的一個實施例，可以獲得在長期間可靠性高且耗電量小的半導體記憶體裝置。
    本實施例可以與其他的實施例適當地組合而實施。 實施例4
    可以至少在其一部分使用實施例1所示的電晶體或實施例3所示的半導體記憶體裝置來構成CPU(Central Processing Unit中央處理單元)。
    圖13A是示出CPU的具體結構的塊圖。圖13A所示的CPU在基板1190上包括：算術邏輯單元(ALU：Arithmetic logic unit)1191；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排界面(匯流排I/F)1198；可改寫的ROM 1199；以及ROM介面(ROM I/F)1189。作為基板1190，使用半導體基板、SOI基板及玻璃基板。ROM 1199和ROM介面1189可以設置在另一晶片上。當然，圖13A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
    藉由匯流排界面1198輸入到CPU的指令輸入到指令解碼器1193且被進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
    根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確地說，ALU控制器1192產生用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或掩模狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
    另外，時序控制器1195產生控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2的內部時脈產生部，將時脈信號CLK2供應到上述各種電路。
    在圖13A所示的CPU中，在暫存器1196中設置有記憶元件。作為暫存器1196中的記憶元件，可以使用實施例3所示的半導體記憶體裝置。
    在圖13A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作。就是說，在暫存器1196所具有的記憶元件中，利用正反器進行資料的保持或利用電容器進行資料的保持。當利用正反器進行資料的保持時，進行對暫存器1196中的記憶元件的電源電壓的供應。當利用電容器進行資料保持時，進行對電容器的資料改寫，而可以停止對暫存器1196中的記憶元件的電源電壓的供應。
    如圖13B或圖13C所示那樣，藉由在記憶元件群與被供應有電源電位VDD或電源電位VSS的節點之間設置切換元件，可以使電源停止。以下說明圖13B及圖13C的電路。
    在圖13B及圖13C中示出將實施例1所示的電晶體用於控制對記憶元件的電源電位的供應的切換元件的結構的一個例子。
    圖13B所示的記憶體裝置包括切換元件1141以及具有多個記憶元件1142的記憶元件群1143。明確地說，作為記憶元件1142的每一個，可以使用實施例3所示的記憶元件。藉由切換元件1141，高位準的電源電位VDD供應到記憶元件群1143所具有的記憶元件1142的每一個。並且，信號IN的電位和低位準的電源電位VSS的電位供應到記憶元件群1143所具有的記憶元件1142的每一個。
    在圖13B中，作為切換元件1141，使用其活性層具有氧化物半導體等能隙大的半導體的電晶體，該電晶體的開關受控於供應到其閘極的信號SigA。
    此外，在圖13B中，示出切換元件1141只有一個電晶體的結構，但是不侷限於此，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯連接，又可以將上述多個電晶體串聯連接，還可以組合並聯和串聯而連接。
    另外，圖13C示出記憶體裝置的一個例子，其中藉由切換元件1141低位準的電源電位VSS供應到記憶元件群1143所具有的記憶元件1142的每一個。藉由切換元件1141可以控制對記憶元件群1143所具有的記憶元件1142的每一個的低位準的電源電位VSS的供應。
    在記憶元件群與被施加電源電位VDD或電源電位VSS的節點之間設置切換元件，當暫時停止CPU的工作，停止電源電壓的供應時也可以保持資料，且可以降低耗電量。例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的工作，由此可以降低耗電量。
    在此，以CPU為例子進行了說明，但是也可以應用於DSP(Digital Signal Processor：數位信號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可編程閘陣列)等的LSI。
    本實施例可以與上述實施例適當地組合而實施。 實施例5
    在本實施例中，說明應用實施例1至實施例4的電子裝置的例子。
    圖14A是可攜式資訊終端。圖14A所示的可攜式資訊終端具備外殼9300、按鈕9301、麥克風9302、顯示部9303、揚聲器9304、影像拍攝裝置9305，並且具有作為行動電話機的功能。可以將本發明的一個實施例應用於顯示部9303及影像拍攝裝置9305。此外，雖然未圖示，也可以將本發明的一個實施例應用於主體內部的運算裝置、無線電路或儲存電路。
    圖14B是顯示器。圖14B所示的顯示裝置具備外殼9310以及顯示部9311。可以將本發明的一個實施例應用於顯示部9311。藉由適用本發明的一個實施例，即使增大顯示部9311的尺寸，也可以得到高顯示品質的顯示器。
    圖14C是數位相機。圖14C所示的數位相機具備外殼9320、按鈕9321、麥克風9322、顯示部9323。可以將本發明的一個實施例應用於顯示部9323。此外，雖然未圖示，但是也可以將本發明的一個實施例應用於儲存電路或影像感測器。
    藉由使用本發明的一個實施例，可以提高電氣設備的功能以及可靠性。
    本實施例可以與其他實施例適當地組合。 範例1
    在本範例中，將注入氧離子的玻璃基板用作樣本評價氧的釋放量。
    另外，氧的釋放量是使用電子科學株式會社製造的熱脫附裝置EMD-WA1000S/W，以包含1×1016atoms/cm3的氫原子的矽晶片為標準樣本而測量的。
    作為樣本，使用將0.7mm厚的旭硝子公司製造的“AN100”無鹼玻璃加工為10mm×10mm的玻璃基板。
    氧離子的注入條件為如下，以25keV的加速電壓注入1.0×1016離子/cm2的16O+離子。
    圖15示出以5keV或25keV的加速電壓注入1.0×1016離子/cm2的16O+的計算結果。在計算中，使用TRIM(Transport of Ion in Matter：物質中的離子輸送)。另外，將被注入層的密度假定為2.51g/cm3。
    如圖15所示那樣，越提高加速電壓，16O的注入深度的峰值位置越深，而可知根據加速電壓可以調整16O的注入深度。
    16O的注入深度影響到藉由加熱處理的氧釋放的容易性。就是說，由計算可知根據加速電壓可以調整藉由加熱處理的氧釋放的容易性。
    圖16A至圖16C示出以品質電荷比為m/z=32(參照圖16A)、m/z=18(參照圖16B)以及m/z=12(參照圖16C)檢測出的氣體的TDS分析結果。注意，在圖16A至圖16C中，虛線表示不進行氧離子植入的玻璃基板的TDS分析結果，實線表示進行氧離子植入的玻璃基板的TDS分析結果。
    在基板溫度250℃以上且470℃以下的範圍內，在以質量電荷比為m/z=32檢測出的氣體的TDS分析結果中，從不進行氧離子植入的玻璃基板沒有檢測出特殊的釋放。另一方面，在上述溫度範圍內，在以質量電荷比為m/z=32檢測出的氣體的TDS分析結果中，從進行了氧離子植入的玻璃基板檢測出峰值。注意，在本實施例中由於分析裝置及樣本的關係，到基板溫度470℃的範圍內進行TDS分析，但是根據氧離子植入條件，有時在高於470℃的溫度下檢測出峰值。即使在高於470℃的溫度下檢測出峰值，也這不是太大的問題。
    由於只在進行氧離子植入的玻璃基板中檢測出氧的釋放，可知在基板溫度250℃以上且470℃以下的範圍內，在以質量電荷比為m/z=32檢測出的氣體的檢測出的峰值的大部分起因於氧原子及氧分子。
    換算為氧原子的從TDS分析結果導出的氧的釋放量是6.6×1015atoms/cm2。當考慮到測量範圍之外的高於基板溫度470℃的溫度下的釋放量時，可以認為該值與氧離子植入量幾乎等量。就是說，可知由氧離子植入添加到玻璃基板的氧藉由加熱處理大部分被釋放。因此，可知利用氧離子植入量可以調整從基板的氧釋放量。注意，被釋放的氧不一定是與注入的氧離子同一的，有可能玻璃基板中的氧取代注入的氧離子。
    此外，獲得如下結果，即與不進行氧離子植入的玻璃基板相比，在基板溫度190℃以上且300℃以下的範圍內，進行了氧離子植入的玻璃基板的以質量電荷比為m/z=18檢測出的氣體的的釋放量少。就是說，可知藉由進行氧離子植入，藉由加熱處理的以質量電荷比為m/z=18(估計為H2O)檢測出的氣體的的釋放量降低。
    在使用氧化物半導體膜的電晶體中，水因包含氫而成為雜質，並成為臨界電壓變動的主要原因。藉由進行氧離子的注入，從玻璃基板的水的釋放量降低，因此可以提高電晶體的電特性。
    與此同樣，獲得如下結果，即與不進行氧離子植入的玻璃基板相比，在基板溫度100℃以上且450℃以下的範圍內，進行了氧離子植入的玻璃基板的以質量電荷比為m/z=12檢測出的氣體的的釋放量少。就是說，可知藉由進行氧離子植入，藉由加熱處理以質量電荷比為m/z=12(估計為C)檢測出的氣體的氣體的釋放量降低。
    在使用氧化物半導體膜的電晶體中，碳不是主要成分而是雜質。因為根據碳的濃度碳阻礙氧化物半導體膜的結晶化，所以為了形成CAAC-OS膜或多晶膜的氧化物半導體膜，碳的濃度越降低越好。藉由進行氧離子的注入，從玻璃基板的碳的釋放量降低，因此可以提高電晶體的電特性。
    如本範例所示那樣，藉由對基板進行氧離子植入，從基板的氧釋放量增多，並且水及碳的釋放量降低。
    100‧‧‧基板
    101‧‧‧基板
    104‧‧‧閘極電極
    106‧‧‧氧化物半導體膜
    107‧‧‧氧化物半導體膜
    112‧‧‧閘極絕緣膜
    116‧‧‧一對電極
    136‧‧‧氧化物半導體膜
    204‧‧‧閘極電極
    206‧‧‧氧化物半導體膜
    212‧‧‧閘極絕緣膜
    216‧‧‧一對電極
    302‧‧‧絕緣膜
    303‧‧‧絕緣膜
    304‧‧‧閘極電極
    305‧‧‧閘極電極
    306‧‧‧氧化物半導體膜
    306a‧‧‧高電阻區
    306b‧‧‧低電阻區
    307‧‧‧氧化物半導體膜
    307a‧‧‧高電阻區
    307b‧‧‧低電阻區
    312‧‧‧閘極絕緣膜
    313‧‧‧閘極絕緣膜
    318‧‧‧保護膜
    319‧‧‧保護膜
    320‧‧‧側壁絕緣膜
    322‧‧‧佈線
    323‧‧‧佈線
    1141‧‧‧切換元件
    1142‧‧‧記憶元件
    1143‧‧‧記憶元件群
    1189‧‧‧ROM介面
    1190‧‧‧基板
    1191‧‧‧ALU
    1192‧‧‧ALU控制器
    1193‧‧‧指令解碼器
    1194‧‧‧中斷控制器
    1195‧‧‧時序控制器
    1196‧‧‧暫存器
    1197‧‧‧暫存器控制器
    1198‧‧‧匯流排界面
    1199‧‧‧ROM
    2200‧‧‧像素
    2210‧‧‧液晶元件
    2220‧‧‧電容器
    2230‧‧‧電晶體
    3002‧‧‧基底絕緣膜
    3004‧‧‧閘極電極
    3006‧‧‧氧化物半導體膜
    3006a‧‧‧高電阻區
    3006b‧‧‧低電阻區
    3007‧‧‧氧化物半導體膜
    3007a‧‧‧高電阻區
    3007b‧‧‧低電阻區
    3012‧‧‧閘極絕緣膜
    3016‧‧‧一對電極
    3018‧‧‧保護絕緣膜
    3020‧‧‧保護膜
    3022‧‧‧佈線
    3024‧‧‧側壁絕緣膜
    9300‧‧‧外殼
    9301‧‧‧按鈕
    9302‧‧‧麥克風
    9303‧‧‧顯示部
    9304‧‧‧揚聲器
    9305‧‧‧影像拍攝器
    9310‧‧‧外殼
    9311‧‧‧顯示部
    9320‧‧‧外殼
    9321‧‧‧按鈕
    9322‧‧‧麥克風
    9323‧‧‧顯示部
    在圖式中：圖1A和圖1B是示出半導體裝置的一個例子的俯視圖及剖面圖；圖2A和圖2B是示出半導體裝置的一個例子的俯視圖及剖面圖；圖3A至圖3C是示出半導體裝置的一個例子的俯視圖及剖面圖；圖4A至圖4C是示出半導體裝置的一個例子的俯視圖及剖面圖；圖5A至圖5D是示出半導體裝置的製造方法的一個例子的剖面圖；圖6A至圖6D是示出半導體裝置的製造方法的一個例子的剖面圖；圖7A至圖7D是示出半導體裝置的製造方法的一個例子的剖面圖；圖8A至圖8C是示出半導體裝置的製造方法的一個例子的剖面圖；圖9A至圖9D是示出半導體裝置的製造方法的一個例子的剖面圖；圖10是示出使用本發明的一個實施例的電晶體的液晶顯示裝置的一個例子的電路圖；圖11A和圖11B是示出使用根據本發明的一個實施例的電晶體的半導體記憶體裝置的一個例子的電路圖及示出電特性的圖；圖12A和圖12B是示出使用根據本發明的一個實施例的電晶體的半導體記憶體裝置的一個例子的電路圖及示出電特性的圖；圖13A至圖13C是示出使用根據本發明的一個實施例的電晶體的CPU的具體例子的方塊圖及其一部分的電路圖；圖14A至圖14C是示出根據本發明的一個實施例的電子裝置的一個例子的透視圖；圖15是示出對玻璃基板的16O離子植入的向深度方向的分佈的計算結果；圖16A至圖16C是示出從玻璃基板釋放的氧強度TDS結果；圖17A至圖17E是說明根據本發明的一個實施例的氧化物半導體的結晶結構的圖；圖18A至圖18C是說明根據本發明的一個實施例的氧化物半導體的結晶結構的圖；圖19A至圖19C是說明根據本發明的一個實施例的氧化物半導體的結晶結構的圖；圖20A和圖20B是說明根據本發明的一個實施例的氧化物半導體的結晶結構的圖；圖21是說明藉由計算獲得的場效應遷移率的閘極電壓Vgs依賴性的圖；圖22A至圖22C是說明藉由計算獲得的汲極電流Id及場效應遷移率的閘極電壓Vgs依賴性的圖；圖23A至圖23C是說明藉由計算獲得的汲極電流Ids及場效應遷移率的閘極電壓Vgs依賴性的圖；圖24A至圖24C是說明藉由計算獲得的汲極電流Ids及場效應遷移率的閘極電壓Vgs依賴性的圖；以及圖25A至圖25C是用於計算的電晶體的俯視圖及剖面圖。
    100‧‧‧基板
    104‧‧‧閘極電極
    106‧‧‧氧化物半導體膜
    112‧‧‧閘極絕緣膜
    116‧‧‧一對電極
    权利要求:
    Claims (26)
    [1] 一種半導體裝置，包含：藉由熱脫附譜法檢測出質量電荷比32的氣體的絕緣基板；該絕緣基板上的氧化物半導體膜；至少一部分與該氧化物半導體膜接觸的一對電極；覆蓋該氧化物半導體膜及該一對電極的閘極絕緣膜；以及隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極，其中，換算為氧原子的藉由熱脫附譜法檢測出的氣體量為大於或等於3.0×1014atoms/cm2。
    [2] 根據申請專利範圍第1項之半導體裝置，其中該一對電極設置在該絕緣基板與該氧化物半導體膜之間。
    [3] 根據申請專利範圍第1項之半導體裝置，其中該一對電極設置在該氧化物半導體膜與該閘極絕緣膜之間。
    [4] 根據申請專利範圍第1項之半導體裝置，其中該閘極絕緣膜包含藉由加熱處理釋放氧的絕緣膜。
    [5] 根據申請專利範圍第1項之半導體裝置，還包含該絕緣基板上的用作該氧化物半導體膜的基底的基底膜。
    [6] 根據申請專利範圍第1項之半導體裝置，其中該絕緣基板是選自由玻璃基板、陶瓷基板、石英基板、藍寶石基板以及塑膠基板所組成之群。
    [7] 一種半導體裝置，包含：藉由熱脫附譜法檢測出質量電荷比32的氣體的絕緣基板；該絕緣基板上的氧化物半導體膜，該氧化物半導體膜包含第一區域及第二區域；該氧化物半導體膜上的閘極絕緣膜；以及隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極，其中，換算為氧原子的藉由熱脫附譜法檢測出的氣體量為大於或等於3.0×1014atoms/cm2，以及其中，該第一區域的電阻低於該第二區域的電阻。
    [8] 根據申請專利範圍第7項之半導體裝置，還包含該絕緣基板與該氧化物半導體膜的該第一區域之間的絕緣膜。
    [9] 根據申請專利範圍第7項之半導體裝置，其中該閘極絕緣膜包含藉由加熱處理釋放氧的絕緣膜。
    [10] 根據申請專利範圍第7項之半導體裝置，還包含在該絕緣基板上用作該氧化物半導體膜的基底的基底膜。
    [11] 根據申請專利範圍第7項之半導體裝置，其中該絕緣基板是選自由玻璃基板、陶瓷基板、石英基板、藍寶石基板以及塑膠基板所組成之群。
    [12] 一種半導體裝置的製造方法，包含如下步驟：對絕緣基板注入氧離子；在該被注入氧離子的絕緣基板上形成氧化物半導體膜；形成至少一部分與該氧化物半導體膜接觸的一對電極；形成覆蓋該氧化物半導體膜及該一對電極的閘極絕緣膜；以及形成隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極。
    [13] 根據申請專利範圍第12項之半導體裝置的製造方法，其中在該注入氧離子的製程中注入的氧離子量為大於或等於1.0×1015離子/cm2。
    [14] 根據申請專利範圍第12項之半導體裝置的製造方法，其中該絕緣基板是選自由玻璃基板、陶瓷基板、石英基板、藍寶石基板以及塑膠基板所組成之群。
    [15] 一種半導體裝置的製造方法，包含如下步驟：對絕緣基板注入氧離子；在該被注入氧離子的絕緣基板上形成一對電極；形成至少一部分與該一對電極接觸的氧化物半導體膜；形成覆蓋該氧化物半導體膜及該一對電極的閘極絕緣膜；以及形成隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極。
    [16] 根據申請專利範圍第15項之半導體裝置的製造方法，其中在該注入氧離子的製程中注入的氧離子量為大於或等於1.0×1015離子/cm2。
    [17] 根據申請專利範圍第15項之半導體裝置的製造方法，其中該絕緣基板是選自由玻璃基板、陶瓷基板、石英基板、藍寶石基板以及塑膠基板所組成之群。
    [18] 一種半導體裝置的製造方法，包含如下步驟：對絕緣基板注入氧離子；在該被注入氧離子的絕緣基板上形成氧化物半導體膜；形成覆蓋該氧化物半導體膜的閘極絕緣膜；形成隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極；以及將該閘極電極用作掩模而進行降低該氧化物半導體膜的電阻的處理。
    [19] 根據申請專利範圍第18項之半導體裝置的製造方法，其中在注入氧離子的製程中注入的氧離子量為大於或等於1.0×1015離子/cm2。
    [20] 根據申請專利範圍第18項之半導體裝置的製造方法，其中該絕緣基板是選由自玻璃基板、陶瓷基板、石英基板、藍寶石基板以及塑膠基板所組成之群。
    [21] 一種半導體裝置的製造方法，包含如下步驟：對絕緣基板注入氧離子；在該被注入氧離子的絕緣基板上形成氧化物半導體膜；形成覆蓋該氧化物半導體膜的閘極絕緣膜；以及形成隔著該閘極絕緣膜與該氧化物半導體膜重疊的閘極電極。
    [22] 根據申請專利範圍第21項之半導體裝置的製造方法，還包含如下步驟：在該被注入氧離子的絕緣基板上形成一對電極，其中在形成該一對電極之後，該氧化物半導體膜形成以至少一部分與該一對電極接觸。
    [23] 根據申請專利範圍第21項之半導體裝置的製造方法，還包含如下步驟：在該被注入氧離子的絕緣基板上形成該氧化物半導體膜之後，形成至少一部分與該氧化物半導體膜接觸的一對電極。
    [24] 根據申請專利範圍第21項之半導體裝置的製造方法，其中在形成該閘極電極之後，將該閘極電極用作掩模而進行降低該氧化物半導體膜的電阻的處理。
    [25] 根據申請專利範圍第21項之半導體裝置的製造方法，其中在該注入氧離子的製程中注入的該氧離子的量為大於或等於1.0×1015離子/cm2。
    [26] 根據申請專利範圍第21項之半導體裝置的製造方法，其中該絕緣基板是選自由玻璃基板、陶瓷基板、石英基板、藍寶石基板以及塑膠基板所組成之群。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI565067B|2017-01-01|半導體裝置及其製造方法
    JP6468690B2|2019-02-13|半導体装置
    JP6683854B2|2020-04-22|トランジスタ
    US10069014B2|2018-09-04|Semiconductor device and manufacturing method thereof
    US9099303B2|2015-08-04|Method for manufacturing semiconductor device
    TWI594442B|2017-08-01|半導體裝置
    TWI553742B|2016-10-11|氧化物半導體膜的處理方法及半導體裝置的製造方法
    TWI536569B|2016-06-01|半導體裝置
    JP6268264B2|2018-01-24|半導体装置の作製方法
    TW201628199A|2016-08-01|半導體裝置及其製造方法
    TWI575751B|2017-03-21|半導體裝置及其製造方法
    TWI641130B|2018-11-11|氧化物材料及半導體裝置
    同族专利:
    公开号 | 公开日
    US20130009149A1|2013-01-10|
    JP2013038396A|2013-02-21|
    US9318506B2|2016-04-19|
    KR20130006345A|2013-01-16|
    KR102146693B1|2020-08-21|
    KR102192751B1|2020-12-18|
    TWI565067B|2017-01-01|
    KR20190096319A|2019-08-19|
    JP6027792B2|2016-11-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60198861A|1984-03-23|1985-10-08|Fujitsu Ltd|Thin film transistor|
    JPH0244256B2|1987-01-28|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244258B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||
    JPH0244260B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244262B2|1987-02-27|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH0244263B2|1987-04-22|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho|Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho|
    JPH05251705A|1992-03-04|1993-09-28|Fuji Xerox Co Ltd|薄膜トランジスタ|
    JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|
    JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|
    KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|
    JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|
    JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|
    US6493048B1|1998-10-21|2002-12-10|Samsung Electronics Co., Ltd.|Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same|
    JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|
    JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|
    KR100308852B1|1998-12-12|2002-10-25|엘지.필립스 엘시디 주식회사|액정표시장치의트랜지스터제조방법|
    TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|
    JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|
    KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|
    JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|
    JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|
    JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|
    JP4090716B2|2001-09-10|2008-05-28|雅司 川崎|薄膜トランジスタおよびマトリクス表示装置|
    WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|
    JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|
    CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|
    JP3933591B2|2002-03-26|2007-06-20|淳二 城戸|有機エレクトロルミネッセント素子|
    US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|
    JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|
    US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|
    JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|
    US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|
    JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|
    JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|
    JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|
    US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|
    US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|
    US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|
    EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|
    US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|
    US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|
    JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|
    US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|
    US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|
    US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|
    US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|
    US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|
    US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|
    WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|
    US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|
    AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|
    US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|
    TWI569441B|2005-01-28|2017-02-01|半導體能源研究所股份有限公司|半導體裝置，電子裝置，和半導體裝置的製造方法|
    TWI505473B|2005-01-28|2015-10-21|Semiconductor Energy Lab|半導體裝置，電子裝置，和半導體裝置的製造方法|
    US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|
    US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|
    US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|
    US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|
    US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|
    US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|
    US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|
    JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|
    US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|
    KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|
    JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|
    JP4958253B2|2005-09-02|2012-06-20|財団法人高知県産業振興センター|薄膜トランジスタ|
    JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|
    JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|
    JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|
    JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|
    JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|
    JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|
    EP1946374A4|2005-11-09|2014-01-01|Semiconductor Energy Lab|SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME|
    CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|
    TWI292281B|2005-12-29|2008-01-01|Ind Tech Res Inst|Pixel structure of active organic light emitting diode and method of fabricating the same|
    US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|
    JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|
    US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|
    JP5015470B2|2006-02-15|2012-08-29|財団法人高知県産業振興センター|薄膜トランジスタ及びその製法|
    US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|
    KR101169058B1|2006-03-10|2012-07-26|엘지디스플레이 주식회사|박막 트랜지스터 및 그 제조방법|
    KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯ ＴＦＴ|
    US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|
    JP5128172B2|2006-04-28|2013-01-23|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    EP1850374A3|2006-04-28|2007-11-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|
    JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|
    JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|
    JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|
    JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|
    US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|
    US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|
    JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|
    US8143115B2|2006-12-05|2012-03-27|Canon Kabushiki Kaisha|Method for manufacturing thin film transistor using oxide semiconductor and display apparatus|
    WO2008069255A1|2006-12-05|2008-06-12|Canon Kabushiki Kaisha|Method for manufacturing thin film transistor using oxide semiconductor and display apparatus|
    JP5305630B2|2006-12-05|2013-10-02|キヤノン株式会社|ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法|
    KR20080052107A|2006-12-07|2008-06-11|엘지전자 주식회사|산화물 반도체층을 구비한 박막 트랜지스터|
    KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|
    US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|
    KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|
    US8530891B2|2007-04-05|2013-09-10|Idemitsu Kosan Co., Ltd|Field-effect transistor, and process for producing field-effect transistor|
    US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|
    KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|
    KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|
    KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|
    WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|
    KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    US8193045B2|2007-05-31|2012-06-05|Canon Kabushiki Kaisha|Manufacturing method of thin film transistor using oxide semiconductor|
    JP5213422B2|2007-12-04|2013-06-19|キヤノン株式会社|絶縁層を有する酸化物半導体素子およびそれを用いた表示装置|
    JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|
    US7749820B2|2008-03-07|2010-07-06|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof|
    JP5467728B2|2008-03-14|2014-04-09|富士フイルム株式会社|薄膜電界効果型トランジスタおよびその製造方法|
    KR101496148B1|2008-05-15|2015-02-27|삼성전자주식회사|반도체소자 및 그 제조방법|
    US9082857B2|2008-09-01|2015-07-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising an oxide semiconductor layer|
    JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|
    JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|
    JP5760298B2|2009-05-21|2015-08-05|ソニー株式会社|薄膜トランジスタ、表示装置、および電子機器|
    CN102906881B|2010-05-21|2016-02-10|株式会社半导体能源研究所|半导体装置|
    TWI535032B|2011-01-12|2016-05-21|半導體能源研究所股份有限公司|半導體裝置的製造方法|US9379254B2|2011-11-18|2016-06-28|Qualcomm Mems Technologies, Inc.|Amorphous oxide semiconductor thin film transistor fabrication method|
    TWI607510B|2012-12-28|2017-12-01|半導體能源研究所股份有限公司|半導體裝置及半導體裝置的製造方法|
    KR102238682B1|2013-02-28|2021-04-08|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치와 그 제작 방법|
    JP6087668B2|2013-03-06|2017-03-01|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    KR102232133B1|2013-08-22|2021-03-24|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|
    TWI581317B|2014-11-14|2017-05-01|群創光電股份有限公司|薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板|
    JP2016109866A|2014-12-05|2016-06-20|株式会社Ｊｏｌｅｄ|表示パネル製造方法、表示パネル|
    CN113793872A|2014-12-10|2021-12-14|株式会社半导体能源研究所|半导体装置及其制造方法|
    US9653613B2|2015-02-27|2017-05-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|
    US10411003B2|2016-10-14|2019-09-10|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|
    TWI610078B|2016-11-15|2018-01-01|國立中山大學|氣體檢測模組及其氣體感測器|
    CN110121765A|2016-12-27|2019-08-13|夏普株式会社|半导体装置的制造方法和成膜装置|
    WO2022019205A1|2020-07-22|2022-01-27|株式会社カネカ|薄膜トランジスタ素子およびその製造方法|
    法律状态:
    2021-10-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011152016||2011-07-08||
    [返回顶部]