• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之一種絕緣體的製作方法係將原本位於基底中的閘極結構經過蝕刻製程之後，以絕緣體取代之，製作方法包含：首先提供一基底包含一第一埋入式閘極結構，前述之第一埋入式閘極結構包含一第一溝渠埋入於基底中以及一第一閘極填入第一溝渠，第一溝渠具有一第一深度，然後移除第一埋入式閘極結構的中第一閘極之後，蝕刻位於第一溝渠之底部下方之基底，使第一溝渠的深度由第一深度增加為一第三深度，最後形成一絕緣材料填入具有第三深度的第一溝渠以形成本發明之絕緣體。
    公开号:TW201312745A
    申请号:TW100133049
    申请日:2011-09-14
    公开日:2013-03-16
    发明作者:Tzung-Han Lee；Chung-Lin Huang；Ron-Fu Chu
    申请人:Inotera Memories Inc；
    IPC主号:H01L27-00
    专利说明:
    絕緣體的製作方法
    本發明係關於一種絶緣體的製作方法，特別是有關於一種用於閘極結構間的絶緣體之製作方法。
    隨著積體電路的積集度增加，金氧半場效電晶體(MOSFET)也由平面式金氧半場效電晶體演變為埋入式金氧半場效電晶體，以縮小體積。金氧半場效電晶體通常包括一閘極結構及一擴散區域，前述擴散區域，依據電晶體的操作，常稱為汲極或源極區域。
    埋入式金氧半場效電晶體通常包含一導電閘極伸進入矽基底之溝渠中，在導電閘極和矽基底之間有介電層使導電閘極與矽基底絕緣。在操作時，各氧半場效電晶體由施加給閘極的電壓控制。當施加在閘極的電壓高於閥值時，將會在溝渠週邊形成電流通道。
    金氧半場效電晶體之間有時會放置絕緣體用於防止兩相鄰的金氧半場效電晶體導通。前述絕緣體通常為一隔離閘極電晶體，其結構大致和其它埋入式金氧半場效電晶體相同，然而通過給隔離閘極電晶體施加適當的偏壓，一般為負偏壓，即可使隔離閘極電晶體永久被斷開，處於非導電的狀態。如此，即可作為一絕緣體。
    由於積體電路的體積日漸縮小，因此需要體積更小的絕緣體以減少空間的浪費，並且更進一步增進絶緣體的絶緣功能。
    有鑑於此，本發明之目的係為增進傳統絶緣體的絶緣功能並且提升整體積體電路的積集度。
    根據本發明之一較佳實施例，一種絶緣體的製作方法包含：首先提供一基底包含一第一埋入式閘極結構和一第二埋入式閘極結構，其中第一埋入式閘極結構包含一第一溝渠埋入於基底中、一第一閘極介電層位於第一溝渠之內側側壁上、一第一閘極填入第一溝渠，第一溝渠具有一第一深度，然後形成一圖案化遮罩覆蓋第二埋入式閘極結構，並且曝露出具有第一深度的第一埋入式閘極結構，再以圖案化遮罩作為遮罩，移除第一埋入式閘極結構的第一閘極之後，蝕刻位於第一溝渠之底部下方之基底，使第一溝渠的深度由第一深度增加為一第三深度，之後移除圖案化遮罩，最後形成一絶緣材料填入具有第三深度的第一溝渠以形成本發明之絶緣體。
    為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
    雖然本發明以實施例揭露如下，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當以後附之申請專利範圍所界定者為準，且為了不致使本發明之精神晦澀難懂，一些習知結構與製程步驟的細節將不再於此揭露。
    同樣地，圖示所表示為實施例中的裝置示意圖但並非用以限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分元件的尺寸係可能放大呈現於圖中。再者，多個實施例中所揭示相同的元件者，將標示相同或相似的符號以使說明更容易且清晰。此外，在實施例中，源極與汲極可互相交換。
    第1圖至第7圖為根據本發明之一較佳實施例繪示的一種絶緣體的製作方法。第1圖為溝渠式閘極電晶體陣列之上視圖，第2圖繪示的是第1圖中沿AA’切線方向之溝渠式閘極電晶體陣列之側視圖。第6圖為溝渠式閘極電晶體陣列以及絶緣體之上視圖，第7圖繪示的是第6圖中沿BB’切線方向之溝渠式閘極電晶體陣列以及絶緣體之側視圖。第8圖為根據本發明之另一較佳實施例繪示的絶緣體之應用方式。
    請同時參考第1圖和第2圖所示，首先提供一基底10，基底10包含一矽基材、矽覆絕緣基材、或者各種含有矽、鍺、鍺化矽、碳化矽等半導體的基材。基底10上可另設有一氮化矽層14，然後於基底10中形成複數條淺溝渠絶緣16，淺溝渠絶緣16係沿著X方向延伸。接著於基底10中形成複條字元線18沿著Y方向延伸，並且在各個字元線18兩側的基底10中分別形成一源極/汲極摻雜區20，其中X方向和Y方向相交。
    請繼續參考第2圖，被源極/汲極摻雜區20夾在之間的字元線18即為一埋入式閘極結構，例如一第一埋入式閘極結構22和至少一第二埋入式閘極結構24，第一埋入式閘極結構22和其兩側的源極/汲極摻雜區20共同組成第一埋入式金氧半場效電晶體26；第二埋入式閘極結構24和其兩側的源極/汲極摻雜區20共同組成第二埋入式金氧半場效電晶體28。第一埋入式閘極結構22在後續將被一絶緣體(圖未示)取代，第一埋入式閘極結構22可以選擇性與至少一個第二埋入式閘極結構24相鄰。在此步驟中第一埋入式閘極結構22和第二埋入式閘極結構24兩者結構相同，詳細來說，第一埋入式閘極結構22包含一第一溝渠30埋入於基底10中，此時第一溝渠30具有一第一深度d1、一第一閘極介電層32位於第一溝渠30之內側側壁上、一第一閘極34填入第一溝渠30；此外，各個第二埋入式閘極結構24分別包含一第二溝渠130埋入於基底10中，第二溝渠130具有一第二深度d2、一第二閘極介電層132位於第二溝渠130之內側側壁上、一第二閘極134填入第二溝渠130。值得注意的是，此時第一溝渠30和第二溝渠130的深度相同，也就是說第一深度d1和第二深度d2深度相同。
    第一閘極34和第二閘極134較佳皆包含鎢，另外，在第一閘極34和第一閘極介電層32之間以及第二閘極134和第二閘極介電層132之間，皆選擇性地設有一緩衝層36、136，例如氮化鈦，再者，於第一閘極34和第二閘極134上可分別設置一閘極上蓋層38、138，閘極上蓋層38、138可以例如為氧化矽，另外第一閘極介電層32和第二閘極介電層132較佳為氧化矽。
    如第3圖所示，形成一圖案化遮罩40覆蓋該第二埋入式閘極結構24，並且曝露出具有第一深度d1的第一埋入式閘極結構22，接著如第4圖所示，進行一蝕刻製程，以圖案化遮罩40為遮罩蝕刻部分之氮化矽14和蝕刻位於第一溝渠30中的閘極上蓋層38以及部分之第一閘極介電層32，如第5圖所示，之後再更換蝕刻劑繼續蝕刻第一閘極34，直至完全去除第一閘極34，最後再度更換蝕刻劑，蝕刻位於第一溝渠30之底部下方之基底10，使第一溝渠30的深度由原來的第一深度d1增加為一第三深度d3，也就是說，第一溝渠30在經過蝕刻製程後，其深度較相鄰的第二溝渠130之深度深，即第三深度d3大於第二深度d2。
    如第6圖和第7圖所示，去除圖案化遮罩40，然後於具有第三深度d3的第一溝渠30中填滿絶緣材料42，絶緣材料42可以為氧化矽，至此本發明之絶緣體44業已完成，值得注意的是絶緣體44亦沿Y方向延伸。
    此外，本發明之絶緣體44不僅可放置於兩個埋入式閘極結構之間，亦可用於其它半導體元件之間的絶緣，如第8圖所示，本發明之絶緣體44也可以用於一埋入式閘極結構24和一電容46之間。
    請同時參閱第2圖和第7圖，本發明之絶緣體取代了原來的第一埋入式閘極結構，用來避免位於絶緣體兩側的第二埋入式閘極結構互相漏電，並且絶緣體的深度較相鄰的第二埋入式閘極結構深，可以提供更好的絶緣效果，也不需要如傳統的絶緣閘極電晶體需要外加偏壓。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    10．．．基底
    14．．．氮化矽層
    16．．．淺溝渠絶緣
    18．．．字元線
    20．．．源極/汲極摻雜區
    22．．．第一埋入式閘極結構
    24．．．第二埋入式閘極結構
    26．．．第一埋入式金氧半場效電晶體
    28．．．第二埋入式金氧半場效電晶體
    30．．．第一溝渠
    32．．．第一閘極介電層
    34．．．第一閘極
    36、136．．．緩衝層
    38、138．．．閘極上蓋層
    40．．．圖案化遮罩
    42．．．絶緣材料
    44．．．絶緣體
    46．．．電容
    130．．．第二溝渠
    132．．．第二閘極介電層
    134．．．第二閘極
    第1圖至第7圖為根據本發明之一較佳實施例繪示的一種絶緣體的製作方法。
    第8圖為根據本發明之另一較佳實施例繪示的絶緣體之應用方式。
    10．．．基底
    14．．．氮化矽層
    20．．．源極/汲極摻雜區
    22．．．第一埋入式閘極結構
    24．．．第二埋入式閘極結構
    30．．．第一溝渠
    42．．．絶緣材料
    44．．．絶緣體
    130．．．第二溝渠
    132．．．第二閘極介電層
    134．．．第二閘極
    136．．．緩衝層
    138．．．閘極上蓋層
    权利要求:
    Claims (8)
    [1] 一種絶緣體的製作方法，包含：提供一基底包含一第一埋入式閘極結構和一第二埋入式閘極結構，其中該第一埋入式閘極結構包含一第一溝渠埋入於該基底中、一第一閘極介電層位於該第一溝渠之內側側壁上、一第一閘極填入該第一溝渠，該第一溝渠具有一第一深度；形成一圖案化遮罩覆蓋該第二埋入式閘極結構，並且曝露出具有該第一深度的該第一埋入式閘極結構；以該圖案化遮罩作為遮罩，移除該第一埋入式閘極結構的該第一閘極之後，蝕刻位於該第一溝渠之底部下方之該基底，使該第一溝渠的深度由該第一深度增加為一第三深度；移除該圖案化遮罩；以及形成一絶緣材料填入具有該第三深度的該第一溝渠以形成一絶緣體。
    [2] 如申請專利範圍第1項所述之絶緣體的製作方法，其中該第二埋入式閘極結構具有一第二溝渠，該第二溝渠具有一第二深度，該第三深度較該第二深度深。
    [3] 如申請專利範圍第2項所述之絶緣體的製作方法，其中該第一深度和該第二深度相同。
    [4] 如申請專利範圍第1項所述之絶緣體的製作方法，其中在蝕刻位於該第一溝渠之底部下方之基底之前，該第一埋入式閘極結構另包含一閘極上蓋層位於該第一溝渠中，並且該第一閘極位於該閘極上蓋層下方。
    [5] 如申請專利範圍第4項所述之絶緣體的製作方法，另包含在移除第一埋入式閘極結構的該第一閘極之前，移除該閘極上蓋層。
    [6] 如申請專利範圍第4項所述之絶緣體的製作方法，其中該閘極上蓋層和該第一閘極介電層皆為氧化矽。
    [7] 如申請專利範圍第1項所述之絶緣體的製作方法，其中該基底上另設有一氮化矽層。
    [8] 如申請專利範圍第1項所述之絶緣體的製作方法，其中二摻雜區分別位於該絶緣體之兩側基底中。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101093931B1|2011-12-13|전계 효과 트랜지스터들을 형성하는 방법, 복수의 전계 효과 트랜지스터들, 및 복수의 개별 메모리 셀들을 포함하는 ｄｒａｍ 회로
    US7358142B2|2008-04-15|Method for forming a FinFET by a damascene process
    TWI608571B|2017-12-11|塊體以及絕緣層覆矽半導體裝置之協整
    KR101061296B1|2011-08-31|반도체 소자 및 그 형성 방법
    US8164138B2|2012-04-24|Recessed channel transistor
    US8907382B2|2014-12-09|Semiconductor device and fabrication method thereof
    JP2008028357A|2008-02-07|半導体素子及びその製造方法
    TWI497713B|2015-08-21|絕緣體的製作方法
    KR100972900B1|2010-07-28|반도체 소자 및 그 제조 방법
    JP2005116649A|2005-04-28|縦型ゲート半導体装置およびその製造方法
    KR100919576B1|2009-10-01|반도체 소자 및 그 제조 방법
    US8629503B2|2014-01-14|Asymmetrical transistor device and method of fabrication
    KR100950757B1|2010-04-05|반도체 소자의 제조방법
    KR100502421B1|2005-07-20|수직형 트랜지스터 구조 및 그 형성방법
    CN107946230B|2020-06-16|半导体器件及其制备方法
    KR20100132197A|2010-12-17|반도체 소자 및 그 제조방법
    US20030085435A1|2003-05-08|Transistor structure and process to fabricate same
    TWI490951B|2015-07-01|製作凹入式通道存取電晶體元件之方法
    JP2016046414A|2016-04-04|半導体装置の製造方法
    KR20070003337A|2007-01-05|반도체 소자의 셀 제조 방법
    KR101060718B1|2011-08-31|반도체 소자 형성 방법
    KR101120185B1|2012-02-27|반도체 소자의 형성 방법
    KR20120052076A|2012-05-23|반도체 소자 및 그 제조 방법
    KR20090025784A|2009-03-11|반도체 소자의 트랜지스터 제조 방법
    KR100835471B1|2008-06-04|반도체소자의 제조방법
    同族专利:
    公开号 | 公开日
    US8298892B1|2012-10-30|
    TWI497713B|2015-08-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US20040256679A1|2003-06-17|2004-12-23|Hu Yongjun J.|Dual work function metal gates and method of forming|
    EP1524699B1|2003-10-17|2012-12-26|Imec|Method for forming CMOS semiconductor devices having a notched gate insulator and devices thus obtained|
    KR100855967B1|2007-01-04|2008-09-02|삼성전자주식회사|매립형 워드라인 구조를 갖는 반도체 소자 및 그 제조방법|
    US7847346B2|2008-11-26|2010-12-07|Force Mos Technology Co., Ltd.|Trench MOSFET with trench source contact having copper wire bonding|
    JP2010141259A|2008-12-15|2010-06-24|Elpida Memory Inc|半導体装置及びその製造方法|
    KR20100096488A|2009-02-24|2010-09-02|삼성전자주식회사|리세스 채널 구조를 갖는 반도체 소자|
    TWI431695B|2010-02-26|2014-03-21|Vanguard Int Semiconduct Corp|溝槽式金屬氧化半導體場效電晶體的製造方法|KR101094373B1|2009-07-03|2011-12-15|주식회사 하이닉스반도체|랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법|
    JP2014049707A|2012-09-04|2014-03-17|Ps4 Luxco S A R L|半導体装置およびその製造方法|
    KR102181686B1|2014-12-04|2020-11-23|삼성전자주식회사|반도체 장치 및 이의 제조 방법|
    US9972626B1|2017-06-22|2018-05-15|Winbond Electronics Corp.|Dynamic random access memory and method of fabricating the same|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100133049A|TWI497713B|2011-09-14|2011-09-14|絕緣體的製作方法|TW100133049A| TWI497713B|2011-09-14|2011-09-14|絕緣體的製作方法|
    US13/241,295| US8298892B1|2011-09-14|2011-09-23|Fabricating method of insulator|
    [返回顶部]