• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露了一種半導體結構，其含有一底材、一積體電路、及一切割道。底材包含一切割道區與一電路區。積體電路設於電路區內，而切割道設於切割道區內並含有一設在底材中且鄰近電路區的裂縫停止溝槽。裂縫停止溝槽係與電路區的一側平行並填有柵格形式的複合材質以形成一裂縫停止結構。
    公开号:TW201312697A
    申请号:TW100138834
    申请日:2011-10-26
    公开日:2013-03-16
    发明作者:Tse-Yao Huang；Yi-Nan Chen；Hsien-Wen Liu
    申请人:Nanya Technology Corp；
    IPC主号:H01L23-00
    专利说明:
    裂縫停止結構及其形成方法
    本發明與一種裂縫停止結構及在切割道中形成裂縫停止結構的方法有關。換言之，本發明係針對一種填有單一介電材質的裂縫停止結構及在切割道中形成此裂縫停止結構的方法。
    半導體製造商一直以來，都試著要縮小積體電路中電晶體的尺寸來改進其晶片效能，此舉將能同時增加元件的速度與密度。對次微米科技而言，電阻電容的延遲效應(RC delay)變成了影響元件效能的主因。為了進一步的改良，半導體積體電路製造商被迫要改用新的材料，以期藉由降低互連結構的線電阻或是藉由降低層間介電質(ILD)的電容來減少電阻電容延遲。對此問題，目前業界已藉由以銅(電阻值比鋁要低上約30%)來取代鋁互連結構之作法而達成了顯著的改善，而以其他的低介電值材料來進行取代將可有進一步的改良。
    在先前技藝的鋁互連技術中，鋁會形成一自我保護鈍化的氧化層，而形成的裂縫停止結構會避免裂縫穿越後段製程(BEOL)的介電質進入積體電路晶片區。然而，使用低介電值材料的相關缺點之一在於，幾乎所有低介電值材料的機械強度皆比習用的氧化矽介電質(如氟矽玻璃FSG或未摻雜矽玻璃USG)來得低。
    使用低介電值材料的另一個問題在於其黏著能力。不論是兩相鄰低介電值層結構之間的介面，或是一低介電值層結構與其不同的介電層結構之間，其皆無法達到接下來晶圓處理製程的需求，如晶圓切割等動作，其通常用來將一半導體晶圓機械性切割為多個獨立的積體電路晶片。
    現今業界對切晶技術已有相當高程度的開發。切晶步驟的其中一個限制係在於，裂縫會從切割線側向延伸到半導體與絕緣材質中。由於這些裂縫，水氣與污染物可以輕易穿過主動電路區並使得電子元件的效能開始嚴重劣化。就算是現在，裂縫的產生相對於電路晶片的微型化而言依舊是製程中最重要的限制。此外，由於裂縫在熱與機械應力的影響下容易成長並擴散，因而最終危及積體電路的功能性，因故這些裂縫亦代表了很高的可靠性風險。
    目前業界已發現在進行切晶製程期間或之後，低介電值層結構之間會有所謂的「介面脫層」現象發生，使得積體電路晶片的效能劣化。有鑑於上述缺失，目前業界仍需解決因切晶製程所導致的介電結構間介面脫層現象的不良傳播等問題。
    因此，本發明在第一方面提出了一種具有裂縫停止結構的半導體結構。該半導體結構包含一底材、一積體電路、及一切割道。該底材含有一切割道區與一電路區。該積體電路設在該電路區中。該切割道設在該切割道區中並含有一設在該底材中鄰近該電路區的裂縫停止溝槽。該裂縫停止溝槽係與該積體電路的一側平行並填有一介電材質。
    在本發明一實施例中，該半導體結構更含有設在該切割道區內之一測試墊。
    在本發明另一實施例中，該半導體結構更含有一保護圈結構而圍繞著該電路區。
    在本發明另一實施例中，該介電材質係選自下列其中一材料：多孔性低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽。
    在本發明另一實施例中，該底材包含一層間介電層、一金屬間介電層、及一淺溝槽隔離結構。如此，該裂縫停止結構會穿過該層間介電層、該金屬間介電層、及該淺溝槽隔離結構的至少其中一者，而被嵌設在該底材中。
    在本發明另一實施例中，該裂縫停止結構的寬度至少為該切割道寬度的十分之一。
    在本發明另一實施例中，該裂縫停止溝槽包含一多層結構，且該多層結構中的至少一層呈非平坦狀。
    在本發明另一實施例中，該介電材質的表面係低於該切割道的表面。
    在本發明另一實施例中，該介電材質的表面係高於該切割道的表面。
    在本發明另一實施例中，該半導體結構更包含一側邊裂縫停止溝槽，其嵌入該底材中並填有該介電材質。如此一來，該裂縫停止溝槽會設在該側邊裂縫停止溝槽與該積體電路之間。
    本發明在第二方面提出了一種用來在切割道中形成裂縫停止結構的方法。首先，提供一具有一切割道區及一晶粒區的基底。在該電路區內形成有一積體電路。在該基底上形成有一層間介電層以覆蓋住該積體電路。接著，在該層間介電層上形成一金屬間介電層。在該切割道區內形成一裂縫停止溝槽，其穿過該層間介電層與該金屬間介電層的至少其中一者；以及之後在該裂縫停止溝槽中填入一介電材質以形成一裂縫停止結構。
    在本發明一實施例中，該介電材質係選自下列其中一材料：多孔性低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽。
    在本發明另一實施例中，該裂縫停止結構的寬度至少為該切割道寬度的十分之一。
    在本發明另一實施例中，該介電材質的表面係低於該金屬間介電層的表面。
    在本發明另一實施例中，該介電材質的表面係高於該金屬間介電層的表面。
    本發明在第三態樣中提出了一種用以在切割道中形成裂縫停止結構的方法。首先，提供一含有一切割道區、一晶粒區、及一第一溝槽的基底。在該電路區內形成有一積體電路。在該基底上形成有一層間介電層以覆蓋住該積體電路。該層間介電層包含設在該切割道區內並連接著該第一溝槽之一第二溝槽。在該層間介電層上形成有一金屬間介電層，該金屬間介電層包含設在該切割道區內並連接著該第二溝槽之一第三溝槽。之後在該第一溝槽、該第二溝槽、及該第三溝槽中形成由介電材質所構成的一裂縫停止結構。
    在本發明另一實施例中，該介電材質為氧化物。
    在本發明另一實施例中，該裂縫停止溝槽的寬度至少為該切割道寬度的十分之一。
    在本發明另一實施例中，該用以在切割道中形成裂縫停止結構的方法更包含：形成該介電材質之層間介電層以部分填滿該第一溝槽來形成該第二溝槽，以及形成該介電材質之金屬間介電層以部分填滿該第二溝槽來形成該第三溝槽並同時形成該裂縫停止結構，使得該第三溝槽中該介電材質的表面低於其餘該金屬間介電層的表面。
    在本發明另一實施例中，該用以在切割道中形成裂縫停止結構的方法更包含：形成該介電材質之層間介電層以部分填滿該第一溝槽來形成該第二溝槽、形成該介電材質之金屬間介電層以部分填滿該第二溝槽來形成該第三溝槽，並在該第三溝槽中填入該介電材質以形成該裂縫停止結構，使得該介電材質的表面高於該金屬間介電層的表面。
    在本發明另一實施例中，該用以在切割道中形成裂縫停止結構的方法更包含：在形成該層間介電層前先在該第一溝槽中填入該介電材質、在形成該金屬間介電層前先在該第二溝槽中填入該介電材質、以及在該第三溝槽中填入該介電材料以形成該裂縫停止結構。
    本發明在第一方面提出了一種用以在切割道中形成裂縫停止結構的方法。第1-7圖即繪示此方法。然而，本發明方法中有多種可能的實施態樣。首先，如第1圖所示，方法中供有一基底101。基底101可為半導性材質(如矽)，且其含有至少兩區域，即一切割道區102與一電路區103。電路區103係用來容納積體電路，如金氧半導體(MOS)元件或快閃記憶體單位(cell)。切割道區102係用來容納切割基底101用之切割道。基底101中亦可選擇性地設置一第一溝槽105作為一淺溝槽隔離結構(STI)。
    如第2A圖所示，由於電路區103係用來容納積體電路110，故積體電路110會形成在該電路區103中。該積體電路110可為MOS元件或快閃記憶體單元。
    如第2B圖所示，本發明中可選擇性地形成一保護圈結構111來圍繞並保護積體電路110。或者，可在基底101上的切割道區102中形成一測試墊121以用來測試多種電路。
    如第3A圖所示，形成一層間介電層140來設在基底101上並蓋住積體電路110。亦可選擇性地在層間介電層140中設有一連接該第一溝槽105的第二溝槽141，如第3B圖所示。層間介電層140可含有絕緣材質或介電材質，如多孔性的低介電值(low k)材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽，然其中以氧化矽為佳，且最好以化學氣相沈積之方式來形成，如低壓化學氣相沈積法(LP-CVD)、常壓化學氣相沈積法(AP-CVD)、或是電漿輔助式化學氣相沈積法(PE-CVD)。
    之後，如第4A圖所示，形成一金屬間介電層150來設在該層間介電層140上。而如第4B圖所示，發明中亦可選擇性地形成一第三溝槽151，而設在金屬間介電層150中並與第二溝槽141連接。金屬間介電層150上的切割道區102中亦可定義出一切割道120。該金屬間介電層150可以化學器相沈積方式形成，如LP-CVD、AP-CVD或PE-CVD等。
    金屬間介電層140上可設有多個金屬間介電層150。然而為了簡明之故，第4B圖中僅描繪出一金屬間介電層150。金屬間介電層150亦可含有絕緣材質或介電材質，如多孔性的低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽，然其中以氧化矽為佳。
    如第5圖所示，在發明結構中未有第一溝槽105、第二溝槽141、或第三溝槽151存在的情況下，則可進行一蝕刻步驟(如乾蝕刻步驟)來去除一些切割道區102內的層間介電層140、金屬間介電層150、及/或基底101，以形成一位於該切割道區102內的裂縫停止溝槽160。該裂縫停止溝槽160會穿過金屬間介電層與基底150、層間介電層140、及基底101其中的至少一者。
    當裂縫停止溝槽160製作完成時，裂縫停止溝槽160中會填入介電材質108以形成一設在該切割道區102內的裂縫停止結構161。介電材質108可為多孔性的低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽等。在結構中存在有測試墊的情況下，裂縫停止結構161可設在測試墊121與積體電路110之間。
    在較佳的情況下，裂縫停止溝槽160的寬度最好不要太小。舉例言之，裂縫停止溝槽160的寬度至少要為切割道120寬度的十分之一以上。
    本發明結構中亦可選擇性地形成一側裂縫停止溝槽165以建構出一側裂縫停止結構166。側裂縫停止結構166可設在切割道區102的內部或外部，以輔助切割道區102內的裂縫停止結構161。側裂縫停止溝槽165與側裂縫停止結構166，可藉由與形成裂縫停止溝槽160及裂縫停止結構161類似的步驟來形成。
    舉例言之，發明中可以去除一些層間介電層140與金屬間介電層150，來形成上述的側裂縫停止溝槽165結構。在結構中有選設的淺溝槽隔離結構105存在的情況下，該淺溝槽隔離結構105亦可同時被移除。或者，亦可能有其他互相連接的第一溝槽105’、第二溝槽141’、或第三溝槽151’來形成側裂縫停止溝槽165。側裂縫停止溝槽165會被填入其他介電材質，如多孔性的低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽等，以形成一側裂縫停止結構166。
    上述的介電材質可以用代表本發明多種實施態樣的多種不同方式填入裂縫停止溝槽160與選設的側裂縫停止溝槽165中。在一第一實施例中，如第6A圖所示，介電材質可直接填入裂縫停止溝槽160與選設的側裂縫停止溝槽165中，如此裂縫停止結構161與選設的側裂縫停止結構166會由一單一的介電材質108所構成，且其最好是與層間介電層140及金屬間介電層150相同的材質。
    在本發明另一實施例中，如第6B圖所示，介電材質108的表面可能低於金屬間介電層150的表面。或者，在本發明另一實施例中，如第6C圖所示，介電材質108的表面可能高於金屬間介電層150的表面。
    在本發明一第二實施例中，裂縫停止結構161與選設的側裂縫停止結構166可具有多層結構。舉例言之，在結構中有第一溝槽105存在的情況下，如第3C圖所示，層間介電層140可形成來部分填滿該第一溝槽105並建構出第二溝槽141，如此層間介電層140切割道區102中的表面可能不是平坦的。同樣地，如第4C圖所示，金屬間介電層150可形成來部分填滿該第二溝槽141並建構出第三溝槽151，如此金屬間介電層150的切割道區102中的表面亦可能不是平坦的。故此，第三溝槽151的表面可低於金屬間介電層150的表面。
    如第7圖所示，第三溝槽151更可以其他介電材質107來填補，如多孔性的低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽等，使得介電材質107的表面會高於金屬間介電層150的表面。
    在本發明第三實施例中，裂縫停止結構161與選設的側裂縫停止結構166可具有另一多層結構。在結構中存在有第一溝槽105、第二溝槽141、及第三溝槽151的情況下，裂縫停止結構161與選設的側裂縫停止結構166可依序形成。舉例言之，如第2C圖所示，第一溝槽105會在層間介電層140形成前先填入介電材質106。接著，如第3C圖所示，第二溝槽141會在金屬間介電層150形成前先填入介電材質108。之後，如第4C圖所示，第三溝槽151可填入介電材質107以形成裂縫停止結構161與選設的側裂縫停止結構166。
    在前述步驟後，如第8A圖所示，即形成了一含有底材109、積體電路110、及切割道120的半導體結構100。該底材109係包含了切割道區102、電路區103、層間介電層140、金屬間介電層150、選設的第一溝槽105、裂縫停止溝槽160、及裂縫停止結構161。
    上述裂縫停止溝槽160係位在電路區103旁且與該電路區一側平行。在較佳的情況下，裂縫停止溝槽160的寬度最好不要太小。舉例言之，裂縫停止溝槽160的寬度至少要為切割道120寬度的十分之一以上。該裂縫停止溝槽160會穿過至少一之層間介電層140與金屬間介電層150，或進一步與該選設的第一溝槽105連接，以體現在底材109中。
    裂縫停止溝槽160中會填入單一的介電材質，如多孔性的低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽，然其中以氧化矽為佳。
    因為裂縫停止溝槽160與隨設的側裂縫停止溝槽165會分別在不同步驟中形成，故該些溝槽的形成可有助於釋放層間介電層140、金屬間介電層150或基底101內部的壓力。故此，裂縫停止結構161或側裂縫停止結構166可有助於當底材109上的切割道120受到切割時，阻止裂縫往電路區103擴散，以保護該電路區103中的積體電路110。在結構中有測試墊121存在的情況下，裂縫停止結構161可設在該測試墊121與積體電路110之間。
    裂縫停止結構161與隨設的側裂縫停止結構166可具有多種代表本發明多種實施態樣的結構。在一第一實施例中，如第6A圖所示，介電材質可直接填入裂縫停止溝槽160與選設的側裂縫停止溝槽165中，如此裂縫停止結構161與選設的側裂縫停止結構166會由一單一的介電材質108所構成，其最好是與層間介電層140及金屬間介電層150相同的材質。
    在本發明另一實施例中，如第8B圖所示，介電材質108的表面可能低於金屬間介電層150的表面。或者，在本發明另一實施例中，如第8C圖所示，介電材質108的表面可能高於金屬間介電層150的表面。
    在本發明一第二實施例中，上述裂縫停止結構161與選設的側裂縫停止結構166可能具有多層結構。如第8B或8C圖所示，其層間介電層140切割道區102內的表面以及金屬間介電層150切割道區102內的表面可能不是平坦的。如第7圖所示，圖中第三溝槽151可進一步填以其他介電材質107，如多孔性的低介電值材質、聚亞醯胺、氧化矽、氮化矽、氮氧化矽等，使得該介電材質107的表面高於該金屬間介電層150的表面。
    在本發明一第三實施例中，上述裂縫停止結構161與選設的側裂縫停止結構166可具有另一種多層結構。在結構中存在有第一溝槽105、第二溝槽141、及第三溝槽151的情況下，如第4C圖所示，第一溝槽105會填入該介電材質106，第二溝槽141會填入該介電材質108，而第三溝槽151會填入該介電材質107，以形成該裂縫停止結構161及選設的側裂縫停止結構166。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    101．．．基底
    102．．．切割道區
    103．．．電路區
    105/105’．．．第一溝槽(淺溝槽隔離結構)
    106/107/108．．．介電材質
    109．．．底材
    110．．．積體電路
    111．．．保護圈結構
    120．．．切割道
    121．．．測試墊
    140．．．層間介電層
    141/141’．．．第二溝槽
    150．．．金屬間介電層
    151/151’．．．第三溝槽
    160．．．裂縫停止溝槽
    161．．．裂縫停止結構
    165．．．側裂縫停止溝槽
    166．．．側裂縫停止結構
    第1-7圖描繪了一種用以在切割道中形成裂縫停止結構的方法；
    第8圖描繪了本發明具有裂縫停止結構的半導體結構。
    101．．．基底
    102．．．切割道區
    103．．．電路區
    105．．．第一溝槽(淺溝槽隔離結構)
    106．．．介電材質
    110．．．積體電路
    111．．．保護圈結構
    121．．．測試墊
    权利要求:
    Claims (21)
    [1] 一種半導體結構，包含：一底材，具有一切割道區與一晶粒區；一晶粒，設置在該晶粒區中；及一切割道，設置在該切割道區中並包含嵌在該底材中且鄰近該晶粒的一裂縫停止溝槽，其中該裂縫停止溝槽與該晶粒的一側平行並填有一介電材質。
    [2] 如申請專利範圍第1項所述之半導體結構，更包含一測試墊設置在該切割道區內。
    [3] 如申請專利範圍第1項所述之半導體結構，更包含一保護圈結構圍繞著該晶粒。
    [4] 如申請專利範圍第1項所述之半導體結構，其中該介電材質係選自下列材料其中之一：多孔性低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽。
    [5] 如申請專利範圍第1項所述之半導體結構，其中該底材包含一層間介電層、一金屬間介電層、及一淺溝槽隔離結構，使得該裂縫停止溝槽穿過該層間介電層、一金屬間介電層、及一淺溝槽隔離結構的至少其中一者，以嵌在該底材中。
    [6] 如申請專利範圍第1項所述之半導體結構，其中該裂縫停止溝槽的寬度至少為該切割道寬度的十分之一。
    [7] 如申請專利範圍第1項所述之半導體結構，其中該裂縫停止溝槽包含一多層結構，且該多層結構中的至少一層呈非平坦狀。
    [8] 如申請專利範圍第1項所述之半導體結構，其中該介電材質的表面係低於該切割道的表面。
    [9] 如申請專利範圍第1項所述之半導體結構，其中該介電材質的表面係高於該切割道的表面。
    [10] 如申請專利範圍第1項所述之半導體結構，更包含嵌在該底材中並填有該介電材質之一側裂縫停止溝槽，使得該裂縫停止溝槽設置在該側裂縫停止溝槽與該晶粒之間。
    [11] 一種在切割道中形成裂縫停止結構的方法，其包含下列步驟：提供包含一切割道區及一晶粒區的一基底；在該晶粒區內形成一晶粒；形成設在該基底上並蓋住該晶粒之一層間介電層；形成設在該層間介電層上之一金屬間介電層；形成設在該切割道區內、並穿過該層間介電層與該金屬間介電層其中至少一者的一裂縫停止溝槽；以及在該裂縫停止溝槽中填入一介電材質。
    [12] 如專利申請範圍第11項所述之在切割道中形成裂縫停止結構的方法，其中該介電材質係選自下列其中一材料：多孔性低介電值材料、聚亞醯胺、氧化矽、氮化矽、氮氧化矽。
    [13] 如專利申請範圍第11項所述之在切割道中形成裂縫停止結構的方法，其中該裂縫停止溝槽的寬度至少為該切割道寬度的十分之一。
    [14] 如專利申請範圍第11項所述之在切割道中形成裂縫停止結構的方法，其中該介電材質的表面係低於該金屬間介電層的表面。
    [15] 如專利申請範圍第11項所述之在切割道中形成裂縫停止結構的方法，其中該介電材質的表面係高於該金屬間介電層的表面。
    [16] 一種在切割道中形成裂縫停止結構的方法，其包含下列步驟：提供一包含一切割道區、一晶粒區、及一第一溝槽的基底；在該晶粒區內形成一晶粒；形成設在該基底上並蓋住該晶粒之一層間介電層，其中該層間介電層包含設在該切割道區內並連接著該第一溝槽之一第二溝槽；形成一金屬間介電層設在該層間介電層上，其中該金屬間介電層包含設在該切割道區內並連接著該第二溝槽之一第三溝槽；以及形成一裂縫停止溝槽設在該第一溝槽、該第二溝槽、及該第三溝槽中，並由一介電材質所構成。
    [17] 如專利申請範圍第16項所述之在切割道中形成裂縫停止結構的方法，其中該介電材質為氧化物。
    [18] 如專利申請範圍第16項所述之在切割道中形成裂縫停止結構的方法，其中該裂縫停止溝槽的寬度至少為該切割道寬度的十分之一。
    [19] 如專利申請範圍第16項所述之在切割道中形成裂縫停止結構的方法，更包含下列步驟：形成該介電材質的該層間介電層，以部分填滿該第一溝槽來形成該第二溝槽；以及形成該介電材質的該金屬間介電層，以部分填滿該第二溝槽來形成該第三溝槽，並形成該裂縫停止結構，使得該第三溝槽中該介電材質的表面低於該金屬間介電層其餘部位的表面。
    [20] 如專利申請範圍第16項所述之在切割道中形成裂縫停止結構的方法，更包含下列步驟：形成該介電材質的該層間介電層，以部分填滿該第一溝槽來形成該第二溝槽；以及形成該介電材質的該金屬間介電層，以部分填滿該第二溝槽來形成該第三溝槽；以及在該第三溝槽中填入該介電材質，以形成該裂縫停止結構，使得該介電材質的表面高於該金屬間介電層的表面。
    [21] 如專利申請範圍第16項所述之用以在切割道中形成裂縫停止結構的方法，更包含下列步驟：在形成該層間介電層前，先在該第一溝槽中填入該介電材質；在形成該金屬間介電層前，先在該第二溝槽中填入該介電材質；以及在該第三溝槽中填入該介電材質，以形成該裂縫停止結構。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI466236B|2014-12-21|裂縫停止結構及其形成方法
    US11056450B2|2021-07-06|Semiconductor device
    TWI505365B|2015-10-21|裂縫停止結構
    US9640489B2|2017-05-02|Seal ring structure with capacitor
    JP4280204B2|2009-06-17|半導体装置
    TWI578474B|2017-04-11|Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
    US20060145347A1|2006-07-06|Semiconductor device and method for fabricating the same
    US8237160B2|2012-08-07|Probe pad on a corner stress relief region in a semiconductor chip
    US7812457B2|2010-10-12|Semiconductor device and semiconductor wafer and a method for manufacturing the same
    JP2009283858A|2009-12-03|半導体装置
    US8217394B2|2012-07-10|Probe pad on a corner stress relief region in a semiconductor chip
    JP2005142351A|2005-06-02|半導体装置およびその製造方法
    JP2005294581A|2005-10-20|半導体装置およびその製造方法
    US9455232B2|2016-09-27|Semiconductor structure including a die seal leakage detection material, method for the formation thereof and method including a test of a semiconductor structure
    JP2006005213A|2006-01-05|半導体装置の製造方法及び半導体装置
    JP5801329B2|2015-10-28|半導体装置
    同族专利:
    公开号 | 公开日
    US20130062727A1|2013-03-14|
    CN103000586A|2013-03-27|
    CN103000586B|2015-12-02|
    US9287221B2|2016-03-15|
    TWI466236B|2014-12-21|
    US8963282B2|2015-02-24|
    US20150194390A1|2015-07-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI708286B|2018-10-02|2020-10-21|南亞科技股份有限公司|半導體裝置及其製作方法|JP4088120B2|2002-08-12|2008-05-21|株式会社ルネサステクノロジ|半導体装置|
    CN101057324B|2004-11-16|2011-11-09|罗姆股份有限公司|半导体装置及半导体装置的制造方法|
    US7791070B2|2005-11-02|2010-09-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor device fault detection system and method|
    US7468544B2|2006-12-07|2008-12-23|Advanced Chip Engineering Technology Inc.|Structure and process for WL-CSP with metal cover|
    KR100995558B1|2007-03-22|2010-11-22|후지쯔 세미컨덕터 가부시키가이샤|반도체 장치 및 반도체 장치의 제조 방법|
    US8373254B2|2008-07-29|2013-02-12|Taiwan Semiconductor Manufacturing Company, Ltd.|Structure for reducing integrated circuit corner peeling|
    TWI423329B|2008-12-22|2014-01-11|United Microelectronics Corp|保護層結構及其製作方法|
    US8749027B2|2009-01-07|2014-06-10|Taiwan Semiconductor Manufacturing Company, Ltd.|Robust TSV structure|
    US20100258899A1|2009-04-08|2010-10-14|Chih-Tsung Huang|Schottky diode device with an extended guard ring and fabrication method thereof|CN105280568A|2014-06-11|2016-01-27|中芯国际集成电路制造有限公司|密封环结构及其制作方法|
    KR102352288B1|2014-06-13|2022-01-18|삼성디스플레이 주식회사|표시 장치 및 표시 장치 제조 방법|
    US20150371956A1|2014-06-19|2015-12-24|Globalfoundries Inc.|Crackstops for bulk semiconductor wafers|
    JP2016058454A|2014-09-05|2016-04-21|株式会社東芝|半導体記憶装置|
    CN105826286B|2015-01-07|2019-07-02|中芯国际集成电路制造有限公司|芯片结构及其制作方法|
    TWI620475B|2015-01-12|2018-04-01|南亞電路板股份有限公司|印刷電路板及其製作方法|
    KR102334377B1|2015-02-17|2021-12-02|삼성전자 주식회사|실링 영역 및 디커플링 커패시터 영역을 포함하는 반도체 소자|
    US10191215B2|2015-05-05|2019-01-29|Ecole Polytechnique Federale De Lausanne |Waveguide fabrication method|
    US9589911B1|2015-08-27|2017-03-07|Globalfoundries Inc.|Integrated circuit structure with metal crack stop and methods of forming same|
    US10180454B2|2015-12-01|2019-01-15|Texas Instruments Incorporated|Systems and methods of testing multiple dies|
    DE102016102291A1|2016-02-10|2017-08-10|Infineon Technologies Ag|Halbleiterchip mit bruchdetektion|
    US10153237B2|2016-03-21|2018-12-11|Xintec Inc.|Chip package and method for forming the same|
    US9679855B1|2016-03-28|2017-06-13|Qualcomm Incorporated|Polymer crack stop seal ring structure in wafer level package|
    KR20170135589A|2016-05-31|2017-12-08|삼성전자주식회사|반도체 장치|
    KR20180016698A|2016-08-05|2018-02-19|삼성전자주식회사|반도체 소자|
    US10396042B2|2017-11-07|2019-08-27|International Business Machines Corporation|Dielectric crack stop for advanced interconnects|
    US10892233B2|2018-10-31|2021-01-12|International Business Machines Corporation|Mitigating moisture-driven degradation of features designed to prevent structural failure of semiconductor wafers|
    US10833025B2|2019-04-01|2020-11-10|International Business Machines Corporation|Compressive zone to reduce dicing defects|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/231,961|US8963282B2|2011-09-14|2011-09-14|Crack stop structure and method for forming the same|
    [返回顶部]