台湾专利TW201312635A 半導體裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明提供一種可使半導體晶片尺寸縮小化之技術。首先，於絕緣膜9上設置焊墊10以及除焊墊以外之佈線11a、11b。於包含該焊墊10及佈線11a、11b之絕緣膜9上，形成表面保護膜12，並於表面保護膜12上設置開口部13。開口部13形成於焊墊10上，使焊墊10之表面露出。於包含該開口部13之表面保護膜12上形成有凸塊電極8。此處形成焊墊10之尺寸充分小於凸塊電極8之結構。藉此，可將佈線11a、11b配置於凸塊電極8之正下方與焊墊10同一層中。即，將佈線11a、11b配置於因縮小焊墊10之尺寸而形成之凸塊電極8之下部空間。
公开号:TW201312635A
申请号:TW101142762
申请日:2006-10-05
公开日:2013-03-16
发明作者:Akihiko Yoshioka；Shinya Suzuki
申请人:Renesas Electronics Corp；
IPC主号:H01L27-00

专利说明:
半導體裝置
本發明係關於一種半導體裝置及其製造技術，特別係關於一種在使用於LCD(Liquid Crystal Display：液晶顯示器)用驅動器之半導體裝置中有效應用之技術。
於日本專利特開平10-233507號公報(專利文獻1)中，揭示有如下技術：在如設置有多個輸出焊墊之驅動器IC的半導體積體電路以及電子鐘等之電子電路裝置中，謀求使晶片面積縮小化，並且謀求提高生產效率及降低成本。
具體而言，在分別連接於輸出焊墊之驅動電晶體或者邏輯電路上，平面重疊地設置有輸出焊墊。進而，半導體裝置之佈線不僅使用鋁佈線，而且使用凸塊電極或障壁金屬。又，於印刷基板上以面朝下方式電性接著有半導體積體電路時之電性連接，係藉由設置於半導體積體電路中之焊錫凸塊與印刷基板之佈線直接連接所形成。此時作為半導體積體電路之外部連接端子之凸塊電極，積層於電晶體上而設置。
例如，於專利文獻1之圖18中，將凸塊構造之輸出焊墊重疊於驅動用電晶體上而配置。因此，可將驅動用電晶體與輸出焊墊以平面重疊之方式而配置，故可縮小晶片面積。又，於專利文獻1之圖26中，揭示有藉由凸塊佈線而電性連接擴散區域與其他擴散區域之間時之構造。藉由該構造，可使佈線層與先前相比多一層。
[專利文獻1]日本專利特開平10-233507號公報 [發明所欲解決之問題]
近年來，將液晶用於顯示元件之LCD正在迅速普及。該LCD藉由用以驅動LCD之驅動器而控制。LCD用驅動器由半導體晶片構成，安裝於例如玻璃基板上。構成LCD用驅動器之半導體晶片，具有於半導體基板上形成有複數個電晶體及多層佈線之構造，並於表面形成有凸塊電極。而且，經由形成於表面之凸塊電極而安裝於玻璃基板上。此時，半導體晶片與玻璃基板藉由凸塊電極而連接，從提高接著力之觀點而言，可增加凸塊電極之面積，以增加半導體晶片與玻璃基板之接著面積。即，構成LCD用驅動器之半導體晶片之凸塊電極，具有其尺寸遠大於一般用途之半導體晶片之凸塊電極的特徵。
於LCD用驅動器中，於凸塊電極下方，形成有成為鈍化膜之絕緣膜，並經由設置於該絕緣膜上之開口部，與形成於多層佈線最上層之焊墊連接。通常，開口部及焊墊按照凸塊電極之尺寸，形成具有同等程度之面積。
如上所述，在形成於半導體晶片之多層佈線之最上層，形成有與較大凸塊電極對應之焊墊。即，將與凸塊電極具有大致相同面積之焊墊形成於最上層。因此，為確保於多層佈線之最上層形成除焊墊以外之佈線空間，存在必須增大半導體晶片尺寸之問題。
又，在將凸塊電極形成於焊接墊正上方的通常構造中，由於對要安裝之凸塊電極進行定位，故在焊墊等佈線之布局結構方面存在限制。
因此，存在如下問題，即，難以獲得使半導體晶片尺寸有效縮小化之布局結構。
本發明之目的在於提供一種可使半導體晶片尺寸縮小化之技術。
又，本發明之其他目的在於提供一種可提高形成於半導體晶片之佈線的布局結構自由度之技術。
本發明之上述目的及其他目的之新穎特徵，可藉由本說明書之描述及隨附圖式而明確。
對本申請案所揭示之發明中具有代表性發明之概要，簡單說明如下。
本發明之半導體裝置包含半導體晶片，該半導體晶片含有：(a)焊墊，其形成於半導體基板上；(b)絕緣膜，其於上述焊墊上含有開口部；以及(c)凸塊電極，其形成於包含上述開口部之上述絕緣膜上。而且，上述凸塊電極尺寸大於上述焊墊尺寸，於介隔上述絕緣膜之上述凸塊電極之下層，形成有與上述焊墊不同之佈線。
又，本發明之半導體裝置包含半導體晶片，該半導體晶片含有：(a)焊墊，其形成於半導體基板上；(b)絕緣膜，其於上述焊墊上含有開口部；以及(c)凸塊電極，其形成於包含上述開口部之上述絕緣膜上。而且其特徵在於，上述凸塊電極尺寸大於上述焊墊尺寸，於上述凸塊電極中，含有寬度窄之第1部分以及寬度寬於上述第1部分之第2部分。
本發明之半導體裝置之製造方法包括以下步驟：(a)焊墊及不同於上述焊墊之佈線之形成步驟，其於半導體基板上，將焊墊及不同於上述焊墊之佈線形成於同一層中；與(b)絕緣膜之形成步驟，其於上述焊墊及不同於上述焊墊之佈線上形成絕緣膜。進而包括：(c)開口部之形成步驟，其於上述絕緣膜上形成使上述焊墊表面露出之開口部；與(d)凸塊電極之形成步驟，其於包含上述開口部之上述絕緣膜上形成凸塊電極。而且其特徵在於，於介隔上述絕緣膜之上述凸塊電極之下層，形成有上述焊墊以及與上述焊墊不同之佈線。
又，本發明之半導體裝置之製造方法包括以下步驟：(a)焊墊之形成步驟，其於半導體基板上形成焊墊；與(b)絕緣膜之形成步驟，其於上述焊墊上形成絕緣膜。進而包括：(c)開口部之形成步驟，其於上述絕緣膜上形成使上述焊墊表面露出之開口部；以及(d)凸塊電極之形成步驟，其於包含上述開口部之上述絕緣膜上形成凸塊電極。而且其特徵在於，於上述凸塊電極上，形成有寬度窄之第1部分以及寬度寬於上述第1部分之第2部分。

對本申請案揭示之發明中具有代表性發明所取得之效果，簡單說明如下。
可有效利用凸塊電極下方之區域，因而可縮小半導體晶片之尺寸。由於能夠不受凸塊電極位置之影響來配置焊墊，故可提高焊墊等佈線之布局結構之自由度。
於以下實施形態中，為方便起見，必要時分成複數個部分或實施形態來說明，除特別指明之情形外，上述複數個部分或實施形態之間並非互不相關，存在一方係另一方之一部分或全部之變形例、詳細說明、補充說明等之關係。
又，於以下實施形態中，當提及要素之數目等(包含個數、數值、量、範圍等)時，除特別指明之情形以及原理上顯然限定於特定數目之情形等以外，並非限定於上述特定數目，可為特定數目以上，亦可為其以下。
進而，毫無疑問，於以下實施形態中，其構成要素(亦包含要素步驟等)除特別指明之情形以及原理上認為顯然必須之情形等以外，未必須要。
同樣，於以下實施形態中，當提及構成要素等之形狀、位置關係等時，除特別指明之情形以及原理上認為顯然並非如此之情形等以外，可包含實質上與其形狀等近似或類似者等。此情形對於上述數值及範圍亦相同。
根據圖式，對本發明之實施形態進行詳細說明。再者，於用以說明實施形態之所有圖式中，對同一部件原則上附以同一符號，並省略對其之重複說明。 (實施形態1)
圖1係表示本實施形態1中半導體晶片1(半導體裝置)之結構之平面圖。本實施形態1之半導體晶片1係LCD用驅動器。於圖1中，半導體晶片1含有例如形成為細長長方形之半導體基板2，於其主面上，形成有例如驅動液晶顯示裝置之LCD用驅動器。該驅動器具有對構成LCD之單元陣列之各像素供給電壓以控制液晶分子方向之功能，其含有閘極驅動電路3、源極驅動電路4、液晶驅動電路5、圖形RAM(Random Access Memory，隨機存取記憶體)6以及周邊電路7。
於半導體晶片1之外周附近，沿半導體晶片1之外周，每隔特定間隔，配置有複數個凸塊電極8。該等複數個凸塊電極8配置於配置有半導體晶片1之元件或佈線之主動區域上。於複數個凸塊電極8中，含有積體電路結構中所必須之積體電路用凸塊電極、以及積體電路結構中並非必須之虛設凸塊電極。於半導體晶片1之一條長邊以及兩條短邊附近，將凸塊電極8配置成鋸齒狀。該以鋸齒狀配置之複數個凸塊電極8，主要係閘極輸出訊號用凸塊電極或者源極輸出訊號用凸塊電極。以鋸齒狀配置於半導體晶片1之長邊中央的凸塊電極8，係源極輸出訊號用凸塊電極，以鋸齒狀配置於半導體晶片1之長邊之兩角附近以及半導體晶片1之兩條短邊的凸塊電極8，係閘極輸出訊號用凸塊電極。藉由採用上述鋸齒狀配置，可一面抑制半導體晶片1之尺寸之增大，一面配置大量須要之閘極輸出訊號用凸塊電極或者源極輸出訊號用凸塊電極。即，可一面縮小晶片尺寸，一面增加凸塊電極之數量。
又，於半導體晶片1之另一條長邊附近，以一直線狀排列之方式配置有凸塊電極8，而並非以鋸齒狀配置。該以一直線狀排列而配置之凸塊電極8係數位輸入訊號用凸塊電極或者類比輸入訊號用凸塊電極。進而，於半導體晶片1之四角附近，形成虛設凸塊電極。再者，對圖1中如下配置之例有進行說明，即，將閘極輸出訊號用或者源極輸出訊號用凸塊電極8以鋸齒狀配置，將數位輸入訊號用或者類比輸入訊號用凸塊電極8以一直線狀配置。然而，亦可形成如下結構，即，將閘極輸出訊號用或者源極輸出訊號用凸塊電極8以一直線狀配置，將數位輸入訊號用或者類比輸入訊號用凸塊電極8以鋸齒狀配置。
圖2表示於圖1中A-A'線處切斷之剖面。圖2中，最上層佈線之下層構造有所省略。圖2中並未顯示，於半導體基板上形成有MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效電晶體)等半導體元件，且於該半導體元件上形成有多層佈線。於圖2中，圖示有該多層佈線中最上層佈線之上方構造。
如圖2所示，例如在由氧化矽膜所形成之絕緣膜9上，形成有最上層佈線。作為最上層佈線，例如形成有焊墊10或除焊墊10以外之佈線11a、11b。作為佈線11a、11b，例如由訊號用訊號佈線或電源用電源佈線或者虛設佈線而形成。該等焊墊10或佈線11a、11b例如由鋁膜而構成。
於焊墊10及佈線11a、11b上，形成有表面保護膜(鈍化膜)12，以覆蓋焊墊10及佈線11a、11b。表面保護膜12例如由氮化矽膜等絕緣膜而形成。而且，於該表面保護膜12上，形成有使焊墊10之表面露出之開口部13，並於含有開口部13內之表面保護膜12上，介隔作為底層金屬膜之UBM膜14，形成有凸塊電極8。
又，於凸塊電極8之下層，除上述焊墊10及佈線11a、11b等之佈線層等以外，於焊墊10及佈線11a、11b等之佈線層之更下層，形成有複數層佈線層(未圖示)。同樣地，於凸塊電極8之下層，亦形成有上述MISFET等半導體元件(未圖示)。如此，於本實施形態中，藉由有效利用凸塊電極8下方之區域，而形成可縮小半導體晶片1之晶片面積之結構。
此處，本發明之特徵之一在於，開口部13及焊墊10形成為小於凸塊電極8之尺寸。通常，於凸塊電極8之下部形成有與凸塊電極8具有同等程度尺寸之開口部13，於該開口部13之下層，形成有大於凸塊電極8之焊墊10。即，於凸塊電極8之下部形成有焊墊10，該焊墊10之尺寸與凸塊電極8具有同等程度。然而，於構成LCD用驅動器的半導體晶片1中，因使凸塊電極8與玻璃基板接著，故面積變大。因此，形成於凸塊電極8下層之焊墊10之尺寸亦變大。此時，若焊墊10之尺寸較大，則即使欲在多層佈線層之最上層配置除焊墊10以外之佈線時，亦難以確保配置空間，由此導致半導體晶片1之尺寸變大。與此相對，如圖2所示，於本實施形態1中，使開口部13及焊墊10之尺寸小於凸塊電極8之尺寸。換言之，凸塊電極8之尺寸大於焊墊10之尺寸。如此，藉由使焊墊10之尺寸相比於凸塊電極8之尺寸而縮小化，可確保於凸塊電極8之下層除焊墊10以外的佈線11a、11b之形成空間。即，於凸塊電極8之正下方，即在與焊墊10同一層之最上層，通常形成有焊墊10，故無法形成其他佈線。然而，於本實施形態1中，形成有使焊墊10之尺寸小於凸塊電極8之結構，故可確保於凸塊電極8之正下方，即在與焊墊10同一層之最上層，具有其他佈線11a、11b之形成空間。因此，於凸塊電極8之正下方亦可形成除焊墊10以外之佈線11a、11b，故可有效利用凸塊電極8正下方之空間，由此可使半導體晶片1之尺寸縮小化。
本實施形態1之特徵在於，不改變凸塊電極8之尺寸，使焊墊10之尺寸小於凸塊電極8之尺寸，藉此於凸塊電極8上設置除焊墊10以外之佈線之形成空間。即，一面確保與玻璃基板接著之凸塊電極8之面積，一面確保於凸塊電極8下方除焊墊10以外之佈線，以謀求半導體晶片1之尺寸縮小化。該技術思想於先前技術中說明之專利文獻1中既無揭示亦無示意，其係本實施形態1中所特有。例如，不改變焊墊尺寸，使凸塊電極之尺寸增大，由此可獲得凸塊電極尺寸大於焊墊尺寸之結構，但於該情形時，焊墊自身尺寸不會縮小化，因而無法確保藉由使焊墊尺寸縮小化而形成之空間。因此，無法謀求半導體晶片尺寸之縮小化。進而，當使凸塊電極增大時，半導體晶片之尺寸亦增大，故無法謀求半導體晶片之縮小化。如上所述，使焊墊電極尺寸小於凸塊電極尺寸之方法中，包括使凸塊電極自身尺寸增大之方法以及使焊墊自身尺寸縮小之方法。該兩種方法均使焊墊電極尺寸小於凸塊電極尺寸，但在如下方面存在顯著不同，即，使焊墊自身尺寸縮小之方法中，可確保在與凸塊電極下方之焊墊同一層之層中，除焊墊以外之佈線之形成空間。進而，藉由縮小焊墊自身之尺寸，有時會使焊墊寬度小於除焊墊以外之佈線中寬度較寬之電源佈線等。
圖3表示於圖1中B-B'線處切斷之剖面圖。如圖3所示，於B-B'線處切斷之剖面中，於絕緣膜9上形成有焊墊10，且以覆蓋該焊墊10之方式形成有表面保護膜12。而且，於表面保護膜12上設置有開口部13，於該開口部13之底部露出有焊墊10之表面。而且於包含開口部13內之表面保護膜12上，介隔UBM膜14形成有凸塊電極8。在B-B'線處切斷之剖面方向上，焊墊10之寬度相比於凸塊電極8之寬度大致相等，或者大於凸塊電極8之寬度。即，凸塊電極8在圖2所示之A-A'線處切斷之剖面方向上，焊墊10之寬度小於凸塊電極8之寬度，並於凸塊電極8之正下方，形成有焊墊10及除焊墊10以外之訊號佈線或電源佈線等。另一方面，如圖3所示，在B-B'線處切斷之剖面方向上，形成於凸塊電極8正下方之焊墊10之寬度與凸塊電極8之寬度具有同等程度。
圖4係圖1中C區域之放大平面圖，其表示於直線狀配置之凸塊電極8之正下方，佈線之形成情形之平面圖。如圖4所示，具有長方形形狀之凸塊電極8於短邊方向(與長邊方向相交之方向)上排列而配置。而且，於凸塊電極8之下層，形成有表面保護膜12，並於該表面保護膜12上形成有開口部13。而且，在設置於表面保護膜12之開口部13之下層，形成有焊墊10。該焊墊10與以埋入開口部13之方式所形成之凸塊電極8電性連接。焊墊10呈正方形形狀，其邊長稍大於凸塊電極8之短邊長度。因此，如圖4所示，於凸塊電極8之短邊方向上，焊墊10之長度略大於凸塊電極8之長度。另一方面，於凸塊電極8之長邊方向上，焊墊10之長度遠遠小於凸塊電極8之長度。即，焊墊10小於凸塊電極8，焊墊10僅形成於凸塊電極8之一端部之下方。因此，可於凸塊電極8之長邊方向上，即與焊墊10同一層之佈線層中確保空間。該空間中，形成有與焊墊10不同之佈線11a~11c。如上所述，根據本實施形態1，由於已縮小形成於凸塊電極8正下方之焊墊10之尺寸，故可在與焊墊10位於同一層之凸塊電極8之正下方，形成佈線11a~11c。因此，可有效利用具有長方形形狀之較大凸塊電極8之正下方，故可使半導體晶片縮小化。
佈線11a~11c例如包含訊號佈線、電源佈線或者虛設佈線，且可引各種寬度之佈線。於圖4中，佈線11c之寬度大於佈線11a、11b。通常，焊墊形成為與凸塊電極8具有同等尺寸，因此焊墊寬度於佈線寬度中亦變大。然而，於本實施形態1中，使焊墊10之尺寸小於凸塊電極8之尺寸，以確保可於凸塊電極8之正下方形成佈線之空間。因此，焊墊10之寬度例如相比於所確保之空間中形成之電源佈線等，有時會變小。如上所述，根據本實施形態1之結構，焊墊10之寬度有時會小於其他一部分佈線之寬度。
佈線11a~11c向與凸塊電極8之長邊方向相交之方向上延伸而形成。再者，就有效利用空間之觀點而言，較好的是，以與凸塊電極8之長邊方向正交之方式配置佈線11a~11c，但亦可不以與凸塊電極8之長邊方向正交之方式而形成。例如，根據佈線之布局，亦可以斜交之方式形成佈線。於該情形時，可利用凸塊電極8正下方之空間，故可實現半導體晶片之小型化。
圖5係圖1中D區域之放大平面圖，其係表示於鋸齒狀配置之凸塊電極8之正下方，佈線之形成情形之平面圖。圖5中亦與圖4相同，凸塊電極8之長邊方向之寬度遠大於焊墊10之寬度，故可於凸塊電極8之長邊方向上，即與焊墊10同一層之層中確保空間。而且，於該空間中形成有佈線11d~11k。在以鋸齒狀形成凸塊電極8時，凸塊電極8如圖5所示，跨兩行以形成凸塊電極8。因此，與以一行形成凸塊電極8之情形相比，在凸塊電極8之正下方所形成之空間變大。即，若按照凸塊電極8之尺寸而形成焊墊，則無法於凸塊電極8之正下方形成除焊墊以外之佈線。此時，與以一行形成凸塊電極8之情形相比，當以鋸齒狀形成凸塊電極8時，凸塊電極8形成兩行，使形成佈線之空間變窄。然而，如圖5所示，於本實施形態1中，在形成於第一行之凸塊電極8正下方之空間中，形成有佈線11d~11g，在形成於第二行之凸塊電極8正下方之空間中，形成有佈線11h~11k。因此，在將凸塊電極8配置成鋸齒狀時，亦可與將凸塊電極8配置成一行時同等程度地有效利用形成於凸塊電極8正下方之空間。如上所述，對於形成於半導體晶片之凸塊電極8而言，不僅可在以一行配置之凸塊電極8之下方形成佈線，而且亦可在以鋸齒狀配置之凸塊電極8之下方形成佈線，因此可推進半導體晶片之小型化。
又，於圖1之D區域(圖5)中，相比於圖1之C區域(圖4)，配置有較多數量之凸塊電極8，此係為驅動構成下述圖15等中所示之LCD顯示部20之元件，而必須於圖1之D區域側配置更多凸塊電極8。該等圖1中D區域側之凸塊電極8，主要係構成LCD顯示部20之元件之閘極用凸塊電極以及源極用凸塊電極。
其次，一面參照圖式，一面就本實施形態1之半導體裝置之製造方法進行說明。首先，例如於包含矽單晶之半導體基板上形成有MISFET等半導體元件，並於該半導體元件上形成多層佈線，該情形無圖示。於圖6中，顯示有形成於最上層之佈線，而該最上層所形成之佈線之下層構造則省略。
如圖6所示，例如形成有由氧化矽膜形成之絕緣膜9。絕緣膜9可使用例如CVD(Chemical Vapor Deposition，化學氣相沈積)法而形成。繼而，於絕緣膜9上，積層而形成鈦/氮化鈦膜、鋁膜及鈦/氮化鈦膜。其後，使用光微影技術以及蝕刻技術，使積層膜圖案化。藉由該圖案化，而形成焊墊10以及佈線11a、11b。此時使所形成之焊墊10與下述步驟中所形成之凸塊電極相比而變小。又，使佈線11a、11b形成於凸塊電極之正下方。
繼而，如圖7所示，於形成有焊墊10及佈線11a、11b之絕緣膜9上形成表面保護膜12。表面保護膜12例如藉由氮化矽膜所形成，並且可利用例如CVD法而形成。其次，使用光微影技術以及蝕刻技術，於表面保護膜12上形成開口部13。該開口部13形成於焊墊10上，使焊墊10之表面露出。再者，開口部13之尺寸形成為小於焊墊10之尺寸。
其次，如圖8所示，於包含開口部13內之表面保護膜12上形成UBM(Under Bump Metal，凸塊底層金屬)膜14。UBM膜14可使用例如濺鍍法而形成，其可藉由例如鈦膜、鎳膜、鈀膜、鈦鎢合金膜、氮化鈦膜或者金膜等單層膜或積層膜而形成。此處，UBM膜14係除具有提高凸塊電極8與焊墊10或表面保護膜12之接著性之功能以外，還具有障壁功能之膜，即抑制或防止於其後之步驟所形成之導體膜16之金屬元素移動至佈線11a、11b等，或者相反，抑制或防止佈線11a、11b等之金屬元素移動至導體膜16側。又，UBM膜14之平面尺寸大於開口部13，與導體膜16大致相等。
繼而，如圖9所示，於UBM膜14上塗佈光阻膜15後，對該光阻膜15進行曝光、顯影處理，藉此使其圖案化。圖案化使凸塊電極形成區域內不殘留有光阻膜15。之後，如圖10所示，作為導體膜16，使用例如電鍍法形成金膜。其後，如圖11所示，藉由去除由圖案化之光阻膜15及光阻膜15所覆蓋之UBM膜14，而形成包含導體膜16及UBM膜14之凸塊電極8。其次，藉由切割半導體基板，而可獲得單片化之半導體晶片。
根據本實施形態1，由於已將形成於凸塊電極8正下方之焊墊10之尺寸縮小，故可於凸塊電極8之正下方形成佈線11a、11b。即，可於凸塊電極8之正下方，形成焊墊10以及與焊墊10形成於同一層之佈線11a、11b，因此可有效利用凸塊電極8之正下方所形成之空間，故可謀求半導體晶片之小型化。
又，於本實施形態1之半導體裝置之製造方法中，除圖案化，以使焊墊10以及與焊墊10形成於同一層之佈線11a、11b形成於凸塊電極8之正下方以外，與通常之製造步驟相同。因此，可而在不導致製造步驟複雜化之情形下，製造本實施形態1之半導體裝置。即，即使不大幅度改變製造步驟，亦可獲得良好效果。
其次，將以上述方式所形成之半導體晶片接著於安裝基板上而安裝。圖12表示將半導體晶片1安裝於玻璃基板17a上之情形(COG：Chip On Glass，玻璃覆晶)。如圖12所示，於玻璃基板17a上搭載有玻璃基板17b，藉此形成LCD之顯示部。而且，於LCD之顯示部附近之玻璃基板17a上，搭載有作為LCD用驅動器之半導體晶片1。於半導體晶片1上形成有凸塊電極8，該凸塊電極8與形成於玻璃基板17a上之端子經由異方性導電薄膜(Anisotropic Conductive Film)19而連接。又，玻璃基板17a與可撓性印刷基板(Flexible Printed Circuit)18亦藉由異方性導電薄膜19而連接。如此，在搭載於玻璃基板17a之半導體晶片1上，輸出用凸塊電極8與LCD之顯示部電性連接，輸入用凸塊電極8與可撓性印刷基板18連接。
圖13係將半導體晶片1搭載於玻璃基板17a上之部分之放大圖。圖13中，於玻璃基板17a上形成有端子20a，於該端子20a上電性連接有形成於半導體晶片1上之凸塊電極8。此時，凸塊電極8與端子20a並非直接連接，其係經由異方性導電薄膜19而連接。
圖14係LCD全體結構之示意圖。如圖14所示，於玻璃基板上形成有LCD之顯示部20，於該顯示部20顯示有圖像。於顯示部附近之玻璃基板上，搭載有作為LCD用驅動器之半導體晶片1。於半導體晶片1附近搭載有可撓性印刷基板18，於可撓性印刷基板18與LCD之顯示部20之間搭載有作為驅動器之半導體晶片1。以此方式，可將半導體晶片1搭載於玻璃基板17a上。
以上將於玻璃基板17a上安裝半導體晶片1之COG，作為LCD用驅動器於安裝基板上之安裝形態之一例而進行了說明，其次，就半導體晶片1之其他安裝形態進行說明。
圖15係表示以除COG形態外之安裝形態進行半導體晶片1安裝之情形圖，顯示有TCP(Tape Carrier Package，捲帶式封裝)形態21以及COF(Chip On Film，薄膜覆晶)形態22。圖16係以TCP形態將半導體晶片1安裝於安裝基板上之情形圖。圖16中，安裝基板係捲帶狀薄膜基板(捲帶式基板)23，於薄膜基板23上，形成有例如由銅構成之導線24。繼而，將半導體晶片1安裝於薄膜基板23上，以使凸塊電極8與上述導線24接著。再者，利用樹脂25來密封半導體晶片1。圖17係在玻璃基板17a與印刷基板28之間配置有以TCP形態安裝之半導體晶片1之例示圖。如圖17所示，玻璃基板17a與形成於薄膜基板23上之導線24藉由異方性導電薄膜26而連接，同樣地，形成於薄膜基板23上之導線24與印刷基板28藉由異方性導電薄膜27而連接。
圖18係以COF形態將半導體晶片1安裝於安裝基板上之情形圖。於圖18中，安裝基板係捲帶狀薄膜基板29。與TCP形態相同，於薄膜基板29上形成有由銅構成之導線30，但與TCP形態不同之處在於，導線30在與凸塊電極8連接之部位，亦固著於薄膜基板29上。繼而，將半導體晶片1安裝於薄膜基板29上，以使凸塊電極8與上述導線30接著。再者，在半導體晶片1與薄膜基板29之間隙，形成有底層填料31。圖19係在玻璃基板17a與印刷基板28之間配置有以COF形態安裝之半導體晶片1之例示圖。如圖19所示，玻璃基板17a與形成於薄膜基板29上之導線30藉由異方性導電薄膜26而連接，同樣地，形成於薄膜基板29上之導線30與印刷基板28藉由異方性導電薄膜27而連接。
以此方式，可以各種形態來安裝作為LCD用驅動器之半導體晶片1。 (實施形態2)
本實施形態2中，對於不受凸塊電極之位置影響，可將焊墊之形成位置定位於最適當處之布局自由度較高之半導體裝置進行說明。
圖20係表示本實施形態2中半導體晶片之一部份之平面圖。於圖20中，焊墊10經由形成於表面保護膜12上之開口部13，與構成凸塊電極8之一部分之焊墊連接部8a連接。凸塊電極8包含以下部分：焊墊連接部8a，其與焊墊10連接；端子連接部8c，其與安裝基板之端子連接；以及佈線部8b，其連接焊墊連接部8a與端子連接部8c。通常，凸塊電極僅由端子連接部構成，且該端子連接部與焊墊連接。即，於通常凸塊電極中，端子連接部兼作焊墊連接部，焊墊連接部與端子連接部平面重疊。與之相對，於本實施形態2之凸塊電極8中，將焊墊連接部8a與端子連接部8c形成於平面不同之位置處，形成該平面不同之位置處所形成之焊墊連接部8a與端子連接部8c藉由佈線部8b而連接之構造。又，焊墊連接部8a及端子連接部8c相比於佈線部8b，形成為其平面形狀之佈線寬度變大。此係由於焊墊連接部8a及端子連接部8c必須分別與焊墊10及設置於上述玻璃基板(或薄膜基板)上之導線連接，故必須以一定程度確保其平面面積。佈線部8b藉由縮小其佈線寬度，而可防止與他佈線部8b接觸之可能性，故可提高拉引佈線之自由度。
藉由如此構成凸塊電極8，可一面將凸塊電極8之端子連接部8c以鋸齒狀配置，一面將焊墊10於x方向配置成一行，而非以鋸齒狀配置。即，可不受凸塊電極配置位置之影響來定位焊墊。通常，凸塊電極與焊墊以平面相互重疊之方式而配置。因此，若將凸塊電極於y方向以鋸齒狀配置，則焊墊亦於y方向以鋸齒狀配置。此時，焊墊配置成兩行，而於焊墊之配置部位，無法引除焊墊以外之佈線。因此，如上述實施形態1所述，藉由使焊墊尺寸小於凸塊電極尺寸之方式，於凸塊電極之正下方形成除焊墊以外之佈線時，亦由於焊墊於y方向形成有兩行，而無法擴大除焊墊以外之佈線之形成空間。與之相對，根據本實施形態2，即使將凸塊電極8以鋸齒狀配置，亦無須將焊墊10以鋸齒狀配置，而是可如圖20所示，將其於x方向配置成一行。因此，焊墊10所占空間少於將焊墊10配置成兩行之情形。如此，可減少焊墊10所占空間，故可充分確保在與焊墊10位於同一層之凸塊電極8之下方，除焊墊10以外之佈線11a~11k之形成空間。藉此，可進而推進半導體晶片之小型化。再者，形成於凸塊電極8正下方之佈線11a~11k之形狀，並非限於直線狀，亦可為折曲狀或曲線狀之形狀。
如上所述，本發明之特徵之一在於，凸塊電極8包含焊墊連接部8a、佈線部8b以及端子連接部8c，並以焊墊連接部8a與端子連接部8c平面不重疊之方式而配置。此處，將焊墊連接部8a、佈線部8b以及端子連接部8c形成於同一層。藉由如此結構，可將凸塊電極8以向y方向延伸之方式而形成，並以鋸齒狀配置，而另一方面，將焊墊10於x方向排列配置成一行。此處，構成凸塊電極8之端子連接部8c與玻璃基板等安裝基板接著，故從確保接著力之觀點而言，其寬度大於佈線部8b或焊墊連接部8a之寬度。於本實施形態中，凸塊電極8包含焊墊連接部8a、佈線部8b以及端子連接部8c，換言之，亦即以含有寬度較窄之佈線部(第1部分)8b與寬度大於佈線部8b之端子連接部(第2部分)8c之方式而構成。藉由如此結構，可一面確保安裝基板之接觸面積，一面將凸塊電極8以窄間距配置成鋸齒狀。即，由於凸塊電極8之端子連接部8c係與安裝基板接著之部位，故面積增大，而另一方面，由於佈線部8b僅連接焊墊連接部與端子連接部，故寬度變窄，藉此可將凸塊電極8以窄間距配置成鋸齒狀。
根據本實施形態2，可不受凸塊電極之位置影響，而將焊墊配置於可使半導體晶片之尺寸有效縮小化之位置處。即，由於可提高焊墊之布局結構之自由度，故可使半導體晶片之尺寸有效縮小化。又，由於可增大凸塊電極8之端子連接部8c之面積，而與焊墊10無關，故可靈活改變與安裝基板之接著面積。
本實施形態2之半導體裝置之製造方法與上述實施形態1大致相同。不同之處在於，當形成凸塊電極8時，使凸塊電極8含有焊墊連接部8a、佈線部8b以及端子連接部8c，且以焊墊連接部8a與端子連接部8c平面不重疊之方式而形成。而且，使端子連接部8c之寬度大於佈線部8b之寬度。以此方式，可製造本實施形態2之半導體裝置。
其次，就本實施形態2之變形例進行說明。圖21係表示本實施形態2之變形例之平面圖。圖21表示將焊墊10於x方向配置成一行，並將凸塊電極8之端子連接部8c於y方向配置成一行之情形。於該情形時，亦可藉由使凸塊電極8包含焊墊連接部8a、佈線部8b以及端子連接部8c而實現。例如，根據顧客要求，在將凸塊電極8c於y方向配置成一行時，亦可將焊墊10在與y方向不同之x方向配置成一行。即，可不受端子連接部8c之形成位置之影響，來配置焊墊10。再者，於圖21中，亦在與凸塊電極8正下方之焊墊10同一層之層中，形成有與焊墊10不同之佈線，該情形未圖示。因此，可有效利用於凸塊電極8之正下方所形成之空間，故可實現半導體晶片之小型化。進而，由於焊墊10之布局結構之自由度提高，故可藉由使焊墊10之配置位置最適化，來推進半導體晶片之小型化。於圖21中，凸塊電極8之佈線部8b以直角折曲形狀而構成，但並非限於此，例如亦可以曲線形狀構成。
圖22係本實施形態2之變形例之平面圖。圖22表示將焊墊10於x方向配置成一行，並將凸塊電極8之端子連接部8c於y方向配置成鋸齒狀之情形。於該情形時，亦可藉由使凸塊電極8包含焊墊連接部8a、佈線部8b以及端子連接部8c而實現。例如，根據顧客要求，在將凸塊電極8c於y方向配置成鋸齒狀時，亦可將焊墊10在與y方向不同之x方向配置成一行。即，可不受端子連接部8c之形成位置之影響來配置焊墊10。再者，於圖22中，亦在與凸塊電極8正下方之焊墊10同一層之層中，形成有與焊墊10不同之佈線，該情形未圖示。因此，可有效利用於凸塊電極8正下方所形成之空間，故可實現半導體晶片之小型化。進而，由於焊墊10之布局結構之自由度提高，故可藉由使焊墊10之配置位置最適度化，來推進半導體晶片之小型化。
以上，根據實施形態，具體說明由本發明者所研製之發明，當然，本發明並非限於上述實施形態，在不脫離其要旨之範圍內可進行各種變更。
例如，於上述實施形態中，揭示有將凸塊電極8與焊墊10之位置配置於半導體晶片之4邊之例，當然，本發明並非限於此。例如，亦可將焊墊10配置於半導體晶片1之4邊附近，使凸塊電極8延伸至半導體晶片1之中央部。又，亦可將焊墊10配置於半導體晶片1之中央部，使凸塊電極8延伸至半導體晶片1之4邊附近。
於上述實施形態中，以LCD用驅動器為例而進行說明，但並非限於此，還可廣泛應用於含有凸塊電極之半導體裝置。 [產業上之可利用性]
本發明可廣泛應用於製造半導體裝置之製造業中。
1‧‧‧半導體晶片
2‧‧‧半導體基板
3‧‧‧閘極驅動電路
4‧‧‧源極驅動電路
5‧‧‧液晶驅動電路
6‧‧‧圖形RAM
7‧‧‧周邊電路
8‧‧‧凸塊電極
8a‧‧‧焊墊連接部
8b‧‧‧佈線部
8c‧‧‧端子連接部
9‧‧‧絕緣膜
10‧‧‧焊墊
11a~11k‧‧‧佈線
12‧‧‧表面保護膜
13‧‧‧開口部
14‧‧‧UBM膜
15‧‧‧光阻膜
16‧‧‧導體膜
17a‧‧‧玻璃基板
17b‧‧‧玻璃基板
18‧‧‧可撓性印刷基板
19‧‧‧異方性導電薄膜
20‧‧‧顯示部
20a‧‧‧端子
21‧‧‧TCP形態
22‧‧‧COF形態
23‧‧‧薄膜基板
24‧‧‧導線
25‧‧‧樹脂
26‧‧‧異方性導電薄膜
27‧‧‧異方性導電薄膜
28‧‧‧印刷基板
29‧‧‧薄膜基板
30‧‧‧導線
31‧‧‧底層填料
圖1係表示本發明實施形態1之半導體晶片結構之平面圖。
圖2係表示於圖1中A-A'線切斷之剖面之剖面圖。
圖3係表示於圖1中B-B'線切斷之剖面之剖面圖。
圖4係圖1中C線所示區域之放大圖，其係在以直線狀配置之凸塊電極正下方佈線之形成情形之平面圖。
圖5係圖1中D線所示區域之放大圖，其係在以鋸齒狀配置之凸塊電極正下方佈線之形成情形之平面圖。
圖6係表示實施形態1之半導體裝置製造步驟之剖面圖。
圖7係表示繼圖6之半導體裝置製造步驟之剖面圖。
圖8係表示繼圖7之半導體裝置製造步驟之剖面圖。
圖9係表示繼圖8之半導體裝置製造步驟之剖面圖。
圖10係表示繼圖9之半導體裝置製造步驟之剖面圖。
圖11係表示繼圖10之半導體裝置製造步驟之剖面圖。
圖12係將半導體晶片安裝於玻璃基板時之示意圖。
圖13係於玻璃基板上搭載有半導體晶片之部分之放大圖。
圖14係LCD之全體結構之示意圖。
圖15係LCD之其他結構之示意圖。
圖16係根據TCP形態而將半導體晶片安裝於安裝基板上之示意圖。
圖17係在玻璃基板與印刷基板之間配置有以TCP形態而安裝之半導體晶片之例示圖。
圖18係表示根據COF形態而將半導體晶片安裝於安裝基板上之示意圖。
圖19係在玻璃基板與印刷基板之間配置有以COF形態而安裝之半導體晶片之例示圖。
圖20係表示實施形態2中半導體晶片之一部分之平面圖。
圖21係表示實施形態2之變形例之平面圖。
圖22係表示實施形態2之變形例之平面圖。
8‧‧‧凸塊電極
9‧‧‧絕緣膜
10‧‧‧焊墊
11a、11b‧‧‧佈線
12‧‧‧表面保護膜
13‧‧‧開口部
14‧‧‧UBM膜

权利要求:
Claims (9)
[1] 一種半導體裝置，其包含：(a)半導體基板，其實質上為長方形狀；(b)複數半導體元件，其形成於上述半導體基板上；(c)第1佈線，其形成於上述半導體元件上；(d)第1絕緣膜，其形成於上述半導體基板上，以覆蓋上述半導體元件及上述第1佈線；(e)複數焊墊電極，其形成於上述第1絕緣膜上；(f)第2佈線，其形成於上述第1絕緣膜上，且其由與上述焊墊電極同一層之導電膜形成；(g)第2絕緣膜，其覆蓋上述第1絕緣膜、上述焊墊電極、及上述第2佈線，且其於上述電極之上側具有開口；及(h)複數之實質上為長方形狀之凸塊電極，其形成於上述第2絕緣膜上，並經由上述第2絕緣膜之上述開口與上述電極電性連接；其中上述凸塊電極及上述焊墊電極係分別於第1方向上以特定間隔配置，該第1方向係沿著上述半導體基板之長邊；上述凸塊電極之各個係構成為令上述凸塊電極之每一長邊於第2方向上延伸，該第2方向係沿著上述半導體基板之短邊；俯視時，上述第2佈線與上述凸塊電極之長邊交叉；上述凸塊電極之各個包含第1短邊及第2短邊；俯視時，上述凸塊電極之各個之上述第1短邊與上述焊墊電極之各個重疊；俯視時，上述凸塊電極之各個之上述第2短邊與上述第2佈線重疊。
[2] 如請求項1之半導體裝置，其中上述凸塊電極之各個之上述第1方向之寬度小於上述焊墊電極之各個之上述第1方向之寬度；且上述凸塊電極之各個之上述第2方向之寬度大於上述每一電極電極之上述第2方向之寬度。
[3] 如請求項1之半導體裝置，其中上述第2絕緣膜係氮化矽膜。
[4] 如請求項1之半導體裝置，其中上述第1絕緣膜係氧化矽膜。
[5] 如請求項1之半導體裝置，其中上述凸塊電極之各個係由金膜構成。
[6] 如請求項1之半導體裝置，其中上述第2佈線及上述焊墊電極之各者係包含鋁膜；且上述第2佈線及上述焊墊電極之各者於其上述鋁膜之各側更包含鈦膜及氮化鈦膜之一。
[7] 如請求項1之半導體裝置，其中上述第2佈線包含電源線。
[8] 如請求項1之半導體裝置，其中上述第2佈線係頂層之互連佈線。
[9] 如請求項1之半導體裝置，其中上述半導體元件包含驅動液晶顯示裝置之電路之部分。

类似技术:

公开号 | 公开日 | 专利标题

TWI475604B|2015-03-01|Semiconductor device

US9196580B2|2015-11-24|Semiconductor device and semiconductor package containing the same

JP4094656B2|2008-06-04|半導体装置

JP4585564B2|2010-11-24|半導体装置

JP5259674B2|2013-08-07|半導体装置

同族专利:

公开号 | 公开日

TW200725709A|2007-07-01|

US7728442B2|2010-06-01|

TW201517139A|2015-05-01|

TW201630057A|2016-08-16|

TWI538028B|2016-06-11|

US7538430B2|2009-05-26|

CN101388351A|2009-03-18|

TWI475604B|2015-03-01|

US20190244978A1|2019-08-08|

US20080099894A1|2008-05-01|

US20130075901A1|2013-03-28|

CN100536119C|2009-09-02|

US8338968B2|2012-12-25|

JP4708148B2|2011-06-22|

US20120139106A1|2012-06-07|

KR20070038907A|2007-04-11|

US10304867B2|2019-05-28|

US9159650B2|2015-10-13|

CN101593742A|2009-12-02|

US20150364437A1|2015-12-17|

TWI382461B|2013-01-11|

KR100933201B1|2009-12-22|

CN1945817A|2007-04-11|

US20200235131A1|2020-07-23|

US9929185B2|2018-03-27|

US20140103525A1|2014-04-17|

US9576924B2|2017-02-21|

US20180175067A1|2018-06-21|

US8624403B2|2014-01-07|

JP2007103848A|2007-04-19|

US10957719B2|2021-03-23|

US8183142B2|2012-05-22|

TWI578388B|2017-04-11|

KR100861153B1|2008-09-30|

US20070080416A1|2007-04-12|

CN101593742B|2012-08-29|

US20080099915A1|2008-05-01|

US20170084633A1|2017-03-23|

US20100200987A1|2010-08-12|

KR20080050378A|2008-06-05|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JP2988075B2|1991-10-19|1999-12-06|日本電気株式会社|半導体装置|

US5485038A|1993-07-15|1996-01-16|Hughes Aircraft Company|Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers|

JP3046526B2|1995-06-21|2000-05-29|株式会社村上開明堂|車両用バックミラーのヒータ制御装置|

JP3699237B2|1996-03-13|2005-09-28|セイコーインスツル株式会社|半導体集積回路|

US6022792A|1996-03-13|2000-02-08|Seiko Instruments, Inc.|Semiconductor dicing and assembling method|

KR100255591B1|1997-03-06|2000-05-01|구본준|박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법|

JP3063831B2|1997-08-11|2000-07-12|日本電気株式会社|表示装置及びその製造方法|

JP3855495B2|1998-10-16|2006-12-13|セイコーエプソン株式会社|半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器|

US6037668A|1998-11-13|2000-03-14|Motorola, Inc.|Integrated circuit having a support structure|

JP4021104B2|1999-08-05|2007-12-12|セイコーインスツル株式会社|バンプ電極を有する半導体装置|

JP2001144228A|1999-11-12|2001-05-25|Sanyo Electric Co Ltd|半導体装置とその製造方法|

JP2001185552A|1999-12-27|2001-07-06|Hitachi Ltd|半導体集積回路装置およびその製造方法|

JP2002198374A|2000-10-16|2002-07-12|Sharp Corp|半導体装置およびその製造方法|

US6501525B2|2000-12-08|2002-12-31|Industrial Technology Research Institute|Method for interconnecting a flat panel display having a non-transparent substrate and devices formed|

JP4008245B2|2002-01-25|2007-11-14|シャープ株式会社|表示装置用駆動装置|

KR100455678B1|2002-02-06|2004-11-06|마이크로스케일 주식회사|반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법|

JP2005101527A|2003-08-21|2005-04-14|Seiko Epson Corp|電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法|

KR100585104B1|2003-10-24|2006-05-30|삼성전자주식회사|초박형 플립칩 패키지의 제조방법|

JP3880600B2|2004-02-10|2007-02-14|松下電器産業株式会社|半導体装置およびその製造方法|

US6900541B1|2004-02-10|2005-05-31|United Microelectronics Corp.|Semiconductor chip capable of implementing wire bonding over active circuits|

JP4228948B2|2004-03-16|2009-02-25|日本電気株式会社|表示装置|

JP3873986B2|2004-04-16|2007-01-31|セイコーエプソン株式会社|電子部品、実装構造体、電気光学装置および電子機器|

US7452803B2|2004-08-12|2008-11-18|Megica Corporation|Method for fabricating chip structure|

US7241636B2|2005-01-11|2007-07-10|Freescale Semiconductor, Inc.|Method and apparatus for providing structural support for interconnect pad while allowing signal conductance|

US8319343B2|2005-09-21|2012-11-27|Agere Systems Llc|Routing under bond pad for the replacement of an interconnect layer|

JP4708148B2|2005-10-07|2011-06-22|ルネサスエレクトロニクス株式会社|半導体装置|

JP2007214243A|2006-02-08|2007-08-23|Renesas Technology Corp|半導体装置の製造方法|

JP5123510B2|2006-09-28|2013-01-23|ルネサスエレクトロニクス株式会社|半導体装置|

US8072035B2|2007-06-11|2011-12-06|Renesas Electronics Corporation|Semiconductor device and method of manufacturing the same|JP4708148B2|2005-10-07|2011-06-22|ルネサスエレクトロニクス株式会社|半導体装置|

TWI336878B|2007-05-30|2011-02-01|Au Optronics Corp||

KR100798896B1|2007-06-07|2008-01-29|주식회사 실리콘웍스|반도체 칩의 패드 배치 구조|

US8089156B2|2007-10-24|2012-01-03|Panasonic Corporation|Electrode structure for semiconductor chip with crack suppressing dummy metal patterns|

JP5291917B2|2007-11-09|2013-09-18|ルネサスエレクトロニクス株式会社|半導体装置およびその製造方法|

JP4585564B2|2007-12-13|2010-11-24|ルネサスエレクトロニクス株式会社|半導体装置|

JP5395407B2|2008-11-12|2014-01-22|ルネサスエレクトロニクス株式会社|表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法|

JP5331610B2|2008-12-03|2013-10-30|ルネサスエレクトロニクス株式会社|半導体集積回路装置|

US8139370B2|2009-03-24|2012-03-20|Viasat, Inc.|Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate|

JP5147779B2|2009-04-16|2013-02-20|新光電気工業株式会社|配線基板の製造方法及び半導体パッケージの製造方法|

CN102460668B|2009-06-16|2014-11-19|夏普株式会社|半导体芯片的安装结构|

JP5503208B2|2009-07-24|2014-05-28|ルネサスエレクトロニクス株式会社|半導体装置|

JP5315186B2|2009-09-18|2013-10-16|ルネサスエレクトロニクス株式会社|半導体装置の製造方法|

JP5448788B2|2009-12-22|2014-03-19|ルネサスエレクトロニクス株式会社|半導体装置|

US8193639B2|2010-03-30|2012-06-05|Taiwan Semiconductor Manufacturing Company, Ltd.|Dummy metal design for packaging structures|

DE102010013519B4|2010-03-31|2012-12-27|Siltronic Ag|Verfahren zum Polieren einer Halbleiterscheibe|

JP5746494B2|2010-11-24|2015-07-08|ルネサスエレクトロニクス株式会社|半導体装置、液晶ディスプレイパネル及び携帯情報端末|

US8647974B2|2011-03-25|2014-02-11|Ati Technologies Ulc|Method of fabricating a semiconductor chip with supportive terminal pad|

JP5505398B2|2011-11-11|2014-05-28|株式会社デンソー|電力変換装置|

US20130193570A1|2012-02-01|2013-08-01|Chipbond Technology Corporation|Bumping process and structure thereof|

US20130292819A1|2012-05-07|2013-11-07|Novatek Microelectronics Corp.|Chip-on-film device|

KR20140041975A|2012-09-25|2014-04-07|삼성전자주식회사|범프 구조체 및 이를 포함하는 전기적 연결 구조체|

JP5466280B2|2012-10-29|2014-04-09|ルネサスエレクトロニクス株式会社|半導体装置|

US9171798B2|2013-01-25|2015-10-27|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods and apparatus for transmission lines in packages|

JP6180801B2|2013-06-07|2017-08-16|ルネサスエレクトロニクス株式会社|半導体装置|

JP6334851B2|2013-06-07|2018-05-30|シナプティクス・ジャパン合同会社|半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法|

JP6305759B2|2013-12-26|2018-04-04|株式会社ジャパンディスプレイ|表示装置|

US20150187714A1|2013-12-26|2015-07-02|Globalfoundries Singapore Pte. Ltd.|Integrated circuits including copper pillar structures and methods for fabricating the same|

US9418928B2|2014-01-06|2016-08-16|Taiwan Semiconductor Manufacturing Company, Ltd.|Protrusion bump pads for bond-on-trace processing|

US9275967B2|2014-01-06|2016-03-01|Taiwan Semiconductor Manufacturing Company, Ltd.|Protrusion bump pads for bond-on-trace processing|

JP5759029B2|2014-01-23|2015-08-05|ルネサスエレクトロニクス株式会社|半導体装置|

JP2015198122A|2014-03-31|2015-11-09|シナプティクス・ディスプレイ・デバイス合同会社|半導体装置|

CN103887251B|2014-04-02|2016-08-24|华进半导体封装先导技术研发中心有限公司|扇出型晶圆级封装结构及制造工艺|

US9312251B2|2014-06-19|2016-04-12|Shenzhen China Star Optoelectronics Technology Co., Ltd.|Display panel and manufacturing method thereof|

CN105575884B|2014-10-13|2018-11-16|中芯国际集成电路制造有限公司|一种混合互连结构及其制造方法、电子装置|

CN105575944B|2014-10-13|2018-08-21|中芯国际集成电路制造有限公司|一种混合互连结构及其制造方法、电子装置|

CN105575883B|2014-10-13|2018-11-16|中芯国际集成电路制造有限公司|一种混合互连结构及其制造方法、电子装置|

JP5918421B2|2015-06-04|2016-05-18|ルネサスエレクトロニクス株式会社|半導体装置|

JP5918422B2|2015-06-04|2016-05-18|ルネサスエレクトロニクス株式会社|半導体装置|

JP6019183B2|2015-06-25|2016-11-02|ルネサスエレクトロニクス株式会社|半導体装置|

CN106449575B|2015-08-07|2020-07-24|晶宏半导体股份有限公司|半导体装置的凸块结构|

US10490493B2|2016-12-30|2019-11-26|Innolux Corporation|Package structure and manufacturing method thereof|

US10256179B2|2017-02-06|2019-04-09|Nanya Technology Corporation|Package structure and manufacturing method thereof|

US20180254257A1|2017-03-06|2018-09-06|Innolux Corporation|Package structure and method of manufacturing package structure|

CN108732833A|2018-05-24|2018-11-02|京东方科技集团股份有限公司|阵列基板及其制作方法、显示装置|

CN110111687B|2019-05-22|2021-12-24|深圳秋田微电子股份有限公司|一种显示器件及其制备方法|

CN110707100B|2019-10-16|2021-12-31|友达光电（昆山）有限公司|显示面板|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2005294902A|JP4708148B2|2005-10-07|2005-10-07|半導体装置|

[返回顶部]