• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種降低消耗電力之CS驅動方式之液晶顯示裝置。CS驅動器(500)由CS位移暫存器(510)及CS輸出部(520)構成。CS位移暫存器(510)根據CS時脈信號CCK而輸出控制信號(COUT(1)~COUT(m))。CS輸出部(520)根據控制信號(COUT(1)~COUT(m))而分別輸出輔助電容信號(CSS(1)~CSS(m))。於掃描期間(T1)之後設置有休止期間(T2)。於休止期間(T2)，根據休止期間CS頻率(fcck2)之CS時脈信號(CCK)而驅動CS驅動器(500)。休止期間CS頻率(fcck2)低於掃描期間CS頻率(fcck1)。
    公开号:TW201312536A
    申请号:TW101127349
    申请日:2012-07-27
    公开日:2013-03-16
    发明作者:Kaoru Yamamoto；Seiji Kaneko；Yasuyuki Ogawa；Kohhei Tanaka；Seiichi Uchida；Yutaka Takamaru；Shigeyasu Mori
    申请人:Sharp Kk；
    IPC主号:G09G3-00
    专利说明:
    液晶顯示裝置及輔助電容線之驅動方法
    本發明係關於一種液晶顯示裝置及該液晶顯示裝置內之輔助電容線之驅動方法，尤其係關於一種驅動器單體(driver monolithic)型之液晶顯示裝置、及該液晶顯示裝置內之輔助電容線之驅動方法。
    先前以來，關於主動矩陣(active matrix)型之液晶顯示裝置要求低消耗電力化。作為實現該低消耗電力化之方法之一，已知有一種藉由使於各掃描信號線之選擇期間結束後對應之輔助電容線之電位產生變化來進行極性反轉驅動的方法。以下，將此種驅動方式稱為「CS驅動方式」。根據該CS驅動方式，能以較小之影像信號振幅對液晶層施加較大之電壓，因此可降低消耗電力。此種驅動方法例如揭示於專利文獻1中。
    又，近年來，將用以驅動液晶面板之驅動器直接形成於構成該液晶面板之基板上之情況逐漸變多。作為該驅動器，例如可列舉用以驅動閘極線(掃描信號線)之閘極驅動器(掃描信號線驅動電路)及用以驅動CS線(上述輔助電容線)之CS驅動器(輔助電容線驅動電路)等。此種驅動器稱為「單體驅動器」等。包含該單體驅動器之液晶顯示裝置(以下「稱為驅動器單體型之液晶顯示裝置」)例如記載於專利文獻2中。根據該驅動器單體型之液晶顯示裝置，可實現窄邊緣化及低成本化。該驅動器單體型之液晶顯示裝置中，與先前相比，將非晶矽(a-Si)用於半導體層中之薄膜電晶體(以下稱為「a-SiTFT」)用作驅動元件。
    然而，於專利文獻3中，揭示有一種於掃描閘極線之掃描期間T1之後，設置將所有閘極線設為非掃描狀態之休止期間T2的顯示裝置之驅動方法。於該休止期間T2，不對閘極驅動器賦予時脈信號等。因此，於掃描期間T1，即便以60 Hz掃描閘極線，例如亦藉由設置該掃描期間T1之相同長度之休止期間T2而將作為整體之閘極線之驅動頻率設為30 Hz左右。因此，可實現低消耗電力化。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本專利特開2009-86170號公報
    [專利文獻2]日本專利特開2004-78172號公報
    [專利文獻3]日本專利特開2001-312253號公報
    根據上述CS驅動方式可降低液晶顯示裝置中之消耗電力，但對液晶顯示裝置要求進一步之低消耗電力化。
    因此，本發明之目的在於提供一種降低消耗電力之CS驅動方式之液晶顯示裝置、及該液晶顯示裝置內之輔助電容線之驅動方法。
    本發明之第1態樣為一種液晶顯示裝置，其特徵在於包含：顯示部，其包含：複數個影像信號線；複數個掃描信號線，其與該複數個影像信號線交叉；複數個像素形成部，其分別包含與該複數個影像信號線及該複數個掃描信號線對應而配置成矩陣狀之複數個像素電極；複數個輔助電容線，其沿著該複數個掃描信號線而配置；及輔助電容，其形成於各輔助電容線與沿著該輔助電容線之與掃描信號線對應之像素電極之間；顯示控制電路，其生成週期性地重複接通位準與斷開位準之時脈信號；掃描信號線驅動電路，其用來驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；及輔助電容線驅動電路，其與上述顯示部一體地形成，且用以根據上述時脈信號中所含之輔助電容時脈信號而相互獨立驅動上述複數個輔助電容線；且上述輔助電容線驅動電路包含第1位移暫存器，該第1位移暫存器包含相互級聯連接之複數個第1雙穩定電路，且根據上述輔助電容時脈信號中所含之上述複數個第1位移動作用時脈信號，而依序將該複數個第1雙穩定電路之輸出信號設為接通位準；與上述掃描期間中之上述複數個第1位移動作用時脈信號之頻率相比，上述休止期間中之該複數個第1位移動作用時脈信號之頻率較低。
    本發明之第2態樣係於本發明之第1態樣中，其特徵在於：上述休止期間中之上述複數個第1位移動作用信號之振幅低於上述掃描期間中之該複數個第1位移動作用信號之振幅。
    本發明之第3態樣係於本發明之第1態樣中，其特徵在於：上述休止期間較上述掃描期間更長。
    本發明之第4態樣係於本發明之第1態樣中，其特徵在於：上述輔助電容線驅動電路進而包含複數個第1開關元件，該等之第1導通端子分別連接於上述複數之輔助電容線；上述顯示控制電路於每個上述訊框期間在兩個電位之間切換，而於各訊框期間對各第1開關元件之第2導通端子賦予固定之電位作為偏壓信號；對各第1開關元件之控制端子賦予與該第1開關元件之上述第1導通端子所連接之輔助電容線對應之第1雙穩定電路的輸出信號。
    本發明之第5態樣係於本發明之第4態樣中，其特徵在於：上述顯示控制電路針對上述第1導通端子分別連接於相互鄰接之輔助電容線之第1開關元件中之一者，對該第1開關元件之上述第2導通端子賦予第1偏壓信號作為上述偏壓信號，針對上述第1導通端子分別連接於相互鄰接之輔助電容線之第1開關元件中之另一者，對該第1開關元件之上述第2導通端子賦予第2偏壓信號作為上述偏壓信號；上述第1偏壓信號與上述第2偏壓信號在各訊框期間為相互不同之電位。
    本發明之第6態樣係於本發明之第4態樣中，其特徵在於：上述輔助電容線驅動電路進而包含分別對應於上述複數個第1開關元件之複數個第2開關元件；上述顯示控制電路對第2開關元件之控制端子賦予休止期間動作用時脈信號，該休止期間動作用時脈信號包含於上述輔助電容時脈信號中，上述掃描期間中之電位為斷開位準，於上述休止期間週期性地重複接通位準與斷開位準，且與上述掃描期間中之上述複數個第1位移動作用信號之頻率相比，上述休止期間中之頻率較低；各第2開關元件之第1控制端子連接於輔助電容線，該輔助電容線連接於與該第2開關元件對應之第1開關元件之上述第1導通端子；對各第2開關元件之第2控制端子賦予已賦予至與該第2開關元件對應之第1開關元件之上述第2導通端子的上述偏壓信號。
    本發明之第7態樣係於本發明之第1態樣中，其特徵在於：上述複數個第1位移動作時脈信號為相位相互不同之3相以上之第1位移動作時脈信號。
    本發明之第8態樣係於本發明之第1態樣中，其特徵在於：上述掃描信號線驅動電路與上述顯示部一體地形成。
    本發明之第9態樣係於本發明之第8態樣中，其特徵在於：上述掃描信號線驅動電路包含根據上述時脈信號中所含之複數個第2位移動作時脈信號而將相互級聯連接之複數個第2雙穩定電路之輸出信號依序設為接通位準的第2位移暫存器，且將該複數個第2雙穩定電路之輸出信號分別賦予至上述複數個掃描信號線。
    本發明之第10態樣係於本發明之第8態樣中，其特徵在於：上述掃描信號線驅動電路及上述輔助電容線驅動電路共通地包含上述第1位移暫存器；上述掃描信號線驅動電路進而包含與複數個第1雙穩定電路對應而分別設置之複數個輸出緩衝器；上述顯示控制電路將於上述掃描期間成為接通位準、於上述休止期間成為斷開位準之緩衝器輸入信號賦予至上述複數個輸出緩衝器；上述複數個輸出緩衝器將上述緩衝器輸入信號與對應之第1雙穩定電路之輸出信號的邏輯積分別賦予至上述複數個掃描信號線。
    本發明之第11態樣係於本發明之第1態樣至第7態樣中任一態樣中，其特徵在於：上述輔助電容線驅動電路使用藉由氧化物半導體形成有半導體層之薄膜電晶體而實現。
    本發明之第12態樣係於本發明之第8態樣至第10態樣中任一態樣中，其特徵在於：上述掃描信號線驅動電路及上述輔助電容線驅動電路使用藉由氧化物半導體形成有半導體層之薄膜電晶體而實現。
    本發明之第13態樣係於本發明之第1態樣至第7態樣中任一態樣中，其特徵在於：上述輔助電容線驅動電路使用藉由非晶矽形成有半導體層之薄膜電晶體而實現。
    本發明之第14態樣係於本發明之第8態樣至第10態樣中任一態樣中，其特徵在於：上述掃描信號線驅動電路及輔助電容線驅動電路使用藉由非晶矽形成有半導體層之薄膜電晶體而實現。
    本發明之第15態樣係一種驅動方法，其特徵在於：係液晶顯示裝置中之複數個輔助電容線之驅動方法，上述液晶顯示裝置包含：顯示部，其包含：複數個影像信號線；複數個掃描信號線，其與該複數個影像信號線交叉；複數個像素形成部，其分別包含與該複數個影像信號線及該複數個掃描信號線對應而配置成矩陣狀之複數個像素電極；複數個輔助電容線，其沿著該複數個掃描信號線而配置；及輔助電容，其形成於各輔助電容線與沿著該輔助電容線之與掃描信號線對應之像素電極之間；顯示控制電路，其生成週期性地重複接通位準與斷開位準之時脈信號；掃描信號線驅動電路，其用來驅動該複數個掃描信號線；及輔助電容線驅動電路，其與該顯示部一體地形成，用來驅動該複數個輔助電容線；且該驅動方法包含如下步驟：驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；根據上述時脈信號中所含之輔助電容時脈信號而相互獨立驅動該複數個輔助電容線；及使上述休止期間中之該複數個第1位移動作用時脈信號之頻率低於上述掃描期間中之上述輔助電容時脈信號中所包含之複數個第1位移動作用時脈信號之頻率；且上述輔助電容線驅動電路包含第1位移暫存器，該第1位移暫存器包含相互級聯連接之複數個第1雙穩定電路，且根據上述複數個第1位移動作用時脈信號，而依序將該複數個第1雙穩定電路之輸出信號設為接通位準。
    本發明之第16態樣係於本發明之第15態樣中，其特徵在於：上述休止期間中之上述複數個第1位移動作用信號之振幅低於上述掃描期間中之該複數個第1位移動作用信號之振幅。
    本發明之第17態樣係於本發明之第15態樣中，其特徵在於：上述休止期間較上述掃描期間更長。
    本發明之第18態樣係於本發明之第15態樣中，其特徵在於：上述複數個第1位移動作時脈信號為相位相互不同之3相以上之第1位移動作時脈信號。
    根據本發明之第1態樣，於顯示部與輔助電容線驅動電路一體地形成、複數個輔助電容線相互獨立驅動之顯示裝置中，一個訊框期間包含上述掃描期間及上述休止期間。於該休止期間，由於與掃描期間相比第1位移動作用時脈信號之頻率變低，故而可降低一個訊框期間整體中之輔助電容線驅動電路之驅動頻率。因而，降低消耗電力。又，由於顯示部與輔助電容線驅動電路一體地形成，故而縮小邊框面積，並且降低輔助電容線驅動電路之成本。
    根據本發明之第2態樣，休止期間中之複數個第1位移動作用時脈信號之振幅小於掃描期間中之該複數個第1位移動作用時脈信號之振幅。因此，可實現進一步之低消耗電力化。
    根據本發明之第3態樣，休止期間較掃描期間更長。因此，可實現進一步之低消耗電力化。
    根據本發明之第4態樣，於休止期間，根據輔助電容時脈信號將於休止期間之前之掃描期間賦予至各輔助電容線之偏壓信號賦予至輔助電容線。因此，於休止期間輔助電容線所受到之雜訊等之影響得以降低。藉此，可抑制顯示品質之降低。又，由於休止期間中之複數個第1位移動作用時脈信號之頻率低於掃描期間中之複數個第1位移動作用時脈信號之頻率，故而降低施加於第1開關元件之負載。因而，由於降低第1開關元件中之臨界值變動，故而可抑制該第1開關元件之可靠性降低。
    根據本發明之第5態樣，於包含掃描期間及休止期間之訊框期間對相互鄰接之輔助電容線賦予相互不同之電位。因此，相互獨立驅動複數個輔助電容線時，可進行線反轉驅動。
    根據本發明之第6態樣，代替複數個第1時脈信號，根據休止動作期間動作用信號，可發揮與本發明之第1態樣相同之效果。又，於休止期間第1雙穩定電路之輸出信號不成為接通位準，因此進一步降低施加於第1開關元件之負載。因此，可實現第1開關元件之進一步之高可靠性化。
    根據本發明之第7態樣，藉由將複數個第1時脈信號之相數設為3相以上，可使對各相之雙穩定電路內之元件之負載電容充分小。因此，可實現進一步之低消耗電力化。
    根據本發明之第8態樣，由於掃描信號線驅動電路亦與顯示部一體地形成，故而可降低掃描信號線驅動電路之成本，並且實現進一步之窄邊緣化。
    根據本發明之第9態樣，輔助電容線驅動電路與掃描信號線驅動電路使用相互分開之位移暫存器來實現。
    根據本發明之第10態樣，輔助電容線驅動電路與掃描信號線驅動電路中位移暫存器共有化。因此，由於縮小電路規模，故而例如可實現進一步之窄邊緣化。
    根據本發明之第11態樣，使用藉由氧化物半導體形成有半導體層之薄膜電晶體實現輔助電容線驅動電路。由於該薄膜電晶體之漏電流充分小，故而可進一步降低休止期間中之複數個時脈信號之頻率。因此，可實現進一步之低消耗電力化。又，由於藉由氧化物半導體形成有半導體層之薄膜電晶體之接通電流充分大，故而可使該薄膜電晶體之尺寸充分小。藉此，可實現進一步之窄邊緣化。
    根據本發明之第12態樣，使用藉由氧化物半導體形成有半導體層之薄膜電晶體來實現掃描信號線驅動電路及輔助電容線驅動電路。由於該薄膜電晶體之漏電流充分小，故而可進一步降低休止期間中之複數個時脈信號之頻率。因此，可實現進一步之低消耗電力化。又，由於藉由氧化物半導體形成有半導體層之薄膜電晶體之接通電流充分大，故而可使該薄膜電晶體之尺寸充分小。藉此，可實現進一步之窄邊緣化。
    根據本發明之第13態樣，使用藉由非晶矽形成有半導體層之薄膜電晶體來實現輔助電容線驅動電路。因此，可實現進一步之低成本化。
    根據本發明之第14態樣，使用藉由非晶矽形成有半導體層之薄膜電晶體來實現掃描信號線驅動電路及輔助電容線驅動電路。因此，可實現進一步之低成本化。
    根據本發明之第15態樣至第18態樣，於顯示裝置之驅動方法中，可發揮分別與本發明之第1態樣至第3態樣及本發明之第7態樣相同之效果。
    以下，一面參照隨附圖式，一面對本發明之實施形態進行說明。再者，於以下說明中，薄膜電晶體之閘極端子相當於控制端子，汲極端子相當於第1導通端子，源極端子相當於第2導通端子。又，薄膜電晶體全部為n通道型者而進行說明。 <1.第1實施形態> <1.1整體構成及動作>
    圖1係表示本發明之第1實施形態之採用CS驅動方式之主動矩陣型之液晶顯示裝置之整體構成的方塊圖。如圖1所示，該液晶顯示裝置包含電源100、DC/DC(direct-current/direct-current，直流/直流)轉換器110、顯示控制電路200、源極驅動器(影像信號線驅動電路)300、閘極驅動器(掃描信號線驅動電路)400、CS驅動器(輔助電容線驅動電路)500、顯示部600、及共通電極驅動電路700。CS驅動器500使用非晶矽、多晶矽、微晶矽或氧化物半導體等形成於包含顯示部600之液晶顯示面板800上。即，本實施形態之液晶顯示裝置為將CS驅動器500與顯示部600形成於同一基板(作為構成液晶顯示面板之兩片基板中之一者之基板的陣列基板)上的CS驅動器單體型之液晶顯示裝置。藉此，可縮小液晶顯示裝置之邊框面積。再者，閘極驅動器400及/或源極驅動器300亦可使用非晶矽、多晶矽、微晶矽或氧化物半導體等而形成於液晶顯示面板800上。對於使用該等非晶矽及IGZO(Indium Gallium Zinc Oxide，氧化銦鎵鋅)之具體實現例稍後闡述。
    於顯示部600形成有n條源極線(影像信號線)SL1~SLn、m條閘極線(掃描信號線)GL1~GLm、分別沿著m條閘極線GL1~GLm配置之m條CS線(輔助電容線)CL1~CLm、及分別對應於該等源極線SL1~SLn與閘極線GL1~GLm之交叉點而設置之m×n個像素形成部。上述m×n個像素形成部藉由配置成矩陣狀而構成像素陣列。各像素形成部包含：像素薄膜電晶體80，其為閘極端子連接於通過對應的交叉點之閘極線、並且源極端子連接於通過該交叉點之源極線的開關元件；像素電極Ep，其連接於該像素薄膜電晶體80之汲極端子；共通電極Ec，其為共通地設置於上述複數個像素形成部之對向電極；及液晶層，其共通地設置於上述複數個像素形成部且夾持於像素電極Ep與共通電極Ec之間。藉由像素電極Ep與共通電極Ec而形成有液晶電容Clc。又，藉由沿著通過上述對應之交叉點之閘極線而配置的CS線(亦稱為「輔助電容電極」)、與沿著該CS線配置之與閘極線對應之像素電極Ep形成有輔助電容Ccs。藉由該等液晶電容Clc及輔助電容Ccs形成有像素電容Cp。
    電源100對DC/DC轉換器110與顯示控制電路200與共通電極驅動電路700供給特定之電源電壓。DC/DC轉換器110自電源電壓生成用以使源極驅動器300、閘極驅動器400、及CS驅動器500動作之特定之直流電壓，並將其供給至源極驅動器300、閘極驅動器400、及CS驅動器500。共通電極驅動電路700對共通電極Ec賦予特定之電位Vcom。
    顯示控制電路200接收自外部傳送之圖像信號DAT及水平同步信號或垂直同步信號等時序信號群TG，並輸出數位影像信號DV、用以控制顯示部600中之圖像顯示之源極起動脈衝信號SSP、源極時脈信號SCK、鎖存選通信號LS、閘極起動脈衝信號GSP、閘極時脈信號GCK、第1偏壓信號Vcs1、第2偏壓信號Vcs2、CS時脈信號CCK、及CS起動脈衝信號CSP。閘極時脈信號GCK及CS時脈信號CCK之高位準側之電位成為Vdd電位，低位準側之電位成為Vss電位。於本實施形態中，藉由閘極起動脈衝信號GSP、閘極時脈信號GCK、CS時脈信號CCK、及CS起動脈衝信號CSP來實現時脈信號。又，藉由CS時脈信號CCK及CS起動脈衝信號CSP來實現輔助電容時脈信號。
    閘極時脈信號GCK包含2相之閘極時脈信號GCK1及GCK2。以下，將閘極時脈信號GCK1稱為「第1閘極時脈信號」，將閘極時脈信號GCK2稱為「第2閘極時脈信號」。該等第1閘極時脈信號GCK1及第2閘極時脈信號GCK2相互僅相位偏移一個水平掃描期間，均為兩個水平掃描期間中之僅一個水平掃描期間成為高位準電位(Vdd電位)(其中，除去下述休止期間T2)。於本實施形態中，藉由第1閘極時脈信號GCK1及第2閘極時脈信號GCK2來實現複數個第2位移動作時脈信號。
    CS時脈信號CCK包含2相之CS時脈信號CCK1及CCK2。以下，將CS時脈信號CCK1稱為「第1CS時脈信號」，將Cs時脈信號CCK2稱為「第2CS時脈信號」。該等第1CS時脈信號CCK1及第2CS時脈信號CCK2相互僅相位偏移一個水平掃描期間，均為兩個水平掃描期間中之僅一個水平掃描期間成為高位準電位(Vdd電位)(其中，除去下述休止期間T2)。於本實施形態中，CS時脈信號CCK與閘極時脈信號GCK相比相位僅延遲一個水平掃描期間。更詳細而言，第1CS時脈信號CCK1及第2CS時脈信號CCK2分別與第1閘極時脈信號GCK1及第2閘極時脈信號相比相位僅延遲一個水平掃描期間。於本實施形態中，藉由第1CS時脈信號CCK1及第2CS時脈信號CCK2來實現複數個第1位移動作用時脈信號。
    源極驅動器300接收自顯示控制電路200輸出之數位影像信號DV、源極起動脈衝信號SSP、源極時脈信號SCK、及鎖存選通信號LS，分別對源極線SL1~SLn施加經D/A(digital to analog，數位類比)轉換之類比影像信號SS(1)~SS(n)。
    閘極驅動器400根據自顯示控制電路200輸出之閘極起動脈衝信號GSP及閘極時脈信號GCK，以一個訊框期間為週期重複分別對高位準電位之掃描信號GOUT(1)~GOUT(m)之閘極線GL1~GLm之施加。再者，對該閘極驅動器400之詳細說明稍後闡述。
    CS驅動器500根據自顯示控制電路200輸出之第1偏壓信號Vcs1、第2偏壓信號Vcs2、CS時脈信號CCK、及CS起動脈衝信號CSP，分別對CS線CL1~CLm施加用以對各像素形成部中之像素電極Ep之電位(以下稱為「像素電位」，標註符號Vd)施加偏壓之輔助電容信號CSS(1)~CSS(m)。再者，對該CS驅動器500之詳細說明稍後闡述。
    如以上般，分別對源極線SL1~SLn施加影像信號SS(1)~SS(n)，分別對閘極線GL1~GLm施加掃描信號GOUT(1)~GOUT(m)，藉此使基於自外部傳送之圖像信號DAT的圖像顯示於顯示部600。 <1.2閘極驅動器之構成及動作>
    圖2係用以對本實施形態中之閘極驅動器400及CS驅動器500之構成進行說明的方塊圖。如圖2所示，閘極驅動器400包含包括m個(段)閘極雙穩定電路40(1)~40(m)、及一個(段)虛設用閘極雙穩定電路40(m+1)(以下稱為「虛設段」)之閘極位移暫存器410。再者，對CS驅動器500之說明稍後闡述。於本實施形態中，藉由閘極位移暫存器410實現第2位移暫存器，藉由閘極雙穩定電路實現第2雙穩定電路。
    如上所述於顯示部600形成有m列×n行之像素矩陣，以一對一地與該等像素矩陣之各列對應之方式於各段中設置有上述閘極雙穩定電路。該閘極雙穩定電路及下述之CS雙穩定電路於各時間點成為兩個狀態(第1狀態及第2狀態)中之任一狀態，並輸出表示該狀態之信號(以下稱為「狀態信號」)。於本實施形態中，若雙穩定電路成為第1狀態，則自該雙穩定電路輸出高位準(接通位準)電位之狀態信號，若雙穩定電路成為第2狀態，則自該雙穩定電路輸出低位準(斷開位準)電位之狀態信號。又，於以下內容中，將自雙穩定電路輸出高位準電位之狀態信號之期間稱為「選擇期間」。
    圖3係表示本實施形態中之閘極位移暫存器410之除了最前段及最後段以外之構成的方塊圖。圖4係表示本實施形態中之閘極位移暫存器410之最前段側之構成的方塊圖。圖5係表示本實施形態中之閘極位移暫存器410之最後段側之構成的方塊圖。再者，於以下說明中，有時將第x段(x=1~m+1)之雙穩定電路簡稱為「第x段」。如上所述，該位移暫存器410包含m個閘極雙穩定電路40(1)~40(m)與一個虛設用閘極雙穩定電路40(m+1)。於圖3中表示第i-2段40(i-2)~第i+1段40(i+1)，於圖4中表示第1段40(1)及第2段40(2)，於圖5中表示第m-1段40(m-1)及第m段40(m)與虛設段40(m+1)。
    於各閘極雙穩定電路設置有：用以接收時脈信號CK1(以下稱為「第1時脈信號」)之輸入端子、用以接收時脈信號CK2(以下稱為「第2時脈信號」)之輸入端子、用以接收低位準之直流電源電位Vss(亦將該電位之大小稱為上述「Vss電位」)之輸入端子、用以接收設置信號S之輸入端子、用以接收重置信號R之輸入端子、及用以輸出狀態信號Z之輸出端子。
    如上所述，對閘極位移暫存器410賦予2相之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2作為閘極時脈信號GCK。
    對閘極位移暫存器410之各段(各閘極雙穩定電路)之輸入端子賦予之信號如下。再者，以下假設i為奇數，m為偶數。如圖3~圖5所示，於第奇數段，賦予第1閘極時脈信號GCK1作為第1時脈信號CK1，賦予第2閘極時脈信號GCK2作為第2時脈信號CK2。於第偶數段，賦予第1閘極時脈信號GCK1作為第2時脈信號CK2，賦予第2閘極時脈信號GCK2作為第1時脈信號CK1。又，於各段共通地賦予低位準之直流電源電位Vss。
    於各段中，賦予自前段輸出之狀態信號Z作為設置信號S，賦予自下一段輸出之狀態信號Z作為重置信號R。其中，於第1段(最前段)40(1)賦予閘極起動脈衝信號GSP作為設置信號S。又，於第m段(最後段)40(m)賦予自虛設段40(m+1)輸出之狀態信號作為重置信號R。再者，於虛設段40(m+1)賦予自第m段40(m)輸出之狀態信號Z作為設置信號S，賦予自身之狀態信號Z作為重置信號R。因此，虛設段40(m+1)之狀態信號Z成為高位準電位之期間較其他段之狀態信號Z成為高位準電位之期間更短。亦可對第m段40(m)賦予閘極端脈衝(gate end pulse)信號GEP作為重置信號R來代替設置此種虛設段40(m+1)。該閘極端脈衝信號為於掃描期間T1結束後之一個水平掃描期間成為高位準電位之信號。
    於如上所述之構成中，若對閘極位移暫存器410之第1段40(1)賦予作為設置信號S之閘極起動脈衝信號GSP，則根據第1閘極時脈信號GCK1及第2閘極時脈信號GCK2，閘極起動脈衝信號GSP中所包含之脈衝(該脈衝包含於自各段輸出之狀態信號Z)自第1段40(1)向第m段40(m)依序傳送。而且，根據該脈衝之傳送，分別自第1段40(1)~第m段40(m)輸出之狀態信號Z依序成為高位準電位。該等分別自第1段40(1)~第m段40(m)輸出之狀態信號Z分別作為掃描信號GOUT(1)~GOUT(m)賦予至閘極線GL1~GLm。再者，分別自第1段40(1)~第m段40(m)輸出之狀態信號Z亦可於藉由位準偏移器升高電壓之後，作為掃描信號GOUT(1)~GOUT(m)而分別賦予至閘極線GL1~GLm。藉由以上內容，如圖6所示，對一個個水平掃描期間依序將成為高位準電位之掃描信號賦予至顯示部600內之閘極線。 <1.3閘極雙穩定電路之構成>
    圖7係表示本實施形態中之各閘極雙穩定電路之構成之電路圖。再者，下述之CS雙穩定電路亦與閘極雙穩定電路同樣地成為圖7所示之構成。如圖7所示，該雙穩定電路包含4個薄膜電晶體(開關元件)M1~M4、電容器(電容元件)C1、4個輸入端子41~44、低位準之直流電源電位Vss用之輸入端子、及輸出端子49。此處，對接收第1時脈信號CK1之輸入端子標註符號41，對於接收第2時脈信號CK2之輸入端子標註符號42。對接收設置信號S之輸入端子標註符號43，對接收重置信號R之輸入端子標註符號44。又，對輸出狀態信號Z之輸出端子標註符號49。
    其次，對該雙穩定電路內之構成要素間之連接關係進行說明。薄膜電晶體M1之閘極端子、薄膜電晶體M3之源極端子、薄膜電晶體M4之汲極端子、及電容器C1之一端相互連接。以下，為了方便起見將相互連接該等之連接點(配線)稱為「第1節點」。對該第1節點標註符號N1。
    對於薄膜電晶體M1，閘極端子連接於第1節點N1，汲極端子連接於輸入端子41，源極端子連接於輸出端子49。對於薄膜電晶體M2，閘極端子連接於輸入端子42，汲極端子連接於輸出端子49，源極端子連接於直流電源電位Vss用之輸入端子。對於薄膜電晶體M3，閘極端子及汲極端子連接於輸入端子43(即，與二極體連接)，源極端子連接於第1節點N1。對於薄膜電晶體M4，閘極端子連接於輸入端子44，汲極端子連接於第1節點N1，源極端子連接於直流電源電位Vss用之輸入端子。對於電容器C1，一端連接於第1節點N1，另一端連接於輸出端子49。
    其次，對該閘極雙穩定電路中之各構成要素之功能進行說明。薄膜電晶體M1於第1節點N1之電位成為高位準時，將第1時脈信號CK之電位賦予至輸出端子49。薄膜電晶體M2於第2時脈信號CK2之電位成為高位準時，使輸出端子49之電位朝向Vss電位變化。薄膜電晶體M3於設置信號S之電位成為高位準時，使第1節點N1之電位朝向高位準變化。薄膜電晶體M4於重置信號R之電位成為高位準時，使第1節點N1之電位朝向Vss電位變化。電容器C1作為將第1節點N1自舉(bootstrap)時之輔助電容而發揮功能。 <1.4閘極雙穩定電路之動作>
    圖8係用以對本實施形態中之第i段閘極雙穩定電路40(i)之動作中之尤其下述掃描期間T1中之動作進行說明的信號波形圖。再者，其他閘極雙穩定電路之動作亦相同，因此省略說明。於第i段中，第1閘極時脈信號GCK1及第2閘極時脈信號GCK2分別相當於第1時脈信號CK1及第2時脈信號CK2。圖8中之自時間點t1起至時間點t2為止之期間相當於選擇期間。於以下說明中，將自一個訊框期間中之間極起動脈衝信號GSP上升之時間點(掃描開始時間點)起至虛設段之掃描信號GOUT(m+1)上升之時間點為止的期間稱為「掃描期間」，並標註符號T1。該掃描期間T1為對複數(m根)之閘極線GL(1)~GL(m)進行一次掃描之期間。又，將自一個訊框期間中之虛設段之掃描信號GOUT(m+1)上升之時間點起至後續之訊框期間閘極起動脈衝信號GSP上升之時間點為止的期間稱為「休止期間」，並標註符號T2。該休止期間T2為除了虛設段40(m+1)以外之閘極雙穩定電路40(1)~40(m)之輸出信號之任一者成為低位準電位的期間。於掃描期間T1之動作說明中，將選擇期間之前之一個水平掃描期間稱為「設置期間」，將選擇期間之後之一個水平掃描期間稱為「重置期間」。又，將掃描期間T1中之除了選擇期間、設置期間、及重置期間以外之期間稱為「通常動作期間」。
    若變為設置期間(若變為時間點t0)，則設置信號S之電位自低位準變為高位準。薄膜電晶體M3如圖7所示成為二極體連接，因此設置信號S之電位成為高位準，藉此薄膜電晶體M3成為接通狀態，電容器C1得以充電(此處為預充電)。藉此，第1節點N1之電位自低位準變為高位準，薄膜電晶體M1成為接通狀態。然而，於設置期間，第1閘極時脈信號GCK1(第1時脈信號CK1)之電位成為低位準，因此狀態信號Z之電位以低位準維持。
    若變為選擇期間(若變為時間點t1)，則設置信號S自高位準變為低位準。藉此，薄膜電晶體M3成為斷開狀態。此時，第1節點N1成為浮動狀態。於該時間點t1，第1閘極時脈信號GCK1之電位自低位準變為高位準。薄膜電晶體M1為接通狀態而存在閘極電容，因此伴隨輸入端子41之電位之上升第1節點N1之電位亦上升(將第1節點N1自舉)。此時，電容器C1以促進第1節點N1之電位上升之方式起作用。其結果為，薄膜電晶體M1之閘極電位變為充分高之位準，因此狀態信號Z之電位上升直至第1閘極時脈信號GCK1之高位準(Vdd電位)為止。
    若變為重置期間(若變為時間點t2)，則第1閘極時脈信號GCK1之電位自高位準變為低位準。於時間點t2薄膜電晶體M1變為接通狀態，因此與輸入端子41之電位之降低一併狀態信號Z之電位降低。如此，狀態信號Z之電位降低，藉此經由電容器C1而第1節點N1之電位亦降低。又，於重置期間，重置信號R自低位準變為高位準。因此，薄膜電晶體M4成為接通狀態。其結果為，於重置期間，第1節點N1之電位切實地降低為低位準。進而，於重置期間，第2閘極時脈信號GCK2(第2時脈信號CK2)自低位準變為高位準。因此，由於薄膜電晶體M2成為接通狀態，故而狀態信號Z之電位切實地降低為低位準。
    於通常動作期間(於掃描期間T1，時間點t0以前之期間及時間點t3以後之期間)，第2閘極時脈信號GCK2之電位對每一個水平掃描期間重複高位準與低位準，藉此薄膜電晶體M2於每一個水平掃描期間成為接通狀態。因此，可將狀態信號Z之電位維持成低位準。
    再者，以下說明中，以符號tgck1表示掃描期間T1中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各自之週期(以下稱為「掃描期間閘極週期」)。又，以符號fgck1表示掃描期間T1中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2各自之頻率(以下稱為「掃描期間閘極頻率」)。 <1.6 CS驅動器之構成及動作>
    如上述圖2所示，本實施形態中之CS驅動器500包含CS位移暫存器510及CS輸出部520。於本實施形態中，閘極驅動器400與CS驅動器500分別配置於夾著顯示部600之兩側。CS位移暫存器510包含m個(段)CS雙穩定電路50(1)~50(m)、及一個(段)虛設用CS雙穩定電路50(m+1)(以下亦稱為「虛設段」)。如上所述於顯示部600形成有m列×n行之像素矩陣，以一對一地與該等像素矩陣之各列對應之方式於各段中設置有上述CS雙穩定電路。CS雙穩定電路50(1)~50(m)連接於CS輸出部520。CS輸出部520連接於CS線CL1~CLm。於本實施形態中，藉由CS位移暫存器510來實現第1位移暫存器，藉由CS雙穩定電路來實現第1雙穩定電路。 <1.6.1 CS位移暫存器之構成及動作>
    圖9係表示本實施形態中之CS驅動器500之除了最前段及最後段以外之構成的方塊圖。圖10係表示本實施形態中之CS驅動器500之最前段側之構成的方塊圖。圖11係表示本實施形態中之CS驅動器500之最後段側之構成的方塊圖。如上所述，各CS雙穩定電路之構成與上述閘極雙穩定電路相同。因此，省略對與上述閘極雙穩定電路共通之部分之說明。
    然而，該CS雙穩定電路中，賦予至用以接收第1時脈信號之輸入端子41及用以接收第2時脈信號之輸入端子42的信號與上述閘極雙穩定電路不同。即，如圖9~圖11所示，於第奇數段，賦予第1CS時脈信號CCK1作為第1時脈信號CK1，賦予第2CS時脈信號CCK2作為第2時脈信號CK2。於第偶數段，賦予第1CS時脈信號CCK1作為第2時脈信號CK2，賦予第2CS時脈信號CCK2作為第1時脈信號CK1。
    又，如圖10所示，於第1段(第最前段)50(1)，賦予CS起動脈衝信號CSP作為設置信號S。該CS起動脈衝信號CSP為於上述閘極起動脈衝信號GSP之電位成為高位準之一個平掃描期間之後的一個水平掃描期間、及休止期間T2之開始之後的一個水平掃描期間中電位成為高位準的信號。
    於如上所述之構成中，若對CS位移暫存器510之第1段40(1)賦予作為設置信號S之CS起動脈衝信號CSP，則根據第1CS時脈信號CCK1及第2CS時脈信號CCK2，將CS起動脈衝信號CSP中所包含之脈衝(該脈衝包含於自各段輸出之狀態信號Z中)自第1段40(1)向第m段40(m)依序傳送。接下來，根據該脈衝之傳送，分別自第1段40(1)~第m段40(m)輸出之狀態信號Z依序成為高位準電位。該等分別自第1段40(1)~第m段40(m)輸出之狀態信號Z作為控制信號COUT(1)~COUT(m)而賦予至CS輸出部520。更詳細而言，該等控制信號COUT(1)~COUT(m)分別賦予至構成CS輸出部520之後述偏壓用薄膜電晶體(第1開關元件)60(1)~60(m)之閘極端子。根據以上內容，如圖12所示，對一個個水平掃描期間依序將成為高位準電位之控制信號賦予至CS輸出部520。 <1.6.2 CS雙穩定電路之動作>
    圖13係用以對本實施形態中之第i段之CS雙穩定電路50(i)之動作中之尤其掃描期間T1之動作進行說明的信號波形圖。如圖13所示，該CS雙穩定電路之動作為於上述閘極雙穩定電路之動作中分別將第1閘極時脈信號GCK1及第2閘極時脈信號GCK2置換成第1CS時脈信號CCK1及第2CS時脈信號CCK2者，因此省略掃描期間T1之CS雙穩定電路之詳細動作說明。
    再者，以下說明中，以符號tcck1表示掃描期間T1中之第1CS時脈信號CCK1及第2CS時脈信號CCK2之各自之週期(以下稱為「掃描期間CS週期」)。又，以符號fcck1表示掃描期間T1中之第1CS時脈信號CCK1及第2CS時脈信號CCK2之各自之頻率(以下稱為「掃描期間CS頻率」)。進而，以符號Vcck1表示掃描期間T1中之第1CS時脈信號CCK1及第2CS時脈信號CCK2之各自之振幅(以下稱為「掃描期間CS振幅」)。 <1.6.3 CS輸出部之構成及動作>
    如上述圖9~圖11所示，本實施形態中之CS輸出部520包含m個偏壓用薄膜電晶體(第1開關元件)60(1)~60(m)。偏壓用薄膜電晶體60(1)~60(m)分別與CS雙穩定電路50(1)~50(m)對應，並且分別與CS線CL1~CLm對應。於各偏壓用薄膜電晶體之閘極端子連接有對應之CS雙穩定電路之輸出端子49(輸出狀態信號Z之端子)，於汲極端子連接有對應之CS線。又，對第奇數段之偏壓用薄膜電晶體之源極端子賦予第1偏壓信號Vcs1，對第偶數段之偏壓用薄膜電晶體之源極端子賦予第2偏壓信號Vcs2。再者，藉由CS線(輔助電容信號)、第1偏壓信號Vcs1、及第2偏壓信號Vcs2之電位代替各偏壓用薄膜電晶體之源極端子與汲極端子。然而，本說明書中，無關該等電位，於各偏壓用薄膜電晶體中，將連接於對應之CS線之側的端子設為汲極端子、將賦予有第1偏壓信號Vcs1或第2偏壓信號Vcs2之端子設為源極端子來進行說明。
    圖14係用以對本實施形態中之CS輸出部520之動作中之尤其掃描期間T2之動作進行說明的信號波形圖。如圖14所示，第1偏壓信號Vcs1及第2偏壓信號為相互不同之電位，並且對每一個訊框期間電位反轉。即，連續之兩個訊框期間中之例如先行之一個訊框期間中，第1偏壓信號Vcs1之電位為特定之高位準Vh(以下簡稱為「高位準Vh」)且第2偏壓信號Vcs2為特定之低位準V1(以下簡稱為「低位準V1」)，後續之一個訊框期間中，第1偏壓信號Vcs1之電位成為低位準V1且第2偏壓信號Vcs2之電位成為高位準Vh。
    首先，設為第1偏壓信號Vcs1之電位為高位準Vh、第2偏壓信號Vcs2之電位成為低位準V1者。若第1段CS雙穩定電路50(1)之輸出信號即控制信號COUT(1)成為高位準電位，則與其對應之偏壓用薄膜電晶體60(1)稱為接通狀態。由於對該偏壓用薄膜電晶體60(1)之源極端子賦予第1偏壓信號Vcs1，故而施加於CS線(1)之輔助電容信號CSS(1)之電位變為高位準Vh。該輔助電容信號CSS(1)之電位維持至在後續之一個訊框期間偏壓用薄膜電晶體60(1)成為接通狀態為止。
    其次，若第2段CS雙穩定電路50(2)之輸出信號即控制信號COUT(2)成為高位準電位，則與其對應之偏壓用薄膜電晶體60(2)成為接通狀態。由於對該偏壓用薄膜電晶體60(2)之源極端子賦予第2偏壓信號Vcs2，故而施加於CS線(2)之輔助電容信號CSS(2)之電位變為低位準V1。該輔助電容信號CSS(2)之電位維持至在後續之一個訊框期間偏壓用薄膜電晶體60(2)成為接通狀態為止。
    其次，若第3段CS雙穩定電路50(3)之輸出信號即控制信號COUT(3)成為高位準電位，則與其對應之偏壓用薄膜電晶體60(3)成為接通狀態。由於對該偏壓用薄膜電晶體60(3)之源極端子賦予第1偏壓信號Vcs1，故而施加於CS線(3)之輔助電容信號CSS(3)之電位變為高位準Vh。該輔助電容信號CSS(3)之電位維持至在後續之一個訊框期間偏壓用薄膜電晶體60(3)成為接通狀態為止。以下同樣地，根據CS雙穩定電路之輸出信號即控制信號，施加於各CS線之輔助電容信號之電位依序變化。 <1.7像素電位之變化>
    圖15係用以對本實施形態中之像素電位之變化進行說明的信號波形圖。於本實施形態中，於各列進行使像素電位之極性反轉之線反轉驅動。再者，以下內容中，作為針對每1列使像素電位之極性反轉者進行說明，但亦可針對每複數列使像素電位之極性反轉。於圖15中，Vd(1)~Vd(3)分別表示對應於閘極線GL1~GL3而設置之像素形成部中之任意像素形成部中的像素電位Vd。以下內容中，將像素電位Vd(1)稱為「第1列像素電位」，將像素電位Vd(2)稱為「第2列像素電位」，將像素電位Vd(3)稱為「第3列像素電位」。
    若閘極線GL1成為選擇狀態(掃描信號GOUT(1)成為高位準電位)，則閘極端子連接於該閘極線GL1之像素薄膜電晶體80成為接通狀態，因此藉由經由該像素薄膜電晶體80而賦予之影像信號對像素電容器Cp進行充電。其結果為，如圖15所示，第1列像素電位Vd(1)成為寫入電位Vsig。其次，若掃描信號GOUT(1)成為低位準電位，則像素薄膜電晶體80成為斷開狀態，藉此第1列像素電位Vd(1)保持為寫入電位Vsig。直至該時間點為止，施加於沿著閘極線GL1配置之CS線CL1之輔助電容信號CSS(1)之電位成為低位準V1。
    其次，輔助電容信號CSS(1)之電位自低位準V1變為高位準Vh。因此，對第1列像素電位Vd(1)施加根據輔助電容信號CSS(1)之變化量之偏壓電壓△Vcs。其結果為，第1列像素電位Vd(1)之電位以下述式(1)表示。
    Vd(1)=Vsig+△Vcs=Vsig+(Ccs/(Clc+Ccs))×(Vh-V1) (1)
    如此，第1列像素電位Vd(1)與相當於影像信號之振幅之寫入電位Vsig相比僅大(Ccs/(Clc+Ccs))×(Vh-V1)。如此，可減少應賦予至源極線之影像信號之振幅，並且對液晶層施加較大之電壓。藉此，可實現低消耗電力化。該第1列像素電位Vd(1)保持至在後續訊框期間像素薄膜電晶體80再次成為接通狀態為止。再者，由於該後續訊框期間中亦進行相同動作，故而省略其說明。其中，該後續之訊框期間中，第1列像素電位Vd(1)之極性稱為與先行之訊框期間中者相反的極性。又，由於對於第2列像素電位Vd(2)及第3列像素電位Vd(3)亦進行相同動作，故而省略其說明。其中，對於第2列像素電位Vd(2)，成為與第1列像素電位Vd(1)相反之極性。
    再者，於本實施形態中，如上述圖6所示，閘極線GL1~GLm之掃描以閘極線GL1~GLm之編號之升序(稱為「GL1→GL2→...→GLm之順序」)進行。因此，如上述圖12所示，輔助電容信號CSS(1)~CSS(m)之電位切換順序亦成為輔助電容信號CSS(1)~CSS(m)之編號之升序(稱為「CSS(1)→CSS(2)→...CSS(m)之順序」)。然而，本發明之閘極線GL1~GLm之掃描順序及輔助電容信號CSS(1)~CSS(m)之電位切換順序並不限定於此。於閘極線GL1~GLm之掃描以閘極線GL1~GLm之編號之降序(稱為「GLm→...→GL2→GL1之順序」)進行之情形時，輔助電容信號CSS(1)~CSS(m)之電位切換順序亦成為輔助電容信號CSS(1)~CSS(m)之編號之降序(稱為「CSS(m)→...CSS(2)→CSS(1)之順序」)。又，閘極線GL1~GLm之掃描順序及輔助電容信號CSS(1)~CSS(m)之電位切換順序亦可切換。 <1.8休止期間之動作>
    圖16係用以對本實施形態中之CS驅動器500之動作中之尤其休止期間T2之動作進行說明的信號波形圖。如圖16所示，於本實施形態中，一個訊框期間包含掃描期間T1與設置於該掃描期間T1之後之休止期間T2。即，掃描期間T1與休止期間T2以一個訊框期間為週期交替出現。於關於CS驅動器500之動作之說明之前，首先，對閘極驅動器400之動作進行說明。此處，以符號tgck2表示休止期間T2中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各者之週期(以下稱為「休止期間閘極週期」)。又，以符號fgck2表示休止期間T2中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之各者之頻率(以下稱為「休止期間閘極頻率」)。
    於本實施形態中，休止期間T2設置為較掃描期間T1更長。然而，本發明並不限定於此，亦可為休止期間T2較掃描期間T1更短。
    於掃描期間T1中，閘極驅動器400以掃描期間閘極頻率fgck1驅動，分別自第1段40(1)~第m段40(m)輸出之作為狀態信號Z之掃描信號GOUT(1)~GOUT(m)根據第1閘極時脈信號GCK1及第2閘極時脈信號GCK2依序成為高位準電位。另一方面，於休止期間T2中，閘極驅動器400以較掃描期間閘極頻率fgck1更低之休止期間閘極頻率fgck2驅動，掃描信號GOUT(1)~GOUT(m)維持為低位準電位。即，於該休止期間T2中，閘極線GL1~GLm之任一者均為非選擇狀態。藉由此種動作，可降低用以驅動閘極驅動器400之消耗電力。再者，於休止期間T2中，亦可停止對閘極驅動器400供給閘極時脈信號GCK或將閘極時脈信號GCK維持成低位準電位。
    其次，對本實施形態中之CS驅動器500之動作進行說明。於掃描期間T1中，分別自第1段50(1)~第m-1段50(m-1)輸出之作為狀態信號Z之控制信號COUT(1)~COUT(m-1)根據第1CS時脈信號CCK1及第2CS時脈信號CCK2依序成為高位準電位。再者，對於控制信號COUT(m)，於該掃描期間T1之後之休止期間T2之最初之一個水平掃描期間成為高位準電位。
    另一方面，於休止期間T2中，CS驅動器500之動作與掃描期間T1中之動作不同。此處，以符號tcck2表示休止期間T2中之第1CS時脈信號CCK1及第2CS時脈信號CCK2各者之週期(以下稱為「休止期間CS週期」)。又，以符號fcck2表示休止期間T2中之第1CS時脈信號CCK1及第2CS時脈信號CCK2各者之頻率(以下稱為「休止期間CS頻率」)。進而，以符號Vcck2表示休止期間T2中之第1CS時脈信號CCK1及第2CS時脈信號CCK2各者之振幅(以下稱為「休止期間CS振幅」)。
    如圖16所示，休止期間CS週期tcck2較掃描期間CS週期tcck1更長。即，休止期間CS頻率fcck2較掃描期間CS頻率fcck1更低。此處，較理想為掃描期間CS頻率fcck1為休止期間CS頻率fcck2之整數倍。藉此，可將顯示控制電路200等設為簡易之構成。又，較理想為掃描期間CS頻率fcck1為休止期間CS頻率fcck2之2倍以上。換言之，較理想為休止期間CS頻率fcck2為掃描期間CS頻率fcck1之1/2倍以下。藉此，可充分降低CS驅動器500之驅動所需之消耗電力。此種CS時脈信號CCK之頻率(週期)之控制例如於顯示控制電路200中進行。上述閘極時脈信號GCK之頻率(週期)之控制例如亦於顯示控制電路200中進行。再者，於本實施形態中，休止期間CS振幅Vcck2及掃描期間CS振幅Vcck1為相互相同大小。
    如圖16所示，於休止期間T2中之最初之一個水平掃描期間CS起動脈衝信號CSP成為高位準電位。因而，根據較掃描期間CS頻率fcck1更低之休止期間CS頻率fcck2，控制信號COUT(1)~COUT(m)依序成為高位準電位。如此，於本實施形態中，於休止期間T2中，以較掃描期間T1中之週期更長之週期控制信號COUT(1)~COUT(m)依序成為高位準電位。於休止期間T2中，若控制信號COUT(1)~COUT(m)成為高位準電位，則偏壓用薄膜電晶體60(1)~(m)分別成為接通狀態。該休止期間T2中之第1偏壓信號Vcs1及第2偏壓信號Vcs2為與掃描期間T1中之偏壓信號相同之電位。因此，分別賦予至CS線CL1~CLm之輔助電容信號CSS(1)~CSS(m)之電位不產生變化。
    圖17係用以對本實施形態中之第i段CS雙穩定電路50(i)之動作中之尤其休止期間T2中之動作進行說明的信號波形圖。再者，由於其他CS雙穩定電路之動作亦相同，故而省略說明。於休止期間T2中之動作說明中，將設置信號S成為高位準電位之一個水平掃描期間稱為「設置期間」，將自設置期間之結束時間點起至選擇期間開始時間點為止之期間稱為「待選擇期間」，將自選擇期間結束時間點起至重置信號R變為高位準電位之時間點為止之期間稱為「待重置期間」，將重置信號R成為高位準電位之期間稱為「重置期間」。又，將休止期間T2中之除了選擇期間、設置期間、待選擇期間、待重置期間及重置期間以外之期間稱為「通常動作期間」。
    關於設置期間(時間點s0~s1)之動作，由於與掃描期間T1中之設置期間中之動作相同，故而省略說明。
    若成為待選擇期間(若成為時間點s1)，則設置信號S之電位自高位準變為低位準，因此薄膜電晶體M3成為斷開狀態(參照圖7)。因此，第1節點N1成為浮動狀態。又，第1CS時脈信號CCK1維持低位準電位。因此，於待選擇期間，維持設置期間中之第1節點N1之電位。再者，由於第2CS時脈信號CCK2之電位變為低位準，故而薄膜電晶體M2成為斷開狀態。
    關於選擇期間(時間點s2~s3)之動作，由於與掃描期間T1中之設置期間之動作相同，故而省略說明。
    若成為待重置期間(若成為時間點s3)，則第1CS時脈信號CCK1之電位自高位準變為低位準，因此在薄膜電晶體M1之閘極-汲極間之寄生電容之影響下，使得第1節點N1之電位下降。該電位之下降量相當於上述自舉所致之電位之上升量。因此，薄膜電晶體M1不會成為斷開狀態。因而，如上所述，第1CS時脈信號CCK1之電位自高位準變為低位準，藉此狀態信號Z之電位變為低位準。又，其後第1CS時脈信號CCK1之電位亦維持低位準，因此狀態信號Z之電位維持低位準。
    關於重置期間(自時間點s4起之一個水平掃描期間)之動作，由於與掃描期間T1中之設置期間之動作相同，故而省略說明。
    於通常動作期間(於休止期間T2，時間點s0以前之期間及時間點s4以後之期間)，第2CS時脈信號CCK2之電位於每個休止期間CS週期tcck2重複高位準與低位準，藉此薄膜電晶體M2於每個休止期間CS週期tcck2期間成為接通狀態。因此，可將狀態信號Z之電位維持為低位準。 <1.9考察>
    考慮例如對具備圖9所示之CS驅動器500之CS驅動器單體型之液晶顯示裝置應用上述專利文獻3中所記載之驅動方法之情形。於此情形時，為了於休止期間T2將CS線CL1~CLm(輔助電容信號CSS(1)~CSS(m))之電位維持為高位準Vh或低位準V1，必需將偏壓用薄膜電晶體60(1)~60(m)維持為斷開狀態，或者，必需將偏壓用薄膜電晶體60(1)~60(m)維持為接通狀態，並且經由該等偏壓用薄膜電晶體60(1)~60(m)對CS線CL1~CLm賦予第1偏壓信號Vcs1或第2偏壓信號Vcs2。
    為了於休止期間T2將CS線CL1~CLm之電位維持為高位準Vh或低位準V1而將偏壓用薄膜電晶體60(1)~60(m)維持為斷開狀態之情形時，於該休止期間T2中CS線CL1~CLm成為浮動狀態。因此，於休止期間T2中CS線CL1~CLm容易受到雜訊等之影響。其結果會有導致顯示品質降低之虞。對此，於本實施形態中如上所述，於休止期間T2，根據第1CS時脈信號CCK1及第2CS時脈信號CCK2驅動CS驅動器500，藉此控制信號COUT(1)~COUT(m)依序成為高位準電位。因此，於控制信號COUT(1)~COUT(m)成為高位準電位之時序，分別對CS線CL1~CLm賦予高位準Vh或低位準V1。藉此，於本實施形態中，於休止期間T2中CS線CL1~CLm成為浮動狀態，藉此該等CS線CL1~CLm所受到之雜訊等之影響得以降低。其結果為，可抑制顯示品質之降低。
    另一方面，為了於休止期間T2將CS線CL1~CLm之電位維持為高位準Vh或低位準V1，而將偏壓用薄膜電晶體60(1)~60(m)維持為接通狀態並且經由該等偏壓用薄膜電晶體60(1)~60(m)對CS線CL1~CLm賦予第1偏壓信號Vcs1或第2偏壓信號Vcs2之情形時，必需繼續對偏壓用薄膜電晶體60(1)~60(m)之閘極端子賦予對位準之電位。因此，由於長時間對該等偏壓用薄膜電晶體60(1)~60(m)施加閘極偏壓應力，故而該等偏壓用薄膜電晶體60(1)~60(m)中之臨界值變動變大。其結果為，該等偏壓用薄膜電晶體60(1)~60(m)之驅動能力(可靠性)降低。對此，於本實施形態中，如上所述，於休止期間T2根據第1CS時脈信號CCK1及第2CS時脈信號CCK2驅動CS驅動器500，藉此控制信號COUT(1)~COUT(m)依序成為高位準電位。因此，於休止期間T2，對偏壓用薄膜電晶體60(1)~60(m)之閘極端子各者僅賦予一個水平掃描期間之高位準電位。藉此，於本實施形態中，施加於偏壓用薄膜電晶體60(1)~60(m)之閘極偏壓應力降低，因此該等偏壓用薄膜電晶體60(1)~60(m)中之臨界值變動降低。其結果為，可抑制該等偏壓用薄膜電晶體60(1)~60(m)之驅動能力(可靠性)之降低。 <1.10實現例>
    於本實施形態中之雙穩定電路中之各薄膜電晶體之半導體層，例如可使用a-Si或氧化物半導體等。再者，作為氧化物半導體，典型而言使用以銦、鎵、鋅及氧為主成分之氧化物半導體即InGaZnOx(以下稱為「IGZO」)，但本發明並不限定於此。例如，只要為包含銦、鎵、鋅、銅、矽、錫、鋁、鈣、鍺及鉛中之至少一種的氧化物半導體即可。
    圖18係表示將a-SiTFT及IGZO用於半導體層之TFT(以下稱為「IGZOTFT」)之汲極電流-閘極電壓特性的圖。於圖18中，橫軸表示閘極電壓Vg，縱軸表示汲極電流Ids。如圖18所示，IGZOTFT之漏電流為a-SiTFT之漏電流之1/1000以下，並且IGZOTFT之接通電流為a-SiTFT之接通電流之約20倍。
    於使用a-SiTFT之情形時，可使訊框頻率低至例如45 Hz左右。對此，將IGZOTFT用作本實施形態中之雙穩定電路之各薄膜電晶體之情形時，IGZOTFT如上所述漏電流較小，因此可使來自像素TFT之漏電流較小、像素電位之保持時間較長，因此可使訊框頻率低至例如0.2 Hz左右。因此，於使用IGZOTFT之情形時，與使用a-SiTFT之情形相比可將CS驅動器500之驅動電力設為1/100以下。再者，更詳細而言，於使用IGZOTFT之情形時，若將掃描期間CS頻率fcck1設定為60 Hz，則可將休止期間CS頻率fcck2設定為1~0.1 Hz左右。
    又，由於IGZOTFT係如上所述接通電流較大，故而於使用IGZOTFT之情形時，與使用a-SiTFT之情形時相比可將TFT之尺寸減小至1/20左右。
    再者，於使用a-SiTFT之情形時，能以較使用IGZOTFT之情形更低之成本實現本實施形態。 <1.11效果>
    根據本實施形態，於一個訊框期間，於掃描期間T1之後設置有休止期間T2。由於休止期間CS頻率fcck2較掃描期間CS頻率fcck1更低，故而降低CS驅動器500之一個訊框期間整體之驅動頻率。因此，降低CS驅動器500之驅動所需要之消耗電力。又，由於CS驅動器500經單體化而形成，故而縮小液晶顯示面板800之邊框面積，並且降低CS驅動器500之成本。
    又，根據本實施形態，於休止期間T2，於控制信號COUT(1)~COUT(m)成為高位準電位之時序分別對CS線CL1~CLm賦予高位準Vh或低位準V1。因此，於休止期間T2，CS線CL1~CLm成為浮動狀態，藉此降低該等CS線CL1~CLm所受到之雜訊等之影響。藉此，可抑制顯示品質之降低。又，於休止期間T2，對偏壓用薄膜電晶體60(1)~60(m)之閘極端子各者僅賦予一個水平掃描期間之高位準電位，因此降低偏壓用薄膜電晶體60(1)~60(m)之閘極偏壓應力。其結果為，降低偏壓用薄膜電晶體60(1)~60(m)中之臨界值變動，因此可抑制該等偏壓用薄膜電晶體60(1)~60(m)之驅動能力(可靠性)之降低。
    又，根據本實施形態，由於休止期間T2設置為較掃描期間T1更長，故而可實現進一步之消耗電力化。
    於將IGZOTFT用作本實施形態中之CS雙穩定電路之各薄膜電晶體之情形時，由於IGZOTFT之漏電流充分小，故而可進一步降低休止期間CS頻率fcck2。因此，可降低消耗電力。又，於此情形時，由於IGZOTFT之接通電流充分大，故而可使TFT尺寸充分小。藉此，可實現進一步之窄邊緣化。
    另一方面，於將a-SiTFT用作本實施形態中之CS雙穩定電路之各薄膜電晶體之情形時，可實現進一步之低成本化。
    再者，於本實施形態中，於一個訊框期間，於掃描期間T1之後設置有休止期間T2，藉此亦降低閘極驅動器400之一個訊框期間整體之驅動頻率，因此亦降低閘極驅動器400之驅動所需之消耗電力。又，關於閘極時脈信號GCK之頻率，亦由於與掃描期間T1相比於休止期間T2變低，故而亦可降低閘極驅動器400之驅動所需要之消耗電力。 <2.第2實施形態> <2.1休止期間之動作>
    圖19係用以對本發明之第2實施形態中之CS驅動器500之動作中之尤其休止期間T2之動作進行說明的信號波形圖。再者，本實施形態除了休止期間之動作以外與上述第1實施形態相同，因此對該相同之部分省略說明。如圖19所示，本實施形態中之休止期間CS振幅Vcck2較掃描期間CS振幅Vcck1更小。再者，為了於休止期間T2將偏壓用薄膜電晶體60(1)~60(m)切實地設為接通狀態，而該休止期間CS振幅Vcck2必需較偏壓用薄膜電晶體60(1)~60(m)之臨界值電壓更大。即，本實施形態中之休止期間CS振幅Vcck2較掃描期間CS振幅Vcck1更小且較偏壓用薄膜電晶體60(1)~60(m)之臨界值電壓更大。 <2.2效果>
    根據本實施形態，休止期間T2中之第1CS時脈信號CCK1及第2CS時脈信號CCK2之振幅即休止期間CS振幅Vcck2小於掃描期間T1中之第1CS時脈信號CCK1及第2CS時脈信號CCK2之振幅即掃描期間CS振幅Vcck1。因此，可實現進一步之低消耗電力化。又，於休止期間V2施加於偏壓用薄膜電晶體60(1)~60(m)之閘極偏壓應力降低，因此可實現該等偏壓用薄膜電晶體60(1)~60(m)之進一步高可靠性化。 <3.第3實施形態> <3.1整體構成及動作>
    圖20係表示本發明之第3實施形態之主動矩陣型之液晶顯示裝置之整體構成的方塊圖。對本實施形態之構成要素中之與第1實施形態相同之要素標註相同參照符號並省略說明。如圖20所示，本實施形態之液晶顯示裝置包含閘極CS驅動器900來代替上述第1實施形態中之閘極驅動器400及CS驅動器500。該閘極CS驅動器900如下述般包含上述閘極驅動器400及CS驅動器500。該閘極CS驅動器900與顯示部600一體地形成於液晶顯示面板800上。即，於本實施形態中，不僅CS驅動器500，閘極驅動器400亦與顯示部600一體地形成。該閘極驅動器400亦與CS驅動器500同樣地使用非晶矽、多晶矽、微晶矽、或氧化物半導體(例如IGZO)等而形成於包含顯示部600之液晶顯示面板800上。
    顯示控制電路200與上述第1實施形態不同，不輸出CS時脈信號CCK及CS起動脈衝信號CSP。即，本實施形態中之顯示控制電路200僅輸出數位影像信號DV與源極起動脈衝信號SSP、源極時脈信號SCK、鎖存選通信號LS、閘極起動脈衝信號GSP、閘極端脈衝信號GEP、閘極時脈信號GCK、第1偏壓信號Vcs1、及第2偏壓信號Vcs2。於本實施形態中，實現閘極起動脈衝信號GSP、閘極時脈信號GCK、及時脈信號。又，藉由閘極起動脈衝信號GSP及閘極時脈信號GCK而實現輔助電容時脈信號。
    閘極CS驅動器900內之閘極驅動器400根據自顯示控制電路200輸出之閘極起動脈衝信號GSP及閘極時脈信號GCK，以一個訊框期間為週期重複分別對高位準電位之掃描信號GOUT(1)~GOUT(m)之閘極線GL1~GLm之施加。閘極CS驅動器900內之CS驅動器500根據自顯示控制電路200輸出之閘極時脈信號GCK(第1閘極時脈信號GCK1及第2閘極時脈信號GCK2)、第1偏壓信號Vcs1及第2偏壓信號Vcs2，分別對CS線CL1~CLm施加用以對像素電位Vd施加偏壓之輔助電容信號CSS(1)~CSS(m)。於本實施形態中，藉由第1閘極時脈信號GCK1及第2閘極時脈信號GCK2而實現複數個第1位移動作時脈信號。 <3.2閘極CS驅動器之構成>
    圖21係用以對本實施形態中之閘極CS驅動器900之構成進行說明的方塊圖。該閘極CS驅動器900如上所述包含閘極驅動器400及CS驅動器500。如圖21所示，閘極驅動器400包含上述閘極位移暫存器410(以下，於本實施形態中簡稱為「位移暫存器」)及輸出緩衝器群420。CS驅動器500包含位移暫存器410及上述CS輸出部520。即，於本實施形態中，閘極驅動器400與CS驅動器500共有位移暫存器410。於本實施形態中，藉由位移暫存器410而實現第1位移暫存器。
    圖22係表示本實施形態中之閘極驅動器400及CS驅動器500之除了最前段及最後段以外之構成的方塊圖。圖23係表示本實施形態中之閘極驅動器400及CS驅動器500之最前段側之構成之方塊圖。圖24係表示本實施形態中之閘極驅動器400及CS驅動器500之最後段側之構成之塊圖。再者，對與上述第1實施形態共通之部分適當省略說明。
    如圖22~圖24所示，位移暫存器410包含m個閘極雙穩定電路(以下，於本實施形態中簡稱為「雙穩定電路」)40(1)~40(m)、與一個虛設用雙穩定電路40(m+1)(以下有時簡稱為「雙穩定電路40(m+1)」)。輸出緩衝器群420包含m個輸出緩衝器70(1)~70(m)。CS輸出部520如上所述包含m個偏壓用薄膜電晶體60(1)~60(m)。於本實施形態中，藉由雙穩定電路(閘極雙穩定電路)而實現第1雙穩定電路。
    於本實施形態中與上述第1實施形態不同，偏壓用薄膜電晶體60(1)~60(m)與雙穩定電路40(1)~40(m)錯開1段而對應。即，於本實施形態中，偏壓用薄膜電晶體60(1)~60(m)分別對應於雙穩定電路40(2)~40(m+1)。再者，該等偏壓用薄膜電晶體60(1)~60(m)與上述第1實施形態同樣地分別對應於CS線CL1~CLm。於各偏壓用薄膜電晶體之閘極端子連接有對應之雙穩定電路之輸出端子49(輸出狀態信號Z之端子)，於汲極端子連接有對應之CS線。對第奇數段之偏壓用薄膜電晶體之源極端子賦予第1偏壓信號Vcs1，對第偶數段之偏壓用薄膜電晶體之源極端子賦予第2偏壓信號Vcs2。
    輸出緩衝器70(1)~70(m)分別對應於雙穩定電路40(1)~40(m)，並且分別對應於閘極線GL1~GLm。各輸出緩衝器例如藉由圖25所示之AND電路而實現。此處，表示實現輸出緩衝器70(i)之AND電路。於以下內容中，會有以相同符號表示輸出緩衝器與實現該輸出緩衝器之AND電路之情況。於各AND電路之一個輸入端子連接有對應之雙穩定電路之輸出端子49(賦予控制信號)，對另一個輸入端子賦予對應之偏壓輸入信號Vgh，於輸出端子連接有對應之閘極線。該偏壓輸入信號Vgh自顯示控制電路200賦予至各AND電路。又，該偏壓輸入信號Vgh於掃描期間T1成為高位準電位(Vdd電位)，於休止期間T2成為低位準電位(Vss電位)。 <3.3閘極CS驅動器之動作>
    圖26係用以對本實施形態中之閘極CS驅動器900之動作進行說明之信號波形圖。首先，對掃描期間T1中之動作進行說明。於掃描期間T1，閘極CS驅動器900以掃描期間閘極頻率fgck1驅動。如圖26所示，於閘極起動脈衝信號GSP成為高位準電位之後，根據第1閘極時脈信號GCK1及第2閘極時脈信號GCK2，控制信號GOUT'(1)~GOUT'(m)依序成為高位準電位。由於於該掃描期間T1偏壓輸入信號Vgh成為高位準電位，故而於該等控制信號GOUT'(1)~GOUT'(m)成為高位準電位之時序分別AND電路70(1)~70(m)之輸出信號之電位成為高位準。即，於該控制信號GOUT'(1)~GOUT'(m)成為高位準電位之時序分別掃描信號GOUT(1)~GOUT(m)成為高位準電位。
    此處，於掃描期間T1第1偏壓信號Vcs1之電位為高位準Vh，第2偏壓信號Vcs2之電位成為低位準V1。若第2段之雙穩定電路40(2)之輸出信號即控制信號GOUT'(2)成為高位準電位，則對應於此之偏壓用薄膜電晶體60(1)成為接通狀態。由於對該偏壓用薄膜電晶體60(1)之源極端子賦予有第1偏壓信號Vcs1，故而施加於CS線(1)之輔助電容信號CSS(1)之電位變為高位準Vh。該輔助電容信號CSS(1)之電位維持直至於後續之一個訊框期間偏壓用薄膜電晶體60(1)成為接通狀態為止。
    若第3段之雙穩定電路40(3)之輸出信號即控制信號GOUT'(3)成為高位準電位，則對應於此之偏壓用薄膜電晶體60(2)成為接通狀態。由於對該偏壓用薄膜電晶體60(2)之源極端子賦予第2偏壓信號Vcs2，故而施加於CS線(2)之輔助電容信號CSS(2)之電位變為低位準V1。該輔助電容信號CSS(2)之電位維持直至於後續之一個訊框期間偏壓用薄膜電晶體60(2)成為接通狀態為止。以下同樣地，根據作為雙穩定電路之輸出信號之控制信號而施加於各CS線之輔助電容信號之電位依序產生變化。
    再者，如圖26所示，於休止期間T2使輔助電容信號CSS(1)~CSS(m)依序為高位準電位，因此於掃描期間T1之最後之一個水平掃描期間閘極起動脈衝信號GSP再次成為高位準電位。
    其次，對休止期間T2中之動作進行說明。於休止期間T2，閘極CS驅動器900以較掃描期間閘極頻率fgck1更低之休止期間閘極頻率fgck2驅動。如上所述於掃描期間T1之最後一個水平掃描期間閘極起動脈衝信號GSP變為高位準電位，因此根據較掃描期間CS頻率fcck1更低之休止期間CS頻率fcck2之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2，控制信號GOUT'(1)~GOUT'(m)依序成為高位準電位。然而，於該休止期間T2偏壓輸入信號Vgh成為低位準電位，因此AND電路70(1)~70(m)之輸出信號之電位維持低位準。即，於休止期間T2描信號GOUT(1)~掃描信號GOUT(m)維持低位準電位。
    又，若於休止期間T2控制信號GOUT'(1)~GOUT'(m)依序成為高位準電位，則偏壓用薄膜電晶體60(1)~(m)分別成為接通狀態。該休止期間T2中之第1偏壓信號Vcs1及第2偏壓信號Vcs2為與掃描期間T1中之偏壓信號相同之電位。因此，分別賦予至CS線CL1~CLm之輔助電容信號CSS(1)~CSS(m)之電位不產生變化。
    再者，本實施形態中之雙穩定電路之構成及動作與上述第1實施形態中之閘極雙穩定電路或CS雙穩定電路之構成及動作相同，因此省略其說明。 <3.4效果>
    根據本實施形態，可於閘極驅動器400與CS驅動器500中將位移暫存器410共有化。因此，由於縮小電路規模，故而例如可實現進一步之窄邊緣化。又，由於不僅CS驅動器500而且閘極驅動器400亦經單體化而形成，故而可降低閘極驅動器400之成本，並且實現進一步之窄邊緣化。
    再者，於使休止期間T2中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之振幅(以下稱為「休止期間閘極振幅」)較掃描期間T1中之第1閘極時脈信號GCK1及第2閘極時脈信號GCK2之振幅(以下稱為「掃描期間閘極振幅」)更小之情形時，可實現進一步之低消耗電力化。然而，於此情形時，必需為休止期間閘極振幅小於掃描期間閘極振幅，且大於偏壓用薄膜電晶體60(1)~60(m)之臨界值電壓及實現輸出緩衝器70(1)~70(m)之薄膜電晶體之臨界值電壓。
    再者，各輸出緩衝器只要可實質上輸出賦予之緩衝器輸入信號Vgh與對應之雙穩定電路之輸出信號即控制信號的邏輯積即可，並不限定於上述AND電路。 <4.第4實施形態> <4.1 CS驅動器之構成>
    圖27係表示本發明之第4實施形態中之CS驅動器500之構成的方塊圖。再者，本實施形態除了CS驅動器500之構造及休止期間之動作以外與上述第1實施形態相同，因此省略對該相同部分之說明。如圖27所示，本實施形態中之CS驅動器500進而包含分別對應於m條閘極線GL1~GLm而設置之m個休止時動作用薄膜電晶體(第2開關元件)61(1)~61(m)。又，該等休止動作用薄膜電晶體61(1)~61(m)分別對應於CS雙穩定電路50(1)~50(m)。
    對各休止動作用薄膜電晶體之閘極端子賦予休止期間動作用時脈信號ALL_ON，於汲極端子連接有對應之閘極線。該休止期間動作用時脈信號ALL_ON係自顯示控制電路200賦予。又，該休止期間動作用時脈信號ALL_ON於掃描期間T1始終為低位準電位。再者，於以下說明中，以符號tack2表示休止期間T2中之休止期間動作用時脈信號ALL_ON之週期(以下稱為「休止期間ALL_ON週期」)。又，以符號fack2表示休止期間T2中之休止期間動作用時脈信號ALL_ON之頻率(以下稱為「休止期間ALL_ON頻率」)。
    休止期間動作用時脈信號ALL_ON於每個休止期間ALL_ON週期tack2變為高位準電位。該休止期間ALL_ON週期tack2較掃描期間CS週期tcck1更長。即，休止期間ALL_ON頻率fack2低於掃描期間CS頻率fcck1。
    對與第奇數段之CS雙穩定電路對應之休止動作用薄膜電晶體之汲極端子賦予第1偏壓信號Vcs1。另一方面，對與第偶數段之CS雙穩定電路對應之休止動作用薄膜電晶體之汲極端子賦予第2偏壓信號Vcs2。於本實施形態中，藉由休止期間動作用時脈信號ALL_ON、CS時脈信號CCK、及CS起動脈衝信號CSP而實現輔助電容時脈信號。 <4.2 CS驅動器之動作>
    圖28係用以對本實施形態中之CS驅動器500之動作中之尤其休止期間T2之動作進行說明的信號波形圖。於掃描期間T1，休止期間動作用時脈信號ALL_ON如上所述維持低位準電位。
    於本實施形態中，與上述第1實施形態不同，於休止期間T2中第1CS時脈信號CCK1及第2CS時脈信號CCK2維持低位準電位。此時，休止期間CS頻率fcck2成為0。又，於休止期間T2中CS起動脈衝信號CSP不會成為高位準電位。因此，於休止期間T2控制信號COUT(1)~COUT(m)不會成為高位準電位。又，於休止期間T2，休止期間動作用時脈信號ALL_ON於每個休止期間ALL_ON週期tack2成為高位準電位。若休止期間動作用時脈信號ALL_ON成為高位準電位，則休止動作用薄膜電晶體61(1)~61(m)成為接通狀態。該休止期間T2中之第1偏壓信號Vcs1及第2偏壓信號Vcs2為與掃描期間T1中之偏壓信號相同之電位。因此，分別賦予至CS線CL1~CLm之輔助電容信號CSS(1)~CSS(m)之電位不產生變化。
    再者，對於CS驅動器500之其他動作由於與上述第1實施形態相同，故而省略其說明。 <4.3效果>
    根據本實施形態，於休止期間T2，代替控制信號COUT(1)~COUT(m)成為高位準電位之時序，於休止期間動作用時脈信號ALL_ON成為高位準電位之時序分別對CS線CL1~CLm賦予高位準Vh或低位準V1。因此，於休止期間T2中CS線CL1~CLm成為浮動狀態，藉此降低該等CS線CL1~CLm所受到之雜訊等之影響。藉此，可抑制顯示品質之降低。又，於休止期間T2第1CS時脈信號CCK1及第2CS時脈信號CCK2維持低位準電位，因此可實現進一步之低消耗電力化。進而，於休止期間T2控制信號COUT(1)~COUT(m)不會成為高位準電位，因此可進一步降低施加至偏壓用薄膜電晶體60(1)~60(m)之閘極偏壓應力。因而，由於偏壓用薄膜電晶體60(1)~60(m)中之臨界值變動進一步降低，故而可實現該等偏壓用薄膜電晶體60(1)~60(m)之進一步之高可靠性化。再者，即便於休止動作用薄膜電晶體61(1)~61(m)中產生臨界值變動，與於偏壓用薄膜電晶體60(1)~60(m)中產生臨界值變動之情形相比對顯示賦予之影響亦較少。 <5.第5實施形態> <5.1 CS位移暫存器之構成及動作>
    圖29係用以對本發明之第5實施形態中之CS位移暫存器510之構成進行說明的方塊圖。再者，本實施形態除了CS位移暫存器410之構成及動作以外與上述第1實施形態相同，因此省略對該相同之部之說明。於本實施形態中，自顯示控制電路200賦予至CS驅動器500之CS時脈信號CCK包含3相之CS時脈信號CCK1~CCK3。於以下內容中，將CS時脈信號CCK3稱為「第3CS時脈信號」。該等第1CS時脈信號CCK1、第2CS時脈信號CCK2、及第3CS時脈信號CCK3相互僅相位偏移一個水平掃描期間，均為三個水平掃描期間中之僅一個水平掃描期間成為高位準電位(Vdd電位)(其中，除了休止期間T2以外)。
    賦予至CS位移暫存器510之各段(各CS雙穩定電路)之輸入端子的信號如下。於第i-2段，賦予第1CS時脈信號CCK1作為第1時脈信號CK1，賦予第2CS時脈信號CCK2作為第2時脈信號CK2。於第i-1段，賦予第2CS時脈信號CCK2作為第1時脈信號CK1，賦予第3CS時脈信號CCK3作為第2時脈信號CK2。於第i段，賦予第3CS時脈信號CCK3作為第1時脈信號CK1，賦予第1CS時脈信號CCK1作為第2時脈信號CK2。再者，對於賦予至用以接收設置信號S及重置信號R之端子的信號由於與上述第1實施形態相同，故而省略說明。
    於如以上之構成中，若對CS位移暫存器510之第1段50(1)賦予作為設置信號S之CS起動脈衝信號CSP，則根據第1CS時脈信號CCK1、第2CS時脈信號CCK2、及第3CS時脈信號CCK3，如圖30所示，對一個個水平掃描期間依序將成為高位準電位之控制信號賦予至CS驅動器500內之CS輸出部520。 <5.2消耗電力>
    一般而言，CS驅動器之驅動所需要之消耗電力W(以下簡稱為「消耗電力W」)藉由下述式(1)而求出。
    W=n×f×(Cp+Ct)×V2 (1)此處，n表示CS時脈信號CCK之相數，f表示CS時脈信號GCK之頻率，Cp表示配線電容，Ct表示薄膜電晶體之負載電容。
    於上述第1實施形態中，CS時脈信號CCK之相數為2。因此，根據上述式(1)，上述第1實施形態中之消耗電力W可藉由下述式(2)表示。
    W=2×f×(Cp+Ct)×V2 (2)
    另一方面，於本實施形態中，CS時脈信號CCK之相數為3。又，於著眼於CS時脈信號CCK之各相(以下簡稱為「各相」)之情形時，本實施形態中之賦予有該各相之雙穩定電路之輸入端子41或42之個數(以下稱為「連接數」)少於上述第1實施形態中之連接數。其意味著對各相之薄膜電晶體之負載電容變小。於上述第1實施形態中，各相對每1段交替賦予至輸入端子41或42，因此連接數為m。再者，此處為了方便起見不考慮虛設段50(m+1)。另一方面，於本實施形態中，各相隔開1段且對每1段交替賦予至輸入端子41或42，因此連接數為(2/3)×m。即，本實施形態中之對各相之薄膜電晶體之負載電容成為上述第1實施形態中之負載電容之2/3。因而，根據上述式(1)，本實施形態中之消耗電力W可藉由下述式(3)表示。
    W=3×f×(Cp+(2/3)×Ct)×V2 (3)
    此處，若假設為Cp=Ct/3，則可分別藉由下述式(4)及(5)而表示上述式(2)及式(3)。
    W=2.67×f×Ct×V2 (4)
    W=2×f×Ct×V2 (5)
    根據上述式(4)及(5)，可明白：於本實施形態中，與上述第1實施形態相比可降低30%左右消耗電力W。 <5.3效果>
    根據本實施形態，CS時脈信號CCK之相數成為3。因此，賦予有各相之CS雙穩定電路之輸入端子41或42之個數(連接數)少於上述第1實施形態中之連接數。因此，對各相之薄膜電晶體之負載電容變小。因而，可實現進一步之低消耗電力化。 <6.其他>
    於上述各實施形態中，較理想為CS時脈信號CCK及閘極時脈信號GCK之頻率及振幅之控制於顯示控制電路200中進行，但亦可設為分別於CS驅動器500及閘極驅動器400中進行此種控制。
    本發明中之CS雙穩定電路及閘極雙穩定電路之構成並不限定於上述各實施形態中所例示者，可進行各種變形。
    於上述第1實施形態中，CS時脈信號CCK包含2相，於上述第5實施形態中，CS時脈信號CCK包含3相，但本發明並不限定於此。CS時脈信號CCK亦可包含4相以上。
    於上述各實施形態中，設為設置於雙穩定電路內之薄膜電晶體全部為n通道型者而進行了說明，但本發明並不限定於此。設置於雙穩定電路內之薄膜電晶體即便為p通道型亦可應用本發明。
    另外，於不脫離本發明之主旨之範圍內可將上述各實施形態進行各種變形而實施。
    藉由以上內容，根據本發明，可提供一種降低了消耗電力之CS驅動方式之液晶顯示裝置、及該液晶顯示裝置內之輔助電容線之驅動方法。 [產業上之可利用性]
    本發明可應用於驅動器單體型之液晶顯示裝置中。
    40(1)~40(m)‧‧‧閘極雙穩定電路(雙穩定電路)
    40(m+1)‧‧‧閘極雙穩定電路(虛設段)
    41~44‧‧‧輸入端子(輸入節點)
    49‧‧‧輸出端子(輸出節點)
    50(1)~50(m)‧‧‧CS雙穩定電路(雙穩定電路)
    50(m+1)‧‧‧CS雙穩定電路(虛設段)
    60(1)~60(m)‧‧‧偏壓用薄膜電晶體(第1開關元件)
    61(1)~61(m)‧‧‧休止動作用薄膜電晶體(第2開關元件)
    70(1)~70(m)‧‧‧輸出緩衝器(AND電路)
    80‧‧‧像素薄膜電晶體(像素開關元件)
    300‧‧‧源極驅動器(影像信號線驅動電路)
    400‧‧‧閘極驅動器(掃描信號線驅動電路)
    410‧‧‧閘極位移暫存器
    420‧‧‧輸出緩衝器群
    500‧‧‧CS驅動器(輔助電容線驅動電路)
    510‧‧‧CS位移暫存器
    520‧‧‧CS輸出部
    600‧‧‧顯示部
    800‧‧‧液晶顯示面板
    900‧‧‧閘極CS驅動器
    ALL_ON‧‧‧休止期間動作用時脈信號
    C1‧‧‧電容器(電容元件)
    CCK1~CCK3‧‧‧第1CS時脈信號~第3CS時脈信號(第1位移動作用時脈信號)
    Ccs‧‧‧輔助電容
    COUT(1)~COUT(m)‧‧‧控制信號CSP CS起動脈衝信號
    CSS(1)~CSS(m)‧‧‧輔助電容信號
    Ep‧‧‧像素電極
    fack2‧‧‧休止期間ALL_ON頻率
    fcck1‧‧‧掃描期間CS頻率
    fcck2‧‧‧休止期間CS頻率
    GCK1、GCK2‧‧‧第1閘極時脈信號、第2閘極時脈信號(第2位移動作用時脈信號)
    GOUT'(1)~GOUT'(m)‧‧‧控制信號
    GOUT(1)~GOUT(m)‧‧‧掃描信號
    GOUT(m+1)‧‧‧掃描信號(虛設段)
    GSP‧‧‧閘極起動脈衝信號
    M1~M4‧‧‧薄膜電晶體(開關元件)
    N1‧‧‧第1節點
    R‧‧‧重置信號
    S‧‧‧設置信號
    T1‧‧‧掃描期間
    T2‧‧‧休止期間
    tack2‧‧‧休止期間ALL_ON週期
    tcck1‧‧‧掃描期間CS週期
    tcck2‧‧‧休止期間CS週期
    Vcck1‧‧‧掃描期間CS振幅
    Vcck2‧‧‧休止期間CS振幅
    Vdd‧‧‧高位準之直流電源電位
    Vss‧‧‧低位準之直流電源電位
    圖1係表示本發明之第1實施形態之液晶顯示裝置之整體構成之方塊圖。
    圖2係用以對上述第1實施形態中之閘極驅動器及CS驅動器之構成進行說明的方塊圖。
    圖3係表示上述第1實施形態中之閘極位移暫存器之構成之方塊圖。
    圖4係表示上述第1實施形態中之閘極位移暫存器之最前段側之構成之方塊圖。
    圖5係表示上述第1實施形態中之閘極位移暫存器之最後段側之構成之方塊圖。
    圖6係對上述第1實施形態中之閘極驅動器之動作進行說明之信號波形圖。
    圖7係表示上述第1實施形態中之閘極雙穩定電路或CS雙穩定電路之構成的電路圖。
    圖8係對上述第1實施形態中之閘極雙穩定電路之掃描期間時之動作進行說明的信號波形圖。
    圖9係表示上述第1實施形態中之CS驅動器之構成之方塊圖。
    圖10係表示上述第1實施形態中之CS驅動器之最前段側之構成之方塊圖。
    圖11係表示上述第1實施形態中之CS驅動器之最後段側之構成之方塊圖。
    圖12係用以對上述第1實施形態中之CS位移暫存器之動作進行說明的信號波形圖。
    圖13係用以對上述第1實施形態中之CS雙穩定電路之掃描期間時之動作進行說明的信號波形圖。
    圖14係用以對上述第1實施形態中之CS輸出部之掃描期間時之動作進行說明的信號波形圖。
    圖15係用以對上述第1實施形態中之像素電位之變化進行說明的信號波形圖。
    圖16係用以對上述第1實施形態中之CS驅動器之休止期間時之動作進行說明的信號波形圖。
    圖17係用以對上述第1實施形態中之CS雙穩定電路之休止期間時之動作進行說明的信號波形圖。
    圖18係表示a-SiTFT及IGZOTFT之汲極電流-閘極電壓特性之圖。
    圖19係用以對本發明之第2實施形態中之CS驅動器之休止期間時之動作進行說明的信號波形圖。
    圖20係表示本發明之第3實施形態中之液晶顯示裝置之整體構成之方塊圖。
    圖21係用以對上述第3實施形態中之閘極CS驅動器之構成進行說明之方塊圖。
    圖22係表示上述第3實施形態中之閘極CS驅動器之構成之方塊圖。
    圖23係表示上述第3實施形態中之閘極CS驅動器之最前段側之構成的方塊圖。
    圖24係表示上述第3實施形態中之閘極CS驅動器之最後段側之構成的方塊圖。
    圖25係表示上述第3實施形態中之輸出緩衝器之構成例之電路圖。
    圖26係用以對上述第3實施形態中之閘極CS驅動器之動作進行說明之信號波形圖。
    圖27係表示本發明之第4實施形態中之CS驅動器之構成之方塊圖。
    圖28係用以對上述第4實施形態中之CS驅動器之動作進行說明之信號波形圖。
    圖29係表示本發明之第5實施形態中之CS驅動器之構成之方塊圖。
    圖30係用以對上述第5實施形態中之CS位移暫存器之動作進行說明之信號波形圖。
    CCK1、CCK2‧‧‧第1CS時脈信號、第2CS時脈信號(第1位移動作用時脈信號)
    COUT(1)~COUT(m)‧‧‧控制信號
    CSP‧‧‧CS起動脈衝信號
    CSS(1)~CSS(m)‧‧‧輔助電容信號
    GCK1、GCK2‧‧‧第1閘極時脈信號、第2閘極時脈信號(第2位移動作用時脈信號)
    GOUT(1)~GOUT(m)‧‧‧掃描信號
    GOUT(m+1)‧‧‧掃描信號(虛設段)
    GSP‧‧‧閘極起動脈衝信號
    T1‧‧‧掃描期間
    T2‧‧‧休止期間
    tcck1‧‧‧掃描期間CS週期
    tcck2‧‧‧休止期間CS週期
    tgck1‧‧‧掃描期間閘極時脈信號週期
    tgck2‧‧‧休止期間閘極時脈信號週期
    Vcck1‧‧‧掃描期間CS振幅
    Vcck2‧‧‧休止期間CS振幅
    Vcs1‧‧‧第1偏壓信號
    Vcs2‧‧‧第2偏壓信號
    权利要求:
    Claims (18)
    [1] 一種液晶顯示裝置，其特徵在於包含：顯示部，其包含：複數個影像信號線；複數個掃描信號線，其與該複數個影像信號線交叉；複數個像素形成部，其分別包含與該複數個影像信號線及該複數個掃描信號線對應而配置成矩陣狀之複數個像素電極；複數個輔助電容線，其沿著該複數個掃描信號線而配置；及輔助電容，其形成於各輔助電容線與沿著該輔助電容線之與掃描信號線對應之像素電極之間；顯示控制電路，其生成週期性地重複接通位準與斷開位準之時脈信號；掃描信號線驅動電路，其用來驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；及輔助電容線驅動電路，其與上述顯示部一體地形成，且用以根據上述時脈信號中所含之輔助電容時脈信號而相互獨立驅動上述複數個輔助電容線；且上述輔助電容線驅動電路包含第1位移暫存器，該第1位移暫存器包含相互級聯連接之複數個第1雙穩定電路，且根據上述輔助電容時脈信號中所含之上述複數個第1位移動作用時脈信號，而依序將該複數個第1雙穩定電路之輸出信號設為接通位準；與上述掃描期間中之上述複數個第1位移動作用時脈信號之頻率相比，上述休止期間中之該複數個第1位移動作用時脈信號之頻率較低。
    [2] 如請求項1之液晶顯示裝置，其中上述休止期間中之上述複數個第1位移動作用信號之振幅低於上述掃描期間中之該複數個第1位移動作用信號之振幅。
    [3] 如請求項1之液晶顯示裝置，其中上述休止期間較上述掃描期間更長。
    [4] 如請求項1之液晶顯示裝置，其中上述輔助電容線驅動電路進而包含複數個第1開關元件，該等之第1導通端子分別連接於上述複數個輔助電容線；上述顯示控制電路於每個上述訊框期間在兩個電位之間切換，而於各訊框期間對各第1開關元件之第2導通端子賦予固定之電位作為偏壓信號；對各第1開關元件之控制端子賦予與該第1開關元件之上述第1導通端子所連接之輔助電容線對應之第1雙穩定電路的輸出信號。
    [5] 如請求項4之液晶顯示裝置，其中上述顯示控制電路針對上述第1導通端子分別連接於相互鄰接之輔助電容線之第1開關元件中之一者，對該第1開關元件之上述第2導通端子賦予第1偏壓信號作為上述偏壓信號，針對上述第1導通端子分別連接於相互鄰接之輔助電容線之第1開關元件中之另一者，對該第1開關元件之上述第2導通端子賦予第2偏壓信號作為上述偏壓信號；上述第1偏壓信號與上述第2偏壓信號在各訊框期間為相互不同之電位。
    [6] 如請求項4之液晶顯示裝置，其中上述輔助電容線驅動電路進而包含分別對應於上述複數個第1開關元件之複數個第2開關元件；上述顯示控制電路對第2開關元件之控制端子賦予休止期間動作用時脈信號，該休止期間動作用時脈信號包含於上述輔助電容時脈信號中，上述掃描期間中之電位為斷開位準，於上述休止期間週期性地重複接通位準與斷開位準，且與上述掃描期間中之上述複數個第1位移動作用信號之頻率相比，上述休止期間中之頻率較低；各第2開關元件之第1控制端子連接於輔助電容線，該輔助電容線連接於與該第2開關元件對應之第1開關元件之上述第1導通端子；對各第2開關元件之第2控制端子賦予已賦予至與該第2開關元件對應之第1開關元件之上述第2導通端子的上述偏壓信號。
    [7] 如請求項1之液晶顯示裝置，其中上述複數個第1位移動作時脈信號為相位相互不同之3相以上之第1位移動作時脈信號。
    [8] 如請求項1之液晶顯示裝置，其中上述掃描信號線驅動電路與上述顯示部一體地形成。
    [9] 如請求項8之液晶顯示裝置，其中上述掃描信號線驅動電路包含根據上述時脈信號中所含之複數個第2位移動作時脈信號而將相互級聯連接之複數個第2雙穩定電路之輸出信號依序設為接通位準的第2位移暫存器，且將該複數個第2雙穩定電路之輸出信號分別賦予至上述複數個掃描信號線。
    [10] 如請求項8之液晶顯示裝置，其中上述掃描信號線驅動電路及上述輔助電容線驅動電路共通地包含上述第1位移暫存器；上述掃描信號線驅動電路進而包含與複數個第1雙穩定電路對應而分別設置之複數個輸出緩衝器；上述顯示控制電路將於上述掃描期間成為接通位準、於上述休止期間成為斷開位準之緩衝器輸入信號賦予至上述複數個輸出緩衝器；上述複數個輸出緩衝器將上述緩衝器輸入信號與對應之第1雙穩定電路之輸出信號的邏輯積分別賦予至上述複數個掃描信號線。
    [11] 如請求項1至7中任一項之液晶顯示裝置，其中上述輔助電容線驅動電路使用藉由氧化物半導體形成有半導體層之薄膜電晶體而實現。
    [12] 如請求項8至10中任一項之液晶顯示裝置，其中上述掃描信號線驅動電路及上述輔助電容線驅動電路使用藉由氧化物半導體形成有半導體層之薄膜電晶體而實現。
    [13] 如請求項1至7中任一項之液晶顯示裝置，其中上述輔助電容線驅動電路使用藉由非晶矽形成有半導體層之薄膜電晶體而實現。
    [14] 如請求項8至10中任一項之液晶顯示裝置，其中上述掃描信號線驅動電路及輔助電容線驅動電路使用藉由非晶矽形成有半導體層之薄膜電晶體而實現。
    [15] 一種驅動方法，其特徵在於：其係液晶顯示裝置中之複數個輔助電容線之驅動方法，上述液晶顯示裝置包含：顯示部，其包含：複數個影像信號線；複數個掃描信號線，其與該複數個影像信號線交叉；複數個像素形成部，其分別包含與該複數個影像信號線及該複數個掃描信號線對應而配置成矩陣狀之複數個像素電極；複數個輔助電容線，其沿著該複數個掃描信號線而配置；及輔助電容，其形成於各輔助電容線與沿著該輔助電容線之與掃描信號線對應之像素電極之間；顯示控制電路，其生成週期性地重複接通位準與斷開位準之時脈信號；掃描信號線驅動電路，其用來驅動該複數個掃描信號線；及輔助電容線驅動電路，其與該顯示部一體地形成，用來驅動該複數個輔助電容線；且該驅動方法包含如下步驟：驅動上述複數個掃描信號線，以使依序選擇上述複數個掃描信號線之掃描期間、與該複數個掃描信號線之任一者均成為非選擇狀態之休止期間，以包含該掃描期間與該休止期間之訊框期間為週期而交替出現；根據上述時脈信號中所含之輔助電容時脈信號而相互獨立驅動該複數個輔助電容線；及使上述休止期間中之該複數個第1位移動作用時脈信號之頻率低於上述掃描期間中之上述輔助電容時脈信號中所包含之複數個第1位移動作用時脈信號之頻率；且上述輔助電容線驅動電路包含第1位移暫存器，該第1位移暫存器包含相互級聯連接之複數個第1雙穩定電路，且根據上述複數個第1位移動作用時脈信號，而依序將該複數個第1雙穩定電路之輸出信號設為接通位準。
    [16] 如請求項15之驅動方法，其中上述休止期間中之上述複數個第1位移動作用信號之振幅低於上述掃描期間中之該複數個第1位移動作用信號之振幅。
    [17] 如請求項15之驅動方法，其中上述休止期間較上述掃描期間更長。
    [18] 如請求項15之驅動方法，其中上述複數個第1位移動作時脈信號為相位相互不同之3相以上之第1位移動作時脈信號。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI534787B|2016-05-21|Liquid crystal display device and auxiliary capacitor line drive method
    JP5372268B2|2013-12-18|走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
    JP5230853B2|2013-07-10|走査信号線駆動回路およびそれを備えた表示装置
    JP6033225B2|2016-11-30|表示装置および走査信号線の駆動方法
    US8982107B2|2015-03-17|Scanning signal line drive circuit and display device provided with same
    JP5165153B2|2013-03-21|走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
    JP5535374B2|2014-07-02|走査信号線駆動回路およびそれを備えた表示装置
    TWI529682B|2016-04-11|A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
    US8803785B2|2014-08-12|Scanning signal line drive circuit and display device having the same
    WO2014092011A1|2014-06-19|表示装置およびその駆動方法
    JPWO2011055584A1|2013-03-28|液晶表示装置およびその駆動方法
    KR101341010B1|2013-12-13|쉬프트 레지스터
    US9542897B2|2017-01-10|Gate signal line drive circuit and display device
    JP2010250030A|2010-11-04|シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
    JP2019174596A|2019-10-10|アクティブマトリクス基板および表示装置
    TW201314651A|2013-04-01|顯示裝置及其驅動方法
    JP6316423B2|2018-04-25|シフトレジスタおよびそれを備える表示装置
    JP6076253B2|2017-02-08|表示装置およびその駆動方法
    同族专利:
    公开号 | 公开日
    TWI534787B|2016-05-21|
    US20140168182A1|2014-06-19|
    WO2013018596A1|2013-02-07|
    US9336736B2|2016-05-10|
    CN103918024A|2014-07-09|
    JPWO2013018596A1|2015-03-05|
    SG11201400740TA|2014-08-28|
    JP5972267B2|2016-08-17|
    CN103918024B|2016-08-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI650743B|2014-03-26|2019-02-11|日商精工愛普生股份有限公司|驅動器之作動方法、驅動器、光電裝置及包含驅動器之電子機器|JP3292520B2|1991-10-11|2002-06-17|株式会社東芝|液晶表示装置|
    JP3583356B2|1999-09-06|2004-11-04|シャープ株式会社|アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法|
    JP2001188217A|1999-10-20|2001-07-10|Sharp Corp|アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法|
    JP3766926B2|2000-04-28|2006-04-19|シャープ株式会社|表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器|
    EP1296174B1|2000-04-28|2016-03-09|Sharp Kabushiki Kaisha|Display unit, drive method for display unit, electronic apparatus mounting display unit thereon|
    JP4137394B2|2000-10-05|2008-08-20|シャープ株式会社|表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器|
    TWI298478B|2002-06-15|2008-07-01|Samsung Electronics Co Ltd|Method of driving a shift register, a shift register, a liquid crystal display device having the shift register|
    JP4168270B2|2003-08-11|2008-10-22|ソニー株式会社|表示装置及びその駆動方法|
    JP2005062396A|2003-08-11|2005-03-10|Sony Corp|表示装置及びその駆動方法|
    JP2006011004A|2004-06-25|2006-01-12|Sharp Corp|液晶表示装置ならびにその駆動回路および駆動方法|
    JP2006053349A|2004-08-12|2006-02-23|Citizen Watch Co Ltd|表示装置|
    JP4794157B2|2004-11-22|2011-10-19|三洋電機株式会社|表示装置|
    JP4969037B2|2004-11-30|2012-07-04|三洋電機株式会社|表示装置|
    JP4969043B2|2005-02-10|2012-07-04|シャープ株式会社|アクティブマトリクス型の表示装置およびその走査側駆動回路|
    JP4627672B2|2005-03-23|2011-02-09|シャープ株式会社|表示装置の駆動方法|
    EP1895545B1|2006-08-31|2014-04-23|Semiconductor Energy Laboratory Co., Ltd.|Liquid crystal display device|
    WO2008114479A1|2007-03-16|2008-09-25|Sharp Kabushiki Kaisha|液晶表示装置およびその駆動方法|
    JP5542296B2|2007-05-17|2014-07-09|株式会社半導体エネルギー研究所|液晶表示装置、表示モジュール及び電子機器|
    US8115714B2|2007-06-06|2012-02-14|Sharp Kabushiki Kaisha|Display device and method of driving the same|
    JP2009086170A|2007-09-28|2009-04-23|Epson Imaging Devices Corp|電気光学装置及び電気光学装置の駆動方法並びに電子機器|
    KR100987589B1|2007-10-31|2010-10-12|가시오게산키 가부시키가이샤|액정표시장치 및 그 구동방법|
    WO2009116200A1|2008-03-18|2009-09-24|シャープ株式会社|表示装置およびその駆動方法|
    RU2011120013A|2008-11-19|2012-12-27|Шарп Кабушики Каиша|Плата активной матрицы и способ ее производства, устройство и панель жидкокристаллического дисплея, способ производства и управления панелью жидкокристаллического дисплея|
    JP2010256420A|2009-04-21|2010-11-11|Sony Corp|液晶表示装置および液晶表示装置の駆動方法|
    JP2010256466A|2009-04-22|2010-11-11|Sony Corp|液晶表示装置およびその駆動方法|
    WO2011033813A1|2009-09-16|2011-03-24|シャープ株式会社|表示装置および表示装置の駆動方法|
    US8654108B2|2009-09-25|2014-02-18|Sharp Kabushiki Kaisha|Liquid crystal display device|
    CN102652334B|2009-12-11|2014-12-03|夏普株式会社|显示面板、液晶显示装置和驱动方法|
    JP5528084B2|2009-12-11|2014-06-25|三菱電機株式会社|シフトレジスタ回路|
    US20130009924A1|2010-04-02|2013-01-10|Sharp Kabushiki Kaisha|Display device and method of driving the same|
    US20130147783A1|2010-08-31|2013-06-13|Sharp Kabushiki Kaisha|Pixel circuit and display device|CN105144276B|2013-04-25|2017-12-19|夏普株式会社|显示装置及其驱动方法|
    CN103941439B|2013-06-28|2016-09-28|上海中航光电子有限公司|一种补偿馈通电压驱动电路及阵列基板|
    KR20170002776A|2015-06-29|2017-01-09|삼성디스플레이 주식회사|표시 패널의 구동 방법 및 이를 수행하는 표시 장치|
    CN105679248B|2016-01-04|2017-12-08|京东方科技集团股份有限公司|移位寄存器单元及其驱动方法、栅极驱动电路、显示装置|
    CN106531105B|2016-12-26|2019-06-28|上海天马微电子有限公司|显示面板的驱动方法及显示面板|
    JP2019056740A|2017-09-20|2019-04-11|シャープ株式会社|液晶表示装置|
    法律状态:
    2021-02-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011169050||2011-08-02||
    [返回顶部]