• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種適於細間距化且能夠製造錐度較小之剖面形狀之電路的印刷配線板用銅箔及使用其之積層板。本發明之印刷配線板用銅箔具備：銅箔基材及被覆層，該被覆層被覆該銅箔基材表面之至少一部分，且包含選自由Au、Pt及Pd組成之群中之1種以上；並且上述被覆層中之Au之附著量為200μg/dm2以下，Pt之附著量為200μg/dm2以下，Pd之附著量為120μg/dm2以下。
    公开号:TW201311068A
    申请号:TW101113156
    申请日:2012-04-13
    公开日:2013-03-01
    发明作者:Hideki Furusawa；Koichiro Tanaka
    申请人:Jx Nippon Mining & Metals Corp；
    IPC主号:C22C9-00
    专利说明:
    印刷配線板用銅箔及使用其之積層體
    本發明係關於一種印刷配線板用銅箔及使用其之積層板，尤其是關於一種可撓性印刷配線板用之銅箔及使用其之積層板。
    印刷配線板於此半世紀取得了較大之進展，現已達到用於幾乎所有電子設備之程度。伴隨著近年來之電子設備之小型化、高性能化需求之增大，搭載零件之高密度構裝化或訊號之高頻化正不斷發展，對印刷配線板要求導體圖案之微細化(細間距化(fine pitch))或高頻應對等。
    一般而言，印刷配線板係經由如下步驟來製造：於銅箔上接著絕緣基板、或者於絕緣基板上蒸鍍Ni合金等後利用電鍍形成銅層而製成覆銅積層板，然後藉由蝕刻於銅箔或銅層面形成導體圖案。因此，對印刷配線板用之銅箔或銅層要求良好之蝕刻性。
    作為提高蝕刻性之技術，例如於專利文獻1揭示有附有銀系被覆層之銅箔之發明：於與作為覆銅積層板之構成材料之絕緣基材的貼合面具備由銀或銀-鈀合金構成之銀系被覆層。
    [專利文獻1]日本特開2005-101398號公報
    然而，為了對高密度構裝基板形成近年所要求水準之精密電路，若僅簡單地使銅箔之蝕刻性良好則不充分。即，所謂近年所要求之蝕刻性，係指來自表面處理之金屬未殘留於電路間之絕緣部，並且電路之錐度較小。若金屬殘留於電路間之絕緣部，則會於電路間產生短路。又，於電路形成之蝕刻時，自電路上表面向下(絕緣基板側)逐漸變寬地進行蝕刻而使電路之剖面變為梯形。若該梯形之上底與下底之差(以下稱為「錐度」)較小，則可使電路間之間隔變窄，並可獲得高密度配線基板。若錐度較大，則於縮小電路間之間隔時電路會短路，故而無法製造高密度構裝基板。
    相對於此，專利文獻1所揭示之發明由於在銅箔之粗化面形成由貴金屬構成之被覆層，故而不會抑制旁側蝕刻，有難以良好地製作錐度較小之電路之可能性。
    因此，本發明之課題在於提供一種適於細間距化且能夠製造錐度較小之剖面形狀之電路的印刷配線板用銅箔及使用其之積層板。
    本發明人等進行努力研究，結果發現：於使微量之貴金屬以層之形式附著於銅箔之蝕刻面時，形成之電路的錐度變小，藉此可形成高密度構裝基板。此種構成係基於與專利文獻1所記載之於銅箔之粗化面形成由貴金屬構成之被覆層的構成完全不同之思想者，其效果亦大為不同。
    基於以上見解而完成之本發明於一態樣中係一種印刷配線板用銅箔，其具備：銅箔基材及被覆層，該被覆層被覆該銅箔基材表面之至少一部分，且包含選自由Au、Pt及Pd組成之群中之1種以上；並且上述被覆層中之Au之附著量為200 μg/dm2以下，Pt之附著量為200 μg/dm2以下，Pd之附著量為120 μg/dm2以下。
    於本發明之印刷配線板用銅箔之一實施形態中，上述被覆層中Au之附著量為30~200 μg/dm2以下，Pt之附著量為30~200 μg/dm2以下，Pd之附著量為25~120 μg/dm2以下。
    於本發明之印刷配線板用銅箔之另一實施形態中，上述被覆層進一步包含選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上。
    於本發明之印刷配線板用銅箔之又一實施形態中，上述選自由Ni、V、Co、Cr、Sn及Zn組成之群中之金屬為Ni及Co，且上述被覆層中之Ni之附著量為300 μg/dm2以下，Co之附著量為300 μg/dm2以下。
    於本發明之印刷配線板用銅箔之又一實施形態中，將利用XPS進行自表面起之深度方向分析所得之深度方向(x：單位nm)之選自由Au、Pt及Pd組成之群中之1種以上的原子濃度(%)設為f(x)，將選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上之金屬的原子濃度設為g(x)，將區間[0、5]中取得f(x)及g(x)中第一極大值之深度設為X時，滿足g(X)≧f(X)。
    本發明於另一態樣中係一種電子電路之形成方法，其包含如下步驟：準備由本發明之銅箔構成之壓延銅箔或電解銅箔之步驟；將上述銅箔之被覆層作為蝕刻面，製作該銅箔與樹脂基板之積層體之步驟；以及使用三氯化鐵水溶液或氯化銅水溶液蝕刻上述積層體，並去除不需要銅之部分而形成銅之電路。
    本發明於又一態樣中係一種積層體，係本發明之銅箔與樹脂基板之積層體。
    本發明於又另一態樣中係一種積層體，係銅層與樹脂基板之積層體，其具備被覆上述銅層表面之至少一部分的本發明之被覆層。
    本發明於又一態樣中係一種印刷配線板，係以本發明之積層體作為材料。
    根據本發明，可提供一種適於細間距化且能夠製造錐度較小之剖面形狀之電路的印刷配線板用銅箔及使用其之積層板。 (銅箔基材)
    可用於本發明之銅箔基材之形態並無特別限制，典型而言，可以壓延銅箔或電解銅箔之形態而使用。一般而言，電解銅箔係使銅自硫酸銅鍍浴電解析出至鈦或不鏽鋼之滾筒(drum)上而製造，壓延銅箔係反覆進行利用壓延輥之塑性加工與熱處理來製造。在要求彎曲性之用途中大多使用壓延銅箔。
    銅箔基材之材料，除通常用作印刷配線板導體圖案之精銅或無氧銅等高純度之銅以外，例如亦可使用如摻Sn銅、摻Ag銅、添加有Cr、Zr或Mg等之銅合金，添加有Ni及Si等之卡遜系銅合金之類之銅合金。再者，於本說明書中單獨使用用語「銅箔」時，亦包含銅合金箔。
    可用於本發明之銅箔基材之厚度亦並無特別限制，只要適當調節為適於印刷配線板用之厚度即可。例如，可設為5~100 μm左右。然而，於為了形成精細圖案之情形時為30 μm以下，較佳為20 μm以下，典型而言為5~20 μm左右。
    用於本發明之銅箔基材並無特別限定，例如亦可使用未經粗化處理者。先前一般之情形為為利用特殊鍍敷於表面附上μm級之凹凸而實施表面粗化處理，並因物理性之定錨效應(anchor effect)而具有與樹脂之接著性，另一方面，細間距或高頻電氣特性方面是認為平滑之箔較良好，而粗化箔則往不好的方向發展。又，若為未經粗化處理者，則由於粗化處理步驟被省略而具有提高經濟性和生產性之效果。 (1)被覆層之構成
    於銅箔基材之與絕緣基板之接著面的相反側(預定形成電路面側)的表面之至少一部分上形成有被覆層。被覆層包含選自由Au、Pt及Pd組成之群中之1種以上。作為Pt、Pd、及Au以外之金屬，可列舉選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上。若使此種貴金屬微量附著於銅箔之蝕刻面，則形成電路之錐度會變小。藉此，即便銅箔之厚度不薄亦可形成錐度小之電路，故而可形成高密度構裝基板。被覆層之厚度為0.2~3 nm，較佳為0.4~3 nm。若被覆層之厚度未達0.2 nm，則抑制旁側蝕刻效果會不足，且耐抗蝕劑剝離性會劣化。即便被覆層之厚度超過3 nm亦難以再進一步提高初期蝕刻性，故而就成本方面而言，較佳為控制於3 nm以下。 (2)被覆層之鑑定
    被覆層之鑑定可利用XPS、或AES等表面分析裝置自表層進行氬濺鍍，並進行深度方向之化學分析，藉由各檢測峰值之存在來進行鑑定。 (3)附著量
    於被覆層含Au之情形時，Au之附著量為200 μg/dm2以下，較佳為30~200 μg/dm2，更佳為80~200 μg/dm2。於被覆層含Pt之情形時，Pt之附著量為200 μg/dm2以下，較佳為30~200 μg/dm2，更佳為80~200 μg/dm2。於被覆層含Pd之情形時，Pd之附著量為120 μg/dm2以下，較佳為25~120 μg/dm2，更佳為60~120 μg/dm2。即便被覆層之Au的附著量超過200 μg/dm2，被覆層之Pt的附著量超過200 μg/dm2，及被覆層之Pd的附著量超過120 μg/dm2，亦難以再進一步提高初期蝕刻性，因此，就成本面而言，分別將Au之附著量控制為200 μg/dm2以下，將Pt之附著量控制為200 μg/dm2以下，將Pd之附著量控制在120 μg/dm2以下。
    又，當被覆層包含選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上中的Ni及Co時，Ni之附著量為300 μg/dm2以下，較佳為80~300 μg/dm2。又，Co之附著量為300 μg/dm2以下，較佳為80~300 μg/dm2。即便被覆層之Ni及Co之附著量分別超過300 μg/dm2，亦難以再進一步提高初期蝕刻性，因此，就成本面而言，較佳為分別將Ni及Co之附著量控制在300 μg/dm2以下。 (4)被覆層表面之原子濃度
    被覆層較佳為將利用XPS進行自表面起之深度方向分析所獲得之深度方向(x：單位nm)的選自由Au、Pt及Pd組成之群中之1種以上的原子濃度(%)設為f(x)，將選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上之金屬之原子濃度設為g(x)，將區間[0、5]中取得f(x)及g(x)中第一極大值之深度設為X時，滿足g(X)≧f(X)。若貴金屬附著量少，則貴金屬於銅箔基材上並非以層狀而是以島狀存在，故而旁側蝕刻抑制效果會不足。然而，藉由於其上形成Ni、Co等異層，而使貴金屬發揮如「貴金屬合金層」之作用，因此，可提昇旁側蝕刻抑制效果。進而，藉由以此種Ni、Co等異層來覆蓋貴金屬層，則蝕刻中不易產生抗蝕劑剝離。
    此處，所謂「第一極大值」，係表示自被覆層表面朝向深度方向觀察時，最先存在之極大值。
    又，只要不對初期蝕刻性產生不良影響，則就耐加熱變色性之觀點而言亦可於銅箔基材與被覆層之間設置基底層。基底層較佳為鎳、鎳合金、鈷、銀、錳。設置基底層之方法可為乾式、濕式法任一者。
    為了提高防銹效果，可於被覆層上之最表層進而形成由鉻層或鉻酸鹽層、及/或矽烷處理層構成之防銹處理層。又，進而為了抑制由加熱處理產生之氧化，亦可於被覆層與銅箔之間形成具有耐氧化性之基底層。 (銅箔之製造方法)
    本發明之印刷配線板用銅箔可藉由濺鍍法形成。即，藉由濺鍍法以被覆層被覆銅箔基材之表面之至少一部分。具體而言，藉由濺鍍法於銅箔之蝕刻面側形成蝕刻速率低於銅之選自由Au、Pt及Pd組成之群中之1種以上構成之層。被覆層並不限於濺鍍法，例如亦可利用電鍍、無電解鍍敷等濕式鍍敷法形成。又，此時，被覆層亦可進一步添加選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上而形成。
    又，本發明之印刷配線板用銅箔較佳為於進行濺鍍處理前對銅箔表面利用周知之方法進行氧化膜之去除等作為前處理。 (印刷配線板之製造方法)
    可根據常用方法來製造使用本發明銅箔的印刷配線板(PWB)。以下表示印刷配線板的製造方法之例。
    首先，貼合銅箔與絕緣基板而製造積層體。積層有銅箔之絕緣基板只要為具有可應用於印刷配線板之特性者則並不受特別限制，例如，用於剛性PWB，可使用紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布-紙複合基材環氧樹脂、玻璃布-玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂等，用於FPC(Flexible Print Circuit，可撓性印刷電路)，可使用聚酯膜或聚醯亞胺膜等。
    關於貼合之方法，用於剛性PWB之情形時，準備使玻璃布等基材含浸樹脂並使樹脂硬化至半硬化狀態為止而成之預浸體。可藉由使銅箔自被覆層的相反側之面重疊於預浸體並進行加熱加壓而進行貼合。
    用於可撓性印刷配線板(FPC)之情形時，可使用環氧系或丙烯酸系接著劑來接著聚醯亞胺膜或聚酯膜與銅箔(3層結構)。又，不使用接著劑之方法(兩層結構)，可列舉：澆鑄法，於銅箔上塗佈作為聚醯亞胺之前驅物之聚醯亞胺清漆(聚醯胺酸(polyamic acid)清漆)並藉由加熱而醯亞胺化的；或積層法，於聚醯亞胺膜上塗佈熱塑性之聚醯亞胺，於其上疊合銅箔並進行加熱加壓。於澆鑄法中，於塗佈聚醯亞胺清漆前預先塗佈熱塑性聚醯亞胺等錨固層(anchor coat)材料亦為有效。
    本發明之積層體可用於各種印刷配線板(PWB)，並無特別限制，例如就導體圖案的層數之觀點而言可應用於單面PWB、雙面PWB、多層PWB(3層以上)，就絕緣基板材料的種類之觀點而言可應用於剛性PWB、可撓性PWB(FPC)、剛性-可撓性PWB。又，本發明之積層體並不限定於使銅箔貼附於樹脂上而成之如上述之覆銅積層板，亦可為使銅層利用濺鍍、鍍敷形成於樹脂上之金屬噴敷(metallizing)材料。
    對形成於以如上述方式製作之積層體之銅箔上的被覆層表面塗佈抗蝕劑，利用遮罩對圖案進行曝光、顯影，藉此形成抗蝕劑圖案。
    繼而，使用試劑去除露出於抗蝕劑圖案之開口部之被覆層。作為該試劑，就容易獲取等原因而言，較佳為使用以鹽酸、硫酸或硝酸作為主成分者。由於貴金屬層非常薄，故而在製造時之熱歷程中與銅箔基材之銅會相互適度擴散，藉由該擴散使到達至最表層附近之銅原子因大氣或抗蝕劑之乾燥步驟之加熱而被氧化，生成氧化銅。藉由擴散形成之貴金屬/銅之合金層中由於該氧化銅易溶解於酸中，故而同時貴金屬亦會被去除。因此，即便為具有耐腐蝕性之貴金屬層，亦可容易地自外露於抗蝕劑圖案之開口部之部分去除。
    繼而，將積層體浸漬於蝕刻液中。此時，包含抑制蝕刻之鉑、鈀、及金之任一種以上的被覆層位於靠近銅箔上之抗蝕劑部分之位置，抗蝕劑側之銅箔之蝕刻係以比該被覆層附近被蝕刻之速度更快之速度進行遠離被覆層之部位之銅蝕刻，藉此大致垂直地進行銅的電路圖案之蝕刻。藉此，可去除不需要銅的部分，繼而剝離．去除抗蝕劑而使電路圖案露出。
    對於用以在積層體上形成電路圖案之蝕刻液，由於被覆層之蝕刻速度充分小於銅故而具有改善蝕刻因數之效果。蝕刻液可使用氯化銅水溶液、或三氯化鐵水溶液等。
    又，亦可於形成被覆層之前預先於銅箔基材表面形成耐熱層。 (印刷配線板之銅箔表面之電路形狀)
    如上述方式自被覆層側進行蝕刻而形成的印刷配線板之銅箔表面之電路，其長條狀之兩側面並非垂直地形成於絕緣基板上，通常為自銅箔之表面向下、即朝向樹脂層逐漸擴展而形成(壓陷之產生)。藉此，長條狀之兩側面分別相對於絕緣基板表面具有傾斜角θ。為了實現目前所要求之電路圖案之微細化(細間距化)，重要的是儘量使電路之間距變窄，但若該傾斜角θ小，則相應地壓陷會變大，電路之間距變寬。又，傾斜角θ通常於各電路及電路內並非完全固定。若此種傾斜角θ之不均較大，則有對電路之品質產生不良影響之虞。因此，較理想為自被覆層側進行蝕刻而形成之印刷配線板之銅箔表面電路，其長條狀之兩側面分別相對於絕緣基板表面具有65~90°之傾斜角θ，且相同電路內之tanθ之標準偏差為1.0以下。又，蝕刻因數於電路之間距為50 μm以下時，較佳為1.5以上，更佳為2.5以上。 [實施例]
    以下表示本發明之實施例，提供該等係為了更好地理解本發明，其意圖並非限定本發明。 (例1：實施例1~7、9~15、18~22、24、25、27~29、31、32) (被覆層對銅箔之形成(蝕刻面))
    準備表面粗糙度(Rz)為0.1 μm、8 μm厚之壓延銅箔(日礦金屬製造之C1100)作為銅箔基材。
    使用具備離子束源之CHA公司製造之真空網腔室(Vaccume WEB Chamber)(14吋寬)，進行銅箔表面之前處理。離子束源係使用考夫曼(Kaufmann)型離子束源6.0 cm×40 cm之線性離子源(Linear Ion Source)(ION TECH INC製造)。離子束源之電源為該公司之MPS-5001，離子束之最大輸出大約為3 W/cm2。
    於表面處理前進行之利用離子束之前處理條件為：輸出：1.2 W/cm2
    氬壓：0.2 Pa
    銅箔搬送速度：10 m/min。
    藉由利用該前處理去除附著於銅箔表面之薄氧化膜，並對Au、Pt、Pd、Ni、V、Co、Cr、Sn、Zn或該等之合金的靶進行濺鍍，而形成被覆層。用於濺鍍的各種金屬之單體係使用純度為3 N者。又，將CoCr(Cr為20質量%)、NiV(V為7質量%)、NiZn(Zn為20質量%)、NiSn(Sn為20質量%)用作具體之合金靶。成膜順序係形成Au、Pt、Pd之任一層後，製成由Ni、V、Co、Cr、Sn、Zn之任一種以上構成之層。附著量係使輸出變化而調整。 (表面處理層之形成(接著面))
    對形成有上述被覆層之表面的相反側之銅箔基材表面使用相同之濺鍍裝置形成與聚醯亞胺膜之接著層。於利用前處理去除較薄之氧化皮膜之後，形成Ni層(附著量為90 μg/dm2)，並於其上形成Cr層(附著量為70 μg/dm2)。 (附著量之測定)
    被覆層之Au、Pt、Pd附著量測定係利用王水使銅層之一半左右溶解，稀釋該溶解液並由原子吸光分析法而進行。此外，使50 mm×50 mm之銅層表面之皮膜溶解於混合有HNO3(2重量%)與HCl(5重量%)之溶液，利用ICP放射光譜分析裝置(SII NanoTechnology股份有限公司製造之SFC-3100)定量該溶液中之金屬濃度，計算出每單位面積之金屬量(μg/dm2)。 (利用XPS之測定)
    以下表示製作被覆層之深度分析時XPS之實行條件。
    ．裝置：XPS測定裝置(ULVAC-PHI公司，型號5600MC)
    ．極限真空度：3.8×10-7 Pa
    ．X射線：單色AlKα或非單色MgKα，X射線輸出為300 W，檢測面積為800 μm，試料與檢測器所成之角度為45°
    ．離子束：離子種類為Ar+，加速電壓為3 kV，掃描面積為3 mm×3 mm，濺鍍速率為2.0 nm/min(SiO2換算) (CCL化)
    於壓力為7 kgf/cm2、160℃、40分鐘之條件下將附有接著劑之聚醯亞胺膜(NIKKAN工業製造之CISV1215)接著於銅箔基材的Ni層及Cr層之形成側表面。 (藉由蝕刻之電路形狀)
    於銅箔之形成有表面處理層之面藉由感光性抗蝕劑塗佈及曝光步驟印刷10條21 μm寬之電路(開口寬度為9 μm)，並於以下條件實施去除不需要銅箔之部分的蝕刻處理。 (蝕刻條件)
    蝕刻係於下述條件使用噴霧蝕刻裝置而進行。
    ．液體組成
    氯化銅(2.0 mol/L)+鹽酸(1.5 mol/L)
    ．噴霧壓：0.2 MPa
    ．液溫：50℃ (形成30 μm間距電路)
    ．抗蝕劑L/S=21 μm/9 μm
    ．完成電路底部(bottom)寬度：15 μm
    ．蝕刻終點之確認：改變時間進行數種程度之蝕刻，利用光學顯微鏡確認銅不再殘留於電路間並將其設為蝕刻時間。
    於蝕刻後，浸漬於45℃之NaOH水溶液(100 g/L)中1分鐘而剝離抗蝕劑。 (蝕刻因數之測定條件)
    於逐漸擴展之蝕刻(產生壓陷)的情況時，將假設電路經垂直蝕刻時來自銅層之垂直線與樹脂基板之交點的壓陷長度之距離設為a時，蝕刻因數表示該a與銅層之厚度b之比b/a，該數值越大，則意味著傾斜角越大，無蝕刻殘渣殘留，壓陷小。圖1係表示電路圖案之一部分的表面照片、該部分中之電路圖案之寬度方向的橫剖面之示意圖、及使用該示意圖之蝕刻因數計算方法概要。該a係藉由自電路上方之SEM觀察而測定，並算出蝕刻因數(EF=b/a)。藉由使用該蝕刻因數可簡單判定蝕刻性之優劣。進而，傾斜角θ係藉由使用以上述程序測定之a及銅層之厚度b來計算反正切而算出。該等測定範圍係於電路長度為600 μm內，12個點蝕刻因數、採用其標準偏差及傾斜角θ之平均值作為結果。
    此處，圖2及3係表示自蝕刻後未利用鹼剝離抗蝕劑之電路上部之照片。其中，圖2表示正常部(抗蝕劑與銅基材未剝離之部分)，圖3表示異常部(抗蝕劑與銅基材一部分剝離之部分)。若抗蝕劑與基材充分密接，則如圖2般可確認有金屬光澤蓋過抗蝕劑，並且可確認電路為直線。另一方面，若抗蝕劑與基材於蝕刻中剝離，則如以圖3之虛線包圍之部分般無法確認金屬光澤蓋過抗蝕劑，進而與正常部相比，該部分之電路之直線性較差。因此，於本實施例之耐抗蝕劑剝離性評價中，於抗蝕劑圖案(L/S=21 μm/9 μm，10條)中如圖3之抗蝕劑剝離若最多到15處則設為○，若至16~25處則設為△，若為26處以上則設為×。 (例2：實施例16、17、26、33(合金靶))
    以例1之程序於8 μm厚之壓延銅箔(日礦金屬製造之C1100)濺鍍PdNi(Pd為20質量%)、AuNi(Au為20質量%)、PtNi(Pt為20質量%)而形成各合金層。印刷抗蝕劑圖案於該面，並評價蝕刻性。 (例3：實施例8、23、30)
    於8 μm厚之壓延銅箔(日鑛金屬製造之C1100)上利用濺鍍形成NiV合金層後，利用濺鍍形成Au、Pd、Pt之任一層。印刷抗蝕劑圖案於該面，並評價蝕刻性。 (例4：比較例1(空白材料))
    以例1之程序積層厚度為8 μm厚之壓延銅箔(日礦金屬製造之C1100)與聚醯亞胺膜，並評價蝕刻性。 (例5：參考例2、7、8、比較例3~6)
    以例1之程序於厚度為8 μm厚之壓延銅箔(日礦金屬製造之C1100)上利用濺鍍形成Pd、Au、Pt、NiV、CoCr、NiSn、NiZn層。印刷抗蝕劑圖案於該面，並評價蝕刻性。
    將例1~5之各試驗條件及測定結果示於表1及2。
    又，於圖4表示實施例12之濺鍍後之利用XPS之深度分析。
    <評價>
    於實施例1、6、18、20、27中，於蝕刻中產生抗蝕劑剝離，但在可形成電路之部分測定蝕刻因數時，成為大於空白材料(比較例1)之值。
    於實施例2~4、7、9~14、19、21、22、24、28、29、31中，以貴金屬與Cu以外之層覆蓋貴金屬層，藉此即便為極微量之貴金屬附著量亦不於蝕刻中產生抗蝕劑剝離，並可形成錐度較小之電路。
    實施例5、15、25、32係覆蓋貴金屬之層的主成分Ni之附著量超過300 μg/dm2者，但若分別與貴金屬附著量為相同程度之實施例4、12、24、31相比，則可知：由於電路之錐度為相同程度，故而即便Ni之附著量超過300 μg/dm2，效果亦飽和，就成本面而言覆蓋貴金屬之層的主成分Ni之附著量為300 μg/dm2以下即可。
    於貴金屬層為最表層之實施例8、23、30中，分別與附著量為相同程度之實施例7、22、29相比時，蝕刻因數變小。藉此可知較佳為利用不同之金屬之層覆蓋極微量之貴金屬層而成的構成。
    於使用合金靶之實施例16、17、26、33中，與空白材料(比較例1)相比，蝕刻因數亦變大。
    比較例3~6與空白材料相比蝕刻因數較高，但與存在有與貴金屬層之組合時相比，蝕刻因數變小。
    若分別比較參考例2、7、8與貴金屬量為相同程度之實施例19、24、31，則可知：由於蝕刻因數為相同程度，故而Au之附著量為200 μg/dm2以下，Pt之附著量為200 μg/dm2以下，Pd之附著量為120 μg/dm2以下即可。
    a‧‧‧距離
    b‧‧‧銅層之厚度
    圖1係電路圖案之一部分的表面照片、該部分中之電路圖案之寬度方向的橫剖面示意圖、及使用該示意圖之蝕刻因數(EF)計算方法之概要。
    圖2係電路圖案之健全部之放大表面照片。
    圖3係電路圖案之異常部之放大表面照片。
    圖4係實施例12之濺鍍後利用XPS之深度分析(depth profile)。
    权利要求:
    Claims (10)
    [1] 一種印刷配線板用銅箔，具備：銅箔基材及被覆層，該被覆層被覆該銅箔基材表面之至少一部分，且包含選自由Au、Pt及Pd組成之群中之1種以上；並且該被覆層中之Au之附著量為200 μg/dm2以下，Pt之附著量為200 μg/dm2以下，Pd之附著量為120 μg/dm2以下。
    [2] 如申請專利範圍第1項之印刷配線板用銅箔，其中，該被覆層中之Au之附著量為30~200 μg/dm2以下，Pt之附著量為30~200 μg/dm2以下，Pd之附著量為25~120 μg/dm2以下。
    [3] 如申請專利範圍第1項之印刷配線板用銅箔，其中，該被覆層進一步包含選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上。
    [4] 如申請專利範圍第3項之印刷配線板用銅箔，其中，該選自由Ni、V、Co、Cr、Sn及Zn組成之群中之金屬為Ni及Co；且該被覆層中之Ni之附著量為300 μg/dm2以下，Co之附著量為300 μg/dm2以下。
    [5] 如申請專利範圍第1至4項中任一項之印刷配線板用銅箔，其中，將利用XPS進行自表面起之深度方向分析所得之深度方向(x：單位nm)之選自由Au、Pt及Pd組成之群中之1種以上的原子濃度(%)設為f(x)，將選自由Ni、V、Co、Cr、Sn及Zn組成之群中之1種以上之金屬的原子濃度設為g(x)，將區間[0、5]中取得f(x)及g(x)中之第一極大值之深度設為X時，滿足g(X)≧f(X)。
    [6] 一種電子電路之形成方法，包含如下步驟：準備由申請專利範圍第1至4項中任一項之銅箔構成之壓延銅箔或電解銅箔之步驟；將該銅箔之被覆層作為蝕刻面，製作該銅箔與樹脂基板之積層體之步驟；以及使用三氯化鐵水溶液或氯化銅水溶液蝕刻該積層體，並去除不需要銅之部分而形成銅之電路。
    [7] 一種積層體，係申請專利範圍第1至4項中任一項之銅箔與樹脂基板之積層體。
    [8] 一種積層體，係銅層與樹脂基板之積層體，且具備被覆該銅層表面之至少一部分的申請專利範圍第1至4項中任一項之被覆層。
    [9] 一種印刷配線板，係以申請專利範圍第7項之積層體作為材料。
    [10] 一種印刷配線板，係以申請專利範圍第8項之積層體作為材料。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5367613B2|2013-12-11|プリント配線板用銅箔
    KR101487124B1|2015-01-28|프린트 배선판용 구리박 및 그것을 사용한 적층체
    JP5903446B2|2016-04-13|キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板の製造方法、プリント回路板の製造方法、銅張積層板の製造方法及び電子機器の製造方法
    TWI455659B|2014-10-01|Printed wiring board with copper foil and the use of its layered body
    JP5524671B2|2014-06-18|エッチング性に優れたプリント配線板用銅箔及び積層体
    TWI397359B|2013-05-21|A copper foil for printed wiring board excellent in etching and a laminate for use thereof
    JP5702942B2|2015-04-15|エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
    JP5650023B2|2015-01-07|プリント配線板用銅箔及びそれを用いた積層板
    WO2011122643A1|2011-10-06|プリント配線板用銅箔及びそれを用いた積層体
    JP5816045B2|2015-11-17|生産性に優れたプリント配線板用銅箔及びそれを用いた積層板
    JP5506497B2|2014-05-28|電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
    TWI576024B|2017-03-21|Printed wiring board with copper foil and the use of its laminated board
    JP5746876B2|2015-07-08|電子回路の形成方法
    JP2012167354A|2012-09-06|プリント配線板用銅箔、積層体及びプリント配線板
    JP2011014653A|2011-01-20|プリント配線板用銅箔
    JP5406099B2|2014-02-05|エッチング性に優れたプリント配線板用銅箔及び積層体
    JP2011207092A|2011-10-20|エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
    JP2011210984A|2011-10-20|耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
    JP2011210986A|2011-10-20|耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体
    JP2010109008A|2010-05-13|プリント配線板用銅箔
    同族专利:
    公开号 | 公开日
    KR101507290B1|2015-03-30|
    TWI455659B|2014-10-01|
    WO2013027444A1|2013-02-28|
    CN103262665B|2016-03-09|
    JP2013045881A|2013-03-04|
    KR20140040275A|2014-04-02|
    JP5558437B2|2014-07-23|
    CN103262665A|2013-08-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN1111567A|1993-12-28|1995-11-15|日本电解株式会社|敷铜箔层压板，多层印刷电路板及其处理方法|
    JP4592936B2|2000-12-05|2010-12-08|Ｊｘ日鉱日石金属株式会社|電子回路用銅箔及び電子回路の形成方法|
    JP2005101398A|2003-09-26|2005-04-14|Mitsui Mining & Smelting Co Ltd|銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板|
    JP2006261270A|2005-03-16|2006-09-28|Nippon Steel Chem Co Ltd|フレキシブルプリント配線板用積層体およびその製造方法|
    EP2384101A4|2009-01-29|2012-08-29|Jx Nippon Mining & Metals Corp|ROLLED COPPER FOIL OR ELECTROLYTE COPPER FOIL FOR ELECTRONIC CIRCUITS, AND METHOD FOR CONSTRUCTION OF ELECTRONIC SWITCHING THEREWITH|
    WO2010147059A1|2009-06-18|2010-12-23|Jx日鉱日石金属株式会社|電子回路及びその形成方法並びに電子回路形成用銅張積層板|JP6297011B2|2014-08-28|2018-03-20|株式会社有沢製作所|３層フレキシブル金属張積層板及び両面３層フレキシブル金属張積層板|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011182466A|JP5558437B2|2011-08-24|2011-08-24|プリント配線板用銅箔及びそれを用いた積層板|
    [返回顶部]