• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之課題為謀求MOS型固體攝像裝置之讀取特性的改善。本發明之固體攝像裝置，於其單位像素內，包含第1光電二極體64、與第2光電二極體65構成之光電變換部43；且，上述第2光電二極體65，位於傳送閘極電極72附近，並具有比第1光電二極體64高的雜質濃度。
    公开号:TW201310631A
    申请号:TW101143787
    申请日:2009-06-04
    公开日:2013-03-01
    发明作者:Kazuichiro Itonaga
    申请人:Sony Corp；
    IPC主号:H01L27-00
    专利说明:
    固體攝像裝置及電子機器
    本發明係關於固體攝像裝置、及具備該固體攝像裝置之電子機器。
    固體攝像裝置大體劃分為以CCD(Charge Coupled Device)影像感測器為代表之電荷傳送型固體攝像裝置、及以CMOS(Complementary Metal Oxide Semiconductor)等之MOS型影像感測器為代表之放大型固體攝像裝置。若比較CCD影像感測器與MOS型影像感測器，由於CCD影像感測器進行信號電荷之傳送時需要高驅動電壓，故較之MOS型影像感測器，必須提高電源電壓。
    因此，近年來，考量作為搭載於附帶相機之手機或PDA(Personal Digital Assistant)等之行動機器的固體攝像裝置時，從比CCD影像感測器之電源電壓低、且消耗電量等的觀點出發，大多皆使用比CCD影像感測器更有利之MOS型影像感測器。
    MOS型影像感測器其單位像素是由作為光電變換部之光電二極體與複數之MOS電晶體形成，且其構成為具有該複數之單位像素被以陣列狀排列之攝像區域、及周邊電路區域。
    圖15顯示先前一般的MOS影像感測器之像素之電荷讀取部分的要部。在像素中，於半導體基板101形成有成為光電變換部之光電二極體102、及光電二極體102之信號電荷被讀取之n型半導體區域，即浮置擴散部103。於該光電二極體102及浮置擴散部103之間，介以閘極絕緣膜104形成將閘極電極(即所謂傳送閘極電極)105形成之傳送電晶體Tr1，此處構成電荷讀取部分。
    光電二極體102係作為嵌入型光電二極體而構成，該嵌入型光電二極體具有成為電荷蓄積區域之n型半導體區域107、及形成於其表面之界面部分之p型半導體區域，即所謂p型累積(accumulation)層108。該光電二極體102係作為所謂HAD(Hole Accumulation Diode)感測器而構成。於閘極電極105之側壁形成有絕緣層之側壁106。
    在電荷蓄積期間，對閘極電極105施加0V，並使傳送電晶體Tr1處於關閉狀態而使信號電荷蓄積於光電二極體102。讀取時，對閘極電極105施加正電壓並將蓄積於光電二極體102之信號電荷傳送到浮置擴散部103。
    在光電二極體102中，於電荷蓄積期間，被蓄積對應入射光量之信號電荷、及無光入射時流入光電二極體102之暗電流成分(暗電子)。暗電子係由閘極電極105下之絕緣膜-矽區域界面湧出之電子，成為固定圖案雜訊，為白點產生之原因。
    作為改善上述問題之技術，專利文獻1提案一種MOS影像感測器，其係藉由於電荷蓄積期間對傳送電晶體之閘極電極施加負電壓來減少暗電流。該MOS影像感測器，如圖16所示，係以於電荷蓄積期間對傳送電晶體Tr1之閘極電極105施加負電壓-V而構成。該構成中，藉由對閘極電極105施加負電壓-V，於閘極電極105之正下誘發孔(電洞)h並使傳送電晶體Tr1處於關閉狀態，同時於閘極電極105之附近之側壁106正下亦藉由邊緣電容而誘發孔h。即，於閘極電極105正下及閘極電極105附近之側壁106正下，電性製作孔釘扎狀態。藉此，可使在閘極絕緣膜104及其附近之側壁106與矽區域之界面湧出的電子與孔h再結合來抑制白點。
    又，專利文獻2提案一種MOS影像感測器，其係將傳送電晶體之閘極電極用對於真性半導體具有工作函數差之p型多晶矽形成，且即使不導入負電壓，亦可抑制源於傳送閘極界面之暗電流之產生。
    然而，將光電二極體102之信號電荷讀取到浮置擴散部103時，若p型累積層108靠近閘極電極105，則傳送電晶體Tr1之讀取電壓Vtg增高而難以讀取。圖3顯示信號電荷之讀取前之電位分佈與讀取時之電位分佈。在圖15之通常之電荷讀取部分的構成中，係對傳送電晶體Tr1之閘極電極105施加讀取電壓，並使讀取前之電位a調變而讀取光電二極體102之信號電荷。此時，若讀取電壓低，則如圖3所示，於側壁106正下形成勢壘c而難以讀取信號電荷。為容易讀取信號電荷，需要足以破壞該勢壘c之高讀取電壓。另，圖3(A)為對應先前例之讀取部分。
    近年來之MOS固體攝像裝置，被期待讀取特性之改善。
    為容易讀取信號電荷，考慮將高濃度p型累積層108與閘極電極105分離，但因此會誘發白點。為抑制白點產生，若將p型累積層108靠近於閘極電極105附近，則讀取電壓增高。改善讀取特性與抑制白點產生為相反關係。
    考慮讀取特性與光電二極體之飽和電荷量(最大使用電荷量)Qs之關係時，若提高光電二極體之n型半導體區域之濃度，則Qs增高，使得讀取困難。若提高該n型半導體區域之濃度，則導致白點增加。
    [專利文獻1]日本特開2002-217397號公報
    [專利文獻2]日本特開2006-32681號公報
    本發明鑒於上述問題點，提供一種謀求讀取特性之改善之固體攝像裝置、及具備該固體攝像裝置之電子機器。
    本發明之固體攝像裝置，具有：光電變換部；浮置擴散部；n型半導體之傳送閘極電極；於傳送閘極電極之光電變換部側介以絕緣膜形成之n型半導體側壁；及形成於傳送閘極電極之浮置擴散部側之絕緣層側壁。
    本發明之固體攝像裝置，於n型半導體之傳送閘極電極的光電變換部側介以絕緣膜形成n型半導體側壁，故當傳送閘極電極被施加讀取電壓時，藉由耦合電容，使n型半導體側壁亦被施加讀取電壓。因此，可使側壁正下之光電變換部之電位不形成勢壘而平穩調變，而以低電壓讀取信號電荷。又，該構成中，於電荷蓄積時，使n型傳送閘極電極下、及n型側壁正下之區域成為孔釘扎狀態，而使白點產生受到抑制。
    本發明之固體攝像裝置，於單位像素內具有包含第1光電二極體、與第2光電二極體之光電變換部，且第2光電二極體位於傳送閘極電極附近，具有高於第1光電二極體之雜質濃度。
    本發明之固體攝像裝置，其光電變換部係由第1光電二極體與第2光電二極體構成，且第2光電二極體具有高於第1光電二極體之雜質濃度，並形成於傳送閘極電極附近。根據該構成，由於信號電荷被蓄積於傳送閘極電極附近之第2光電二極體，故容易讀取信號電荷。且，該構成中，由於具有高雜質濃度之第2光電二極體，故可增加飽和電荷量Qs。
    本發明之電子機器具備：固體攝像裝置；將入射光導入固體攝像裝置之光電變換部的光學系統；及處理固體攝像裝置之輸出信號的信號處理電路；且，將固體攝像裝置以上述本發明之任一種之固體攝像裝置構成。
    本發明之電子機器，藉由具備上述本發明之固體攝像裝置，可實現信號電荷之低電壓讀取。且，可抑制白點產生，或可提高飽和電荷量。
    根據本發明之固體攝像裝置，可改善信號電荷之讀取特性。
    根據本發明之電子機器，可改善固體攝像裝置之信號電荷的讀取特性。
    以下，茲參考圖示說明本發明之實施形態。
    圖1係使用於本發明之固體攝像裝置、即MOS型固體攝像裝置之一例的概略構成圖。本例之固體攝像裝置1，其構成具有像素部(所謂攝像區域)3，該像素部3係在半導體基板11例如矽基板上以2維規則地排列著含有複數之光電變換元件之像素2；及周邊電路部。像素2具有成為光電變換元件之如光電二極體，及複數之像素電晶體(所謂MOS電晶體)。複數之像素電晶體，可由如傳送電晶體、重置電晶體及放大電晶體之3個電晶體構成，另，亦可追加選擇電晶體而由4個電晶體構成。該等單位像素之等價電路與一般相同，故省略其詳細說明。
    周邊電路部之構成具有垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、及控制電路8等。
    控制電路8根據垂直同步信號、水平同步信號及主時脈，生成成為垂直驅動電路4、行信號處理電路5及水平驅動電路6等之動作之基準的時脈信號或控制信號，並將該等信號輸入垂直驅動電路4、行信號處理電路5及水平驅動電路6等。
    垂直驅動電路4係由如移位暫存器構成，且以列單位依序於垂直方向選擇掃描像素部3之各像素2，經由垂直信號線9，在各像素2之作為光電變換元件之例如光電二極體中，將基於對應受光量而生成之信號電荷的像素信號供給於行信號處理電路5。
    行信號處理電路5被配置於例如像素2之各行，且將由1列份之像素2輸出之信號藉由源於黑基準像素(形成於有效像素區域之周圍)之信號於每像素行逐行進行雜訊去除等之信號處理。即行信號處理電路5為去除像素2固有之固定圖案雜訊，進行如S/H(取樣保持)電路及CDS(Correlated Double Sampling：關聯性二次取樣)電路、或信號放大等之信號處理。於行信號處理電路5之輸出段設有水平選擇開關(未圖示)，其被連接設置於該行信號處理電路5與水平信號線10之間。
    水平驅動電路6係由例如移位暫存器構成，且藉由依序輸出水平掃描脈衝，依序選擇各行信號處理電路5，並由各行信號處理電路5使像素信號輸出於水平信號線10。
    輸出電路7對於從各行信號處理電路5經由水平信號線10依序被供給之信號，進行信號處理並輸出。
    在形成有像素部3及周邊電路部之基板11之上方，介以層間絕緣膜形成多層配線層。且，在像素部3中，於多層配線層之上介以平坦化膜形成晶載彩色濾光片，更於其上形成晶載微透鏡。於攝像區域之像素部以外之區域，更詳細言之為，於周邊電路部與除攝像區域之光電二極體(所謂受光部)以外的區域形成遮光膜。該遮光膜可以例如多層配線層之最上層的配線層形成。
    其後，說明含有上述單位像素2中之光電變換部、浮置擴散部及傳送電晶體之所謂使用於讀取部分之本發明的實施形態。
    圖2係本發明之固體攝像裝置之第1實施形態，尤其係其讀取部分之第1實施形態的圖。本實施形態之固體攝像裝置21，於第1導電型、在本例為p型半導體基板22之各單位像素的區域，形成成為光電變換部之光電二極體(PD)23；由第1導電型之n型半導體區域構成之浮置擴散部(FD)24；及由傳送電晶體Tr1構成之讀取部分25。
    光電二極體23係以第2導電型即n型半導體區域26，及於其表面具有p型累積層27的嵌入型光電二極體而形成。傳送電晶體Tr1係於光電二極體23與浮置擴散部24之間之基板表面，介以閘極絕緣膜31而形成n型半導體即多晶矽之傳送閘極電極(以下稱為n+閘極電極)32而構成。該傳送電晶體Tr1中，光電二極體23成為源極區域，浮置擴散部24成為汲極區域。閘極絕緣膜31例如係由矽氧化膜等形成。
    再者，於n+閘極電極32之光電二極體23側，介以絕緣膜33例如矽氧化膜而形成n型半導體，即多晶矽之側壁(以下稱為n+多晶矽壁)34。於n+閘極電極32之浮置擴散部24側，形成絕緣層之側壁(以下稱為絕緣側壁)35。該絕緣側壁35在本例中有2層結構，例如由矽氧化膜33與矽氮化層36之2層形成。絕緣側壁35亦可以1層結構、或2層結構以上之多層結構形成。
    n+多晶矽壁34係對應光電二極體23之n型半導體區域26而形成。n型半導體區域26係其一部分與n+閘極電極32重合而形成，p+累積層27係其一部分與n+多晶矽壁34重合而形成。浮置擴散部24係其一部分經由絕緣側壁35下而與n+閘極電極32之一部分重合而形成。
    根據第1實施形態之固體攝像裝置21，在由光電二極體23向浮置擴散部24讀取信號電荷之電荷讀取時，n+閘極電極32被施加正電壓。該正電壓藉由耦合電容亦被施加於n+多晶矽壁34。藉由n+多晶矽壁34被施加閘極電壓，使其正下之光電二極體23之n型半導體區域26之電位被調變。該電位調變如圖3(C)中讀取時之電位分佈b所示，n+多晶矽壁34正下之勢壘c被破壞，而被調變為具有平穩之梯度。另，圖3(B)對應本實施形態之讀取部分25。藉由該平穩之梯度的電位分佈b，變得易於讀取，可實現低電壓下信號電荷之讀取。即，讀取特徵被改善。
    在信號電荷之蓄積期間，對n+閘極電極32施加負電壓。由於該負電壓藉由耦合電容亦被施加於n+多晶矽壁34，故於n+多晶矽壁34正下之光電二極體23之n型半導體區域26的表面激起孔h。即，n+多晶矽壁34正下之n型半導體區域26的表面，成為所謂孔釘扎狀態。同時，n+閘極電極32正下之通道表面亦成為孔釘扎狀態。由於通道表面及n+多晶矽壁34正下之光電二極體23之n型半導體區域26表面被孔釘扎，故由絕緣膜界面湧出之電子會與孔h再結合，可抑制白點之產生。
    由於浮置擴散部24側之側壁35係由絕緣側壁形成，故可降低浮置擴散部24之電容，提高變換效率。該情形下之浮置擴散部24的電容，係指浮置擴散部24與側壁35之重疊電容，若將該側壁35與光電二極體23側同樣以多晶矽壁形成之情形，則重疊電容增大，變換效率降低。
    圖4係本發明之固體攝像裝置之第2實施形態、尤其係其讀取部分之第2實施形態的圖。圖4係圖5之像素佈局及圖6(圖5之要部之擴大圖)之A-A線上的剖面圖。
    首先用圖5說明像素佈局。本實施形態之固體攝像裝置的像素佈局，係由4個光電變換部共有所需之像素電晶體，即所謂將4像素共有作為1單位之像素佈局。該固體攝像裝置如圖5所示，其4個光電變換部42、43、44及45以2行2列配置。並配置被該4個光電變換部42~45包圍之中央部之共通的1個浮置擴散部46。
    於各4個光電變換部42~45之各角部與浮置擴散部46之間，形成有略三角形之傳送閘極電極47、48、49及50，且形成各對應之傳送電晶體Tr11、Tr12、Tr13及Tr14。傳送閘極電極47~50係形成為將各光電變換部42~45側作為底邊，將浮置擴散部46側作為頂部之略三角形。
    於4個光電變換部42~45之群的例如下側，配置有由4個光電變換部42~45共通之像素電晶體，即重置電晶體Tr2、放大電晶體Tr3及選擇電晶體Tr4。重置電晶體Tr2係由一對源極.汲極區域51及52、及介以閘極絕緣膜形成之重置閘極電極55構成。放大電晶體Tr3係由一對源極.汲極區域52及53、及介以閘極絕緣膜形成之放大閘極電極56構成。選擇電晶體Tr4係由一對源極．汲極區域53及54、及介以閘極絕緣膜形成之選擇閘極電極57構成。
    圖6係圖5之1個讀取部分之擴大的詳細構成圖。圖4相當於圖6之A-A線上的剖面圖。
    第2實施形態之固體攝像裝置41，如圖4所示，於第1導電型、在本例中為p型半導體基板61之各單位像素(構成共有像素之各像素)之區域，形成讀取部分63，其係包含光電變換部43、第1導電型之n型半導體區域構成之浮置擴散部(FD)46、及傳送電晶體Tr12。
    傳送電晶體Tr12，係於光電變換部43與浮置擴散部46之間之基板表面，介以閘極絕緣膜71形成n+閘極電極48而構成。在傳送電晶體Tr12中，光電變換部43成為源極區域，浮置擴散部46成為汲極區域。閘極絕緣膜71係由例如矽氧化膜等形成。
    於n+閘極電極48之光電變換部43側，經由絕緣膜73如矽氧化膜而形成n+多晶矽壁74。於n+閘極電極48之浮置擴散部47側，形成絕緣側壁75。絕緣側壁75在本例中有2層結構，係由例如矽氧化膜73與矽氮化層76之2層形成。絕緣側壁75亦可由1層結構、或2層以上之多層結構形成。
    且，在本實施形態中，尤其將光電變換部43由第1光電二極體(PD1)64與第2光電二極體(PD2)65構成。第1光電二極體64，係由第2導電型之n型半導體區域66、及於其表面具有p型累積層67之嵌入型光電二極體形成。第2光電二極體65，係由具有第2導電型之n型半導體區域68、與其表面被n+多晶矽壁74孔釘扎之區域的光電二極體形成。
    即，第2光電二極體65係以於表面激起如後述之藉由傳送閘極電極引起之電場、或藉由多晶矽壁而激起與信號電荷相反之電荷的光電二極體而形成。
    第1光電二極體64係跨形成光電變換部43之區域而形成。第2光電二極體65淺於第1光電二極體64，且具有高於第1光電二極體64之雜質濃度，並形成於n+閘極電極48附近。即，在第2光電二極體65中，其n型半導體區域68以淺於第1光電二極體64之n型半導體區域66而形成。再者，n型半導體區域68，其雜質濃度被設定為高於第1光電二極體64之n型半導體區域66的雜質濃度，且形成於n+閘極電極48附近。
    第1光電二極體64之p型累積層67，即使延長形成至第2光電二極體65之n型半導體區域68上，亦不會形成於n+多晶矽壁74正下。p型累積層67亦可稍伸入到n+多晶矽壁74正下而形成。
    在本例中，第1光電二極體64之n型半導體區域66，係以其一部分與n+閘極電極48重合之方式，伸入n+閘極電極48正下而形成。又，第2光電二極體65之n型半導體區域68，係以存在於第1光電二極體64之n型半導體區域66內，且其一部分與n+閘極電極48重合之方式，伸入n+閘極電極48正下而形成。元件分離部77係以第2導電型半導體層、在本例中為p型半導體層而形成。
    n+多晶矽壁74側之矽氧化膜73以薄於絕緣側壁75之矽氧化膜73而形成。n+多晶矽壁74，係形成為圖示之例中45度傾斜之三角形，即錐度角θ1為45度之三角形。作為n+多晶矽壁74之錐度角θ1，40度~50度較好。另，n+多晶矽壁74亦可與絕緣側壁75同樣形成為圓形。
    本實施形態之讀取部分63之形成全部係以自我對準形成。即，形成n+閘極電極48後，介以n+閘極電極48與第1光阻掩模，藉由離子佈植形成第1光電二極體64之n型半導體區域66。又，介以n+閘極電極48與第2光阻掩模，藉由離子佈植形成浮置擴散部46。介以n+閘極電極48與第3光阻掩模，藉由離子佈植形成第2光電二極體65之n型半導體區域68。再者，形成含有絕緣側壁75及絕緣膜73之n+多晶矽壁74後，介以n+多晶矽壁74與第4光阻掩模，形成第1光電二極體64之p型累積層67。
    根據第2實施形態之固體攝像裝置，於電荷蓄積期間以第1及第2光電二極體64及65予以光電變換而生成之信號電荷(本例中為電子)，被蓄積於雜質濃度高的第2光電二極體65之n型半導體區域68。即，在靠近n+閘極電極48之區域蓄積有信號電荷。
    信號電荷讀取時，由於信號電荷被蓄積於靠近n+閘極電極48且淺的區域之第2光電二極體65，故被施加讀取電壓時，容易直接調變第2光電二極體65之電位，使信號電荷之讀取變得容易。再者，由於第2光電二極體65之表面無p型累積層，且以n+多晶矽壁74之電位，不會在n+多晶矽壁74正下產生勢壘，故信號電荷易讀取。即，電荷讀取時，n+閘極電極48被施加正電壓，且傳送電晶體Tr12導通。其導通時，與上述第1實施形態相同，以耦合電容使n+多晶矽壁74之電位調變，在n+多晶矽壁74正下被調變為無勢壘之平穩梯度的電位。因此，結合上述現象，使得信號電荷更容易讀取。即，可讀取低電壓之信號電荷，改善讀取特性。
    n+多晶矽壁74側之絕緣膜(如矽氧化膜)73的膜厚，係以薄於絕緣側壁75之矽氧化膜73之膜厚而形成。藉此，n+閘極電極48與n+多晶矽壁74間之耦合電容增加而易被耦合，且於藉由n+多晶矽壁74之第2光電二極體65表面的電位調變更易實施。
    n+多晶矽壁74側之絕緣膜73的膜厚，成為控制上述耦合電容、電位調變等之n+多晶矽壁之效果的參數。另，控制n+多晶矽壁之效果的參數有n+多晶矽壁74之雜質濃度，以及朝向絕緣膜73、n+多晶矽壁74之光電二極體(PD)側之突出尺寸。再者，藉由傳送電晶體之閘極電極附近之Si基板中的雜質剖面與n+多晶矽壁的相互作用，可控制上述n+多晶矽壁之效果。
    第2實施形態中，藉由設置n型半導體區域68之雜質濃度高的第2光電二極體65，可提高飽和電荷量Qs。本實施形態之固體攝像裝置，雖飽和電荷量Qs較大，但仍不失為信號電荷易讀取之構成。
    在電荷蓄積期間，n+閘極電極48被施加負電壓。由於該負電壓藉由耦合電容而亦被施加於n+多晶矽壁74，故會在n+多晶矽壁74正下之第2光電二極體65之n型半導體區域68的表面誘發孔h。即，如圖7所示，於n+多晶矽壁74正下之n型半導體區域68的表面，形成藉由源於n+多晶矽壁74之電場所誘發之孔h而成的累積區域。n型半導體區域68之表面成為孔釘扎狀態。同時，n+閘極電極48正下之通道表面亦成為孔釘扎狀態。由於通道表面及n+多晶矽壁74正下之第2光電二極體65之n型半導體區域68表面被孔釘扎，故由絕緣膜界面湧出之電子與孔h再結合，可抑制白點之產生。
    由於具有含有n+閘極電極48及n+多晶矽壁74之構成，故亦具有與第1實施形態相同之效果。
    由於含有傳送電晶體Tr12及第1、第2光電二極體64、65之讀取部分63全部係以自我對準形成，故即使像素被細微化，亦可高精度形成讀取部分63，可高精度製造本實施形態之固體攝像裝置。
    藉由將n+多晶矽壁74形成為三角形，有如下效果。形成n+多晶矽壁74後，有必要去除無用之處的n+多晶矽壁。例如，由於在周邊電路中若使n+多晶矽壁殘存，會導致電晶體特性劣化，故有必要去除n+多晶矽壁。於去除後形成絕緣側壁之情形時，在使n+多晶矽壁殘存之處，會於n+多晶矽壁之外側形成絕緣側壁。於不欲形成之處形成不完全的側壁，會導致形狀無法控制，而引起特性偏差。
    與此相對，若將n+多晶矽壁74形成為三角形，則絕緣側壁不會形成於n+多晶矽壁74之外側，故形狀可被控制，不會引起特性偏差。
    不過，只要形狀可控制，則絕緣側壁可殘留。該情形，n+多晶矽壁74之形狀亦可為三角形以外的形狀。又，亦可將n+多晶矽壁與閘極電極作為掩模進行周邊電路之源極.汲極的離子佈植，其後，去除不必要部分之n+多晶矽壁，而省去絕緣側壁形成步驟。
    圖8~圖10係上述第2實施形態之變形例，即第3實施形態、第4實施形態、第5實施形態。
    第3實施形態之固體攝像裝置81，如圖8所示，與第2實施形態相同，係由第1光電二極體(PD1)64及第2光電二極體(PD2)65構成之光電變換部43、浮置擴散部46、及傳送電晶體Tr12，構成讀取部分82。
    且，本實施形態中，第2光電二極體65被形成於n+多晶矽壁74正下。即，第2光電二極體65之n型半導體區域68被形成於n+多晶矽壁74正下。第1光電二極體64之p型累積層67係不重合於第2光電二極體65之n型半導體區域68之構成。
    其他之構成與圖4之第2實施形態形同，故於與圖4對應之部分賦與同一符號且省略重複說明。
    根據第3實施形態之固體攝像裝置81，由於將第2光電二極體65形成為第2實施形態更小之區域，故蓄積電荷接近n+閘極電極48，易讀取信號電荷。另外，可獲得與第2實施形態之說明同樣的效果。
    第4實施形態之固體攝像裝置83，如圖9所示，與第2實施形態相同，係由第1光電二極體(PD1)64及第2光電二極體(PD2)65構成之光電變換部43、浮置擴散部46、及傳送電晶體Tr12，構成讀取部分84。
    且，本實施形態中，係以第2光電二極體65之n型半導體區域68之一部分超出第1光電二極體64之n型半導體區域66而延長於n+閘極電極48側之方式形成。該n型半導體區域68之形成可以例如斜向離子佈植而形成。第2光電二極體65之n型半導體區域68之另一部分，被形成於第1光電二極體64之n型半導體區域66內。第1光電二極體64之p型累積層67被形成至n+多晶矽壁74正下。p型累積層67亦可為不形成於n+多晶矽壁74正下之構成。
    其他之構成與圖4之第2實施形態形同，故於與圖4對應之部分賦與同一符號且省略重複說明。
    根據第4實施形態之固體攝像裝置83，第2光電二極體65係以其一部分由第1光電二極體64延長於n+閘極電極48側而形成。根據該構成，第2光電二極體65靠近浮置擴散部46，且藉由第2光電二極體65之n+閘極電極48被調變之區域增加，使得信號電荷更易讀取。另外，可獲得與第2實施形態之說明同樣的效果。
    第5實施形態之固體攝像裝置85，如圖10所示，與第2實施形態相同，係由第1光電二極體(PD1)64及第2光電二極體(PD2)65構成之光電變換部43、浮置擴散部46、及傳送電晶體Tr12，構成讀取部分86。
    且，本實施形態中，第1光電二極體64及第2光電二極體65係以與上述圖4之第2實施形態相同之位置關係而形成，且n+多晶矽壁74正下之第2光電二極體65表面形成有p型低雜質濃度區域87。即，於第2光電二極體65之n+多晶矽壁74正下之n型半導體區域68的表面，形成有比第1光電二極體64之p型累積層67濃度低的p型低雜質濃度區域87，即所謂低濃度p-累積層。
    其他之構成與圖4之第2實施形態形同，故於與圖4對應之部分賦與同一符號且省略重複說明。
    根據第5實施形態之固體攝像裝置85，由於形成作為p-累積層之p型半導體區域87，故與藉由n+多晶矽壁74之第2光電二極體65表面的孔誘發相互作用，更可抑制白點產生。另外，可獲得容易讀取信號電荷、增加飽和電荷量等之與上述第2實施形態相同的效果。
    具有上述第1光電二極體64及第2光電二極體65構成之光電變換部43的固體攝像裝置中，作為轉送電晶體之閘極電極及側壁之構成，可採用圖11~圖13之構成。
    圖11之例中，與圖4說明同樣，將傳送電晶體之傳送閘極電極以n+閘極電極72形成。光電變換部43側之側壁，係以含有絕緣膜(如矽氧化膜)73之n+多晶矽壁74所形成。浮置擴散部46側之側壁，係以絕緣側壁75、在本例中為矽氧化膜73及矽氮化膜76之2層形成。
    圖12之例中，傳送電晶體之傳送閘極電極係以p+閘極電極88形成。光電變換部43側之側壁，係以含有絕緣膜(如矽氧化膜)73之p+多晶矽壁89形成。浮置擴散部46側之側壁，係以絕緣側壁75、在本例中為矽氧化膜73及矽氮化膜76之2層形成。光電變換部43側之側壁，亦可以含有絕緣膜(如矽氧化膜)73之n+多晶矽壁89形成。
    具有圖12之p+閘極電極88及p+多晶矽壁89之構成之情形，即使以與n+之工作函數差之效果將閘極電極設為0V，亦可使p+多晶矽壁89正下為釘扎狀態。
    圖13之例中，傳送電晶體之傳送閘極電極90係以藉由p+閘極電極或n+閘極電極之所需導電型的閘極電極形成。光電變換部43側之側壁及浮置擴散部側之側壁，皆係以絕緣側壁75，本例中為矽氧化膜73及矽氮化膜76之2層形成。
    本例中，以藉由傳送閘極電極90之電場，第2光電二極體65表面成為孔釘扎狀態。
    再者，作為傳送電晶體之閘極電極及側壁之構成，雖未圖示，但可為上述圖11~圖13之構成中，去除浮置擴散部46側之絕緣側壁75之構成。
    第1及第2光電二極體64及65構成之光電變換部43之構成，亦可為上述圖8~圖10中任一構成。
    另，上述實施形態係將信號電荷作為電子而構成，然而亦可將信號電荷作為電洞(孔)而構成。該情形，各半導體區域之導電型係以與上例相反之導電型構成。
    本發明之固體攝像裝置，並非限定為使用於將像素以2維排列於行列上之區域影像感測器，亦可同樣使用於將像素以1維排列於直線上之線性影像感測器。
    本發明之固體攝像裝置可使用於具備固體攝像裝置之照相機、附帶相機之行動機器、具備固體攝像裝置之其他機器等之電子機器。
    圖14顯示作為本發明之電子機器之一例，使用於照相機之實施形態。本實施形態之照相機95具備光學系統(光學透鏡)96、固體攝像裝置97、及信號處理電路98。固體攝像裝置97適用上述各實施形態之任一個固體攝像裝置。光學系統96係使源於被攝體之像光(入射光)成像於固體攝像裝置97之攝像面上。藉此，在固體攝像裝置97之光電變換元件中於一定期間蓄積信號電荷。信號處理電路98對固體攝像裝置97之輸出信號實施各種信號處理並輸出。本實施形態之照相機95包含將光學系統96、固體攝像裝置97、信號處理電路98模組化之照相機模組的形態。
    本發明可構成圖14之照相機、或具備照相機模組之例如以手機為代表之附帶相機行動機器等。
    再者，圖14之構成可作為具有將光學系統96、固體攝像裝置97、信號處理電路98模組化之攝像功能的模組，即所謂攝像功能模組而構成。本發明可構成具備如上述之攝像功能模組之電子機器。
    根據本實施形態之電子機器，固體攝像裝置之讀取特性優良，像素特性優良，可實現低電壓讀取。且，可提供能抑制白點產生、或增加飽和電荷量等之高畫質的電子機器。
    21‧‧‧固體攝像裝置
    22‧‧‧半導體基板
    23‧‧‧光電變換部
    24‧‧‧浮置擴散部
    25‧‧‧讀取部分
    26‧‧‧n型半導體區域
    27‧‧‧p型累積層
    31‧‧‧閘極絕緣膜
    32‧‧‧傳送閘極電極(n+閘極電極)
    33‧‧‧絕緣膜(矽氧化膜)
    34‧‧‧n+多晶矽壁
    35‧‧‧絕緣側壁
    36‧‧‧矽氮化層
    41‧‧‧固體攝像裝置
    46‧‧‧浮置擴散部
    47‧‧‧光電變換部
    61‧‧‧半導體基板
    63‧‧‧讀取部分
    64‧‧‧第1光電二極體
    65‧‧‧第2光電二極體
    66，68‧‧‧n型半導體區域
    67‧‧‧p型累積層
    71‧‧‧閘極絕緣膜
    72‧‧‧n+閘極電極
    73‧‧‧絕緣膜(矽氧化膜)
    74‧‧‧n+多晶矽壁
    75‧‧‧絕緣側壁
    76‧‧‧矽氮化層
    77‧‧‧元件分離部
    h‧‧‧孔
    Tr1‧‧‧傳送電晶體
    圖1係使用本發明之MOS型固體攝像裝置之一例的概略構成圖。
    圖2係本發明之固體攝像裝置之第1實施形態的構成圖。
    圖3A、B及C係先前讀取部分之剖面圖，係本發明之第1實施形態之讀取部分之剖面圖及讀取前與讀取時的電位分佈圖。
    圖4係本發明之固體攝像裝置之第2實施形態的構成圖。
    圖5係本發明使用之像素佈局之一例的平面圖。
    圖6係圖5之要部的擴大平面圖。
    圖7係本發明之第2實施形態之固體攝像裝置的剖面圖。
    圖8係本發明之固體攝像裝置之第3實施形態的構成圖。
    圖9係本發明之固體攝像裝置之第4實施形態的構成圖。
    圖10係本發明之固體攝像裝置之第5實施形態的構成圖。
    圖11係本發明之固體攝像裝置之傳送閘極電極例的構成圖。
    圖12係本發明之固體攝像裝置之傳送閘極電極例的構成圖。
    圖13係本發明之固體攝像裝置之傳送閘極電極例的構成圖。
    圖14係本發明之電子機器的概略構成圖。
    圖15係先前例之固體攝像裝置之讀取部分的構成圖。
    圖16係另一先前例之固體攝像裝置之讀取部分的構成圖。
    41‧‧‧固體攝像裝置
    43‧‧‧光電變換部
    46‧‧‧浮置擴散部
    48‧‧‧n+閘極電極
    61‧‧‧半導體基板
    63‧‧‧讀取部分
    64‧‧‧第1光電二極體
    65‧‧‧第2光電二極體
    66，68‧‧‧n型半導體區域
    67‧‧‧p型累積層
    71‧‧‧閘極絕緣膜
    73‧‧‧絕緣膜(矽氧化膜)
    74‧‧‧n+多晶矽壁
    75‧‧‧絕緣側壁
    76‧‧‧矽氮化層
    77‧‧‧元件分離部
    Tr12‧‧‧傳送電晶體
    权利要求:
    Claims (5)
    [1] 一種固體攝像裝置，其於單位像素內包含：光電變換部，其包含第1光電二極體、與第2光電二極體；且上述第2光電二極體位於傳送閘極電極附近，且具有比上述第1光電二極體高的雜質濃度。
    [2] 如請求項1之固體攝像裝置，其中上述第1光電二極體，係以於表面形成有與電荷蓄積區域成逆導電型之累積區域的嵌入型光電二極體而形成；上述第2光電二極體，係以於表面藉由傳送閘極電極引起電場，或藉由於傳送閘極電極介以絕緣膜形成之半導體側壁，而激起與信號電荷相反之電荷的光電二極體而形成。
    [3] 如請求項2之固體攝像裝置，其中於傳送閘極電極之上述第2光電二極體側形成所需之導電型半導體側壁。
    [4] 一種電子機器，其包含：固體攝像裝置；光學系統，其將入射光導入上述固體攝像裝置之光電變換部的；及信號處理電路，其處理上述固體攝像裝置之輸出信號的；且上述固體攝像裝置於單位像素內，具有包含第1光電二極體、與第2光電二極體之光電變換部；上述第2光電二極體位於傳送閘極電極附近，且具有比上述第1光電二極體高的雜質濃度。
    [5] 如請求項4之電子機器，其中上述固體攝像裝置中上述第1光電二極體，係以於表面形成有與電荷蓄積區域成逆導電型之累積區域的嵌入型光電二極體而形成；上述第2光電二極體，係以於表面藉由傳送閘極電極引起電場，或藉由於傳送閘極電極介以絕緣膜形成之半導體之側壁，而激起與信號電荷相反之電荷的光電二極體而形成。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI404200B|2013-08-01|Solid-state imaging devices and electronic machines
    US20180138217A1|2018-05-17|Solid-state imaging device
    JP5471174B2|2014-04-16|固体撮像装置とその製造方法、及び電子機器
    JP5493430B2|2014-05-14|固体撮像装置とその製造方法、及び電子機器
    JP5426114B2|2014-02-26|半導体装置及びその製造方法
    JP4224036B2|2009-02-12|フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
    JP2017216462A|2017-12-07|固体撮像装置
    KR101443183B1|2014-11-03|고체 촬상 장치 및 카메라
    JP5365144B2|2013-12-11|固体撮像装置とその製造方法、及び電子機器
    JP2012199489A|2012-10-18|固体撮像装置、固体撮像装置の製造方法、及び電子機器
    KR20110060804A|2011-06-08|고체 촬상 장치와 그 제조 방법, 및 전자 기기
    JP4241527B2|2009-03-18|光電変換素子
    JP4940607B2|2012-05-30|固体撮像装置およびその製造方法、並びにカメラ
    JP2011159758A|2011-08-18|固体撮像装置とその製造方法、並びに電子機器
    JP2005167588A|2005-06-23|固体撮像素子の駆動方法、固体撮像装置
    JP5083380B2|2012-11-28|固体撮像装置及び電子機器
    JP5487798B2|2014-05-07|固体撮像装置、電子機器および固体撮像装置の製造方法
    JP4857816B2|2012-01-18|固体撮像素子
    JP2012204492A|2012-10-22|固体撮像装置
    US20210193711A1|2021-06-24|Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
    US20200219912A1|2020-07-09|Image sensor
    JP2010056245A|2010-03-11|半導体撮像素子及びその製造方法、電子機器
    JP2013211295A|2013-10-10|固体撮像装置及びその製造方法、電子機器
    JP2010080739A|2010-04-08|固体撮像装置、半導体装置、および、その製造方法
    同族专利:
    公开号 | 公开日
    JP2010010487A|2010-01-14|
    US20090322919A1|2009-12-31|
    CN102683370A|2012-09-19|
    US8593553B2|2013-11-26|
    JP4788742B2|2011-10-05|
    TW201010069A|2010-03-01|
    CN101615621A|2009-12-30|
    KR20100002184A|2010-01-06|
    CN102683370B|2015-02-25|
    TWI404200B|2013-08-01|
    CN101615621B|2012-06-27|
    US8169523B2|2012-05-01|
    US20120154657A1|2012-06-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5889315A|1994-08-18|1999-03-30|National Semiconductor Corporation|Semiconductor structure having two levels of buried regions|
    JP3523057B2|1998-03-31|2004-04-26|株式会社東芝|固体撮像装置|
    JP4200545B2|1998-06-08|2008-12-24|ソニー株式会社|固体撮像素子およびその駆動方法、並びにカメラシステム|
    JP3445502B2|1998-09-11|2003-09-08|株式会社東芝|固体撮像装置|
    JP3724374B2|2001-01-15|2005-12-07|ソニー株式会社|固体撮像装置及びその駆動方法|
    JP2003101004A|2001-09-25|2003-04-04|Toshiba Corp|固体撮像装置及びその製造方法|
    JP2004014911A|2002-06-10|2004-01-15|Renesas Technology Corp|半導体装置およびその製造方法|
    JP2004273640A|2003-03-06|2004-09-30|Sony Corp|固体撮像素子及びその製造方法|
    US7105793B2|2003-07-02|2006-09-12|Micron Technology, Inc.|CMOS pixels for ALC and CDS and methods of forming the same|
    US7232712B2|2003-10-28|2007-06-19|Dongbu Electronics Co., Ltd.|CMOS image sensor and method for fabricating the same|
    JP4341421B2|2004-02-04|2009-10-07|ソニー株式会社|固体撮像装置|
    US7518143B2|2004-02-27|2009-04-14|National University Corporation Tohoku University|Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device|
    JP2006032681A|2004-07-16|2006-02-02|Sony Corp|半導体装置および物理情報取得装置並びに半導体装置の駆動方法|
    KR100674986B1|2005-08-05|2007-01-29|삼성전자주식회사|이미지센서 및 그 제조방법|
    US7795655B2|2006-10-04|2010-09-14|Sony Corporation|Solid-state imaging device and electronic device|
    JP2008103644A|2006-10-20|2008-05-01|Toshiba Corp|半導体装置およびその製造方法|
    JP2008166677A|2006-12-08|2008-07-17|Sony Corp|固体撮像装置とその製造方法並びにカメラ|
    KR100836507B1|2006-12-27|2008-06-09|동부일렉트로닉스 주식회사|씨모스 이미지 센서의 제조방법|
    JP2008166607A|2006-12-28|2008-07-17|Sony Corp|固体撮像装置とその製造方法、並びに半導体装置とその製造方法|
    KR100880528B1|2007-06-01|2009-01-28|매그나칩 반도체 유한회사|Ｃｍｏｓ 이미지 센서|
    US7759756B2|2008-02-04|2010-07-20|Sharp Laboratories Of America, Inc.|Dual-pixel full color CMOS imager|JP5029624B2|2009-01-15|2012-09-19|ソニー株式会社|固体撮像装置及び電子機器|
    JP5535685B2|2010-02-26|2014-07-02|パナソニック株式会社|固体撮像装置及び駆動方法|
    JP5644177B2|2010-05-07|2014-12-24|ソニー株式会社|固体撮像装置、および、その製造方法、電子機器|
    JP5539029B2|2010-05-28|2014-07-02|キヤノン株式会社|固体撮像装置の製造方法|
    JP2012244125A|2011-05-24|2012-12-10|Toshiba Corp|固体撮像装置及びその製造方法|
    CN102214696B|2011-05-27|2016-06-22|上海华虹宏力半导体制造有限公司|功率mos器件及功率mos器件制造方法|
    CN102324430B|2011-09-20|2013-04-24|天津大学|电荷快速转移的四管有源像素及其制作方法|
    US9970862B2|2014-07-16|2018-05-15|International Business Machines Corporation|Reflective tag and polarized light sensor for transmitting information|
    JP2016178145A|2015-03-19|2016-10-06|セイコーエプソン株式会社|固体撮像素子及びその製造方法|
    JP6609948B2|2015-03-19|2019-11-27|セイコーエプソン株式会社|固体撮像素子及びその製造方法|
    JP6668600B2|2015-03-19|2020-03-18|セイコーエプソン株式会社|固体撮像素子及びその製造方法|
    JP6623594B2|2015-07-22|2019-12-25|セイコーエプソン株式会社|固体撮像素子及びその製造方法|
    TWI731026B|2016-01-15|2021-06-21|新加坡商海特根微光學公司|半導體器件|
    JP6780206B2|2016-04-28|2020-11-04|国立大学法人静岡大学|絶縁ゲート型半導体素子及び固体撮像装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2008169447A|JP4788742B2|2008-06-27|2008-06-27|固体撮像装置及び電子機器|
    [返回顶部]