台湾专利TW201310616A 半導體裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明係一種半導體裝置，在半導體裝置(SD)中，於此下部電極(LEL)上，使介電體膜(DEC)介入存在，形成平板狀之上部電極(UEL)。經由下部電極(LEL)，介電體膜(DEC)及上部電極(UEL)而構成MIM電容器(MCA)。相互鄰接之一的上部電極(UEL)與其他的上部電極(UEL)係未於其間使保護環介入存在，而隔開均為相同間隔(D1)加以配置。位置於最外周之上部電極(UEL)與位置於其外側之保護環(GR)係隔開與間隔(D1)相同間隔加以配置。
公开号:TW201310616A
申请号:TW101124035
申请日:2012-07-04
公开日:2013-03-01
发明作者:Kazuo Tomita；Keiichi Yamada
申请人:Renesas Electronics Corp；
IPC主号:H01L23-00

专利说明:
半導體裝置
本發明係有關半導體裝置，特別是有關具備MIM電容器之半導體裝置
例如，在數位相機等中，為了處理在固體攝像元件等加以受光之畫像的類比信號，適用具備類比前端(AFE：Analog Front End)電路之半導體裝置。在此類比前端電路中，為了將類比信號變換為數位信號，形成有平行平板型之MIM(Metal Insulator Metal)電容器。
在平行平板型之MIM電容器中，於平板狀的下部電極上使介電體膜介入存在，形成複數平板狀之上部電極。在圍繞其各個上部電極之周圍的形態，於相互鄰接之一的上部電極，與其他的上部電極之間配置有保護環。
作為揭示具備如此之MIM電容器之半導體裝置的文獻的例，有著專利文獻1及專利文獻2。〔先前技術文獻〕〔專利文獻〕
〔專利文獻1〕日本特開2006-228803號公報
〔專利文獻2〕日本特開2010-93171號公報
但在以往的半導體裝置中，係有接下來的問題點。如上述，在以往的半導體裝置中，呈圍繞構成MIM電容器之各個上部電極之周圍地，配置保護環。因此，有因MIM電容器的電位與保護環的電位之高低差引起，產生洩漏電流之問題。
另外，在具備類比前端電路之半導體裝置中，處理類比信號之類比部則在半導體裝置(晶片)所占面積係比較大，且MIM電容器係在如此之類比部中具有比較大的面積之故，成為阻礙半導體裝置之小型化的要因之一。
本發明係作為在其開發的一環之構成，其目的為提供謀求洩漏電流之降低與MIM電容器之占有面積的削減之半導體裝置。
有關本發明之一實施形態之半導體裝置係具備：具有主表面之半導體基板，和複數之MIM電容器與保護環。複數之MIM電容器係配置於半導體基板之主表面側之特定範圍，各含有下部電極，介電體膜及上部電極。保護環係呈圍繞複數之MIM電容器的全體地加以配置。在複數之MIM電容器中，相互鄰接之一的MIM電容器與其他之MIM電容器係指未於其一之MIM電容器與其他之MIM電容器之間使保護環介入存在而隔開特定間隔加以配置，而保護環係於位置於所配置之複數的MIM電容器之中最外側之MIM電容器之外側，隔開與特定間隔相同間隔而加以配置。
如根據有關本發明之一實施形態的半導體裝置，可謀求洩漏電流之降低與MIM電容器之占有面積的削減者。實施形態1
對於具備有關本發明之實施形態1之MIM電容器之半導體裝置加以說明。首先，作為適用本半導體裝置之電子機器的一例，對於數位相機加以簡單說明。
如圖1所示，在數位相機DC中，經由透鏡LEZ所集光的被攝體的光係例如經由CCD(Charge Coupled Device)等之攝像元件RL加以受光，對各畫素作為類比信號而變換為特定的電性信號。所變換的電性信號係作為畫像資訊而輸入至類比前端電路AFE，變換為數位信號。
變換為數位信號之畫像資訊係加以輸入至影像信號處理裝置ISP，施以特定之畫像處理，例如，進行記錄於所指定之記錄媒體等之處理，另外，顯示於顯示器(未圖示)。然而，在數位相機DC中，設置有使數位相機DC動作之電源電路，控制使透鏡等驅動之馬達的電路，控制使閃光燈發光之電路等(均未圖示)。
具備MIM電容器之半導體裝置係特別適用於類比前端電路AFE。於圖2顯示具備MIM電容器MCA之半導體裝置SD的平面佈局之一部分，於圖3顯示之MIMI電容器MCA之一部分與其周邊之部分擴大平面圖。如圖2及圖3所示，MIM電容器MCA係例如，使用於16位元之類比數位變換電路部。在類比數位變換電路部中，MIM電容器MCA之占有面積的比例係比較高。
接著，對於如此之MIM電容器之構造加以說明。在此，作為使用於多層配線構造之半導體裝置之MIM電容器，例如將配置於第3層之金屬配線與第4層之金屬配線之間，平行平板型之MIM電容器作為一例加以說明。
如圖4及圖5所示，在此半導體裝置SD中，與成為第3層之金屬配線的金屬膜M3相同層所成之金屬膜ME3則成為平板狀之下部電極LEL。於此下部電極LEL上，使介電體膜DEC介入存在，形成平板狀之上部電極UEL。經由下部電極LEL，介電體膜DEC及上部電極UEL而構成MIM電容器MCA。呈被覆此MIM電容器MCA地形成層間絕緣膜IL2，於此層間絕緣膜IL2上，形成與成為第4層之金屬配線的金屬膜M4相同層所成之金屬膜ME4。
對於MIM電容器MCA的構造，更加以詳細說明。圖6顯示下部電極LEL之平面圖案。下部電極LEL係對於後述之上部電極UEL的複數之圖案，呈經由一個之圖案而對向地加以配置。在成為下部電極LEL之金屬膜ME3中，首先形成膜厚約20nm之鈦氮化物膜TN1。呈接合於其鈦氮化物膜TN1的表面地，形成含有膜厚約300nm之鋁和銅的鋁合金膜AC1。呈接合於其鋁合金膜AC1的表面地，形成膜厚約2.5nm之鈦膜T1。呈接合於其鈦膜T1的表面地，形成膜厚約60nm之鈦氮化物膜TN2。然而，在圖5中，為了簡略化，鈦膜T1與鈦氮化物膜TN2係由一個層(膜)加以顯示。
呈接合於此鈦氮化物膜TN2的表面地形成介電體膜DEC。介電體膜DEC係例如，從膜厚約50nm之電漿氮化膜所形成。介電體膜DEC之平面圖案係形成為與下部電極ELE之平面圖案同樣的圖案。
呈接合此介電體膜DEC之表面地，形成上部電極UEL。上部電極UEL係例如，從膜厚約50nm之鈦氮化物膜所形成。於圖7顯示上部電極UEL之平面圖案。如圖7所示，圖案化為正方形之複數的上部電極UEL則呈對向於下部電極LEL地配列成矩陣狀(陣列狀)。一個上部電極UEL之一邊的長度係例如作為10μm，由一個之上部電極UEL，和對向於其上部電極UEL之下部電極LEL之部分，構成容量約0.14pF之電容器。正方形狀之上部電極UEL係呈設計電路上，成為作為必要之容量地加以特定數配置。
然而，MIM電容器MCA之平面圖案係相當於此上部電極UEL之平面圖案。上部電極UEL之平面圖案為正方形之情況係非意圖作為幾何學(數學性)之正方形之構成，而含有製造上之誤差。另外，作為上部電極UEL係除了鈦氮化物膜之外，例如，與金屬層ME3同樣地，為鋁合金膜等亦可。
對於位置於最外周之上部電極UEL的外側，係呈圍繞配置成矩陣狀之上部電極UEL地，配置保護環GR。保護環GR係從由與上部電極UEL相同的層所成之鈦氮化物膜加以形成。相互鄰接之一的上部電極UEL與其他上部電極UEL係未於其一的上部電極UEL與其他上部電極UEL之間使保護環介入存在，而隔開均為相同間隔D1(例如，約1.6μm程度)加以配置。另外，位置於最外周之上部電極UEL與位置於其外側之保護環GR係隔開與間隔D1相同間隔加以配置。即，包含位置於最外周之上部電極UEL包含，複數之各上部電極UEL係與鄰接之圖案(上部電極UEL或保護環GR)全設定為相同間隔D1。
如圖5所示，成被覆此MIM電容器MCA地形成層間絕緣膜IL2。呈接合於層間絕緣膜IL2的表面地，形成與第4層之金屬配線的金屬膜M4相同的層所成之金屬膜ME4。在金屬膜ME4中，首先，形成膜厚約50nm之鈦氮化物膜TN1。呈接合於其鈦氮化物膜TN1的表面地，形成含有膜厚約1000nm之鋁和銅的鋁合金膜AC1。呈接合於其鋁合金膜AC1的表面地，形成膜厚約5nm之鈦膜T1。呈接合於其鈦膜T1的表面地，形成膜厚約20nm之鈦氮化物膜TN2。然而，在圖5中，為了簡略化，鈦膜T1與鈦氮化物膜TN2係由一個層(膜)加以顯示。
圖8顯示金屬膜ME4之平面圖案。如圖8所示，圖案化為略正方形之複數的金屬膜ME4則呈對向於各MIM電容器MCA(參照圖4)之複數的上部電極UEL地加以配置。各個金屬膜ME4係在各邊的中央部分電性連結於鄰接之金屬膜ME4。對於位置於最外周之金屬膜ME4的外側係呈圍繞複數之金屬膜ME4地，形成與成為第4層之金屬配線的金屬膜M4相同的層所成之外周金屬膜MG4。外周金屬膜MG4與金屬膜ME4係電性加以分離。
如圖5所示，對於層間絕緣膜IL2係形成有到達至上部電極UEL之通孔VHU，於其通孔VHU內形成有接點VU。相互對向之上部電極UEL與金屬膜ME4係藉由接點VU加以電性連接，藉由金屬膜ME4而並聯連接有複數之MIM電容器MCA，構成所期望容量之MIM電容器MCA。
另外，對於層間絕緣膜IL2係形成有到達至保護環GR之通孔VHG，於其通孔VHG內形成有接點VG。保護環GR係藉由接點VG加以電性連接於外周金屬膜MG4。更且，對於層間絕緣膜IL2係形成有到達至下部電極LEL之通孔VHL，於其通孔VHL內形成有接點VL。下部電極LEL係藉由接點VL加以電性連接於外周金屬膜MG4。對於保護環GR係藉由外周金屬膜MG4，經由固定於特定電位之時，降低來自外部的雜訊。
呈被覆金屬膜ME4及外周金屬膜MG4地，例如形成矽氧化膜等之絕緣膜SOH。呈接合於其絕緣膜SOH的表面地，例如形成有矽氮化膜等之鈍化膜PAP。具備MIM電容器MCA之半導體裝置之主要部分係如上述加以構成。
接著，對於具備上述MIM電容器之半導體裝置之製造方法加以說明。首先，於在半導體基板之主表面的特定之元件形成範圍，形成有電晶體等之特定的半導體元件。呈被覆半導體元件地形成有層間絕緣膜，於其層間絕緣膜上形成有金屬配線。如此作為，在形成被覆第2層之金屬配線之第3層之層積絕緣膜之後，如圖9，呈接合於其層間絕緣膜IL1的表面地，形成成為第3層之金屬配線的金屬膜M3。作為金屬膜M3，依序形成有鈦氮化物膜TN1(膜厚約20nm)，鋁合金膜AC1(膜厚約300nm)，鈦膜T1(膜厚約2.5nm)，及鈦氮化物膜TN2(膜厚約60nm)。
接著，如圖10所示，呈接合於金屬膜M3的表面地，例如經由電漿CVD法等，形成經由電漿氮化膜之介電體膜DEC(膜厚約50nm)。呈接合於此介電體膜DEC的表面地，形成成為上部電極之鈦氮化物膜UTN(膜厚約50nm)。接著，經由施以特定之照相製版處理之時，對於鈦氮化物膜UTN而言，形成為了圖案化MIM電容器之上部電極與保護環之光阻劑圖案(未圖示)。接著，將此光阻劑圖案作為光罩，對於鈦氮化物膜UTN施以蝕刻。之後，除去光阻劑圖案。如此作為，如圖11所示，形成上部電極UEL與保護環GR。
此時，如上述，複數之各上部電極UEL則與鄰接之圖案(上部電極UEL或保護環GR)係全部由設定為相同間隔D1者，抑制形成有如剖面形狀成為推拔狀之上部電極UEL的情況。由此，複數之各上部電極UEL的剖面形狀則成為所期望之剖面形狀，成為抑制作為MIM電容器之容量的不均者。
接著，呈被覆金屬膜M3等地，作為反射防止膜(BARL：Bottom Anti Reflective Layer)，形成膜厚約50nm之矽氧氮化膜(未圖示)。接著，經由施以特定之照相製版處理之時，對於金屬膜M3而言，形成為了圖案化下部電極之光阻劑圖案(未圖示)。接著，將此光阻劑圖案作為光罩，對於金屬膜M3施以蝕刻。之後，除去光阻劑圖案。如此作為，如圖12所示，形成有下部電極LEL。經由一個上部電極UEL，和各位置於其上部電極UEL之正下方之介電體膜DEC之部分與下部電極LEL之部分，形成一個MIM電容器MCA者。
接著，如圖13所示，呈被覆MIM電容器MCA地形成第4層之層間絕緣膜IL2。經由施以特定之照相製版處理之時，形成為了形成接點於層間絕緣膜IL2之光阻劑圖案(未圖示)。將此光阻劑圖案作為光罩，經由對於層間絕緣膜IL2施以蝕刻之時，各形成到達至上部電極UEL之通孔VHU，到達至保護環GR之通孔VG及到達至下部電極LEL之通孔VHL(參照圖14)。
呈填充通孔VHU，VHG，VHL地，於層間絕緣膜IL2之表面上，例如形成鈦膜，鈦氮化膜及鎢膜(均未圖示)。接著，經由施以化學機械研磨處理(CMP：Chemical Mechanical Polishing)之時，殘留位置於通孔VHU，VHG，VHL內之鎢膜等之部分，除去位置於層間絕緣膜IL2之上面上的鎢膜等之部分。
如此作為，如圖14所示，對於通孔VHU內係形成有電性連接於上部電極UEL之接點VU。對於通孔VHG內係形成有電性連接於保護環GR之接點VG。對於通孔VHL內係形成有電性連接於下部電極LEL之接點VL。
接著，如圖15所示，呈接合於層間絕緣膜IL2的表面地，形成成為第4層之金屬配線的金屬膜M4。作為金屬膜M4，依序形成有鈦氮化物膜TN1(膜厚約20nm)，鋁合金膜AC1(膜厚約300nm)，鈦膜T1(膜厚約2.5nm)，及鈦氮化物膜TN2(膜厚約60nm)。
接著，呈被覆金屬膜M4等地，作為BARL，形成膜厚約50nm之矽氧氮化膜(未圖示)。接著，經由施以特定之照相製版處理之時，對於金屬膜M4而言，形成為了圖案化電性連結於MIM電容器MCA或保護環GR等之金屬膜之光阻劑圖案(未圖示)。接著，將此光阻劑圖案作為光罩，對於金屬膜M4施以蝕刻。之後，除去此光阻劑圖案。
如此作為，如圖16所示，形成藉由接點VU而電性連接於MIM電容器MCA之上部電極UEL之金屬膜ME4。另外，形成藉由接點VG而電性連接於保護環GR之外周金屬膜MG4。另外，外周金屬膜MG4係藉由接點VL而電性連接於MIM電容器MCA之下部電極LEL。
接著，例如經由高密度電漿法，呈被覆金屬膜ME4及外周金屬膜MG4地，形成矽氧化膜等之絕緣膜SOH(參照圖4)。接著，呈被覆此絕緣膜地，形成矽氮化膜等之鈍化膜PAP(參照圖4)。如此作為，如圖4所示地，形成具備MIM電容器之半導體裝置之主要部分。
在上述之半導體裝置中，保護環GR係由呈圍繞複數之上部電極UEL地，僅配置在位置於最外周之上部電極UEL的外側者，與保護環則呈圍繞各個上部電極UEL地加以配置之半導體裝置(比較例)之情況作比較，可降低洩漏電流之同時，可削減MIM電容器之占有面積。對於此情況加以說明。
如圖17所示，在有關比較例之半導體裝置中，於下部電極CLEL上，使介電體膜CDEC介入存在加以形成上部電極CUEL。經由下部電極CLEL，介電體膜CDEC及上部電極CUEL而構成MIM電容器CMCA。呈被覆此MIM電容器CMCA地形成層間絕緣膜CIL2，於此層間絕緣膜CIL2上形成金屬膜CME4。將此上部電極CUEL之平面圖案示於圖18，下部電極CLEL之平面圖案示於圖19。另外，將金屬膜CME4之平面圖案示於圖20。
如圖18所示，在此MIM電容器CMCA之上部電極CUEL中，呈圍繞配置成矩陣狀之正方形之複數之各上部電極CUEL地，配置保護環CGR。圖19所示之下部電極CLEL係對於此上部電極CUEL與保護環CGR之圖案而言，呈經由一個的圖案而對向地加以配置。圖20所示之上層金屬膜CME4係呈對向於各MIM電容器CMCA上部電極CUEL地加以配置，另外，外周金屬膜CMG4係呈對向於保護環CGR地加以配置。
為了抑制來自外部之雜訊，保護環CGR係固定為一定的電位。當於保護環CGR之電位與MIM電容器CMCA之電位有電位差時，產生有洩漏電流。例如，對於保護環CGR加以固定為接地電位，而MIM電容器CMCA之電位則較接地電位為高之情況，係從MIM電容器CMCA至保護環CGR產生有洩漏電流。
在有關比較例之MIM電容器CMCA中，呈圍繞複數之各上部電極CUEL地，為了配置保護環CGR，例如，想定容易從MIM電容器CMCA至保護環CGR產生有洩漏電流(線成分洩漏電流)之問題。另外，為了配置如此之保護環CGR，想定無法容易削減MIM電容器CMCA之占有面積的問題。
對於有關比較例之半導體裝置而言，有關本實施形態之半導體裝置中，保護環GR係未呈圍繞各個上部電極UEL地加以配置，而呈圍繞複數之上部電極UEL地，僅配置於位置在最外周之上部電極UEL之外側。
由此，保護環GR之總延長則比較於有關比較例之半導體裝置之情況，大幅度地變短。即，作為保護環GR而降低線成分。其結果，可大幅度地減低從MIM電容器至保護環GR之洩漏電流等之MIM電容器與保護環GR之間的洩漏電流，可確保經時絕緣膜破壞(TDDB：Time Dependent Dielectric Breakdown)等之信賴性。
另外，經由未呈圍繞各個上部電極UEL地配置保護環之時，其部分，可縮減各個上部電極UEL間的距離。其結果，可削減MIM電容器MCA之占有面積。
更且，對於位置於最外周之上部電極UEL係於其外側，配置保護環GR。並且，其保護環GR與配置於最外周之上部電極UEL之間隔則設定為與位置於內部而相互鄰接之上部電極UEL間的間隔相同之間隔。
由此，經由特定之照相製版處理及蝕刻處理而圖案化上部電極時，抑制位置於最外周之上部電極的完成剖面形狀則成為推拔狀者，由位置於最外周之上部電極UEL，和位置於內部之上部電極UEL，形成所期望尺寸之上部電極。其結果，抑制作為MIM電容器MCA之容量的不均，得到精確度高的MIM電容器。
在此，對於經由發明者們所進行之MIM電容器之洩漏電流之評估加以說明。圖21係顯示將橫軸作為洩漏電流，縱軸作為累積度數之洩漏電流之評估結果之圖表。在圖21中，圖表S1係有關上述之實施形態之半導體裝置之評估結果，圖表S2係有關上述之比較例之半導體裝置之評估結果。圖表S3係作為其他的比較例，呈圍繞各個上部電極UEL地配置保護環，更且，使其對應於其上部電極之圖案而圖案化介電體膜之半導體裝置之評估結果。
比較圖表S1與圖表S2時，在有關本實施形態之半導體裝置(圖表S1)中，比較於無經由內部之保護環的線成分之部分，有關比較例之半導體裝置(圖表S2)，了解到洩漏電流則減少為約3分之1。另外，將圖表S1與圖表S3作為對比時，在有關本實施形態之半導體裝置(圖表S1)中，比較於圖案化介電體膜之有關其他比較例之半導體裝置(圖表S3)，了解到洩漏電流則變小為約1位數。更且，在有關其他比較例之半導體裝置(圖表S3)，了解到不足作為目標之規格。如此，在有關本實施形態之半導體裝置中，與有關比較例或其他比較例之半導體裝置之情況作比較，證實可大幅度地降低MIM電容器之洩漏電流者。實施形態2
在前述之半導體裝置中，作為一個之MIM電容器之上部電極，舉例說明過具備一邊長度約10μm正方形之上部電極之MIM電容器。此情況之每一個MIM電容器的容量係例如成為0.14pF。經由適用半導體裝置之電子機器，係有要求容量更大之構成。
在此，作為每一個此MIM電容器之容量之10倍容量(1.4pF)之MIM電容器，舉例說明具備一邊長度約32μm正方形之上部電極之MIM電容器。
如圖22及圖23所示，經由金屬膜ME3而形成下部電極LEL。於此下部電極LEL上，使介電體膜DEC介入存在，形成上部電極UEL及保護環GR。經由下部電極LEL，介電體膜DEC及上部電極UEL而構成MIM電容器MCA。呈被覆此MIM電容器MCA地形成層間絕緣膜IL2，於此層間絕緣膜IL2上形成金屬膜ME4及外周金屬膜MG4。顯示下部電極LEL之平面圖案於圖24。顯示上部電極UEL及保護環GR之平面圖案於圖25。將金屬膜ME4及外周金屬膜之平面圖案示於圖26。
在本半導體裝置中，除使其對應於上部電極UEL之尺寸(一邊的長度=32μm)，圖案化金屬膜ME4及外周金屬膜的點之外，基本的構造係與前述之半導體裝置(參照圖4及圖5)之構造同樣，另外，此製造方法亦與前述之半導體裝置之製造方法(參照圖9~圖16)實質上相同。因此，對於與前述之半導體裝置同一構件係附上同一符號，作為不重複其說明。
在上述之半導體裝置中，保護環GR係呈圍繞複數之上部電極UEL，僅配置於位置在最外周之上部電極UEL的外側。由此，如對於有關實施形態1之半導體裝置加以說明地，與保護環呈圍繞各個上部電極UEL地加以配置之半導體裝置(比較例)之情況作比較，可降低洩漏電流之同時，可削減MIM電容器之占有面積者。
另外，MIM電容器MCA之容量(上部電極與下部電極之對向面積)則如為相同，一個MIM電容器之容量為大者，則可縮短保護環GR之距離，可貢獻於洩漏電流(線成分)之降低。然而，在實施形態2中，舉例說明過具有在實施形態1中說明過之一個MIM電容器之容量(0.14pF)之10倍的容量(1.4pF)之MIM電容器，更且，對於得到具有其容量的100倍容量(14pF)之MIM電容器，係如將一個MIM電容器之一邊長度作為約100μm之正方形之上部電極。
但在MIM電容器中，一個MIM電容器的面積越大，對於形成有接點之層間絕緣膜越要求平坦性。如前述，接點係呈填充通孔地對於形成於層間絕緣膜表面上之鎢膜等，經由施以化學機械研磨處理之時而加以形成。因此，對於層間絕緣膜之平坦化係成為要求經由化學機械研磨處理之平坦性者。
一個MIM電容器的面積變大，經由化學機械研磨處理之平坦性產生劣化時，在形成金屬配線等於層間絕緣膜上時之照相製版處理中，解像界限(焦點深度)則成為必要。因此，對於加大一個MIM電容器的面積係有製造處理上的界限，上部電極之一邊的尺寸為5μm~1000μm程度之MIM電容器則在製造處理上為期望。
然而，作為形成於一個半導體裝置(半導體晶片)之MIM電容器，係例如於某電路方塊，形成上部電極尺寸為10μm×10μm之MIM電容器，而於其他的電路方塊，形成上部電極尺寸為100μm×100μm之MIM電容器亦可，在一個半導體裝置中，對於各電路，如滿足作為必要之規格(洩漏電流，電路方塊面積等)，亦可混入存在有尺寸不同之MIM電容器(上部電極)。 (對於MIM電容器之平面圖案與配置圖案)
在上述之各實施形態中，作為一個MIM電容器的上部電極之平面圖案(MIM電容器之平面圖案)，舉例說明過正方形之上部電極。在配置有複數之上部電極之MIM電容器MCA中，於位置在最外周之MIM電容器MCA之外側，呈圍繞複數之MIM電容器MCA全體地配置保護環GR(參照圖7及圖25等)。從抑制因MIM電容器MCA與保護環GR之電位差引起之洩漏電流(線成分)的觀點，保護環GR之長度係期望為短者。
因此，在將上部電極之平面圖案作為正方形之MIM電容器中，如圖27所示，例如行數與列數呈成為相同地使上部電極UEL配置為矩陣狀(或陣列狀)為佳。由將所配置之複數之上部電極UEL全體之平面圖案(輪廓的圖案)，實質上作為正方形者，更可縮短圍繞其複數之上部電極UEL的保護環GR之長度。
另一方面，對於一個MIM電容器之上部電極的平面圖案為長方形之情況，係所配置之複數之上部電極全體之平面圖案成接近於正方形地加以配置為佳。對於此情況係如圖28所示，由使長邊側彼此對向加以配置之MIM電容器的數量，呈較使短邊側彼此對向加以配置之MIM電容器的數量為多地加以配置者，可將複數之上部電極UEL全體之平面圖案接近成正方形者。由將全體平面圖案接近為正方形者，可將保護環GR之長度作為更短。
將此MIM電容器之情況的下部電極LEL之平面圖案示於圖29，將金屬膜ME4及外周金屬膜MG4之平面圖案示於圖30。圖29所示之下部電極LEL係對於複數之上部電極UEL而言，呈經由一個圖案而對向地加以配置。另外，圖30所示之金屬膜ME4係呈與複數之各上部電極UEL對向地加以配置，外周金屬膜MG4係呈對向於保護環GR地加以配置。
另外，下部電極全體之平面圖案則除了正方形或長方形之外，例如如圖31所示，為環狀(或甜甜圈型)之平面圖案亦可。對於此情況係為了確保上部電極之圖案化的精確度，對於上部電極UEL之內側亦配置有保護環GR。由將全體之平面圖案作為環狀者，與使上部電極UEL配置成一列之情況作比較，可多少縮短保護環之長度，可貢獻於洩漏電流之降低。
然而，在上述之半導體裝置中，舉例說明過使MIM電容器配置於第3層之金屬配線與第4層之金屬配線之間的情況，但作為配置MIM電容器之位置，係不限於第3層之金屬配線與第4層之金屬配線之間者。例如，在形成有第5層之金屬配線之半導體裝置中，於第5層之金屬配線和其一層下之第4層之金屬配線之間，配置NIN電容器亦可。另外，在形成有第6層之金屬配線之半導體裝置中，於第6層之金屬配線和其一層下之第5層之金屬配線之間，配置MIM電容器亦可。從容易形成MIM電容器係使其配置於最上層之金屬配線，和較此最上層為1層下之金屬配線之間為佳。
另外，在形成成為下部電極之一部分之鋁合金膜AC1時，經由以特定溫度下保持形成有鋁合金膜之半導體基板之時，使鋁合金膜AC1回焊亦可。經由鋁合金膜AC1回焊之時，平坦化鋁合金膜AC1之表面，可抑制構成各個MIM電容器MCA之各特定膜之膜厚的不均，進而可抑制MIM電容器MCA之容量的不均者。
作為適用具備MIM電容器之半導體裝置之電子機器，舉例過數位相機，但作為適用本半導體裝置之電子機器係不限於數位相機，而亦可為其他電子機器。〔產業上之可利用性〕
本發明係有效利用於具備MIM電容器之半導體裝置。
SUB‧‧‧半導體基板
IL1‧‧‧層間絕緣膜
M3‧‧‧金屬膜
ME3‧‧‧金屬膜
TN1‧‧‧鈦氮化物膜
AC1‧‧‧鋁合金膜
T1‧‧‧鈦膜
TN2‧‧‧鈦氮化物膜
LEL‧‧‧下部電極
DEC‧‧‧介電體膜
UEL‧‧‧上部電極
UTN‧‧‧鈦氮化物膜
GR‧‧‧保護環
IL2‧‧‧層間絕緣膜
VHU‧‧‧通孔
VHG‧‧‧通孔
VHL‧‧‧通孔
VU‧‧‧接點
VG‧‧‧接點
VL‧‧‧接點
M4‧‧‧金屬膜
ME4‧‧‧金屬膜
MG4‧‧‧外周金屬膜
SOH‧‧‧絕緣膜
PAP‧‧‧鈍化膜
MCA‧‧‧MIM電容器
DC‧‧‧數位相機
LEZ‧‧‧透鏡
RL‧‧‧攝像元件
AFE‧‧‧類比前端電路
ISP‧‧‧影像信號處理裝置
SD‧‧‧半導體裝置
圖1係作為適用有關本發明之實施形態1之半導體裝置的電子機器之一例，顯示數位相機之構成的一部分之部分方塊圖。
圖2係顯示在同實施形態中，適用MIM電容器之半導體裝置的佈局之一部分的部分平面圖。
圖3係顯示在同實施形態中，圖2所示之點線框A內之MIM電容器之部分擴大平面圖。
圖4係在同實施形態中，模式性顯示MIM電容器之基本構造的部分剖面斜視圖。
圖5係在同實施形態中，在對應於圖4所示之剖面線V-V的剖面線之剖面圖。
圖6係顯示在同實施形態中，下部電極之平面圖案之部分平面圖。
圖7係顯示在同實施形態中，上部電極之平面圖案之部分平面圖。
圖8係顯示在同實施形態中，金屬膜之平面圖案之部分平面圖。
圖9係顯示在同實施形態中，半導體裝置的製造方法之一工程的剖面圖。
圖10係顯示在同實施形態中，於顯示在圖9之工程之後所進行之工程的剖面圖。
圖11係顯示在同實施形態中，於顯示在圖10之工程之後所進行之工程的剖面圖。
圖12係顯示在同實施形態中，於顯示在圖11之工程之後所進行之工程的剖面圖。
圖13係顯示在同實施形態中，於顯示在圖12之工程之後所進行之工程的剖面圖。
圖14係顯示在同實施形態中，於顯示在圖13之工程之後所進行之工程的剖面圖。
圖15係顯示在同實施形態中，於顯示在圖14之工程之後所進行之工程的剖面圖。
圖16係顯示在同實施形態中，於顯示在圖15之工程之後所進行之工程的剖面圖。
圖17係有關比較例之半導體裝置的剖面圖。
圖18係顯示有關比較例之半導體裝置的MIM電容器之上部電極之平面圖。
圖19係顯示有關比較例之半導體裝置的MIM電容器之下部電極之平面圖。
圖20係顯示有關比較例之半導體裝置的金屬膜之平面圖。
圖21係在同實施形態中，作為洩漏電流之評估結果，顯示洩漏電流與累積度數之關係的圖表。
圖22係模式性顯示在有關本發明之實施形態2之半導體裝置的MIM電容器之基本構造之部分剖面斜視圖。
圖23係顯示在同實施形態中，在對應於圖22所示之剖面線XXIII-XXIII的剖面線之剖面圖。
圖24係顯示在同實施形態中，下部電極之平面圖案之部分平面圖。
圖25係顯示在同實施形態中，上部電極之平面圖案之部分平面圖。
圖26係顯示在同實施形態中，金屬膜之平面圖案之部分平面圖。
圖27係顯示在各實施形態中，有關第1變形例之半導體裝置的MIM電容器之平面圖案之平面圖。
圖28係顯示在各實施形態中，有關第2變形例之半導體裝置的MIM電容器之平面圖案之平面圖。
圖29係顯示在各實施形態中，有關第2變形例之半導體裝置的下部電極的平面圖。
圖30係顯示在各實施形態中，有關第2變形例之半導體裝置的金屬膜的平面圖。
圖31係顯示在各實施形態中，有關第3變形例之半導體裝置的MIM電容器之平面圖案之平面圖。
SUB‧‧‧半導體基板
IL1‧‧‧層間絕緣膜
M3‧‧‧金屬膜
ME3‧‧‧金屬膜
TN1‧‧‧鈦氮化物膜
AC1‧‧‧鋁合金膜
T1‧‧‧鈦膜
TN2‧‧‧鈦氮化物膜
LEL‧‧‧下部電極
DEC‧‧‧介電體膜
UEL‧‧‧上部電極
UTN‧‧‧鈦氮化物膜
GR‧‧‧保護環
IL2‧‧‧層間絕緣膜
VHU‧‧‧通孔
VHG‧‧‧通孔
VHL‧‧‧通孔
VU‧‧‧接點
VG‧‧‧接點
VL‧‧‧接點
M4‧‧‧金屬膜
ME4‧‧‧金屬膜
MG4‧‧‧外周金屬膜
SOH‧‧‧絕緣膜
PAP‧‧‧鈍化膜
MCA‧‧‧MIM電容器
SD‧‧‧半導體裝置

权利要求:
Claims (8)
[1] 一種半導體裝置，其特徵為具備：具有主表面之半導體基板，和配置於前述半導體基板之前述主表面側之特定範圍，各含有下部電極(LEL)、介電體膜(DEC)及上部電極(UEL)之複數的MIM電容器(MCA)，和呈圍繞複數之前述MIM電容器(MCA)全體地加以配置之保護環(GR)，在複數之前述MIM電容器(MCA)中，相互鄰接之一的MIM電容器(MCA)與其他的MIM電容器(MCA)係於前述之一的MIM電容器(MCA)與前述其他的MIM電容器(MCA)之間，未使前述保護環(GR)介入存在而隔開特定的間隔(D1)加以配置，前述保護環(GR)係於所配置之複數之前述MIM電容器(MCA)之中，位置於最外側之MIM電容器(MCA)之外側，隔開與前述特定的間隔(D1)相同間隔加以配置者。
[2] 如申請專利範圍第1項記載之半導體裝置，其中，複數之前述MIM電容器(MCA)之各平面圖案係為正方形。
[3] 如申請專利範圍第2項記載之半導體裝置，其中，正方形之前述MIM電容器(MCA)之一邊的長度係5μm~1000μm。
[4] 如申請專利範圍第2項記載之半導體裝置，其中，在複數之前述MIM電容器(MCA)中，沿著第1方向而至少配置2個前述MIM電容器(MCA)，沿著與前述第1方向交叉之第2方向而至少配置2個前述MIM電容器(MCA)。
[5] 如申請專利範圍第2項記載之半導體裝置，其中，在複數之前述MIM電容器(MCA)中，沿著第1方向而加以配置之前述MIM電容器(MCA)的數量，和沿著與前述第1方向交叉之第2方向而加以配置之前述MIM電容器(MCA)的數量則呈成為相同數量地加以配置。
[6] 如申請專利範圍第1項記載之半導體裝置，其中，複數之前述MIM電容器(MCA)之各平面圖案係為長方形，在複數之前述MIM電容器(MCA)中，對應於前述長方形之短邊側彼此則作為對向之同時，對應於前述長方形之長邊側彼此則呈對向地加以配置，使對應於前述長邊側彼此對向而加以配置之前述MIM電容器(MCA)的數量則呈較使對應於前述短邊側彼此對向而加以配置之前述MIM電容器(MCA)的數量為多地加以配置。
[7] 如申請專利範圍第1項記載之半導體裝置，其中，複數之前述MIM電容器(MCA)係配置為環狀，前述保護環(GR)係於所配置之複數之前述MIM電容器(MCA)之中，位置於最內側之MIM電容器(MCA)之內側，隔開與前述特定的間隔(D1)相同間隔加以配置者。
[8] 如申請專利範圍第1項記載之半導體裝置，其中，具備呈被覆前述MIM電容器(MCA)地，形成於前述半導體基板上之層間絕緣膜(IL2)，和呈接合於前述層間絕緣膜(IL2)表面地加以形成，電性連接於各複數之前述MIM電容器(MCA)之前述上部電極(UEL)之金屬膜。

类似技术:

公开号 | 公开日 | 专利标题

US10043742B2|2018-08-07|Semiconductor device

US9666628B2|2017-05-30|Solid-state imaging device and method for manufacturing the same

US11081527B2|2021-08-03|Solid-state image pickup device and manufacturing method thereof

JP5357441B2|2013-12-04|固体撮像装置の製造方法

JP2011216865A|2011-10-27|固体撮像装置

US20150002719A1|2015-01-01|Solid-state imaging device and method of manufacturing the same

US9171799B2|2015-10-27|Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor

US8350300B2|2013-01-08|Semiconductor device having air gaps in multilayer wiring structure

US9496175B2|2016-11-15|Semiconductor device, method of manufacturing the same and camera

US9769401B2|2017-09-19|Solid-state imaging apparatus, method of manufacturing the same, and camera

JP2004146632A|2004-05-20|半導体装置およびその製造方法

JP2005333089A|2005-12-02|半導体装置、固体撮像素子、半導体装置の製造方法、固体撮像素子の製造方法

JP2008153486A|2008-07-03|半導体素子、半導体素子の製造方法

JP2006108572A|2006-04-20|固体撮像素子およびその製造方法

US10622397B2|2020-04-14|Semiconductor apparatus and equipment

JP2009170540A|2009-07-30|固体撮像素子及び固体撮像素子の製造方法

US20160211405A1|2016-07-21|Method of manufacturing semiconductor device

JP2006294798A|2006-10-26|半導体装置およびその製造方法

JP2006237160A|2006-09-07|固体撮像素子の製造方法

JP2006253465A|2006-09-21|固体撮像素子の製造方法

JP2007201161A|2007-08-09|固体撮像素子の製造方法および固体撮像素子

同族专利:

公开号 | 公开日

US9478601B2|2016-10-25|

US20180175014A1|2018-06-21|

US20150123243A1|2015-05-07|

JPWO2013027274A1|2015-03-05|

CN103765574B|2017-06-30|

TWI569412B|2017-02-01|

JP5774708B2|2015-09-09|

US10043742B2|2018-08-07|

WO2013027274A1|2013-02-28|

US9929086B2|2018-03-27|

CN103765574A|2014-04-30|

US20170012032A1|2017-01-12|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPS6348186B2|1983-09-14|1988-09-28|Nippon Denki Kk||

JP2508301B2|1989-10-23|1996-06-19|日本電気株式会社|半導体集積回路|

US6100155A|1998-09-10|2000-08-08|Chartered Semiconductor Manufacturing, Ltd.|Metal-oxide-metal capacitor for analog devices|

US6451664B1|2001-01-30|2002-09-17|Infineon Technologies Ag|Method of making a MIM capacitor with self-passivating plates|

JP4536314B2|2002-06-18|2010-09-01|ルネサスエレクトロニクス株式会社|半導体記憶装置及び半導体記憶装置の製造方法|

JP4353685B2|2002-09-18|2009-10-28|株式会社ルネサステクノロジ|半導体装置|

WO2004077568A1|2003-02-27|2004-09-10|Fujitsu Limited|強誘電体キャパシタの製造方法|

JP4342854B2|2003-07-09|2009-10-14|株式会社東芝|半導体装置及びその製造方法|

JP2005038882A|2003-07-15|2005-02-10|Sanyo Electric Co Ltd|半導体装置、及び分圧回路|

US7282757B2|2003-10-20|2007-10-16|Taiwan Semiconductor Manufacturing Company, Ltd.|MIM capacitor structure and method of manufacture|

JP4777668B2|2005-02-15|2011-09-21|パナソニック株式会社|Ｍｉｍ型容量素子|

JP5065695B2|2007-02-01|2012-11-07|ルネサスエレクトロニクス株式会社|半導体装置|

JP2010093171A|2008-10-10|2010-04-22|Renesas Technology Corp|半導体装置およびその製造方法|

US9460840B2|2011-03-03|2016-10-04|Skyworks Solutions, Inc.|Seal ring inductor and method of forming the same|

JP5774708B2|2011-08-24|2015-09-09|ルネサスエレクトロニクス株式会社|半導体装置|JP5774708B2|2011-08-24|2015-09-09|ルネサスエレクトロニクス株式会社|半導体装置|

JP6347091B2|2013-03-11|2018-06-27|セイコーエプソン株式会社|センサーユニット、電子機器および運動体|

EP3355355B1|2017-01-27|2019-03-13|Detection Technology Oy|Asymmetrically positioned guard ring contacts|

CN210743799U|2018-05-22|2020-06-12|株式会社村田制作所|电容器|

CN110556357B|2018-05-30|2021-07-30|世界先进积体电路股份有限公司|电容结构及其制造方法|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

PCT/JP2011/069018|WO2013027274A1|2011-08-24|2011-08-24|半導体装置|

[返回顶部]