台湾专利TW201310612A 電容耦合器封裝結構

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明之實施例提供一種電容耦合器封裝結構，包括：一基材，其上具有至少一電容器及一接收器，此電容器至少包含一第一電極層及一第二電極層，以及一電容介電層設置於其間，其中此第一電極層以一焊球與此接收器電性連接；以及一傳送器，與此第二電極層電性連接。
公开号:TW201310612A
申请号:TW101102441
申请日:2012-01-20
公开日:2013-03-01
发明作者:Ho-Yin Yiu；Chien-Hung Liu；Ying-Nan Wen；Shih-Yi Lee；Wei-Chung Yang；Bai-Yao Lou；Hung-Jen Lee
申请人:Xintec Inc；
IPC主号:H01L23-00

专利说明:
電容耦合器封裝結構
本發明係有關於封裝技術，且特別是有關於電容耦合器之封裝技術。
電容耦合器係為一種常用之隔離技術，其可在不通過任何電流的情況下進行訊號交換，減少由接地電位差所導致的雜訊及損害。
傳統的電容耦合器中，由於電容器與接收器及傳送器均是以導線連接。因此，有較高的電阻電容延遲(RC delay)，導致電容耦合器的整體效能不佳。
系統單晶片型(system on chip)的電容耦合器可提供較快的資訊傳輸速度、較低的功率損耗及較高的電磁抗擾性，其係為將電容器及接收器設置於同一基材上，以降低電容器及電阻器之間的阻抗。參見第1圖，電容器120係直接設置在接收器晶片130上，且電容器120以焊線190與傳送器晶片140電性連接。
然而，為了使系統單晶片型的電容耦合器具有高崩潰電壓(例如大於5kV)例如，需使用較厚的電容介電層(例如1.2μm)，因而易造成晶圓翹曲的問題。US 2008/0277761發表了一種系統單晶片型的電容耦合器，其中的電容器使用多種介電材料的堆疊層以降低電容介電層之厚度。然而，這也造成系統單晶片型的電容耦合器製造成本高昂。
因此，業界需要的是一種能夠同時具有較低的電阻電容延遲及低製造成本的電容耦合器。
本發明之實施例係提供一種電容耦合器封裝結構，包括：一基材，其上具有至少一電容器及一接收器，此電容器包含一第一電極層及一第二電極層，以及一電容介電層設置於其間，其中此第一電極層以一焊球與此接收器電性連接；以及一傳送器，與此第二電極層電性連接。
本發明之實施例亦提供一種電容耦合器封裝結構，包括：一基材，具有一上表面及一下表面，至少一電容器，設置於此基材之上表面，此電容器至少包含一第一導電層及一第二導電層，以及一電容介電層設置於其間；一接收器，位於此基材之下表面；以及一傳遞器，位於此基材之下表面，且與此接收器間隔設置，其中此第一導電層及此第二導電層各自沿著此基材之兩側延伸至此接收器及此傳送器作電性連接。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明之實施例係關於一種電容耦合器之封裝結構。第2及3圖各自繪示本發明一實施例之電容耦合器封裝結構之上視圖及剖面圖。第4至7圖繪示本發明多個實施例之電容耦合器封裝結構之多種變化之剖面圖。第8及9圖各自繪示本發明另一實施例之電容耦合器封裝結構之上視圖及剖面圖。
參見第2圖，其係顯示為電容耦合器封裝結構的上視圖。在此實施例中，在一絕緣基材210上，具有一對電容器220，其一端係直接以焊球250與接收器230電性連接，而此對電容器220之另一端則以焊線290與傳送器240電性連接，形成一電容耦合器封裝結構。電容耦合器封裝結構之水平長度(傳送器240之外側至接收器230之外側，外側為相對於電容器較遠之一側)較佳不小於約9 mm，以避免空氣放電(air discharge)的產生。
第3圖顯示為第2圖所示之電容耦合器封裝結構沿著線段AA’之剖面圖。在第3圖中，電容耦合器封裝結構包括絕緣基材210、電容器220、接收器230及傳送器240，其中絕緣基材210的材質可例如為玻璃。
電容器220及接收器230位於絕緣基材210上。電容器220包含第一電極層260、第二電極層270設於複數層介電層之間，其中介電層包含設於第一電極層260及第二電極層280之間的電容介電層280，電性隔離第一電極層260及第二電極層280。在一實施例中，第一電極層260及第二電極層270可包含任意之導電材料，例如銅、鋁、銀及/或前述之合金。電容介電層280的材質例如為環氧樹脂或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物或其組合；或有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene:BCB,道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylates)等。電容介電層280之厚度為5～30 μm。需注意的是，接收器230及傳送器240上設置有多個連接墊，此處為簡化圖示並未顯示。
在此實施例中，第一電極層260係為上電極層，第二電極層270係為下電極層。值得注意的是，在本發明說明書中所述之下電極層意指為相對靠近絕緣基材210之電極層，上電極層意指為相對遠離絕緣基材210之電極層。在此實施例中，第一電極層260在超過第二電極層270之一末端的位置更包含一側向延伸部分260a，且一部分的該接收器230位於該側向延伸部分260a上。如第2圖所示，第一電極層260之側向延伸部分260a包含一垂直延伸部分260a’及一水平延伸部分260a”。水平延伸部分260a”係作為電容器220與接收器230連接之連接墊。焊球250係設置於此水平延伸部分260a”上，以使電容器220之第一電極層260直接透過焊球250與接收器230電性連接。
第二電極層270亦具有超過第一電極層260之一末端的水平部分，用以作為與傳送器連接之連接墊。在此實施例中，第二電極層270與傳送器240係以焊線290連接。由於電容器220及接收器230係直接以焊球電性連接，減少了接收器230及傳送器240之間的電阻電容延遲(RC delay)，增進電容耦合器封裝結構之整體效能。
在此絕緣基材210上，尚具有一提供接收器230訊號之輸出墊300，其與接收器230以一焊球310電性連接。在一實施例中，焊球250及310之高度介於約250至300 μm之間。焊球可包含無鉛焊料，例如SnAg、SnAgCu及其介金屬化合物。
第4圖顯示本發明之另一實施例之電容耦合器封裝結構之剖面圖。此實施例大致上與第3圖所示之實施例相同，但其中電容器220、接收器230及傳送器240皆設置於同一半導體基材210上，且一部分的傳送器240設置在電容器220之第二金屬層270上，以使傳送器240與電容器220是直接透過焊球320電性連接，以進一步降低電阻電容延遲。在此實施例中，電容耦合器封裝結構之水平長度(傳送器240之外側至接收器230之外側，外側為相對於電容器較遠之一側)較佳不小於約9 mm，以避免有空氣放電(air discharge)產生。由於電容器220與接收器230及傳送器240均是直接以焊球250、320作電性連接，因而可完全避免使用焊線，大幅減少電容耦合器封裝結構的電阻電容延遲(RC delay)。
第5圖顯示本發明之又一實施例之電容耦合器封裝結構之剖面圖。此實施例大致上與第3圖所示之實施例相同，但上下電極層之配置相反。例如，在此實施例中，第一電極層260為下電極層，第二電極層270為上電極層。此外，第二電極層270具有側向延伸部分270a，且一部分的該傳送器230位於該側向延伸部分270a上。如第5圖所示，第二電極層270之側向延伸部分270a包含一垂直延伸部分270a’及一水平延伸部分270a”。水平延伸部分270a”係可作為電容器220之用以與傳送器240連接之連接墊，以焊線290與傳送器240電性連接。第一電極層260具有超過第二電極層270及電容介電層280之水平部分，用以作為與接收器230電性連接的連接墊。焊球250係設置於第一電極層260上並與其接觸，以使電容器220之第一電極層260透過焊球250與接收器230電性連接。
第6圖顯示本發明之再一實施例之電容耦合器封裝結構之剖面圖。此實施例大致上與第5圖所示之實施例相同，但其中電容器220、接收器230及傳送器240皆設置於同一半導體基材210上。在此實施例中，電容耦合器封裝結構之水平長度(傳送器240之外側至接收器230之外側，外側為相對於電容器較遠之一側)較佳不小於約9 mm，以避免有空氣放電(air discharge)產生。在此實施例中，一部分的傳送器240設置在電容器220之第二金屬層270上，以使傳送器240與電容器是直接透過焊球320電性連接。由於電容器220與接收器230及傳送器240均是直接以焊球250、320作電性連接，因而可完全避免使用焊線，大幅減少電容耦合器封裝結構的電阻電容延遲(RC delay)。
第7圖顯示本發明之一變化實施例之電容耦合器封裝結構之剖面圖。在此實施例中，接收器230係直接設置於電容器220上。例如，電容器220可設置於第一電極層260上，並透過焊球250與第一電極層260電性連接。亦即，第一電極層260可作為與接收器230連接之連接墊。第二電極層270具有超過第一電極層260之一末端及電容介電層280之部分，用以作為與傳送器240連接之連接墊。在此實施例中，第二電極層270係以焊線290與傳送器270電性連接。然而，在另一實施例中，亦可將傳送器240與電容器220設置於同一半導體基材210上，以使第二電極層270與傳送器240能直接以焊球電性連接(未顯示)。
第8圖顯示本發明另一變化實施例之電容耦合器封裝結構之上視圖，其中兩個電容器220之兩端各自具有延伸至絕緣基材210下表面的電極層260、270。亦即，在絕緣基材210之上表面上僅具有電容器220，而接收器230及傳送器240(未顯示)均可視設計需求設置在絕緣基材210之下表面上。
第9圖顯示第8圖所示之電容耦合器封裝結構沿AA’線段之剖面圖。在第9圖中，電容耦合器封裝結構包括絕緣基材210、電容器220、接收器230及傳送器240，其中絕緣基材210的材質為例如玻璃。絕緣基材210具有一上表面210a及一下表面210b，其中電容器220位於絕緣基材210之上表面上，接收器230及傳遞器240係分隔設置於絕緣基材210之下表面上，且接收器230之外側至傳遞器240之外側較佳不小於約9 mm，以避免有空氣放電(air discharge)產生。
電容器220包含第一電極層260、第二電極層270，以及一電容介電層280設置於其間，電性隔離第一電極層260及第二電極層270。在此實施例所述之電容器220可使用與第1圖所述之實施例相同或類似之材料。
在一實施例中，如第9圖所示，第一電極層260及第二電極層270各自沿著絕緣基材210之兩側壁延伸至該接收器230及該傳送器240以作電性連接。例如，第一電極層260沿著絕緣基材210之側壁延伸至絕緣基材210下表面上，並在此延伸部分上設置焊球330，以使接收器230藉由焊球330與電容器220之第一電極層260電性連接。同樣地，第二電極層270沿著絕緣基材210之另一側壁延伸至絕緣基材210之下表面上，並在其上設置焊球330，透過焊球330與傳送器240電性連接。在一實施例中，電容器之水平長度可大體上等同於絕緣基材之水平長度，例如電容器之水平長度約9～15 mm。在另一實施例中，電容器之水平尺寸可小於半導體基材，例如電容器之水平長度約5～11 mm。值得注意的是，上、下電極層可互換，只要其各自連接到接收器230及傳送器240即可。焊球可包含無鉛焊料，例如SnAg、SnAgCu及其介金屬化合物。
本發明之實施例提供了多種電容耦合器封裝結構。在這些電容耦合器封裝結構中，電容器係以焊球直接與接收器電性連接，有效減少因焊線所導致的電阻電容延遲(RC delay)，且亦可選擇性地使用焊球或焊線與傳送器作電性連接，或可選擇接受器及傳送器位於絕緣基材之上表面或下表面上，提供電路設計有極大的彈性。再者，本發明之電容耦合器封裝結構中，電容器可為一般常用之電容器，與傳統的系統單晶片型電容耦合器所需的電容器相較，無需較厚或特定材料的電容介電層，亦解決晶圓翹曲或製造成本高昂的問題。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
120．．．電容器
130．．．接收器
140．．．傳送器
190．．．焊線
210．．．絕緣基材
210a．．．絕緣基材上表面
210b．．．絕緣基材下表面
220．．．電容器
230．．．接收器
240．．．傳送器
250．．．焊球
260．．．第一金屬層
270．．．第二金屬層
280．．．電容介電層
290．．．焊線
300．．．連接墊
310．．．焊球
320．．．焊球
330．．．焊球
第1圖繪示傳統系統單晶片型的電容耦合器封裝結構的上視圖。
第2及3圖繪示本發明一實施例之電容耦合器封裝結構的上視圖及剖面圖。
第4至7圖繪示本發明多個替代實施例之電容耦合器封裝結構之多種變化之剖面圖。
第8及9圖各自繪示本發明另一實施例之電容耦合器封裝結構的上視圖及剖面圖。
210．．．絕緣基材
220．．．電容器
230．．．接收器
240．．．傳送器
250．．．焊球
260．．．第一金屬層
270．．．第二金屬層
280．．．電容介電層
290．．．焊線
300．．．連接墊
310．．．焊球

权利要求:
Claims (20)
[1] 一種電容耦合器封裝結構，包括：一基材，其上具有至少一電容器及一接收器，該電容器至少包含一第一電極層及一第二電極層，以及一電容介電層設置於其間，其中該第一電極層以一第一焊球與該接收器電性連接；以及一傳送器，與該第二電極層電性連接。
[2] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該第一電極層為上電極層，該第二電極層為下電極層。
[3] 如申請專利範圍第2項所述之電容耦合器封裝結構，其中該第一電極層更包含一側向延伸部分，且一部分的該接收器位於該側向延伸部分上。
[4] 如申請專利範圍第3項所述之電容耦合器封裝結構，其中該側向延伸部分包含一垂直延伸部分及一水平延伸部分，且一部分的該接收器位於該水平延伸部分上。
[5] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該第一電極層為下電極層，該第二電極層為上電極層。
[6] 如申請專利範圍第5項所述之電容耦合器封裝結構，其中該第二電極層更包含一側向延伸部分，且一部份的該傳送器位於該側向延伸部分上。
[7] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該第二電極層以一第二焊球與該傳送器電性連接。
[8] 如申請專利範圍第7項所述之電容耦合器封裝結構，其中該傳送器設置於該基材上。
[9] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該第二電極層以焊線與該傳送器電性連接。
[10] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該接收器設置於該電容器上。
[11] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該電容介電層之厚度為約5～30 μm。
[12] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該基材上更包含一連接墊，且該連接墊以一第三焊球與該接收器電性連接。
[13] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該接收器外側至該傳送器外側的距離大於約9 mm。
[14] 如申請專利範圍第1項所述之電容耦合器封裝結構，其中該基材係為絕緣基材。
[15] 一種電容耦合器封裝結構，包括：一基材，具有一上表面及一下表面，至少一電容器，設置於該基材之上表面，該電容器至少包含一第一導電層及一第二導電層，以及一電容介電層設置於其間；一接收器，位於該基材之下表面；以及一傳遞器，位於該基材之下表面，且與該接收器間隔設置，其中該第一導電層及該第二導電層各自沿著該基材之兩側延伸至該接收器及該傳送器作電性連接。
[16] 如申請專利範圍第15項所述之電容耦合器封裝結構，其中該第一導電層為上電極層，該第二導電層為下電極層。
[17] 如申請專利範圍第15項所述之電容耦合器封裝結構，其中該第一導電層為下電極層，該第二導電層為上電極層。
[18] 如申請專利範圍第15項項所述之電容耦合器封裝結構，其中該電容器具有與該基材大體上相同之水平長度。
[19] 如申請專利範圍第15項所述之電容耦合器封裝結構，其中該接收器外側至該傳送器外側的距離大於約9 mm。
[20] 如申請專利範圍第15項所述之電容耦合器封裝結構，其中該基材係為絕緣基材。

类似技术:

公开号 | 公开日 | 专利标题

CN103137588B|2015-10-28|电连接结构

US9871036B2|2018-01-16|Semiconductor device

TWI463639B|2014-12-01|電容耦合器封裝結構

TWI570877B|2017-02-11|Multi-component chip package structure

JP5994958B2|2016-09-21|半導体パッケージおよびその実装構造

JP2019057528A|2019-04-11|半導体装置

KR101428754B1|2014-08-11|방열 특성이 개선된 반도체 장치

US20130256886A1|2013-10-03|Semiconductor device

US9646941B2|2017-05-09|Semiconductor packaging device including via-in pad | and manufacturing method thereof

US8476764B2|2013-07-02|Bonding pad structure for semiconductor devices

KR101255912B1|2013-04-17|멀티 칩 패키지

JP2008124072A|2008-05-29|半導体装置

US20180122741A1|2018-05-03|Semiconductor device and semiconductor package including the same

TWI517354B|2016-01-11|內藏去耦合電容之半導體封裝構造

US9269645B1|2016-02-23|Fan-out wafer level package

KR101537390B1|2015-07-16|인터포저를 이용한 적층형 반도체 패키지

CN103337486B|2015-10-28|半导体封装构造及其制造方法

KR20090118747A|2009-11-18|관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판

JP6822254B2|2021-01-27|半導体装置

JP2012080145A|2012-04-19|半導体装置

TW202015209A|2020-04-16|多層封裝基板

TWI718250B|2021-02-11|封裝結構

KR20140088764A|2014-07-11|인터포저를 이용한 적층형 반도체 패키지

TW202203387A|2022-01-16|導線架封裝結構

JP2011187668A|2011-09-22|半導体装置

同族专利:

公开号 | 公开日

CN102623439B|2015-09-09|

US20120194301A1|2012-08-02|

CN102623439A|2012-08-01|

TWI463639B|2014-12-01|

US8791768B2|2014-07-29|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI582677B|2014-12-15|2017-05-11|精材科技股份有限公司|晶片封裝體及其製造方法|JP3652281B2|2000-06-30|2005-05-25|京セラ株式会社|薄膜電子部品および基板|

JP2004079801A|2002-08-19|2004-03-11|Fujitsu Ltd|コンデンサ装置及びその製造方法|

US6975517B1|2003-05-30|2005-12-13|Nortel Networks Limited|Embedded preemphasis and deemphasis circuits|

US8198951B2|2004-06-03|2012-06-12|Silicon Laboratories Inc.|Capacitive isolation circuitry|

US8441325B2|2004-06-03|2013-05-14|Silicon Laboratories Inc.|Isolator with complementary configurable memory|

KR100678083B1|2004-11-11|2007-02-02|삼성전자주식회사|임베디드 캐패시터와 임베디드 캐패시터의 제작 방법|

US7535105B2|2005-08-02|2009-05-19|International Business Machines Corporation|Inter-chip ESD protection structure for high speed and high frequency devices|

US20070080455A1|2005-10-11|2007-04-12|International Business Machines Corporation|Semiconductors and methods of making|

US7262974B2|2005-10-28|2007-08-28|Cisco Technology, Inc.|Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs|

JP4997757B2|2005-12-20|2012-08-08|富士通株式会社|薄膜キャパシタ及びその製造方法、電子装置並びに回路基板|

CN106599980A|2006-01-19|2017-04-26|株式会社村田制作所|无线ic器件|

CN101889341B|2008-10-08|2012-12-26|松下电器产业株式会社|中介层基板以及半导体装置|

US20110298139A1|2010-06-04|2011-12-08|Yi-Shao Lai|Semiconductor Package|CN103915409B|2012-12-28|2017-03-01|力林科技股份有限公司|电化隔离元件及其制造方法|

US10916493B2|2018-11-27|2021-02-09|International Business Machines Corporation|Direct current blocking capacitors|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US201161437490P| true| 2011-01-28|2011-01-28||

[返回顶部]