• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種半導體設備。該設備包含一傳送控制單元，其經組態以響應具有第一脈衝寬度之已接收的一脈衝信號來產生具有大於該第一脈衝寬度之第二脈衝寬度的多個傳送控制信號以及具有大於該第二脈衝寬度之第三脈衝寬度的多個同步控制信號。該設備還包含一接收控制單元，其經組態以響應該等同步控制信號來產生多個接收控制信號。
    公开号:TW201310583A
    申请号:TW101115141
    申请日:2012-04-27
    公开日:2013-03-01
    发明作者:Sang-Jin Byeon；Tae-Sik Yun
    申请人:Sk Hynix Inc；
    IPC主号:G11C7-00
    专利说明:
    半導體設備
    本文所揭示的具體實施例關於一種半導體設備，且更明確地說，關於一種使用直通穿孔的三維(3D，three-dimensional)半導體設備。
    為改善半導體設備的整合程度，已經有人開發出三維半導體設備，其中，複數個晶片會被堆疊與封裝，以提高整合的程度。在該三維半導體設備中，二或多個晶片被垂直堆疊，因此，可以在相同的面積中達到最大整合程度。
    有許多方法可用來達成三維半導體設備。於其中一種方法中，具有相同結構的複數個晶片會先被堆疊，並接著利用電線(例如，金屬線)而被相互連接，以如同一半導體設備般來運作。
    最近已經有人揭示一種直通矽穿孔(TSV，through-silicon via)型半導體設備，其中，多個直通矽穿孔會被形成以通過複數個堆疊晶片，俾使得所有該等堆疊晶片係彼此電連接。於該直通矽穿孔型半導體設備中，因為該等直通矽穿孔垂直通過個別的晶片用以讓它們彼此電連接，所以，相較於利用電線以周邊繞線方式來相互連接個別晶片的半導體設備，可有效地縮減封裝的面積。
    因為每一個直通矽穿孔都是藉由在被定義為穿過一介電物質的一穿孔洞中填充一導體材料而形成，所以，該直通矽穿孔本身具有電容。由於此事實的關係，即使一方波信號被輸入，經由該直通矽穿孔輸出的信號仍會呈現約為三角波的波形。當經由直通矽穿孔來傳送一寬脈衝寬度的信號時該直通矽穿孔雖然不會呈現任何嚴重的問題；但是，在傳送一窄脈衝寬度的信號時便可能發生非預期的失效。
    第1圖係表示根據先前技術以經由一直通矽穿孔來傳送信號的組態圖及經由該組態來傳送信號的波形。傳送單元11會輸出分別具有第一脈衝寬度的輸入信號pulse_in1與第二脈衝寬度的輸入信號pulse_in2給一直通矽穿孔12。根據具體實施例所示，第一脈衝寬度相當於一時脈信號的兩個循環2tck，而第二脈衝寬度相當於該時脈信號的一個循環1tck。因為該直通矽穿孔12有電容，所以，其並不會以輸入信號pulse_in1與輸入信號pulse_in2本身的形態來傳送它們，而係以三角波形來傳送它們。接收單元13會接收並鎖存已經通過該直通矽穿孔12的信號pulse_TSV1與信號pulse_TSV2，並且產生輸出信號pulse_out1與輸出信號pulse_out2。
    如第1圖中所示，輸入信號pulse_in1與輸入信號pulse_in2雖然為方波，經由直通矽穿孔12輸出的信號pulse_TSV1與信號pulse_TSV2卻為三角波形。雖然具有第一脈衝寬度的輸入信號pulse_in1在通過該直通矽穿孔12時會變成三角波形；但是，因為其具有夠寬的脈衝寬度，所以，信號pulse_TSV1的波峰仍會達到電壓位準VDD並且保持在電壓位準VDD與電壓位準VSS(其對應於接收單元13的邏輯臨界值)的平均位準。因此，接收單元13仍會正確地接收與鎖存輸入信號pulse_in1。然而，於具有第二脈衝寬度的輸入信號pulse_in2的情況中，因為其具有窄脈衝寬度，其可能不會超過接收單元13的邏輯臨界值，所以，其可能不會被接收單元13正確地接收與鎖存。再者，即使其超過接收單元13的邏輯臨界值，但是因為輸入信號pulse_in2具有窄脈衝寬度，所以，被鎖存的脈衝寬度仍然很小，使得輸入信號pulse_in2不會被接收單元13正確地接收。
    本文說明一種半導體設備，其可以在複數個堆疊晶片之間精確地執行信號傳送。
    於某些具體實施例中提供一種半導體設備。該設備包含一傳送控制單元，其經組態以響應一具有第一脈衝寬度之已接收的脈衝信號來產生具有大於該第一脈衝寬度之第二脈衝寬度的多個傳送控制信號以及具有大於該第二脈衝寬度之第三脈衝寬度的多個同步控制信號。該設備還包含一接收控制單元，其經組態以響應該等同步控制信號來產生多個接收控制信號。
    於某些具體實施例中還提供一種半導體設備，其包含一傳送控制單元，其經組態以響應已接收的一脈衝信號來產生第一與第二傳送信號，並且依據該等第一與第二傳送信號來產生第一與第二同步信號。所提供的設備還包含一接收控制單元，其經組態以響應該等第一與第二同步控制信號來產生第一與第二接收信號。
    於某些具體實施例中更進一步提供一種用於響應一脈衝信號來傳送具有第一循環長度之一輸入信號的信號傳送方法。該方法包含：依據該脈衝信號來產生具有大於該第一循環長度之第二循環長度的第一與第二傳送信號；以及交替響應該等第一與第二傳送信號來傳送該輸入信號。
    在下面說明中會提出明確的細節來說明特定具體實施例。然而很顯然地，即使沒有此等部分或全部的明確細節，熟習本技術的人士仍可實行已揭露之具體實施例。本文提出的特定具體實施例為解釋性質，其並沒有限制意義。熟習本技術的人士應可理解，本文中雖然並未明確說明，但是，其它材料同樣落在本發明的範疇與精神裡面。
    下文中將參考附圖，透過示範性之具體實施例來說明一種半導體設備。
    第2圖概略顯示具體實施例中之半導體設備1的組態。第2圖所顯示出的半導體設備1雖然僅包含第一晶片Chip1與第二晶片Chip2；不過，應該瞭解的是，晶片的數量並沒有特殊限制。
    第一晶片Chip1包含一傳送控制單元100與一傳送單元200。該傳送控制單元100經組態以接收一脈衝信號ACTP並且產生傳送控制信號TCP1<0：1>以及同步控制信號TCP2<0：1>。脈衝信號ACTP係有複數個脈衝的一信號。舉例來說，該等複數個脈衝可能包含一主動脈衝信號，其可作為用於在該半導體設備1的主動操作中更新一位址信號的一輸入。該脈衝信號ACTP具有第一脈衝寬度。該傳送控制單元100會從該脈衝信號ACTP處產生傳送控制信號TCP1<0：1>以及同步控制信號TCP2<0：1>。於某些具體實施例中，該等傳送控制信號TCP1<0：1>具有第二脈衝寬度而該等同步控制信號TCP2<0：1>具有第三脈衝寬度。根據某些具體實施例，第二脈衝寬度大於第一脈衝寬度且第三脈衝寬度大於第二脈衝寬度。進一步言之，於某些具體實施例中，該等傳送控制信號TCP1<0：1>的循環長度為脈衝信號ACTP之循環長度的兩倍長，而且該等同步控制信號TCP2<0：1>循環長度為該等傳送控制信號TCP1<0：1>之循環長度的兩倍長。
    該等傳送控制信號TCP1<0：1>會被產生為具有第二脈衝寬度，以便穩定地傳送與該脈衝信號ACTP同步輸入之輸入信號ADD<0>的資訊至傳送單元200中。該等同步控制信號TCP2<0：1>會被產生為具有第三脈衝寬度，以便產生接收控制信號RCP<0：1>，稍後將在下面做更詳細說明，它們會經由直通穿孔501至504被穩定地傳送至該第二晶片Chip2。
    如第2圖中所示，該等傳送控制信號TCP1<0：1>與該等同步控制信號TCP2<0：1>可被提供為信號對。該等傳送控制信號包含第一傳送信號TCP1<0>與第二傳送信號TCP1<1>。該等第一傳送信號TCP1<0>與第二傳送信號TCP1<1>可以為一對具有180°相位差的信號。該等第一傳送信號TCP1<0>與第二傳送信號TCP1<1>會被產生為具有180°相位差，以便將輸入信號ADD<0>的資訊精確地傳送至第二晶片Chip2。該等同步控制信號包含第一同步信號TCP2<0>與第二同步信號TCP2<1>且可以為一對具有45°相位差的信號。該等第一同步信號TCP2<0>與第二同步信號TCP2<1>會被產生為具有45°相位差，以便讓一接收單元400正確地接收由該傳送單元200所傳送之輸入信號ADD<0>的資訊。
    傳送單元200係同步於該等傳送控制信號TCP1<0：1>來傳送輸入信號ADD<0>。舉例來說，輸入信號ADD<0>可以為一位址信號，該位址信號係同步於一主動脈衝信號而被輸入。輸入信號ADD<0>的位準在該脈衝信號ACTP的每一個循環中(也就是，當每一脈衝被產生時)都可能會改變。於某些具體實施例中，傳送單元200可能會同步於該第一傳送信號TCP1<0>來傳送輸入信號ADD<0>，該輸入信號ADD<0>係同步於該脈衝信號ACTP的奇數脈衝而被輸入至傳送單元200中；並且可能會同步於該第二傳送信號TCP1<1>來傳送輸入信號ADD<0>，該輸入信號ADD<0>係同步於該脈衝信號ACTP的偶數脈衝而被輸入至傳送單元200中。因此，傳送單元200會交替響應於該等第一傳送信號TCP1<0>與第二傳送信號TCP1<1>來傳送輸入信號ADD<0>。
    在第2圖中，該半導體設備1包含第一直通穿孔501與第二直通穿孔502，用以提供輸入信號ADD<0>的傳送路徑。該等第一直通穿孔501與第二直通穿孔502會相互電連接該等第一晶片Chip1與第二晶片Chip2，而且於某些具體實施例中，例如，第2圖中所示的具體實施例，會電連接被設置在第一晶片Chip1中的傳送單元200和被設置在第二晶片Chip2中的接收單元400。該傳送單元200係同步於該第一傳送信號TCP1<0>以將與該脈衝信號ACTP的奇數脈衝同步輸入之輸入信號ADD<0>傳送給該第一直通穿孔501。該傳送單元200係同步於該第二傳送信號TCP1<1>以將與該脈衝信號ACTP的偶數脈衝同步輸入之輸入信號ADD<0>傳送給該第二直通穿孔502。
    第二晶片Chip2包含一接收控制單元300與該接收單元400。該接收控制單元300會經由第三直通穿孔503與第四直通穿孔504來連接傳送控制單元100。該接收控制單元300會被配置成用以經由第三直通穿孔503與第四直通穿孔504來接收同步控制信號TCP2<0：1>並且產生接收控制信號RCP<0：1>。於某些具體實施例中，接收控制信號RCP<0：1>具有和脈衝信號ACTP之脈衝寬度實質上相同的脈衝寬度。換言之，由接收控制單元300所產生的接收控制信號RCP<0：1>的脈衝寬度相當於第一脈衝寬度。該等接收控制信號包含第一接收信號RCP<0>與第二接收信號RCP<1>。該等第一接收信號RCP<0>與第二接收信號RCP<1>可能還會有90°相位差。另外，該等第一接收信號RCP<0>與第二接收信號RCP<1>的循環長度可能為脈衝信號ACTP之循環長度的兩倍。
    接收單元400經組態以響應該等接收控制信號RCP<0：1>來接收該輸入信號ADD<0>。該接收單元400會係同步於該等接收控制信號RCP<0：1>來接收經由該等第一直通穿孔501與第二直通穿孔502所傳送之輸入信號ADD<0>的資訊。該接收單元400係同步於該第一接收信號RCP<0>來接收經由該第一直通穿孔501所傳送之輸入信號ADD<0>的資訊，且係同步於該第二接收信號RCP<1>來接收經由該第二直通穿孔502所傳送之輸入信號ADD<0>的資訊。也就是，接收單元400會交替響應該等第一接收信號RCP<0>與第二接收信號RCP<1>來接收經由該等第一直通穿孔501與第二直通穿孔502傳送的輸入信號ADD<0>。於某些具體實施例中，該接收單元400會鎖存該已接收的輸入信號ADD<0>，且提供一內部信號ADD_in<0>。
    第3圖所示的係第2圖中所示的傳送控制單元100，而第4圖所示的係第3圖中所示之傳送控制單元100的操作時序圖。在第3圖中，傳送控制單元100包含一傳送控制信號產生部110與一同步控制信號產生部120。傳送控制信號產生部110包含兩個D正反器111與112。第一D正反器111會接收該第二傳送信號TCP1<1>與該脈衝信號ACTP，並且係同步於該脈衝信號ACTP來產生該第一傳送信號TCP1<0>。第二D正反器112會接收該第一傳送信號TCP1<0>與該脈衝信號ACTP並且係同步於該脈衝信號ACTP來產生該第二傳送信號TCP1<1>。兩個D正反器111與112可響應於一重置信號RST被初始化。據此，如第4圖中所示，該等第一傳送信號TCP1<0>與第二傳送信號TCP1<1>可能會被產生為具有相當於該脈衝信號ACTP之脈衝寬度兩倍的第二脈衝寬度，並且可能經由該等D正反器111與112的串鏈結構而有180°相位差。
    該同步控制信號產生部120包含兩個T正反器121與122。第一T正反器121會接收該第一傳送信號TCP1<0>並且產生該第一同步信號TCP2<0>。第二T正反器122會接收該第二傳送信號TCP1<1>並且產生該第二同步信號TCP2<1>。兩個T正反器121與122可響應於重置信號RST而被初始化。該等T正反器會在該等第一傳送信號TCP1<0>與第二傳送信號TCP1<1>的上升緣處改變該等第一同步信號TCP2<0>與第二同步信號TCP2<1>的位準。據此，如第4圖中所示，該等第一同步信號TCP2<0>與第二同步信號TCP2<1>可能會被產生為具有相當於該等傳送控制信號TCP1<0：1>之脈衝寬度兩倍的第三脈衝寬度，並且可能經由該等T正反器而有45°相位差。
    第5圖所示的係第2圖中所示之接收控制單元300的組態方塊圖與操作時序圖。在第5圖中，該接收控制單元300包含一第一接收信號產生部310以及一第二接收信號產生部320。於某些具體實施例中，該等第一接收信號產生部310與第二接收信號產生部320具有相同的組態。該等第一接收信號產生部310與第二接收信號產生部320包含延遲級311與321以及信號組合級312與322。延遲級311與321會分別將第一同步信號TCP2<0>與第二同步信號TCP2<1>延遲一預設時間。延遲級311與321會將第一同步信號TCP2<0>與第二同步信號TCP2<1>延遲相當於第一脈衝寬度的時間，以便讓該等接收控制信號RCP<0：1>具有第一脈衝寬度。
    第一接收信號產生部310的信號組合級312經組態以接收第一同步信號TCP2<0>與延遲級311的一輸出TCP2D<0>並且產生第一接收信號RCP<0>。第二接收信號產生部320的信號組合級322經組態以接收第二同步信號TCP2<1>與延遲級321的一輸出TCP2D<1>並且產生第二接收信號RCP<1>。信號組合級312與322可以包含執行互斥OR(XOR)運算之邏輯電路。所以，該等第一與第二接收信號RCP<0：1>可被產生為具有第一脈衝寬度，而且該等第一接收信號RCP<0>與第二接收信號RCP<1>之間的相位差可為90°。於某些具體實施例中，該等第一接收信號RCP<0>與第二接收信號RCP<1>可以產生為具有相當於同步控制信號TCP2<0：1>循環之一半的循環。
    在第5圖中，該接收控制單元300可能進一步包含緩衝級313與323。該等緩衝級313與323經組態以緩衝經由第三直通穿孔503與第四直通穿孔504而被傳送的同步控制信號TCP2<0：1>。因為由該傳送控制單元100所產生的同步控制信號TCP2<0：1>會經由第三直通穿孔503與第四直通穿孔504而被傳送至接收控制單元300，所以，已經通過第三直通穿孔503與第四直通穿孔504的同步控制信號TCP2<0：1>會有三角波形。因此，緩衝級313與323會緩衝該等同步控制信號TCP2<0：1>，使之具有方形波形。
    第6圖所示的係根據某些具體實施例之半導體設備1的操作時序圖。現在將參考第2至6圖來說明根據某些具體實施例之半導體設備1的操作。每當脈衝信號ACTP的脈衝被產生時，輸入信號ADD<0>便會被施加至該半導體設備1。輸入信號ADD<0>在該脈衝信號ACTP的第一脈衝處會有高位準H。輸入信號ADD<0>在該脈衝信號ACTP的第二脈衝處會有低位準L。輸入信號ADD<0>在該脈衝信號ACTP的第三脈衝處會有高位準H。在第6圖中顯示出脈衝信號ACTP有七個脈衝，而相應地輸入信號ADD<0>的位準為H、L、H、L、L、H、L。
    傳送控制單元100會接收該脈衝信號ACTP並產生該等傳送控制信號TCP1<0：1>與該等同步控制信號TCP2<0：1>。傳送控制單元100會產生具有第二脈衝寬度的傳送控制信號TCP1<0：1>並產生具有第三脈衝寬度的同步控制信號TCP2<0：1>。
    因為傳送單元200係同步於該等傳送控制信號TCP1<0：1>來傳送輸入信號ADD<0>，所以，傳送單元200係同步於該第一傳送信號TCP1<0>來傳送與該脈衝信號ACTP之奇數脈衝同步輸入的輸入信號ADD<0>至該第一直通穿孔501，且係同步於該第二傳送信號TCP1<1>來傳送與該脈衝信號ACTP之偶數脈衝同步輸入的輸入信號ADD<0>至該第二直通穿孔502。也就是說，傳送單元200係同步於該等第一傳送信號TCP1<0>與第二傳送信號TCP1<1>來交替地傳送輸入信號ADD<0>至該等第一直通穿孔501與第二直通穿孔502。
    在第6圖中，因為輸入信號ADD<0>在第一傳送信號TCP1<0>的第一上升緣處有高位準，所以，具有高位準的一信號會被傳送至該第一直通穿孔501。另外，因為輸入信號ADD<0>在第一傳送信號TCP1<0>的第二上升緣處有高位準，所以，具有高位準的一信號會被傳送至該第一直通穿孔501。據此，經由第一直通穿孔501被傳送的信號會保持高位準。輸入信號ADD<0>在第一傳送信號TCP1<0>的第三上升緣處有低位準。據此，傳送單元200會傳送具有低位準的一信號至該第一直通穿孔501，而且可以看見經由該第一直通穿孔501被傳送的信號下降至低位準。
    輸入信號ADD<0>在第二傳送信號TCP1<1>的第一上升緣處有低位準。另外，輸入信號ADD<0>在第二傳送信號TCP1<1>的第二上升緣處有低位準。據此，傳送單元200會傳送具有低位準的一信號至該第二直通穿孔502，而且經由第二直通穿孔502所傳送的信號會保持低位準。輸入信號ADD<0>在第二傳送信號TCP1<1>的第三上升緣處有高位準。據此，傳送單元200會傳送具有高位準的一信號至該第二直通穿孔502，而且可以看見經由該第二直通穿孔502所傳送的信號上升至高位準。
    接收控制單元300會從傳送控制單元100處接收同步控制信號TCP2<0：1>。因為同步控制信號TCP2<0：1>係經由第三直通穿孔503與第四直通穿孔504而被傳送，所以，如上面的討論，已經通過第三直通穿孔503與第四直通穿孔504的信號會有三角波形。利用緩衝級313與323來緩衝具有三角波形的同步控制信號TCP2<0：1>會產生具有如第5圖中所示之具方形波形並被緩衝的同步控制信號TCP2<0：1>。接收控制單元300會響應該等經緩衝同步控制信號TCP2<0：1>來產生接收控制信號RCP<0：1>。接收控制單元300會產生具有第一脈衝寬度及90°相位差的第一與第二接收信號RCP<0：1>。
    接收單元400係同步於接收控制信號RCP<0：1>來接收經由該等第一直通穿孔501與第二直通穿孔502所傳送的輸入信號ADD<0>。接收單元400會交替響應第一接收信號RCP<0>與第二接收信號RCP<1>來接收經由該等第一直通穿孔501與第二直通穿孔502所傳送的輸入信號ADD<0>。因為在第一接收信號RCP<0>之第一脈衝處通過的第一直通穿孔501的信號具有高位準，所以，接收單元400會產生一具有高位準的內部信號ADD_in<0>。因為在第二接收信號RCP<1>的第一脈衝處通過該第二直通穿孔502的信號具有低位準，所以，接收單元400會產生具有低位準的內部信號ADD_in<0>。因為在第一接收信號RCP<0>的第二脈衝處通過該第一直通穿孔501的信號具有高位準，所以，接收單元400會產生具有高位準的內部信號ADD_in<0>。同樣地，接收單元400會響應第二接收信號RCP<1>的第二脈衝、第一接收信號RCP<0>的第三脈衝、第二接收信號RCP<1>的第三脈衝、以及第一接收信號RCP<0>的第四脈衝而產生具有L、L、H、L位準的內部信號ADD_in<0>。據此，可以看見，其可以獲得具有和輸入信號ADD<0>相同資訊的內部信號ADD_in<0>。
    從上面說明中可以明白，根據本文所述之具體實施例的半導體設備可提供的優點在於當經由直通穿孔傳送具有小脈衝寬度的信號時，可以在複數個晶片之間正確地施行信號的傳送與接收。
    上面已經說明特定具體實施例；不過，熟習本技術的人士便會瞭解，所述之具體實施例僅為範例。據此，本文所述半導體設備不應受限於所述具體實施例。確切地說，本文所述半導體設備應該僅受限於後面配合上面說明及附圖的申請專利範圍。
    1‧‧‧半導體設備
    11‧‧‧傳送單元
    12‧‧‧直通矽穿孔
    13‧‧‧接收單元
    100‧‧‧傳送控制單元
    110‧‧‧傳送控制信號產生部
    111‧‧‧D正反器
    112‧‧‧D正反器
    120‧‧‧同步控制信號產生部
    121‧‧‧T正反器
    122‧‧‧T正反器
    200‧‧‧傳送單元
    300‧‧‧接收控制單元
    310‧‧‧接收信號產生部
    311‧‧‧延遲級
    312‧‧‧信號組合級
    313‧‧‧緩衝級
    320‧‧‧接收信號產生部
    321‧‧‧延遲級
    322‧‧‧信號組合級
    323‧‧‧緩衝級
    400‧‧‧接收單元
    501‧‧‧直通穿孔
    502‧‧‧直通穿孔
    503‧‧‧直通穿孔
    504‧‧‧直通穿孔
    前面已配合附圖說明過本發明的特點、態樣、以及具體實施例，其中：第1圖所示的係根據先前技術經由一直通矽穿孔來傳送信號的組態圖及經由該組態傳送之信號的波形。
    第2圖概略顯示根據一具體實施例的半導體設備的組態。
    第3圖所示的係第2圖中所示之傳送控制單元的範例具體實施例的組態。
    第4圖所示的係第3圖中所示之傳送控制單元的操作時序圖。
    第5圖所示的係第2圖中所示之接收控制單元的一具體實施例的組態方塊圖與操作時序圖。
    第6圖所示的係根據一具體實施例之半導體設備的操作時序圖。
    可能的話，所有圖式中會利用相同的元件符號來表示相同或類似的元件。
    1‧‧‧半導體設備
    100‧‧‧傳送控制單元
    200‧‧‧傳送單元
    300‧‧‧接收控制單元
    400‧‧‧接收單元
    501‧‧‧直通穿孔
    502‧‧‧直通穿孔
    503‧‧‧直通穿孔
    504‧‧‧直通穿孔
    权利要求:
    Claims (21)
    [1] 一種半導體設備，其包括：一傳送控制單元，其經組態以響應一具有第一脈衝寬度之已接收的脈衝信號來產生具有大於該第一脈衝寬度之第二脈衝寬度的多個傳送控制信號及具有大於該第二脈衝寬度之第三脈衝寬度的多個同步控制信號；以及一接收控制單元，其經組態以響應該等同步控制信號來產生多個接收控制信號。
    [2] 如申請專利範圍第1項的半導體設備，其進一步包括：一傳送單元，其經組態以響應該等傳送控制信號來傳送一輸入信號；以及一接收單元，其經組態以響應該等接收控制信號來接收該輸入信號。
    [3] 如申請專利範圍第2項的半導體設備，其中，該傳送單元與該接收單元會被設置在不同的晶片中，且經由用於耦合該等不同晶片的直通穿孔而被相互耦合。
    [4] 如申請專利範圍第1項的半導體設備，其中，該等接收控制信號的脈衝寬度和該第一脈衝寬度實質上相同。
    [5] 如申請專利範圍第1項的半導體設備，其中，該接收控制單元包括：一或多個延遲級，其經組態以將該等同步控制信號延遲一預設時間；以及一或多個信號組合級，其經組態以組合該等同步控制信號與該等延遲級的輸出並產生該等接收控制信號。
    [6] 如申請專利範圍第5項的半導體設備，其中，該預設時間包括對應於該第一脈衝寬度的一時間。
    [7] 如申請專利範圍第5項的半導體設備，其中，該等同步控制信號會經由直通穿孔從該傳送控制單元被傳送至該接收控制單元；以及其中，該接收控制單元進一步包括一或多個緩衝級，其經組態以緩衝該等同步控制信號。
    [8] 一種半導體設備，其包括：一傳送控制單元，其經組態以響應一已接收的脈衝信號來產生第一傳送信號與第二傳送信號，且依據該等第一傳送信號與第二傳送信號來產生第一同步信號與第二同步信號；以及一接收控制單元，其經組態以響應該等第一同步信號與第二同步信號來產生第一接收信號與第二接收信號。
    [9] 如申請專利範圍第8項的半導體設備，其進一步包括：一傳送單元，其經組態以同步於該等第一傳送信號與第二傳送信號來傳送一輸入信號，該輸入信號係同步於該脈衝信號的一脈衝而被該傳送單元接收，俾使得該傳送單元係同步於接收該脈衝信號的奇數脈衝來傳送一第一輸入信號，並且係同步於接收該脈衝信號的偶數脈衝來傳送一第二輸入信號；以及一接收單元，其經組態以響應該等第一接收信號與第二接收信號來接收該輸入信號。
    [10] 如申請專利範圍第9項的半導體設備，其中，該傳送單元係同步於該第一傳送信號來傳送該第一輸入信號，並且係同步於該第二傳送信號來傳送該第二輸入信號。
    [11] 如申請專利範圍第10項的半導體設備，其中，該接收單元係同步於一第一接收信號來接收該第一輸入信號，並且係同步於一第二接收信號來接收該第二輸入信號。
    [12] 如申請專利範圍第9項的半導體設備，其中，該傳送單元係同步於該第一傳送信號以將該第一輸入信號傳送至一第一傳送路徑，並且係同步於該第二傳送信號以將該第二輸入信號傳送至一第二傳送路徑。
    [13] 如申請專利範圍第12項的半導體設備，其中，該接收單元會係同步於該第一接收信號來接收該第一傳送路徑的輸出，並且係同步於該第二接收信號來接收該第二傳送路徑的輸出。
    [14] 如申請專利範圍第8項的半導體設備，其中，該等第一傳送信號與第二傳送信號的脈衝寬度大於已接收的脈衝信號的脈衝寬度，以及該等第一與第二傳送信號具有180°相位差。
    [15] 如申請專利範圍第8項的半導體設備，其中，該等第一同步信號與第二同步信號的脈衝寬度大於該等第一傳送信號與第二傳送信號的脈衝寬度，以及該等第一同步信號與第二同步信號具有45°相位差。
    [16] 如申請專利範圍第8項的半導體設備，其中，該接收控制單元包括：一或多個延遲級，其經組態以將該等第一同步信號與第二同步信號延遲一預設時間；以及一或多個信號組合級，其經組態以組合該等第一同步信號與第二同步信號與該等延遲級的輸出並且產生該等第一接收信號與第二接收信號。
    [17] 如申請專利範圍第16項的半導體設備，其中，該預設時間係對應於該脈衝信號之脈衝寬度的一時間。
    [18] 如申請專利範圍第8項的半導體設備，其中，該等第一同步信號與第二同步信號會經由直通穿孔從該傳送控制單元傳送至該接收控制單元；以及其中，該接收控制單元進一步包括多個緩衝級，其經組態以緩衝該等第一同步信號與第二同步信號。
    [19] 一種用於響應一脈衝信號來傳送一具有第一循環長度之輸入信號的信號傳送方法，該方法包括：依據該脈衝信號來產生具有大於該第一循環長度之第二循環長度的第一傳送信號與第二傳送信號；以及交替響應該等第一傳送信號與第二傳送信號來傳送該輸入信號。
    [20] 如申請專利範圍第19項的信號傳送方法，其進一步包括：依據該等第一傳送信號與第二傳送信號來產生具有大於該第二循環長度之第三循環長度的第一同步信號與第二同步信號。
    [21] 如申請專利範圍第20項的信號傳送方法，其進一步包括：依據該等第一同步信號與第二同步信號來產生具有該第二循環長度的第一接收信號與第二接收信號；以及交替響應該等第一接收信號與第二接收信號來接收該輸入信號。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI532127B|2016-05-01|半導體設備
    KR101069710B1|2011-10-04|반도체 장치 및 이의 칩 선택방법
    US9921992B2|2018-03-20|Asynchronous data link
    US10943625B2|2021-03-09|Memory device with write data bus control
    US8547137B2|2013-10-01|Integrated circuit device and data transmission system
    JP5882633B2|2016-03-09|半導体装置
    KR20150025858A|2015-03-11|반도체 장치 및반도체 장치의 동작방법
    US10255957B2|2019-04-09|Semiconductor integrated circuit
    KR20150047292A|2015-05-04|반도체 장치 및 이의 테스트 방법
    TWI566100B|2017-01-11|接地參考單端記憶體內連線
    JP4902903B2|2012-03-21|高速の半導体メモリ装置のデータ入力バッファリング方法及び装置
    JP2013098976A|2013-05-20|半導体システムのための無線信号送受信装置、無線信号送信方法、及び無線信号受信方法
    US7167536B2|2007-01-23|Signal receiving circuit, semiconductor device and system
    CN111540391A|2020-08-14|层叠存储器件及包括其的存储系统
    KR20160012551A|2016-02-03|복수 채널을 구비하는 반도체 장치 및 시스템
    KR101811630B1|2017-12-27|신호 송수신 시스템
    KR102165233B1|2020-10-13|복수 채널을 구비하는 반도체 장치 및 시스템
    KR102088453B1|2020-03-12|반도체 장치
    KR20150025781A|2015-03-11|반도체 장치 및 이를 포함하는 시스템
    EP3041143A1|2016-07-06|Asynchronous data link
    JP4625798B2|2011-02-02|半導体装置
    JP6257126B2|2018-01-10|タイミング発生回路
    KR100853465B1|2008-08-21|내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치
    同族专利:
    公开号 | 公开日
    KR20130022775A|2013-03-07|
    TWI532127B|2016-05-01|
    US20130049833A1|2013-02-28|
    CN102957412A|2013-03-06|
    US9257975B2|2016-02-09|
    KR101278270B1|2013-06-24|
    CN102957412B|2017-08-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100235842B1|1997-08-28|1999-12-15|윤종용|데이터 송/수신 회로 및 그 방법|
    JP4639420B2|2000-03-08|2011-02-23|ソニー株式会社|信号伝送装置および信号伝送方法|
    JP2005079963A|2003-09-01|2005-03-24|Pioneer Electronic Corp|映像信号伝送システム及び方法並びに送信装置及び受信装置|
    US7812458B2|2007-11-19|2010-10-12|Tier Logic, Inc.|Pad invariant FPGA and ASIC devices|
    US8384417B2|2008-09-10|2013-02-26|Qualcomm Incorporated|Systems and methods utilizing redundancy in semiconductor chip interconnects|
    JP5357510B2|2008-10-31|2013-12-04|株式会社日立製作所|半導体集積回路装置|
    KR101598829B1|2008-12-10|2016-03-02|삼성전자주식회사|개선된 데이터 버스 구조를 갖는 스택 구조의 반도체 패키지, 반도체 메모리 모듈 및 반도체 메모리 시스템|
    CN102076264B|2009-04-24|2014-01-08|松下电器产业株式会社|无线超声波诊断装置、无线超声波探头以及探头认证方法|
    EP2302403A1|2009-09-28|2011-03-30|Imec|Method and device for testing TSVs in a 3D chip stack|
    KR101086875B1|2009-09-30|2011-11-25|주식회사 하이닉스반도체|데이터 전송회로 및 이를 포함하는 반도체 장치|
    JP5448697B2|2009-10-09|2014-03-19|ピーエスフォールクスコエスエイアールエル|半導体記憶装置及びデータ処理システム|
    KR101038996B1|2009-11-30|2011-06-03|주식회사 하이닉스반도체|리페어 회로 및 이를 포함하는 반도체 장치|
    KR101153796B1|2009-12-24|2012-06-14|에스케이하이닉스 주식회사|반도체 장치의 리페어 회로|
    CN201594733U|2009-12-31|2010-09-29|河南天海科技有限公司|Tvs脉冲电压抑制电路|
    KR101143443B1|2010-03-29|2012-05-23|에스케이하이닉스 주식회사|반도체 장치 및 그 리페어 방법|
    KR20110112707A|2010-04-07|2011-10-13|삼성전자주식회사|층간 연결 유닛을 갖는 적층 메모리 장치, 이를 포함하는 메모리 시스템, 및 전송선의 지연시간 보상 방법|
    KR101175248B1|2010-07-08|2012-08-21|에스케이하이닉스 주식회사|다수의 적층된 칩의 리프레쉬 동작을 제어하는 시스템, 반도체 장치 및 방법|
    KR20120045366A|2010-10-29|2012-05-09|에스케이하이닉스 주식회사|3차원 적층 반도체 집적회로 및 그 ｔｓｖ 리패어 방법|
    KR101190683B1|2010-10-29|2012-10-12|에스케이하이닉스 주식회사|반도체 장치, 그의 신호 지연 방법, 적층 반도체 메모리 장치 및 그의 신호 생성 방법|
    KR20130025985A|2011-01-31|2013-03-13|에스케이하이닉스 주식회사|반도체 장치|
    KR20120088450A|2011-01-31|2012-08-08|에스케이하이닉스 주식회사|반도체 장치 및 이의 리페어 방법|
    KR101208962B1|2011-02-22|2012-12-06|에스케이하이닉스 주식회사|반도체 장치|
    CN102709272B|2011-03-28|2015-01-21|财团法人工业技术研究院|硅通孔的容错单元与方法|
    US8890607B2|2013-03-15|2014-11-18|IPEnval Consultant Inc.|Stacked chip system|KR102088453B1|2013-12-02|2020-03-12|에스케이하이닉스 주식회사|반도체 장치|
    KR101524409B1|2014-06-13|2015-05-29|호서대학교 산학협력단|3차원 반도체의 테스트 장치|
    US9727409B2|2014-06-17|2017-08-08|Samsung Electronics Co., Ltd.|Device and system including adaptive repair circuit|
    CN111679714A|2019-12-31|2020-09-18|泰斗微电子科技有限公司|跨芯片信号同步的方法、装置及芯片|
    法律状态:
    2019-02-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110085678A|KR101278270B1|2011-08-26|2011-08-26|반도체 장치|
    [返回顶部]