• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種顯示器裝置包括：複數個發光元件，每一發光元件具有一發光單元及用於驅動該發光單元之一驅動電路。該驅動電路至少包括：(A)具有源極區/汲極區、一通道形成區及一閘極電極之一驅動電晶體，(B)具有源極區/汲極區、一通道形成區及一閘極電極之一視訊信號寫入電晶體，及(C)一電容性單元。在該驅動電晶體中：(A-1)該源極區/該汲極區中之一者連接至對應電流供應線；(A-2)該源極區/該汲極區中的另一區連接至該發光單元且連接至該電容性單元的一個末端，且形成一第二節點；且(A-3)該閘極電極連接至該視訊信號寫入電晶體之該源極區/該汲極區中的另一區且連接至該電容性單元的另一末端，且形成一第一節點。
    公开号:TW201310419A
    申请号:TW101126085
    申请日:2012-07-19
    公开日:2013-03-01
    发明作者:Junichi Yamashita；Yusuke Onoyama；Tetsuo Minami；Naobumi Toyomura；Tetsuro Yamamoto；Katsuhide Uchino
    申请人:Sony Corp；
    IPC主号:G09G3-00
    专利说明:
    顯示器裝置及電子設備
    本發明係關於一種顯示器裝置及一種電子設備。
    近年來，作為由液晶顯示器代表之顯示器裝置，使用有機電致發光元件(在下文中，被簡單縮寫為「有機EL元件」)之有機電致發光顯示器裝置(在下文中，被簡單縮寫為「有機EL顯示器裝置」)正在引起注意。有機EL顯示器裝置係自發光類型的，且具有低電力消耗之特性。據認為，有機EL顯示器對高清晰度且高速之視訊信號具有足夠回應性，且實際用途及商業化之開發正在緊密進行中。
    有機EL顯示器裝置具有複數個發光元件，該複數個發光元件中之每一者包括發光單元ELP及用於驅動發光單元ELP之驅動電路。舉例而言，圖23A為包括具有兩個電晶體及一個電容性單元之驅動電路之發光元件的等效電路圖(例如，參見JP-A-2007-310311)。驅動電路具有包括源極區/汲極區、通道形成區及閘極電極之驅動電晶體TDrv、包括源極區/汲極區、通道形成區及閘極電極之視訊信號寫入電晶體TSig及電容性單元C1。參考數字CEL表示發光單元C1之寄生電容。
    在驅動電晶體TDrv中，源極區/汲極區中的一個區連接至電流供應線CSL，且源極區/汲極區中的另一區連接至發光單元ELP且亦連接至電容性單元C1的一個末端以構成第二節點ND2。驅動電晶體TDrv之閘極電極連接至視訊信號寫入電晶體TSig之源極區/汲極區中的另一區且亦連接至電容性單元C1的另一末端以構成第一節點ND1。
    在視訊信號寫入電晶體TSig中，源極區/汲極區中的一個區連接至資料線DTL，且閘極電極連接至掃描線SCL。
    電流供應線CSL連接至電流供應單元100，資料線DTL連接至視訊信號輸出電路102，且掃描線SCL連接至掃描電路101。在發光單元ELP發射光的時候(亦即，在發光單元ELP之光發射之前及之後)，電流自電流供應單元100經由電流供應線CSL及驅動電晶體TDrv流至發光單元ELP，且發光單元ELP之陽極電極(對應於第二節點ND2)之電位升高，直至達到對應於電流值之作業點。
    另一方面，當具有一n通道驅動電晶體TDrv之一驅動電路係形成於一設置於矽半導體基板中之p型井內時，為了穩定的操作，考慮該p型井處於一恆定電位(例如，該p型井被接地)之一組態。換言之，當將驅動電晶體TDrv看作一4端子電晶體時，考慮一背閘極端子被接地之組態。然而，當使用此組態時，可能出現以下問題。亦即，在使用此驅動電路之發光單元ELP發射光的時候，如上所述，第二節點ND2之電位升高。順便提及，由於該p型井之電位無變化，故該p型井與驅動電晶體TDrv之源極區之間的電位Vbs升高，且一在驅動電晶體TDrv中流動之電流Ids歸因於所謂的背閘極效應(back gate effect)而減小。結果，發光單元ELP之亮度變得低於所要亮度。因此，為了解決此現象，有必要在可以預料到背閘極效應之情況下增加自視訊信號輸出電路102輸出之信號之值，從而造成一問題，因為有機EL顯示器裝置之電力消耗增加。當發光單元ELP惡化時，如圖23B之示意圖所示，發光單元ELP之I-V特性惡化。因此，為了使在發光單元ELP中流動之電流與惡化之前的電流相同，有必要進一步增加陽極電極之電位。順便提及，當陽極電極(對應於第二節點ND2)之電位進一步增加時，歸因於背閘極效應，與上文所描述之問題相同的問題出現。
    因此需要提供具有能夠抑制背閘極效應之出現之一組態或結構之一顯示器裝置，及包括該顯示器裝置之電子設備。
    本發明之一實施例係針對一顯示器裝置，其包括複數個發光元件，每一發光元件具有一發光單元及用於驅動該發光單元之一驅動電路。該驅動電路至少包括：(A)具有源極區/汲極區、一通道形成區及一閘極電極之一驅動電晶體，(B)具有源極區/汲極區、一通道形成區及一閘極電極之一視訊信號寫入電晶體，及(C)一電容性單元。在該驅動電晶體中，(A-1)該源極區/該汲極區中的一個區連接至對應電流供應線，(A-2)該源極區/該汲極區中的另一區連接至該發光單元且連接至該電容性單元的一個末端且形成一第二節點，且(A-3)該閘極電極連接至該視訊信號寫入電晶體之該源極區/該汲極區中的另一區且連接至該電容性單元的另一末端且形成一第一節點。在該視訊信號寫入電晶體中，(B-1)該源極區/該汲極區中的一個區連接至對應資料線，且(B-2)該閘極電極連接至對應掃描線。該驅動電晶體係形成於一第一導電類型之第二井內，該第二井係形成於一第二導電類型之第一井內，該第一井在一第一導電類型之矽半導體基板中，該視訊信號寫入電晶體係形成於該第一導電類型之矽半導體基板中，且該驅動電晶體之該源極區/該汲極區中的另一區與該第二井電連接在一起。
    本發明之另一實施例係針對一包括根據本發明之實施例的上述顯示器裝置之電子設備。
    在根據本發明之實施例之顯示器裝置或根據本發明之另一實施例之電子設備之顯示器裝置中，該驅動電晶體之該源極區/該汲極區中的另一區與該第二井電連接在一起。為此，當該驅動電晶體之該源極區/該汲極區中的另一區之電位升高或電壓增加時，該第二井之電位亦升高或電壓增加。因此，有可能抑制背閘極效應(亦被稱為基板偏壓效應(substrate bias effect))之出現以獲得該驅動電路之穩定操作，且有可能抑制顯示器裝置或電子設備之電力消耗之增加。
    雖然將參看圖式在下文中結合實例來描述本發明，但本發明不限於該等實例，且該等實例中之各種數值或材料係用於說明。描述將按以下順序進行：
    1.根據本發明之實施例之顯示器裝置及電子設備之總體描述
    2.實例1(根據本發明之實施例之顯示器裝置及電子設備)
    3.實例2(實例1之修改)
    4.實例3(實例1之另一修改。5Tr/1C驅動電路)
    5.實例4(實例1之另一修改。4Tr/1C驅動電路)
    6.實例5(實例1之另一修改。3Tr/1C驅動電路)
    7.實例6(實例1之另一修改。2Tr/1C驅動電路)及其他實例 [根據本發明之實施例之顯示器裝置及電子設備之總體描述]
    在一根據本發明之一實施例之顯示器裝置或一電子設備之一顯示器裝置中，可形成一形式，其中一視訊信號寫入電晶體係形成於一形成於一第一導電類型之矽半導體基板中的第一導電類型之第三井內，且在所有發光元件中一第三井處於相同電位。在包括此形式的根據本發明之實施例之顯示器裝置或電子設備之顯示器裝置中，可形成一形式，其中在每一發光元件中第一井經電隔離。
    雖然使用p型作為第一導電類型且使用n型作為第二導電類型，但形式不限於此。第一導電類型可為n型且第二導電類型可為p型。
    在根據本發明之實施例之顯示器裝置或電子設備之顯示器裝置中，電流供應線連接至一電流供應單元，資料線連接至一視訊信號輸出電路，且掃描線連接至一掃描電路。該電流供應單元、該視訊信號輸出電路及該掃描電路通常包括於顯示器裝置中。
    驅動電路可為(例如)具有兩個電晶體(驅動電晶體及視訊信號寫入電晶體)及一個電容性單元的一驅動電路(被稱為「2Tr/1C驅動電路」)、具有三個電晶體(驅動電晶體、視訊信號寫入電晶體及一個電晶體)及一個電容性單元的一驅動電路(被稱為「3Tr/1C驅動電路」)、具有四個電晶體(驅動電晶體、視訊信號寫入電晶體及兩個電晶體)及一個電容性單元的一驅動電路(被稱為「4Tr/1C驅動電路」)，或具有五個電晶體(驅動電晶體、視訊信號寫入電晶體及三個電晶體)及一個電容性單元的一驅動電路(被稱為「5Tr/1C驅動電路」)。具體言之，發光單元可具有一有機電致發光發光單元(有機EL發光單元)。該驅動電晶體之該源極區/該汲極區中之另一者與一第二井電連接在一起。具體言之，例如，一第一導電類型之一連接區係設置於該第二井之表面區中，使該連接區與該驅動電晶體之該源極區/該汲極區中的另一區彼此直接接觸或經由一導電材料層而接觸。或者，該連接區與該驅動電晶體之該源極區/該汲極區中的另一區可經由一接觸孔、一配線及其類似者電連接在一起。
    根據本發明之實施例之顯示器裝置或電子設備之顯示器裝置可具有一組態(其中執行所謂的單色顯示)或一組態(其中一個像素具有複數個子像素，具體言之，一個像素具有紅光發射子像素、綠光發射子像素及藍光發射子像素的三個子像素)。每一像素可具有包括此等三種子像素及一種子像素或複數種子像素的子像素之集合(例如，包括一發射用於改良亮度之白光之子像素的子像素之一集合，包括一發射用於擴展色彩再現範圍之互補色光之子像素的子像素之一集合，包括一發射用於擴展色彩再現範圍之黃光之子像素的子像素之一集合，或包括發射用於擴展色彩再現範圍之黃光及青色光之子像素的子像素之一集合)。
    在根據本發明之實施例之顯示器裝置或電子設備之顯示器裝置中，各種電路(諸如，電流供應單元、視訊信號輸出線路及掃描電路)、各種配線(諸如，電流供應線、資料線及掃描線)及發光單元之組態或結構可為已知組態或結構。具體言之，例如，由有機EL發光單元構成之發光單元可具有(例如)一陽極電極、一有機材料層(例如，具有一電洞傳輸層、一發光層及一電子傳輸層被層壓之結構)、一陰極電極及其類似者。構成驅動電路之電容性單元可具有一個電極、另一電極及一插入此等電極之間的介電層(絕緣層)。構成驅動電路之電晶體及電容性單元係形成於一矽半導體基板中，且發光單元係經由(例如)絕緣中間層而形成於構成驅動電路之電晶體及電容性單元之上。該驅動電晶體之該源極區/該汲極區中之另一者係經由(例如)一接觸孔連接至發光單元之陽極電極。 [實例1]
    實例1係關於根據本發明之實施例之顯示器裝置及電子設備，且具體言之係關於有機EL顯示器裝置及包括該有機EL顯示器裝置之電子設備。在下文中，每一實例之顯示器裝置及電子設備之顯示器裝置被共同簡稱為「實例之顯示器裝置」。圖1為實例1之顯示器裝置中的包括驅動電路之發光元件的示意部分剖視圖。圖2A為構成驅動電路之驅動電晶體及視訊信號寫入電晶體之抽取部分的示意部分剖視圖。圖20為實例1(驅動電路為具有兩個電晶體TDrv及TSig及一個電容性單元C1的驅動電路(2Tr/1C驅動電路)之實例)之顯示器裝置中的包括驅動電路之發光元件的等效電路圖。圖19為構成顯示器裝置之電路的概念圖。在圖1之示意部分剖視圖中，為了簡化圖式，亦包括沿著不同垂直虛擬平面截取的顯示器裝置之剖視圖。
    實例1之顯示器裝置為具有複數個發光元件1之一顯示器裝置。發光元件1中之每一者包括一發光單元(具體言之，有機EL發光單元)ELP及用於驅動發光單元ELP之一驅動電路。
    顯示器裝置具有以二維矩陣配置的N×M個像素。一個像素具有三個子像素(一發射紅光之紅光發射子像素、一發射綠光之綠光發射子像素及一發射藍光之藍光發射子像素)。
    如圖19之電路之概念圖所示，實例1之顯示器裝置包括(a)電流供應單元100、(b)掃描電路101、(c)視訊信號輸出電路102、(d)以二維矩陣配置的總共N×M個發光元件1(具有第一方向上的N個發光元件1及不同於第一方向之第二方向(具體言之，一垂直於第一方向之方向)上的M個發光元件1)、(e)連接至電流供應單元100且在第一方向上延伸的M條電流供應線CSL、(f)連接至掃描電路101且在第一方向上延伸的M條掃描線SCL，及(g)連接至視訊信號輸出電路102且在第二方向上延伸的N條資料線DTL。雖然在圖19中展示3×3個發光元件1，但此僅用於說明。電流供應單元100或掃描電路101可配置在掃描線SCL的一個末端處或可配置在兩個末端處。
    驅動電路至少包括(A)具有源極區/汲極區、一通道形成區及一閘極電極之驅動電晶體TDrv、(B)具有源極區/汲極區、一通道形成區及一閘極電極之視訊信號寫入電晶體TSig及(C)電容性單元C1。具體言之，驅動電晶體TDrv及視訊信號寫入電晶體TSig為MOSFET。
    在驅動電晶體TDrv中，(A-1)源極區/汲極區中的一個區24連接至對應電流供應線CSL，(A-2)源極區/汲極區中的另一區25連接至發光單元ELP且連接至電容性單元C1的一個末端且形成第二節點ND2，且(A-3)閘極電極21連接至視訊信號寫入電晶體TSig之源極區/汲極區中的另一區35且連接至電容性單元C1的另一末端且形成第一節點ND1。
    在視訊信號寫入電晶體TSig中，(B-1)源極區/汲極區中的一個區34連接至對應資料線DTL，且(B-2)閘極電極31連接至對應掃描線SCL。
    電容性單元C1(在圖1中由圓內部分指示)具有一個電極41、另一電極42及插入此等電極41及42之間的介電層(絕緣層)43。在驅動電晶體TDrv中，源極區/汲極區中的一個區(在此實例中，具體言之，在發光單元發射光的時候充當汲極區24的源極區/汲極區。相同情況適用於以下描述)連接至電流供應單元100。源極區/汲極區中之另一者(在此實例中，具體言之，在發光單元發射光的時候充當源極區25的源極區/汲極區。相同情況適用於以下描述)連接至發光單元(有機EL發光單元)ELP之陽極電極51且連接至電容性單元C1之另一電極42。閘極電極21連接至視訊信號寫入電晶體TSig之源極區/汲極區中的另一區(在此實例中，具體言之，在寫入視訊信號的時候充當源極區35的源極區/汲極區。相同情況適用於以下描述)且連接至電容性單元C1的一個電極41且形成第一節點ND1。在視訊信號寫入電晶體TSig中，源極區/汲極區中的一個區(在此實例中，具體言之，在寫入視訊信號的時候充當汲極區34的源極區/汲極區。相同情況適用於以下描述)連接至資料線DTL，且閘極電極31連接至掃描線SCL。注意，參考數字15表示隔離區，參考數字22及32表示閘極絕緣層，且參考數字23及33表示閘極側壁。
    驅動電晶體TDrv之汲極區24係經由一接觸孔、接觸焊墊70及電流供應線CSL連接至電流供應單元100。視訊信號寫入電晶體TSig之汲極區34係經由另一接觸孔、另一接觸焊墊70及資料線DTL連接至視訊信號輸出電路102。視訊信號寫入電晶體TSig之閘極電極31係經由另一接觸孔、另一接觸焊墊70及掃描線SCL連接至掃描電路101。電容性單元C1的另一電極42係經由另一接觸孔及另一接觸焊墊70連接至發光單元ELP之陽極電極51。接觸孔及接觸焊墊70經設置以便不與在第一方向上延伸之掃描線SCL或電流供應線CSL短路。圖1展示此狀態。
    驅動電晶體TDrv係形成於第一導電類型(p型)之第二井12內，該第二井係形成於第二導電類型(在此實例中，具體言之，n型)之第一井11內，該第一井形成於第一導電類型(在此實例中，具體言之，p型)之矽半導體基板10中。視訊信號寫入電晶體TSig係形成於第一導電類型(p型)之第三井13內，該第三井係形成於第一導電類型(p型)之矽半導體基板10中。驅動電晶體TDrv之源極區/汲極區中的另一區(源極區25)與第二井12電連接在一起。具體言之，第一導電類型(p+)之連接區26係形成於第二井12之表面區中。連接區26與驅動電晶體TDrv之源極區/汲極區中的另一區25係經由接觸孔71、一配線及其類似者(具體言之，電容性單元C1的另一電極42)電連接。
    在所有發光元件中，第三井13處於相同電位。具體言之，第三井13經由矽半導體基板10而處於一第一預定電位(例如，接地電位)。在每一發光元件1中第一井11經電隔離。具體言之，構成每一發光元件1之驅動電晶體TDrv由隔離區15包圍，且第一井11由一藉由p型矽半導體基板10構成之p型半導體層包圍。第一井11充當一關於第二井12之保護環。第一井11經由配線(未圖示)而處於第二預定電位(例如，電源電位)。
    如圖3所示，該圖為實例1之顯示器裝置中的包括驅動電路之修改之發光元件的示意部分剖視圖。一與第三井13相同的第一導電類型(p型)之井(第四井14)可形成於矽半導體基板10之一區中，其中驅動電晶體TDrv將與第三井13之形成同時形成，且第一井11及第二井12可設置於第一導電類型(p型)之第四井14內。
    或者，換言之，實例1之顯示器裝置具有複數個發光元件，每一發光元件具有一發光單元及用於驅動該發光單元之一驅動電路。驅動電路至少包括一發光單元ELP、一電容性單元C1、一由MOSFET構成且將一驅動信號(亮度信號)VSig保持在電容性單元C1中之視訊信號寫入電晶體TSig及一由MOSFET構成且基於保持在電容性單元C1中之驅動信號(亮度信號)VSig驅動發光單元ELP之驅動電晶體TDrv。驅動電晶體TDrv係形成於第一導電類型之第二井12內，該第二井係形成於第二導電類型之第一井11內，該第一井形成於第一導電類型之矽半導體基板10中，視訊信號寫入電晶體TSig係形成於第一導電類型之矽半導體基板10中，且驅動電晶體TDrv之源極區/汲極區中的另一區與第二井12電連接在一起。
    設置於矽半導體基板10中的驅動電晶體TDrv及視訊信號寫入電晶體TSig為絕緣中間層61所覆蓋。電容性單元C1之另一電極42及介電層(絕緣層)43係形成於絕緣中間層61上，且電容性單元C1的一個電極41係形成於介電層(絕緣層)43上。絕緣中間層62係形成於電容性單元C1之介電層(絕緣層)43及一個電極41上，且掃描線SCL係形成於絕緣中間層62上。絕緣中間層63係形成於絕緣中間層62及掃描線SCL上，且資料線DTL係形成於絕緣中間層63上。絕緣中間層64係形成於絕緣中間層63及資料線DTL上，且電流供應線CSL係形成於絕緣中間層64上。絕緣中間層65係形成於絕緣中間層64及電流供應線CSL上，且構成發光單元ELP之陽極電極51係形成於絕緣中間層65上。具有一開口(在其底部處曝露陽極電極51)之絕緣中間層66係形成於絕緣中間層65及陽極電極51上，構成發光單元ELP之一電洞傳輸層、一發光層、一電子傳輸層(具有此等層之層壓結構之有機材料層52)及一陰極電極53係形成於絕緣中間層66及陽極電極51上，且絕緣層67係形成於陰極電極53上。一玻璃板(未圖示)係經由一黏接層(未圖示)結合至絕緣層67上。在一些情況下，沒有必要執行有機材料層52及陰極電極53之圖案化。掃描線SCL、資料線DTL及電流供應線CSL之層壓順序不限於上述層壓順序，且本質上為任意的。
    上文所描述之發光元件1可藉由已知方法製造，且在製造發光元件1時所使用之各種材料可為已知材料。
    將在下文所描述之實例6中描述實例1之驅動電路之操作。
    在實例1之顯示器裝置中，由於構成驅動電路之驅動電晶體之源極區/汲極區中的另一區與第二井電連接在一起，故當驅動電晶體之源極區/汲極區中的另一區之電位升高或電壓增加時，第二井之電位亦升高或電壓增加。因此，有可能抑制背閘極效應之出現以獲得驅動電路之穩定操作，且有可能抑制顯示器裝置之電力消耗之增加。雖然在相關技術中，有必要對用於控制下文所描述之發光單元ELP中之亮度之驅動信號(亮度信號)VSig之寬信號動態範圍排序，但在根據本發明之實施例之驅動電路中，有可能設定一窄信號動態範圍且抑制資料線之充電/放電電流，藉此有助於降低顯示器裝置之電力消耗。由於驅動電晶體之源極區/汲極區中的另一區與第二井電連接在一起，故當發光單元ELP惡化時，發光單元ELP之I-V特性惡化。因此，即使當陽極電極之電位較高時，亦沒有問題出現。 [實例2]
    實例2為實例1之修改。圖2B為構成實例2之顯示器裝置中之驅動電路的驅動電晶體及視訊信號寫入電晶體之抽取部分的示意部分剖視圖。在實例2中，如在實例1中，第一導電類型(p+)之連接區26係設置於第二井12之表面區中。與實例1之不同為導電材料層27(具體言之，金屬矽化物層)係形成於連接區26及源極區25之表面上。藉由此組態，有可能將驅動電晶體TDrv之源極區/汲極區中的另一區(源極區25)與第二井可靠地電連接在一起。
    具體言之，導電材料層27可藉由SALICIDE(Self-ALIgned SiliCIDE，自對準矽化物)處理形成。亦即，在驅動電晶體TDrv之閘極絕緣層22之形成、閘極電極21之形成、用於形成LDD結構之離子植入、閘極側壁23之形成、基於離子植入的源極區/汲極區24及25之形成、及基於離子植入的連接區26之形成之後，將一金屬層(例如，鈷層)形成於整個表面上。執行熱處理，且矽半導體基板10中之矽原子與金屬層中之金屬原子反應以形成金屬矽化物層。因此，形成導電材料層27。此時，可將金屬矽化物層形成於閘極電極21之頂面上。此後，未與矽原子反應之金屬層被移除，且金屬矽化物層經退火以使金屬矽化物層穩定。以此方式，有可能獲得將驅動電晶體TDrv之源極區/汲極區中的另一區(源極區25)與第二井可靠地電連接在一起的導電材料層27。 [實例3]
    在下文所描述之實例3或實例4至實例6中，執行根據本發明之實施例之驅動電路之操作。舉例而言，驅動下文所描述之實例3或實例4至實例6中的驅動電路之方法之概述如下。亦即，驅動一驅動電路之方法包括以下步驟：(a)執行一預處理，該預處理用於將一第一節點初始化電壓施加至第一節點ND1且將一第二節點初始化電壓施加至第二節點ND2，以使得第一節點ND1與第二節點ND2之間的電位差超過驅動電晶體TDrv之臨限電壓Vth，且第二節點ND2與發光單元ELP之陰極電極之間的電位差不超過發光單元ELP之臨限電壓Vth-EL；(b)在第一節點ND1之電位經保持之狀態下將驅動電晶體TDrv之汲極區之電位設定為高於步驟(a)中的第二節點ND2之電位以增加第二節點ND2之電位，且執行用於使第一節點ND1與第二節點ND2之間的電位差接近驅動電晶體TDrv之臨限電壓Vth的一臨限電壓消除處理；(c)執行一寫入處理，其用於經由回應於一來自掃描線SCL之信號而變為接通狀態之視訊信號寫入電晶體TSig將一來自資料線DTL之視訊信號電壓施加至第一節點ND1且使驅動電晶體TDrv置於接通狀態下；(d)回應於一來自掃描線SCL之信號使視訊信號寫入電晶體TSig置於斷開狀態下以使第一節點ND1置於浮動狀態下；及(e)允許一基於第一節點ND1與第二節點ND2之間的電位差之值之電流自電流供應單元100經由驅動電晶體TDrv流至發光單元ELP中以驅動發光單元ELP。
    如上所述，在步驟(b)中，執行臨限電壓消除處理，其中第一節點與第二節點之間的電位差變得接近驅動電晶體之臨限電壓。定性地，在臨限電壓消除處理中，第一節點ND1與第二節點ND2之間的電位差(換言之，驅動電晶體TDrv之閘極電極22與源極區25之間的電位差Vgs)變得接近驅動電晶體TDrv之臨限電壓Vth之程度取決於臨限電壓消除處理之時間。因此，例如，在用於臨限電壓消除處理之足夠時間得到保證之形式中，第一節點ND1與第二節點ND2之間的電位差達到驅動電晶體TDrv之臨限電壓Vth，且驅動電晶體TDrv被置於斷開狀態下。在臨限電壓消除處理之時間恰必須被設定為短之形式中，第一節點ND1與第二節點ND2之間的電位差大於驅動電晶體TDrv之臨限電壓Vth，且驅動電晶體TDrv可不被置於斷開狀態下。作為臨限電壓消除處理之結果，驅動電晶體TDrv不一定被置於斷開狀態下。
    假定：構成每一像素之發光元件係以線順序驅動，且顯示圖框速率為FR(次/秒)。亦即，構成配置在第m(其中m=1,2,3,...，及M)列中的N個像素(3×N個子像素)中之每一者的發光元件被同時驅動。換言之，在構成一列之發光元件中之每一者中，光發射/非光發射時序係根據此等發光元件所屬之列來控制。用於將一視訊信號寫入至構成一列之每一像素之一處理可為用於將一視訊信號同時寫入至所有像素之一處理(同時寫入處理)，或用於將一視訊信號順序地寫入至每一像素之一處理(順序寫入處理)。此等寫入處理可根據發光元件或驅動電路之組態加以適當選擇。
    在下文中，將描述構成第m列、第n行(其中n=1,2,3,...，及N)中之像素中的一個子像素之發光元件之驅動或操作。相關子像素或發光元件在下文中被稱為第(n,m)個子像素或第(n,m)個發光元件。執行各種處理(臨限電壓消除處理、寫入處理及下文所描述之遷移率校正處理)，直至配置在第m列中之每一發光元件之水平掃描週期(第m個水平掃描週期)結束。必要的是，在第m個水平掃描週期內執行寫入處理或遷移率校正處理。取決於發光元件或驅動電路之類型，臨限電壓消除處理或相關聯預處理可在第m個水平掃描週期之前執行。
    在上文所描述之各種處理結束之後，構成配置在第m列中之每一發光元件之發光單元發射光。發光單元可在上文所描述之各種處理結束之後立即或在一預定週期(例如，預定數目個列之水平掃描週期)經過後發射光。預定週期可根據顯示器裝置之規格、發光元件或驅動電路之組態或其類似者加以適當設定。在以下描述中，為了描述的便利起見，假定：發光單元在各種處理結束之後立即發射光。構成配置在第m列中之每一發光元件之發光單元之光發射緊接在配置在第(m+m')列中之每一發光元件之水平掃描週期的開始之前繼續。「m'」係根據顯示器裝置之設計規格而判定。亦即，特定顯示圖框中之構成配置在第m列中之每一發光元件的發光單元之光發射繼續，直至第(m+m'-1)個水平掃描週期。構成配置在第m列中之每一發光元件的發光單元自第(m+m')個水平掃描週期之開始起被維持在非光發射狀態，直至寫入處理或遷移率校正處理在下一顯示圖框中在第m個水平掃描週期內完成。若提供上述非光發射狀態之週期(在下文中，被簡稱為非光發射週期)，則由主動矩陣驅動引起的後像模糊(afterimage blurring)可減少，且可獲得極佳運動影像品質。每一子像素(發光元件)之光發射狀態/非光發射狀態不限於上文所描述之狀態。水平掃描週期之時間長度為小於(1/FR)×(1/M)之時間長度。當(m+m')之值超過M時，在下一顯示圖框中處理超過部分之水平掃描週期。
    在以下描述中，在一個電晶體之兩個源極區/汲極區中，術語「源極區/汲極區中的一個區」意謂著連接至電流供應單元或電力供應單元之源極區/汲極區。當電晶體處於接通狀態時，此意謂著通道形成於源極區/汲極區之間的狀態。電流是否自特定電晶體之源極區/汲極區中的一個區流至源極區/汲極區中的另一區並不重要。當電晶體處於斷開狀態時，此意謂著通道未形成於源極區/汲極區之間的狀態。當特定電晶體之源極區/汲極區連接至另一電晶體之源極區/汲極區時，此包括特定電晶體之源極區/汲極區及另一電晶體之源極區/汲極區佔用相同區之形式。源極區/汲極區可由導電材料(諸如，含有雜質之多晶矽或非晶矽)形成，或可由金屬、合金、導電粒子、其層壓結構或由有機材料(導電聚合物)製成之層形成。在以下描述中所使用之時序圖中，表示每一週期之水平軸線之長度(時間長度)係示意地展示，且不欲表示每一週期之時間長度之比率。
    具體言之，實例3之驅動電路為具有五個電晶體及一個電容性單元C1之一驅動電路(5Tr/1C驅動電路)。圖4為構成實例3之顯示器裝置之電路的概念圖。圖5為5Tr/1C驅動電路的等效電路圖。圖6為示意驅動時序圖。圖7A至圖7D及圖8A至圖8E示意地展示每一電晶體之接通/斷開狀態及其類似者。在下文所描述之圖7A至圖7D、圖8A至圖8E及圖12A至圖12D、圖13A至圖13D、圖17A至圖17D、圖18A至圖18E及圖22A至圖22F中，未展示驅動電晶體之源極區/汲極區中的另一區與第二井之電連接。
    5Tr/1C驅動電路具有五個電晶體(實例1或2中所描述之視訊信號寫入電晶體TSig及驅動電晶體TDrv、光發射控制電晶體TEL_C、第一節點初始化電晶體TND1、第二節點初始化電晶體TND2)及一個電容性單元C1。 [光發射控制電晶體TEL_C]
    光發射控制電晶體TEL_C之源極區/汲極區中之一者連接至電流供應單元(電壓VCC)100，且光發射控制電晶體TEL_C之源極區/汲極區中的另一區連接至驅動電晶體TDrv之源極區/汲極區中的一個區。光發射控制電晶體TEL_C之接通/斷開操作係由連接至光發射控制電晶體TEL_C之閘極電極之光發射控制電晶體控制線CLEL_C控制。 [驅動電晶體TDrv]
    如上所述，驅動電晶體TDrv之源極區/汲極區中的一個區連接至光發射控制電晶體TEL_C之源極區/汲極區中的另一區。亦即，驅動電晶體TDrv係經由光發射控制電晶體TEL_C連接至電流供應單元100。驅動電晶體TDrv之源極區/汲極區中之另一者連接至(1)發光單元ELP之陽極電極、(2)第二節點初始化電晶體TND2之源極區/汲極區中的另一區及(3)電容性單元C1的一個電極，且形成第二節點ND2。驅動電晶體TDrv之閘極電極連接至(1)視訊信號寫入電晶體TSig之源極區/汲極區中的另一區、(2)第一節點初始化電晶體TND1之源極區/汲極區中的另一區及(3)電容性單元C1的另一電極，且形成第一節點ND1。
    在發光單元ELP之光發射狀態下，驅動電晶體TDrv經驅動，以使得一汲極電流Ids根據表達式(1)流動。在發光單元ELP之光發射狀態下，驅動電晶體TDrv之源極區/汲極區中的一個區作為汲極區而操作，且源極區/汲極區中的另一區作為源極區而操作。如實例1中所描述，在下文中，驅動電晶體TDrv之源極區/汲極區中的一個區被簡稱為汲極區，且源極區/汲極區中的另一區被簡稱為源極區。
    μ：有效移動率
    L：通道長度
    W：通道寬度
    Vgs：閘極電極與源極區之間的電位差
    Vth：臨限電壓
    Cox：(閘極絕緣層之相對介電常數)×(真空之介電常數)/(閘極絕緣層之厚度)
    k≡(1/2)．(W/L)．Cox Ids=k．μ．(Vgs-Vth)2………(1)
    若汲極電流Ids在發光單元ELP中流動，則發光單元ELP發射光。發光單元ELP之光發射狀態(亮度)係視汲極電流Ids之值之量值來控制。 [視訊信號寫入電晶體TSig]
    如實例1中所描述，視訊信號寫入電晶體TSig之源極區/汲極區中的另一區連接至驅動電晶體TDrv之閘極電極。視訊信號寫入電晶體TSig之源極區/汲極區中之一者連接至資料線DTL。用於控制發光單元ELP之亮度之一驅動信號(亮度信號)VSig係自視訊信號輸出電路102經由資料線DTL供應至源極區/汲極區中的一個區。除VSig之外的各種信號/電壓(用於預充電驅動之一信號、各種參考電壓及其類似者)可經由資料線DTL供應至源極區/汲極區中的一個區。視訊信號寫入電晶體TSig之接通/斷開操作係由連接至視訊信號寫入電晶體TSig之閘極電極之掃描線SCL控制。 [第一節點初始化電晶體TND1]
    如上所述，第一節點初始化電晶體TND1之源極區/汲極區中的另一區連接至驅動電晶體TDrv之閘極電極。用於初始化第一節點ND1之電位(亦即，驅動電晶體TDrv之閘極電極之電位)之電壓VOfs係供應至第一節點初始化電晶體TND1之源極區/汲極區中的一個區。第一節點初始化電晶體TND1之接通/斷開操作係由連接至第一節點初始化電晶體TND1之閘極電極之第一節點初始化電晶體控制線AZND1控制。第一節點初始化電晶體控制線AZND1連接至第一節點初始化電晶體控制電路104。 [第二節點初始化電晶體TND2]
    如上所述，第二節點初始化電晶體TND2之源極區/汲極區中的另一區連接至驅動電晶體TDrv之源極區。用於初始化第二節點ND2之電位(亦即，驅動電晶體TDrv之源極區之電位)之電壓VSS係供應至第二節點初始化電晶體TND2之源極區/汲極區中的一個區。第二節點初始化電晶體TND2之接通/斷開操作係由連接至第二節點初始化電晶體TND2之閘極電極之第二節點初始化電晶體控制線AZND2控制。第二節點初始化電晶體控制線AZND2連接至第二節點初始化電晶體控制電路105。 [發光單元ELP]
    如上所述，發光單元ELP之陽極電極連接至驅動電晶體TDrv之源極區。電壓VCat被施加至發光單元ELP之陰極電極。發光單元ELP之寄生電容由參考數字CEL來表示。假定：發光單元ELP之光發射所需之臨限電壓為Vth-EL。亦即，若一等於或高於Vth-EL之電壓被施加在發光單元ELP之陽極電極與陰極電極之間，則發光單元ELP發射光。
    雖然在以下描述中，電壓或電位之值如下所述，但此等值僅用於說明，且電壓或電位不限於此等值。
    VSig：用於控制發光單元ELP之亮度之驅動信號(亮度信號)...0伏特至10伏特
    VCC：電流供應單元之用於控制發光單元ELP之光發射之電壓...20伏特
    VOfs：用於初始化驅動電晶體TDrv之閘極電極之電位(第一節點ND1之電位)之電壓...0伏特
    VSS：用於初始化驅動電晶體TDrv之源極區之電位(第二節點ND2之電位)之電壓...-10伏特
    Vth：驅動電晶體TDrv之臨限電壓...3伏特
    VCat：施加至發光單元ELP之陰極電極之電壓...0伏特
    Vth-EL：發光單元ELP之臨限電壓...3伏特
    在下文中，將描述5Tr/1C驅動電路之操作。如上所述，雖然將描述光發射狀態緊接在各種處理(臨限電壓消除處理、寫入處理及遷移率校正處理)完成之後開始的情況，但形式不限於此。相同情況適用於下文所描述之4Tr/1C驅動電路、3Tr/1C驅動電路及2Tr/1C驅動電路。 [週期-TP(5)-1](參看圖6及圖7A)
    [週期-TP(5)-1]為(例如)先前顯示圖框中之操作且為在各種先前處理完成之後的第(n,m)個發光單元ELP處於光發射狀態之週期。亦即，基於表達式(5)之汲極電流I'ds在構成第(n,m)個子像素之發光單元ELP中流動，且構成第(n,m)個子像素之發光單元ELP之亮度具有一對應於相關汲極電流I'ds之值。視訊信號寫入電晶體TSig、第一節點初始化電晶體TND1及第二節點初始化電晶體TND2處於斷開狀態，且光發射控制電晶體TEL_C及驅動電晶體TDrv處於接通狀態。第(n,m)個發光單元ELP之光發射狀態緊接在配置在第(m+m')列中之發光單元ELP之水平掃描週期的開始之前繼續。
    圖6所示之[週期-TP(5)0]至[週期-TP(5)4]為在各種先前處理完成之後、自光發射狀態結束時起、緊接在執行下一寫入處理之前的操作週期。亦即，[週期-TP(5)0]至[週期-TP(5)4]為自先前顯示圖框中之第(m+m')個水平掃描週期之開頭直至當前顯示圖框中之第(m-1)個水平掃描週期之結束的具有特定時間長度之週期。[週期-TP(5)1]至[週期-TP(5)4]可包括於當前顯示圖框中之第m個水平掃描週期內。
    在[週期-TP(5)0]至[週期-TP(5)4]中，第(n,m)個發光單元ELP處於非光發射狀態。亦即，在[週期-TP(5)0]至[週期-TP(5)1]及[週期-TP(5)3]至[週期-TP(5)4]中，由於光發射控制電晶體TEL_C處於斷開狀態，故發光單元ELP不發射光。在[週期-TP(5)2]中，光發射控制電晶體TEL_C被置於接通狀態下。然而，在此週期中，執行下文所描述之臨限電壓消除處理。雖然將在下文詳細地描述臨限電壓消除處理，但若假定表達式(2)得到滿足，則發光單元ELP不發射光。
    在下文中，將首先描述[週期-TP(5)0]至[週期-TP(5)4]中之每一週期。注意，[週期-TP(5)1]之開頭或[週期-TP(5)1]至[週期-TP(5)4]中之每一週期之長度可根據顯示器裝置之設計加以適當設定。 [週期-TP(5)0]
    如上所述，在[週期-TP(5)0]中，第(n,m)個發光單元ELP處於非光發射狀態。視訊信號寫入電晶體TSig、第一節點初始化電晶體TND1及第二節點初始化電晶體TND2處於斷開狀態。在自[週期-TP(5)-1]變至[週期-TP(5)0]的時候，由於光發射控制電晶體TEL_C被置於斷開狀態下，故第二節點ND2(驅動電晶體TDrv之源極區或發光單元ELP之陽極電極)之電位下降至(Vth-EL+VCat)，且發光單元ELP被置於非光發射狀態下。為了跟隨第二節點ND2之電位下降，浮動狀態下之第一節點ND1(驅動電晶體TDrv之閘極電極)之電位亦降低。 [週期-TP(5)1](參見圖7B及圖7C)
    在[週期-TP(5)1]中，執行用於執行下文所描述之臨限電壓消除處理之一預處理。亦即，在[週期-TP(5)1]開始時，若第一節點初始化電晶體控制線AZND1及第二節點初始化電晶體控制線AZND2基於第一節點初始化電晶體控制電路104及第二節點初始化電晶體控制電路105之操作而處於高位準，則第一節點初始化電晶體TND1及第二節點初始化電晶體TND2被置於接通狀態下。結果，第一節點ND1之電位變為VOfs(例如，0伏特)。第二節點ND2之電位變為VSS(例如，-10伏特)。在[週期-TP(5)1]完成之前，若第二節點初始化電晶體控制線AZND2基於第二節點初始化電晶體控制電路15之操作而處於低位準，則第二節點初始化電晶體TND2被置於斷開狀態下。第一節點初始化電晶體TND1及第二節點初始化電晶體TND2可同時被置於接通狀態下，第一節點初始化電晶體TND1可被先置於接通狀態下，或第二節點初始化電晶體TND2可被先置於接通狀態下。
    藉由上述處理，驅動電晶體TDrv之閘極電極與源極區之間的電位差等於或大於Vth，且驅動電晶體TDrv變為接通狀態。 [週期-TP(5)2](參看圖7D)
    接下來，執行臨限電壓消除處理。亦即，若當第一節點初始化電晶體TND1被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於高位準，則光發射控制電晶體TEL_C被置於接通狀態下。結果，儘管第一節點ND1之電位不改變(維持在VOfs=0伏特)，但浮動狀態下之第二節點ND2之電位升高，且第一節點ND1與第二節點ND2之間的電位差變得接近驅動電晶體TDrv之臨限電壓Vth。若驅動電晶體TDrv之閘極電極與源極區之間的電位差達到Vth，則驅動電晶體TDrv被置於斷開狀態下。具體言之，浮動狀態下之第二節點ND2之電位變得接近(VOfs-Vth=-3伏特>VSS)，且最後變為(VOfs-Vth)。若表達式(2)得到保證，換言之，若電位經選擇及判定以便滿足表達式(2)，則發光單元ELP不發射光。定性地，在臨限電壓消除處理中，第一節點ND1與第二節點ND2之間的電位差(換言之，驅動電晶體TDrv之閘極電極與源極區之間的電位差)變得接近驅動電晶體TDrv之臨限電壓Vth之程度取決於臨限電壓消除處理之時間。因此，例如，當用於臨限電壓消除處理之足夠時間得到保證時，第一節點ND1與第二節點ND2之間的電位差達到驅動電晶體TDr之臨限電壓Vth，且驅動電晶體TDrv被置於斷開狀態下。舉例而言，當臨限電壓消除處理之時間經設定為短時，第一節點ND1與第二節點ND2之間的電位差大於驅動電晶體TDr之臨限電壓Vth，且驅動電晶體TDrv可不被置於斷開狀態下。亦即，作為臨限電壓消除處理之結果，驅動電晶體TDrv不一定被置於斷開狀態下。
    (VOfs-Vth)<(Vth-EL+VCat)………(2)
    在[週期-TP(5)2]中，第二節點ND2之電位最後變為(例如)(VOfs-Vth)。亦即，僅視驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs來判定第二節點ND2之電位。換言之，第二節點ND2之電位非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(5)3](參看圖8A)
    此後，若當第一節點初始化電晶體TND1被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於低位準，則光發射控制電晶體TEL_C被置於斷開狀態下。結果，第一節點ND1之電位不改變(維持在VOfs=0伏特)，且浮動狀態下之第二節點ND2之電位亦不改變且被保持在(VOfs-Vth=-3伏特)。 [週期-TP(5)4](參看圖8B)
    接下來，若第一節點初始化電晶體控制線AZND1基於第一節點初始化電晶體控制電路104之操作而處於低位準，則第一節點初始化電晶體TND1被置於斷開狀態下。第一節點ND1及第二節點ND2之電位實質上不改變(實際上，歸因於靜電耦合(諸如寄生電容)，出現電位之改變，但此改變通常可忽略)。
    接下來，將描述[週期-TP(5)5]至[週期-TP(5)7]中之每一週期。如下文所描述，在[週期-TP(5)5]中執行寫入處理，且在[週期-TP(5)6]中執行遷移率校正處理。如上所述，必要的是，在第m個水平掃描週期內執行此等處理。為了描述便利起見，將提供假定[週期-TP(5)5]之開頭及[週期-TP(5)6]之結尾分別匹配第m個水平掃描週期之開頭及結尾之情況下的描述。 [週期-TP(5)5](參看圖8C)
    此後，執行對驅動電晶體TDrv之寫入處理。具體而言，當第一節點初始化電晶體TND1、第二節點初始化電晶體TND2及光發射控制電晶體TEL_C被維持在斷開狀態時，若資料線DTL之電位基於視訊信號輸出電路102之操作而設定為用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig，且接著掃描線SCL基於掃描電路101之操作而處於高位準，則視訊信號寫入電晶體TSig被置於接通狀態下。結果，第一節點ND1之電位升高至VSig。
    電容性單元C1之電容具有一值c1，且發光單元ELP之寄生電容CEL之電容具有一值cEL。假定驅動電晶體TDrv之閘極電極與源極區之間的寄生電容之值為cgs。當驅動電晶體TDrv之閘極電極之電位自VOfs變至VSig(>VOfs)時，原則上，電容性單元C1之兩個末端處之電位(第一節點ND1及第二節點ND2之電位)改變。亦即，基於驅動電晶體TDrv之閘極電極之電位(=第一節點ND1之電位)之改變(VSig-VOfs)的電荷被分入電容性單元C1、發光單元ELP之寄生電容CEL及驅動電晶體TDrv之閘極電極與源極區之間的寄生電容中。順便提及，若值cEL充分大於值c1及值cgs，則基於驅動電晶體TDrv之閘極電極之電位之改變(VSig-VOfs)的驅動電晶體TDrv之源極區(第二節點ND2)之電位之改變為小的。通常，發光單元ELP之寄生電容CEL之電容值cEL大於電容性單元C1之電容值c1及驅動電晶體TDrv之寄生電容之值cgs。為了描述便利起見，除非特別要求，否則將不考慮由第一節點ND1之電位之改變引起的第二節點ND2之電位之改變而進行描述。相同情況適用於其他驅動電路。不考慮由第一節點ND1之電位之改變引起的第二節點ND2之電位之改變而展示圖6之驅動時序圖(driving timing charge)。當驅動電晶體TDrv之閘極電極(第一節點ND1)之電位為Vg，且驅動電晶體TDrv之源極區(第二節點ND2)之電位為Vs時，Vg之值及Vs之值如下所述。為此，第一節點ND1與第二節點ND2之間的電位差(亦即，驅動電晶體TDrv之閘極電極與源極區之間的電位差Vgs)可由表達式(3)表示。
    Vg=VSig
    亦即，在對驅動電晶體TDrv之寫入處理中獲得之Vgs僅取決於用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig、驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs。Vgs非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(5)6](參看圖8D)
    此後，基於驅動電晶體TDrv之遷移率μ之量值校正驅動電晶體TDrv之源極區(第二節點ND2)之電位(遷移率校正處理)。
    通常，當驅動電晶體TDrv係使用多晶矽薄膜電晶體或其類似者製造時，不可避免地在電晶體之間產生遷移率μ之變化。因此，即使當將相同值之驅動信號VSig施加至遷移率μ不同的複數個驅動電晶體TDrv之閘極電極時，在具有大遷移率μ之驅動電晶體TDrv中流動之汲極電流Ids與在具有小遷移率μ之驅動電晶體TDrv中流動之汲極電流Ids之間仍存在差異。若產生此差異，則顯示器裝置之螢幕均勻性被破壞。
    因此，具體言之，若當驅動電晶體TDrv被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於高位準，則光發射控制電晶體TEL_C被置於接通狀態下。接下來，若在已經過一預定時間(t0)後，掃描線SCL基於掃描電路101之操作而處於低位準，則視訊信號寫入電晶體TSig被置於斷開狀態下，且第一節點ND1(驅動電晶體TDrv之閘極電極)被置於浮動狀態下。結果，當驅動電晶體TDrv之遷移率μ之值為大時，驅動電晶體TDrv之源極區之電位之升高的量△V(電位校正值)增加。當驅動電晶體TDrv之遷移率μ之值為小時，驅動電晶體TDrv之源極區之電位之升高的量△V(電位校正值)減小。自表達式(3)至表達式(4)地修改驅動電晶體TDrv之閘極電極與源極區之間的電位差Vgs。
    可預先判定用於執行遷移率校正處理之預定時間([週期-TP(5)6]之全部時間t0)以作為設計顯示器裝置時的設計值。判定[週期-TP(5)6]之全部時間t0，以使得驅動電晶體TDrv之源極區之電位(VOfs-Vth+△V)在此時滿足表達式(2')。因此，在[週期-TP(5)6]中，發光單元ELP不發射光。藉由遷移率校正處理，係數k(≡(1/2)．(W/L)．Cox)之變化同時被校正。
    (VOfs-Vth+△V)<(Vth-EL+VCat)………(2') [週期-TP(5)7](參看圖8E)
    藉由上述操作，臨限電壓消除處理、寫入處理及遷移率校正處理完成。另一方面，若掃描線SCL基於掃描電路101之操作而處於低位準，則結果，視訊信號寫入電晶體TSig被置於斷開狀態下，且第一節點ND1(亦即，驅動電晶體TDrv之閘極電極)被置於浮動狀態下。光發射控制電晶體TEL_C被維持在接通狀態，且光發射控制電晶體TEL_C之汲極區連接至電流供應單元100(電壓VCC，例如，20伏特)以用於控制發光單元ELP之光發射。結果，第二節點ND2之電位升高。
    如上所述，由於驅動電晶體TDrv之閘極電極處於浮動狀態，且電容性單元C1經設置，故驅動電晶體TDrv之閘極電極經歷與所謂的自舉電路中之現象相同的現象，且第一節點ND1之電位亦升高。結果，驅動電晶體TDrv之閘極電極與源極區之間的電位差Vgs被保持在表達式(4)之值。
    由於第二節點ND2之電位升高且超過(Vth-EL+VCat)，故發光單元ELP開始發射光。此時，由於在發光單元ELP中流動之電流為自驅動電晶體TDrv之汲極區流至源極區之汲極電流Ids，故此電流可由表達式(1)表示。根據表達式(1)及(4)，表達式(1)可被修改為表達式(5)。
    Ids=k．μ．(VSig-VOfs-△V)2………(5)
    因此，當VOfs經設定為0伏特時，在發光單元ELP中流動之電流Ids與一藉由自用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig之值減去由驅動電晶體TDrv之遷移率μ引起的第二節點ND2(驅動電晶體TDrv之源極區)之電位校正值△V獲得之值之平方成比例。換言之，在發光單元ELP中流動之電流Ids非取決於發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth。亦即，發光單元ELP之光發射量(亮度)不受發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth影響。第(n,m)個發光單元ELP之亮度具有對應於相關電流Ids之值。
    當驅動電晶體TDrv具有較大遷移率μ時，電位校正值△V增加，使得表達式(4)左邊的Vgs之值減小。因此，在表達式(5)中，即使當遷移率μ之值為大時，(VSig-VOfs-△V)2之值亦減小，藉此校正汲極電流Ids。亦即，在具有不同遷移率μ之驅動電晶體TDrv中，若驅動信號(亮度信號)VSig之值相同，汲極電流Ids實質上相同。結果，在發光單元ELP中流動且控制發光單元ELP之亮度之電流Ids被均勻化。亦即，由遷移率μ之變化(亦，k之變化)引起的發光單元之亮度之變化可得到校正。
    發光單元ELP之光發射狀態繼續，直至第(m+m'-1)個水平掃描週期。此時間對應於[週期-TP(5)-1]之結束。
    藉由以上內容，發光單元ELP[第(n,m)個子像素]之光發射之操作完成。
    在[週期-TP(5)7](參看圖8E)中，若第二節點ND2之電位升高且超過(Vth-EL+VCat)，則發光單元ELP之光發射開始。同時，當背閘極效應歸因於第二節點ND2之電位之升高而出現時，在驅動電晶體TDrv中流動之電流Ids減小。順便提及，在根據本發明之實施例之驅動電路中，由於驅動電晶體之源極區/汲極區中的另一區與第二井電連接在一起，故第二井之電位隨著第二節點ND2之電位之升高而升高，且第二井與驅動電晶體TDrv之源極區之間的電位Vbs無變化。因此，不存在由背閘極效應引起的在驅動電晶體TDrv中流動之電流Ids之減小的問題。相同情況適用於下文所描述之實例4至實例6。 [實例4]
    實例4係關於4Tr/1C驅動電路。圖9為實例4之驅動電路的概念圖。圖10為4Tr/1C驅動電路的等效電路圖。圖11為示意驅動時序圖。圖12A至圖12D及圖13A至圖13D示意地展示每一電晶體之接通/斷開狀態及其類似者。
    在4Tr/1C驅動電路中，第一節點初始化電晶體TND1被自上述5Tr/1C驅動電路移除。亦即，4Tr/1C驅動電路具有四個電晶體(視訊信號寫入電晶體TSig、驅動電晶體TDrv、光發射控制電晶體TEL_C及第二節點初始化電晶體TND2)，及一個電容性單元C1。 [光發射控制電晶體TEL_C]
    光發射控制電晶體TEL_C之組態與5Tr/1C驅動電路中所描述之光發射控制電晶體TEL_C相同，且因此，將不重複該組態之詳細描述。 [驅動電晶體TDrv]
    驅動電晶體TDrv之組態與5Tr/1C驅動電路中所描述之驅動電晶體TDrv相同，且因此，將不重複該組態之詳細描述。 [第二節點初始化電晶體TND2]
    第二節點初始化電晶體TND2之組態與5Tr/1C驅動電路中所描述之第二節點初始化電晶體TND2相同，且因此，將不重複該組態之詳細描述。 [視訊信號寫入電晶體TSig]
    視訊信號寫入電晶體TSig之組態與5Tr/1C驅動電路中所描述之視訊信號寫入電晶體TSig相同，且因此，將不重複該組態之詳細描述。當視訊信號寫入電晶體TSig之源極區/汲極區中的一個區連接至資料線DTL時，不僅用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig，而且用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs皆係供應自視訊信號輸出電路102。此點不同於5Tr/1C驅動電路中所描述之視訊信號寫入電晶體TSig之操作。除VSig或VOfs之外的信號/電壓(例如，用於預充電驅動之一信號)可自視訊信號輸出電路102經由資料線DTL供應至源極區/汲極區中的一個區。 [發光單元ELP]
    發光單元ELP之組態與5Tr/1C驅動電路中所描述之發光單元ELP相同，且因此，將不重複該組態之詳細描述。
    在下文中，將描述4Tr/1C驅動電路之操作。 [週期-TP(4)-1](圖11及圖12A)
    [週期-TP(4)-1]為(例如)先前顯示圖框中之操作且為與5Tr/1C驅動電路中之[週期-TP(5)-1]相同之操作。
    圖11所示之[週期-TP(4)0]至[週期-TP(4)4]為對應於圖6所示之[週期-TP(5)0]至[週期-TP(5)4]之週期，且為緊接在執行下一寫入處理之前的操作週期。類似於5Tr/1C驅動電路，在[週期-TP(4)0]至[週期-TP(4)4]中，第(n,m)個發光單元ELP處於非光發射狀態。4Tr/1C驅動電路之操作與5Tr/1C驅動電路之操作的不同之處在於，除圖6所示之[週期-TP(4)5]至[週期-TP(4)6]之外，[週期-TP(4)2]至[週期-TP(4)4]亦包括於第m個水平掃描週期中。為了描述便利起見，將提供假定[週期-TP(4)2]之開頭及[週期-TP(4)6]之結尾分別匹配第m個水平掃描週期之開頭及結尾之情況下的描述。
    在下文中，將描述[週期-TP(4)0]至[週期-TP(4)4]中之每一週期。如5Tr/1C驅動電路中所描述，[週期-TP(4)1]之開頭或[週期-TP(4)1]至[週期-TP(4)4]中之每一週期之長度可根據顯示器裝置之設計加以適當設定。 [週期-TP(4)0]
    [週期-TP(4)0]為(例如)自先前顯示圖框至當前顯示圖框之操作，且為與5Tr/1C驅動電路中所描述之[週期-TP(5)0]實質上相同之操作。 [週期-TP(4)1](參看圖12B)
    [週期-TP(4)1]對應於5Tr/1C驅動電路中所描述之[週期-TP(5)1]。在[週期-TP(4)1]中，執行用於執行下文所描述之臨限電壓消除處理之一預處理。在[週期-TP(4)1]開始時，若第二節點初始化電晶體控制線AZND2基於第二節點初始化電晶體控制電路105之操作而處於高位準，則第二節點初始化電晶體TND2被置於接通狀態下。結果，第二節點ND2之電位變為VSS(例如，-10伏特)。為了跟隨第二節點ND2之電位下降，浮動狀態下之第一節點ND1(驅動電晶體TDrv之閘極電極)之電位亦降低。由於[週期-TP(4)1]中的第一節點ND1之電位取決於[週期-TP(4)-1]中的第一節點ND1之電位(根據先前圖框中的VSig之值界定)，故第一節點ND1之電位不具有一恆定值。 [週期-TP(4)2](參看圖12C)
    此後，若資料線DTL之電位基於視訊信號輸出電路102之操作而設定為VOfs，且掃描線SCL基於掃描電路101之操作而處於高位準，則視訊信號寫入電晶體TSig被置於接通狀態下。結果，第一節點ND1之電位變為VOfs(例如，0伏特)。第二節點ND2之電位被保持在VSS(例如，-10伏特)。此後，若第二節點初始化電晶體控制線AZND2基於第二節點初始化電晶體控制電路105之操作而處於低位準，則第二節點初始化電晶體TND2被置於斷開狀態下。
    與[週期-TP(4)1]之開始同時或在[週期-TP(4)1]之中途，視訊信號寫入電晶體TSig可被置於接通狀態下。
    藉由上述處理，驅動電晶體TDrv之閘極電極與源極區之間的電位差等於或大於Vth，且驅動電晶體TDrv被置於接通狀態下。 [週期-TP(4)3](參看圖12D)
    接下來，執行臨限電壓消除處理。亦即，若當視訊信號寫入電晶體TSig被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於高位準，則光發射控制電晶體TEL_C被置於接通狀態下。結果，儘管第一節點ND1之電位未改變(維持在VOfs=0伏特)，但浮動狀態下之第二節點ND2之電位升高，且第一節點ND1與第二節點ND2之間的電位差變得接近驅動電晶體TDrv之臨限電壓Vth。若驅動電晶體TDrv之閘極電極與源極區之間的電位差達到Vth，則驅動電晶體TDrv被置於斷開狀態下。具體言之，浮動狀態下之第二節點ND2之電位變得接近(VOfs-Vth=-3伏特)，且最後變為(VOfs-Vth)。若表達式(2)得到保證，換言之，若電位經選擇及判定以便滿足表達式(2)，則發光單元ELP不發射光。
    在[週期-TP(4)3]中，第二節點ND2之電位最後變為(例如)(VOfs-Vth)。亦即，第二節點ND2之電位僅視驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs來判定。第二節點ND2之電位非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(4)4](參看圖13A)
    此後，若當視訊信號寫入電晶體TSig被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於低位準，則光發射控制電晶體TEL_C被置於斷開狀態下。結果，第一節點ND1之電位不改變(維持在VOfs=0伏特)，且浮動狀態下之第二節點ND2之電位實質上不改變(實際上，電位之改變歸因於諸如寄生電容的靜電耦合而出現，但此改變通常可忽略)且保持在(VOfs-Vth=-3伏特)。
    接下來，將描述[週期-TP(4)5]至[週期-TP(4)7]中之每一週期。此等週期為與5Tr/1C驅動電路中所描述之[週期-TP(5)5]至[週期-TP(5)7]實質上相同之操作。 [週期-TP(4)5](參看圖13B)
    接下來，執行對驅動電晶體TDrv之寫入處理。具體言之，當視訊信號寫入電晶體TSig被維持在接通狀態，且第二節點初始化電晶體TND2及光發射控制電晶體TEL_C被維持在斷開狀態時，資料線DTL之電位基於視訊信號輸出電路102之操作而自VOfs切換至用於抑制發光單元ELP之亮度之驅動信號(亮度信號)VSig。結果，第一節點ND1之電位升高至VSig。視訊信號寫入電晶體TSig被置於斷開狀態下一次，且當視訊信號寫入電晶體TSig、第二節點初始化電晶體TND2及光發射控制電晶體TEL_C被維持在斷開狀態時，資料線DTL之電位基於視訊信號輸出電路102之操作而變至用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig。此後，若當第二節點初始化電晶體TND2及光發射控制電晶體TEL_C被維持在斷開狀態時，掃描線SCL處於高位準(亦即，藉由減慢之掃描信號)，則視訊信號寫入電晶體TSig被置於接通狀態下。
    因此，如5Tr/1C驅動電路中所描述，可獲得表達式(3)中所描述之值以作為第一節點ND1與第二節點ND2之間的電位差，亦即，驅動電晶體TDrv之閘極電極與源極區之間的電位差Vgs。
    亦即，在4Tr/1C驅動電路中，在對驅動電晶體TDrv之寫入處理中獲得之Vgs僅取決於用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig、驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs。Vgs非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(4)6](參看圖13C)
    此後，基於驅動電晶體TDrv之遷移率μ之量值校正驅動電晶體TDrv之源極區(第二節點ND2)之電位(遷移率校正處理)。具體言之，可執行與5Tr/1C驅動電路中所描述之[週期-TP(5)6]相同之操作。可預先判定用於執行遷移率校正處理之預定時間([週期-TP(4)6]之全部時間t0)以作為設計顯示器裝置時的設計值。 [週期-TP(4)7](參看圖13D)
    藉由上述操作，臨限電壓消除處理、寫入處理及遷移率校正處理完成。由於執行與5Tr/1C驅動電路中所描述之[週期-TP(5)7]相同之處理，且第二節點ND2之電位升高且超過(Vth-EL+VCat)，故發光單元ELP開始發射光。此時，由於在發光單元ELP中流動之電流可藉由表達式(5)獲得，故在發光單元ELP中流動之Ids非取決於發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth。亦即，發光單元ELP之光發射量(亮度)不受發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth影響。亦有可能抑制由驅動電晶體TDrv之遷移率μ之變化引起的汲極電流Ids之變化之出現。
    發光單元ELP之光發射狀態繼續，直至第(m+m'-1)個水平掃描週期。此時間對應於[週期-TP(4)-1]之結束。
    藉由以上內容，發光單元ELP[第(n,m)個子像素]之光發射之操作完成。 [實例5]
    實例5係關於3Tr/1C驅動電路。圖14為實例5之驅動電路的概念圖。圖15為3Tr/1C驅動電路的等效電路圖。圖16為示意驅動時序圖。圖17A至圖17D及圖18A至圖18E示意地展示每一電晶體之接通/斷開狀態及其類似者。
    在3Tr/1C驅動電路中，兩個電晶體(第一節點初始化電晶體TND1及第二節點初始化電晶體TND2)被自上述5Tr/1C驅動電路移除。亦即，3Tr/1C驅動電路具有三個電晶體(視訊信號寫入電晶體TSig、光發射控制電晶體TEL_C及驅動電晶體TDrv)，及一個電容性單元C1。 [光發射控制電晶體TEL_C]
    光發射控制電晶體TEL_C之組態與5Tr/1C驅動電路中所描述之光發射控制電晶體TEL_C相同，且因此，將不重複該組態之詳細描述。 [驅動電晶體TDrv]
    驅動電晶體TDrv之組態與5Tr/1C驅動電路中所描述之驅動電晶體TDrv相同，且因此，將不重複該組態之詳細描述。 [視訊信號寫入電晶體TSig]
    視訊信號寫入電晶體TSig之組態與5Tr/1C驅動電路中所描述之視訊信號寫入電晶體TSig相同，且因此，將不重複該組態之詳細描述。當視訊信號寫入電晶體TSig之源極區/汲極區中的一個區連接至資料線DTL時，不僅用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig，而且用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs-H及電壓VOfs-L皆係供應自視訊信號輸出電路102。此點不同於5Tr/1C驅動電路中所描述之視訊信號寫入電晶體TSig之操作。除VSig或VOfs-H/VOfs-L之外的信號/電壓(例如，用於預充電驅動之一信號)可自視訊信號輸出電路102經由資料線DTL供應至源極區/汲極區中的一個區。電壓VOfs-H及電壓VOfs-L之值不限於(例如)如下所述之值。
    VOfs-H=約30伏特
    VOfs-L=約0伏特 [值CEL與值C1之間的關係]
    如下文所描述，在3Tr/1C驅動電路中，有必要使用資料線DTL改變第二節點ND2之電位。在上文所述之5Tr/1C驅動電路或4Tr/1C驅動電路中，已提供假定值CEL充分大於值c1及值cgs且考慮到基於驅動電晶體TDrv之閘極電極之電位之改變(VSig-VOfs)的驅動電晶體TDrv之源極區(第二節點ND2)之電位之改變的描述(相同情況適用於下文所描述之2Tr/1C驅動電路)。在3Tr/1C驅動電路中，為了設計，將值c1設定為大於其他驅動電路(例如，值c1為值cEL之約1/4至1/3)。因此，與其他驅動電路相比，由第一節點ND1之電位之改變引起的第二節點ND2之電位之改變為較大的。為此，在3Tr/1C之情況下，將考慮到由第一節點ND1之電位之改變引起的第二節點ND2之電位之改變來提供描述。考慮到由第一節點ND1之電位之改變引起的第二節點ND2之電位之改變而展示圖16之驅動時序圖。 [發光單元ELP]
    發光單元ELP之組態與5Tr/1C驅動電路中所描述之發光單元ELP相同，且因此，將不重複該組態之詳細描述。
    在下文中，將描述3Tr/1C驅動電路之操作。 [週期-TP(3)-1](參看圖16及圖17A)
    [週期-TP(3)-1]為(例如)先前顯示圖框中之操作，且為與5Tr/1C驅動電路中所描述之[週期-TP(5)-1]實質上相同之操作。
    圖16所示之[週期-TP(3)0]至[週期-TP(3)4]為對應於圖6所示之[週期-TP(5)0]至[週期-TP(5)4]之週期，且為緊接在執行下一寫入處理之前的操作週期。類似於5Tr/1C驅動電路，在[週期-TP(3)0]至[週期-TP(3)4]中，第(n,m)個發光單元ELP處於非光發射狀態。如圖16所示，3Tr/1C驅動電路之操作與5Tr/1C驅動電路之操作的不同之處在於，除[週期-TP(3)5]至[週期-TP(3)6]之外，[週期-TP(3)1]至[週期-TP(3)4]亦包括於第m個水平掃描週期中。為了描述便利起見，將提供假定[週期-TP(3)1]之開頭及[週期-TP(3)6]之結尾分別匹配第m個水平掃描週期之開頭及結尾之情況下的描述。
    在下文中，將描述[週期-TP(3)0]至[週期-TP(3)4]中之每一週期。如5Tr/1C驅動電路中所描述，[週期-TP(3)1]至[週期-TP(3)4]中之每一週期之長度可根據顯示器裝置之設計加以適當設定。 [週期-TP(3)0](參看圖17B)
    [週期-TP(3)0]為(例如)自先前顯示圖框至當前顯示圖框之操作，且為與5Tr/1C驅動電路中所描述之[週期-TP(5)0]實質上相同之操作。 [週期-TP(3)1](參看圖17C)
    當前顯示圖框中之第m列之水平掃描週期開始。在[週期-TP(3)1]開始時，若資料線DTL之電位基於視訊信號輸出電路102之操作而設定為用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs-H，且接著若掃描線SCL基於掃描電路101之操作而處於高位準，則視訊信號寫入電晶體TSig被置於接通狀態下。結果，第一節點ND1之電位變為VOfs-H。如上所述，為了設計，由於電容性單元C1之值c1大於其他驅動電路，故源極區之電位(第二節點ND2之電位)升高。由於發光單元ELP的兩個末端之間的電位差超過臨限電壓Vth-EL，故發光單元ELP被置於導電狀態下，但驅動電晶體TDrv之源極區之電位再次直接降至(Vth-EL+VCat)。在此期間，雖然發光單元ELP可發射光，但光發射為瞬間的，且對實際用途而言沒有問題。驅動電晶體TDrv之閘極電極被保持在電壓VOfs-H。 [週期-TP(3)2](參看圖17D)
    此後，若資料線DTL之電位基於視訊信號輸出電路102之操作而自用於初始化驅動電晶體TDrv的閘極電極之電壓VOfs-H變至電壓VOfs-L，則第一節點ND1之電位變為VOfs-L。第二節點ND2之電位亦隨著第一節點ND1之電位下降而下降。亦即，基於驅動電晶體TDrv之閘極電極之電位之改變(VOfs-L-VOfs-H)的電荷被分入電容性單元C1、發光單元ELP之寄生電容CEL及驅動電晶體TDrv之閘極電極與源極區之間的寄生電容中。作為下文所描述的[週期-TP(3)3]中之操作之假定，在[週期-TP(3)2]結束時，第二節點ND2之電位低於VOfs-L-Vth係必要的。設定VOfs-H及其類似者之值以便滿足條件。亦即，藉由上述處理，驅動電晶體TDrv之閘極電極與源極區之間的電位差等於或大於Vth，且驅動電晶體TDrv被置於接通狀態下。 [週期-TP(3)3](參看圖18A)
    接下來，執行臨限電壓消除處理。亦即，若當視訊信號寫入電晶體TSig被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於高位準，則光發射控制電晶體TEL_C被置於接通狀態下。結果，儘管第一節點ND1之電位未改變(維持在VOfs-L=0伏特)，但浮動狀態下之第二節點ND2之電位升高，且第一節點ND1與第二節點ND2之間的電位差變得接近驅動電晶體TDrv之臨限電壓Vth。若驅動電晶體TDrv之閘極電極與源極區之間的電位差達到Vth，則驅動電晶體TDrv被置於斷開狀態下。具體言之，浮動狀態下之第二節點ND2之電位變得接近(VOfs-L-Vth=-3伏特)且最後變為(VOfs-L-Vth)。若表達式(2)得到保證，換言之，若電位經選擇及判定以便滿足表達式(2)，則發光單元ELP不發射光。
    在[週期-TP(3)3]中，第二節點ND2之電位變為(例如)(VOfs-L-Vth)。亦即，第二節點ND2之電位僅視驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs-L來判定。第二節點ND2之電位非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(3)4](參看圖18B)
    此後，若當視訊信號寫入電晶體TSig被維持在接通狀態時，光發射控制電晶體控制線CLEL_C基於光發射控制電晶體控制電路103之操作而處於低位準，則光發射控制電晶體TEL_C被置於斷開狀態下。結果，第一節點ND1之電位不改變(維持在VOfs-L=0伏特)，且浮動狀態下之第二節點ND2之電位不改變且保持在(VOfs-L-Vth=-3伏特)。
    接下來，將描述[週期-TP(3)5]至[週期-TP(3)7]中之每一週期。此等週期為與5Tr/1C驅動電路中所描述之[週期-TP(5)5]至[週期-TP(5)7]實質上相同之操作。 [週期-TP(3)5](參看圖18C)
    接下來，執行對驅動電晶體TDrv之寫入處理。具體言之，當視訊信號寫入電晶體TSig被維持在接通狀態，且光發射控制電晶體TEL_C被維持在斷開狀態時，資料線DTL之電位基於視訊信號輸出電路102之操作而設定為用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig。結果，第一節點ND1之電位升高至VSig。視訊信號寫入電晶體TSig可被置於斷開狀態下一次，且當視訊信號寫入電晶體TSig及光發射控制電晶體TEL_C被維持在斷開狀態時，資料線DTL之電位可變至用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig。此後，若當光發射控制電晶體TEL_C被維持在斷開狀態時，掃描線SCL處於高位準(亦即，藉由減慢之掃描信號)，則視訊信號寫入電晶體TSig可被置於接通狀態下。
    在[週期-TP(3)5]中，第一節點ND1之電位自VOfs-L升高至Vsig。為此，若考慮到由第一節點ND1之電位之改變引起的第二節點ND2之電位之改變，則第二節點ND1之電位略微升高。亦即，第二節點ND1之電位可由VOfs-L-Vth+α．(VSig-VOfs-L)表示。建立了關係0<α<1，且α之值係藉由電容性單元C1、發光單元ELP之寄生電容CEL及其類似者界定。
    因此，如5Tr/1C驅動電路中所描述，可獲得表達式(3')中所描述之值以作為第一節點ND1與第二節點ND2之間的電位差，亦即，驅動電晶體TDrv之閘極電極與源極區之間的電位差Vgs。
    亦即，在3Tr/1C驅動電路中，在對驅動電晶體TDrv之寫入處理中獲得之Vgs僅取決於用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig、驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs-L。Vgs非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(3)6](參看圖18D)
    此後，基於驅動電晶體TDrv之遷移率μ之量值校正驅動電晶體TDrv之源極區(第二節點ND2)之電位(遷移率校正處理)。具體言之，可執行與5Tr/1C驅動電路中所描述之[週期-TP(5)6]相同之操作。可預先判定用於執行遷移率校正處理之預定時間([週期-TP(3)6]之全部時間t0)以作為設計顯示器裝置時的設計值。 [週期-TP(3)7](參看圖18E)
    藉由上述操作，臨限電壓消除處理、寫入處理及遷移率校正處理完成。由於執行與5Tr/1C驅動電路中所描述之[週期-TP(5)7]相同之處理，且第二節點ND2之電位升高且超過(Vth-EL+VCat)，故發光單元ELP開始發射光。此時，由於在發光單元ELP中流動之電流可藉由表達式(5)獲得，故在發光單元ELP中流動之Ids非取決於發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth。亦即，發光單元ELP之光發射量(亮度)不受發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth影響。亦有可能抑制由驅動電晶體TDrv之遷移率μ之變化引起的汲極電流Ids之變化之出現。
    發光單元ELP之光發射狀態繼續，直至第(m+m'-1)個水平掃描週期。此時間對應於[週期-TP(3)-1]之結束。
    藉由以上內容，發光單元ELP[第(n,m)個子像素]之光發射之操作完成。 [實例6]
    實例6係關於2Tr/1C驅動電路。圖19為構成實例6之顯示器裝置之電路的概念圖。圖20展示2Tr/1C驅動電路的等效電路圖。圖21為示意驅動時序圖。圖22A至圖22F示意地展示每一電晶體之接通/斷開狀態及其類似者。
    在2Tr/1C驅動電路中，三個電晶體(第一節點初始化電晶體TND1、光發射控制電晶體TEL_C及第二節點初始化電晶體TND2)被自上述5Tr/1C驅動電路移除。亦即，2Tr/1C驅動電路具有兩個電晶體(視訊信號寫入電晶體TSig及驅動電晶體TDrv)，及一個電容性單元C1。 [驅動電晶體TDrv]
    驅動電晶體TDrv之組態與5Tr/1C驅動電路中所描述之驅動電晶體TDrv相同，且因此，將不重複該組態之詳細描述。驅動電晶體TDrv之汲極區連接至電流供應單元100。用於控制發光單元ELP之光發射之電壓VCC-H及用於控制驅動電晶體TDrv之源極區之電位之電壓VCC-L係供應自電流供應單元100。電壓VCC-H及VCC-L之值可為如下。
    VCC-H=20伏特
    VCC-L=-10伏特
    然而，電壓VCC-H及VCC-L不限於此等值。 [視訊信號寫入電晶體TSig]
    視訊信號寫入電晶體TSig之組態與5Tr/1C驅動電路中所描述之視訊信號寫入電晶體TSig相同，且因此，將不重複該組態之詳細描述。 [發光單元ELP]
    發光單元ELP之組態與5Tr/1C驅動電路中所描述之發光單元ELP相同，且因此，將不重複該組態之詳細描述。
    在下文中，將描述2Tr/1C驅動電路之操作。 [週期-TP(2)-1](參看圖21及圖22A)
    [週期-TP(2)-1]為(例如)先前顯示圖框中之操作，且為與5Tr/1C驅動電路中之[週期-TP(5)-1]實質上相同之操作。
    圖21所示之[週期-TP(2)0]至[週期-TP(2)2]為對應於圖6所示之[週期-TP(5)0]至[週期-TP(5)4]之週期，且為緊接在執行下一寫入處理之前的操作週期。類似於5Tr/1C驅動電路，在[週期-TP(2)0]至[週期-TP(2)2]中，第(n,m)個發光單元ELP處於非光發射狀態。如圖21所示，2Tr/1C驅動電路之操作與5Tr/1C驅動電路之操作的不同之處在於，除[週期-TP(2)3]之外，[週期-TP(2)1]至[週期-TP(2)2]亦包括於第m個水平掃描週期中。為了描述便利起見，將提供假定[週期-TP(2)1]之開頭及[週期-TP(2)3]之結尾分別匹配第m個水平掃描週期之開頭及結尾之情況下的描述。
    在下文中，將描述[週期-TP(2)0]至[週期-TP(2)2]中之每一週期。如5Tr/1C驅動電路中所描述，[週期-TP(2)1]至[週期-TP(2)3]中之每一週期之長度可根據顯示器裝置之設計加以適當選擇。 [週期-TP(2)0](參看圖22B)
    [週期-TP(2)0]為(例如)自先前顯示圖框至當前顯示圖框之操作。亦即，[週期-TP(2)0]為自先前顯示圖框中之第(m+m')個水平掃描週期至當前顯示圖框中之第(m-1)個水平掃描週期的週期。在[週期-TP(2)0]中，第(n,m)個發光單元ELP處於非光發射狀態。在自[週期-TP(2)-1]變至[週期-TP(2)0]的時候，一供應自電流供應單元100之電壓自VCC-H切換至電壓VCC-L。結果，第二節點ND2(驅動電晶體TDrv之源極區或發光單元ELP之陽極電極)之電位降至VCC-L，且發光單元ELP被置於非光發射狀態下。為了跟隨第二節點ND2之電位下降，浮動狀態下之第一節點ND1(驅動電晶體TDrv之閘極電極)之電位亦降低。 [週期-TP(2)1](參看圖22C)
    當前顯示圖框中之第m列之水平掃描週期開始。在[週期-TP(2)1]開始時，若掃描線SCL基於掃描電路101之操作而處於高位準，則視訊信號寫入電晶體TSig被置於接通狀態下。結果，第一節點ND1之電位變為VOfs(例如，0伏特)。第二節點ND2之電位被保持在VCC-L(例如，-10伏特)。
    藉由上述處理，驅動電晶體TDrv之閘極電極與源極區之間的電位差等於或大於Vth，且驅動電晶體TDrv被置於接通狀態下。 [週期-TP(2)2](參看圖22D)
    接下來，執行臨限電壓消除處理。亦即，當視訊信號寫入電晶體TSig被維持在接通狀態時，供應自電流供應單元100之電壓係自電壓VCC-L切換至電壓VCC-H。結果，儘管第一節點ND1之電位未改變(維持在VOfs=0伏特)，但浮動狀態下之第二節點ND2之電位升高，且第一節點ND1與第二節點ND2之間的電位差變得接近驅動電晶體TDrv之臨限電壓Vth。若驅動電晶體TDrv之閘極電極與源極區之間的電位差達到Vth，則驅動電晶體TDrv被置於斷開狀態下。具體言之，浮動狀態下之第二節點ND2之電位變得接近(VOfs-Vth=-3伏特)，且最後變為(VOfs-Vth)。若表達式(2)得到保證，換言之，若電位經選擇及判定以便滿足表達式(2)，則發光單元ELP不發射光。
    在[週期-TP(2)2]中，第二節點ND2之電位最後變為(例如)(VOfs-Vth)。亦即，第二節點ND2之電位僅取決於驅動電晶體TDrv之臨限電壓Vth及用於初始化驅動電晶體TDrv之閘極電極之電壓VOfs。第二節點ND2之電位非取決於發光單元ELP之臨限電壓Vth-EL。 [週期-TP(2)3](參看圖22E)
    接下來，執行對驅動電晶體TDrv之寫入處理，且基於驅動電晶體TDrv之遷移率μ之量值校正驅動電晶體TDrv之源極區(第二節點ND2)之電位(遷移率校正處理)。具體言之，當視訊信號寫入電晶體TSig被維持在接通狀態時，基於視訊信號輸出電路102之操作將資料線DTL之電位設定為用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig。結果，第一節點ND1之電位升高至VSig，且驅動電晶體TDrv被置於接通狀態下。視訊信號寫入電晶體TSig可被置於斷開狀態下一次，資料線DTL之電位可變至用於控制發光單元ELP之亮度的驅動信號(亮度信號)VSig，且接著，若掃描線SCL處於高位準(亦即，藉由減慢之掃描信號)，則視訊信號寫入電晶體TSig可被置於接通狀態下，以使得驅動電晶體TDrv可被置於接通狀態下。
    與5Tr/1C驅動電路之描述不同，由於電位VCC-H係自電流供應單元100施加至驅動電晶體TDrv之汲極區，故驅動電晶體TDrv之源極區之電位升高。在已經過一預定時間(t0)後，若掃描線SCL處於低位準，則視訊信號寫入電晶體TSig被置於斷開狀態下，且第一節點ND1(驅動電晶體TDrv之閘極電極)被置於浮動狀態下。可預先判定[週期-TP(2)3]之全部時間t0以作為設計顯示器裝置時的設計值，以使得第二節點ND2之電位變為(VOfs-Vth+△V)。
    在[週期-TP(2)3]中，當驅動電晶體TDrv之遷移率μ之值為大時，驅動電晶體TDrv之源極區之電位之升高的量△V為大。當驅動電晶體TDrv之遷移率μ之值為小時，驅動電晶體TDrv之源極區之升高的量△V為小。 [週期-TP(2)4](參看圖22F)
    藉由上述操作，臨限電壓消除處理、寫入處理及遷移率校正處理完成。由於執行與5Tr/1C驅動電路中所描述之[週期-TP(5)7]相同之處理，且第二節點ND2之電位升高且超過(Vth-EL+VCat)，故發光單元ELP開始發射光。此時，由於在發光單元ELP中流動之電流可藉由表達式(5)獲得，故在發光單元ELP中流動之電流Ids非取決於發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth。亦即，發光單元ELP之光發射量(亮度)不受發光單元ELP之臨限電壓Vth-EL及驅動電晶體TDrv之臨限電壓Vth影響。亦有可能抑制由驅動電晶體TDrv之遷移率μ之變化引起的汲極電流Ids之變化之出現。
    發光單元ELP之光發射狀態繼續，直至第(m+m'-1)個水平掃描週期。此時間對應於[週期-TP(2)-1]之結束。
    藉由以上內容，發光單元ELP[第(n,m)個子像素]之光發射之操作完成。
    雖然已基於較佳實例描述了根據本發明之實施例之顯示器裝置及電子設備，但根據本發明之實施例之顯示器裝置及電子設備不限於此等實例。實例中之顯示器裝置或驅動電路之組態或結構係用於說明且可適當改變。驅動方法係用於說明，且可適當改變。舉例而言，在2Tr/1C驅動電路之操作中，[週期-TP(2)3]可被分成兩個週期([週期-TP(2)3]及[週期-TP(2)'3])。在[週期-TP(2)3]中，如上所述，視訊信號寫入電晶體TSig可被置於斷開狀態下一次，且資料線DTL之電位可變至用於控制發光單元ELP之亮度之驅動信號(亮度信號)VSig。此後，在[週期-TP(2)'3]中，若掃描線SCL處於高位準，則視訊信號寫入電晶體TSig可被置於接通狀態下，以使得驅動電晶體TDrv可被置於接通狀態下。雖然在該等實例中，已描述各種電晶體為n通道類型之情況，但在一些情況下，驅動電路之部分或全部可由p通道電晶體構成。根據本發明之實施例之顯示器裝置可適用於(例如)電視接收機、構成數位相機之監視器、構成視訊攝影機之監視器、構成個人電腦之監視器、個人數位助理(PDA)、行動電話、智慧電話、攜帶型音樂播放器、遊戲機、電子書及電子字典中之各種顯示單元、電子取景器(EVF)及頭戴式顯示器(HMD)。亦即，根據本發明之實施例之電子設備之實例包括電視接收機、數位相機、視訊攝影機、個人電腦、PDA、行動電話、智慧電話、攜帶型音樂播放器、遊戲機、電子書、電子字典、電子取景器及頭戴式顯示器。根據本發明之實施例之顯示器裝置經設置於此等電子設備中。雖然在該等實例中，已描述顯示單元僅由有機電致發光發光單元構成之情況，但發光單元可由自發光發光單元(諸如，無機電致發光發光單元、LED發光單元或半導體雷射發光單元)構成。
    本發明含有與2011年8月23日在日本專利局(Japan Patent Office)申請之日本優先權專利申請案JP 2011-181797中所揭示之標的相關之標的，該案之全部內容特此以引用之方式併入。
    熟習此項技術者應理解，取決於設計要求及其他因素，可存在各種修改、組合、子組合及更改，只要該等修改、組合、子組合及更改在附加之申請專利範圍或其均等物之範疇內便可。
    1‧‧‧發光元件
    10‧‧‧第一導電類型之矽半導體基板
    11‧‧‧第二導電類型之第一井
    12‧‧‧第一導電類型之第二井
    13‧‧‧第一導電類型之第三井
    14‧‧‧第一導電類型之第四井
    15‧‧‧隔離區
    21‧‧‧閘極電極
    22‧‧‧閘極絕緣層
    23‧‧‧閘極側壁
    24‧‧‧驅動電晶體TDrv之源極區/汲極區中的一個區/驅動電晶體TDrv之汲極區
    25‧‧‧驅動電晶體TDrv之源極區/汲極區中的另一區/驅動電晶體TDrv之源極區
    26‧‧‧連接區
    27‧‧‧導電材料層
    31‧‧‧視訊信號寫入電晶體TSig之閘極電極
    32‧‧‧閘極絕緣層
    33‧‧‧閘極側壁
    34‧‧‧視訊信號寫入電晶體TSig之源極區/汲極區中的一個區/視訊信號寫入電晶體TSig之汲極區
    35‧‧‧視訊信號寫入電晶體TSig之源極區/汲極區中的另一區/視訊信號寫入電晶體TSig之源極區
    41‧‧‧電容性單元C1的一個電極
    42‧‧‧電容性單元C1之另一電極
    43‧‧‧介電層(絕緣層)
    51‧‧‧發光單元ELP之陽極電極
    52‧‧‧有機材料層
    53‧‧‧發光單元ELP之陰極電極
    61‧‧‧絕緣中間層
    62‧‧‧絕緣中間層
    63‧‧‧絕緣中間層
    64‧‧‧絕緣中間層
    65‧‧‧絕緣中間層
    66‧‧‧絕緣中間層
    67‧‧‧絕緣層
    70‧‧‧接觸焊墊
    71‧‧‧接觸孔
    100‧‧‧電流供應單元
    101‧‧‧掃描電路
    102‧‧‧視訊信號輸出電路
    103‧‧‧光發射控制電晶體控制電路
    104‧‧‧第一節點初始化電晶體控制電路
    105‧‧‧第二節點初始化電晶體控制電路
    AZND1‧‧‧第一節點初始化電晶體控制線
    AZND2‧‧‧第二節點初始化電晶體控制線
    C1‧‧‧電容性單元
    c1‧‧‧電容性單元之值
    CEL‧‧‧發光單元ELP之寄生電容
    cEL‧‧‧發光單元ELP之寄生電容CEL之值
    CLEL_C‧‧‧光發射控制電晶體控制線
    CSL‧‧‧電流供應線
    DTL‧‧‧資料線
    ELP‧‧‧發光單元
    Ids‧‧‧汲極電流
    Ids‧‧‧汲極電流
    ND1‧‧‧第一節點
    ND2‧‧‧第二節點
    SCL‧‧‧掃描線
    TDrv‧‧‧驅動電晶體
    TEL_C‧‧‧光發射控制電晶體
    TND1‧‧‧第一節點初始化電晶體
    TND2‧‧‧第二節點初始化電晶體
    TP(2)0‧‧‧週期
    TP(2)1‧‧‧週期
    TP(2)-1‧‧‧週期
    TP(2)2‧‧‧週期
    TP(2)3‧‧‧週期
    TP(2)4‧‧‧週期
    TP(3)0‧‧‧週期
    TP(3)1‧‧‧週期
    TP(3)-1‧‧‧週期
    TP(3)2‧‧‧週期
    TP(3)3‧‧‧週期
    TP(3)4‧‧‧週期
    TP(3)5‧‧‧週期
    TP(3)6‧‧‧週期
    TP(3)7‧‧‧週期
    TP(4)0‧‧‧週期
    TP(4)1‧‧‧週期
    TP(4)-1‧‧‧週期
    TP(4)2‧‧‧週期
    TP(4)3‧‧‧週期
    TP(4)4‧‧‧週期
    TP(4)5‧‧‧週期
    TP(4)6‧‧‧週期
    TP(4)7‧‧‧週期
    TP(5)0‧‧‧週期
    TP(5)1‧‧‧週期
    TP(5)-1‧‧‧週期
    TP(5)2‧‧‧週期
    TP(5)3‧‧‧週期
    TP(5)4‧‧‧週期
    TP(5)5‧‧‧週期
    TP(5)6‧‧‧週期
    TP(5)7‧‧‧週期
    TSig‧‧‧視訊信號寫入電晶體
    Vbs‧‧‧p型井與驅動電晶體之源極區之間的電位
    VCat‧‧‧施加至發光單元ELP之陰極電極之電壓
    VCC‧‧‧電流供應單元之用於控制發光單元ELP之光發射之電壓
    VCC-H‧‧‧用於控制發光單元ELP之光發射之電壓
    VCC-L‧‧‧用於控制驅動電晶體TDrv之源極區之電位之電壓
    Vgs‧‧‧驅動電晶體TDrv之閘極電極與源極區之間的電位差
    VOfs‧‧‧用於初始化驅動電晶體TDrv之閘極電極之電位(第一節點ND1之電位)之電壓
    VOfs-H‧‧‧用於初始化驅動電晶體TDrv之閘極電極之電壓
    VOfs-L‧‧‧用於初始化驅動電晶體TDrv之閘極電極之電壓
    VSig‧‧‧用於控制發光單元ELP之亮度之驅動信號(亮度信號)
    VSS‧‧‧用於初始化驅動電晶體TDrv之源極區之電位(第二節點ND2之電位)之電壓
    Vth‧‧‧驅動電晶體TDrv之臨限電壓
    Vth-EL‧‧‧發光單元ELP之臨限電壓
    △V‧‧‧驅動電晶體TDrv之源極區之電位之升高的量
    圖1為實例1之顯示器裝置或電子設備之顯示器裝置中的包括驅動電路之發光元件的示意部分剖視圖。
    圖2A及圖2B分別為實例1及實例2之顯示器裝置或電子設備之顯示器裝置中的構成驅動電路之驅動電晶體及視訊信號寫入電晶體之抽取部分的示意部分剖視圖。
    圖3為實例1之顯示器裝置或電子設備之顯示器裝置中的包括驅動電路之修改之發光元件的示意部分剖視圖。
    圖4為構成實例3之顯示器裝置或電子設備之顯示器裝置之電路的概念圖。
    圖5為實例3之5Tr/1C驅動電路的等效電路圖。
    圖6為實例3之5Tr/1C驅動電路的示意驅動時序圖。
    圖7A至圖7D為示意地展示構成實例3之5Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖8A至圖8E為在圖7D之後的示意地展示構成實例3之5Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖9為構成實例4之顯示器裝置或電子設備之顯示器裝置之電路的概念圖。
    圖10為實例4之4Tr/1C驅動電路的等效電路圖。
    圖11為實例4之4Tr/1C驅動電路的示意驅動時序圖。
    圖12A至圖12D為示意地展示構成實例4之4Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖13A至圖13D為在圖12D之後的示意地展示構成實例4之4Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖14為構成實例5之顯示器裝置或電子設備之顯示器裝置之電路的概念圖。
    圖15為實例5之3Tr/1C驅動電路的等效電路圖。
    圖16為實例5之3Tr/1C驅動電路的示意驅動時序圖。
    圖17A至圖17D為示意地展示構成實例5之3Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖18A至圖18E為在圖17D之後的示意地展示構成實例5之3Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖19為構成實例1及實例6之顯示器裝置或電子設備之顯示器裝置之電路的概念圖。
    圖20為實例1及實例6之2Tr/1C驅動電路的等效電路圖。
    圖21為實例1及實例6之2Tr/1C驅動電路的示意驅動時序圖。
    圖22A至圖22F為示意地展示構成實例1及實例6之2Tr/1C驅動電路之每一電晶體之接通/斷開狀態及其類似者的圖。
    圖23A為現有有機EL顯示器裝置之驅動電路的電路圖，且圖23B為示意地展示當發光單元惡化時發光單元之I-V特性之惡化的圖。
    1‧‧‧發光元件
    10‧‧‧第一導電類型之矽半導體基板
    11‧‧‧第二導電類型之第一井
    12‧‧‧第一導電類型之第二井
    13‧‧‧第一導電類型之第三井
    15‧‧‧隔離區
    21‧‧‧閘極電極
    22‧‧‧閘極絕緣層
    23‧‧‧閘極側壁
    24‧‧‧驅動電晶體TDrv之源極區/汲極區中的一個區/驅動電晶體TDrv之汲極區
    25‧‧‧驅動電晶體TDrv之源極區/汲極區中的另一區/驅動電晶體TDrv之源極區
    26‧‧‧連接區
    31‧‧‧視訊信號寫入電晶體TSig之閘極電極
    32‧‧‧閘極絕緣層
    33‧‧‧閘極側壁
    34‧‧‧視訊信號寫入電晶體TSig之源極區/汲極區中的一個區/視訊信號寫入電晶體TSig之汲極區
    35‧‧‧視訊信號寫入電晶體TSig之源極區/汲極區中的另一區/視訊信號寫入電晶體TSig之源極區
    41‧‧‧電容性單元C1的一個電極
    42‧‧‧電容性單元C1之另一電極
    43‧‧‧介電層(絕緣層)
    51‧‧‧發光單元ELP之陽極電極
    52‧‧‧有機材料層
    53‧‧‧發光單元ELP之陰極電極
    61‧‧‧絕緣中間層
    62‧‧‧絕緣中間層
    63‧‧‧絕緣中間層
    64‧‧‧絕緣中間層
    65‧‧‧絕緣中間層
    66‧‧‧絕緣中間層
    67‧‧‧絕緣層
    70‧‧‧接觸焊墊
    71‧‧‧接觸孔
    C1‧‧‧電容性單元
    CSL‧‧‧電流供應線
    DTL‧‧‧資料線
    ELP‧‧‧發光單元
    SCL‧‧‧掃描線
    TDrv‧‧‧驅動電晶體
    TSig‧‧‧視訊信號寫入電晶體
    权利要求:
    Claims (4)
    [1] 一種顯示器裝置，其包含：複數個發光元件，每一發光元件具有一發光單元及用於驅動該發光單元之一驅動電路，其中該驅動電路至少包括：(A)具有源極區/汲極區、一通道形成區及一閘極電極之一驅動電晶體，(B)具有源極區/汲極區、一通道形成區及一閘極電極之一視訊信號寫入電晶體，及(C)一電容性單元，在該驅動電晶體中，(A-1)該源極區/該汲極區中的一個區連接至對應電流供應線，(A-2)該源極區/該汲極區中的另一區連接至該發光單元且連接至該電容性單元的一個末端，且形成一第二節點，且(A-3)該閘極電極連接至該視訊信號寫入電晶體之該源極區/該汲極區中的另一區且連接至該電容性單元的另一末端，且形成一第一節點，在該視訊信號寫入電晶體中，(B-1)該源極區/該汲極區中的一個區連接至對應資料線，且(B-2)該閘極電極連接至對應掃描線，該驅動電晶體係形成於一第一導電類型之第二井內，該第二井係形成於一第二導電類型之第一井內，該第一井在一第一導電類型之矽半導體基板中，該視訊信號寫入電晶體係形成於該第一導電類型之矽半導體基板中，且該驅動電晶體之該源極區/該汲極區中的另一區與該第二井電連接在一起。
    [2] 如請求項1之顯示器裝置，其中該視訊信號寫入電晶體係形成於一第一導電類型之第三井內，該第三井形成於該第一導電類型之矽半導體基板中，且在所有該等發光元件中，該第三井處於相同電位。
    [3] 如請求項1之顯示器裝置，其中在每一發光元件中該第一井經電隔離。
    [4] 一種電子設備，其包含：如請求項1之顯示器裝置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US10885837B2|2021-01-05|Driving circuit for a light-emitting unit of a display device and electronic apparatus
    US11004924B2|2021-05-11|Display device, method of manufacturing the same, and electronic apparatus
    US9792860B2|2017-10-17|Light-emitting element, display device and electronic apparatus
    TWI490836B|2015-07-01|像素電路、顯示裝置、電子設備以及驅動像素電路的方法
    JP2006146219A|2006-06-08|表示装置及びその駆動方法
    JP2008152096A|2008-07-03|表示装置、表示装置の駆動方法および電子機器
    US9053666B2|2015-06-09|Display device and electronic apparatus
    US11081057B2|2021-08-03|Display apparatus and electronic device
    TW200844955A|2008-11-16|Organic electroluminescence display
    JP2010224417A|2010-10-07|表示装置および電子機器
    KR101240658B1|2013-03-11|표시 장치 및 그 구동 방법
    KR100719704B1|2007-05-17|유기 발광표시장치 및 그 제조방법
    JP2010032904A|2010-02-12|表示装置およびその駆動方法ならびに電子機器
    同族专利:
    公开号 | 公开日
    KR20190026711A|2019-03-13|
    US9041628B2|2015-05-26|
    US20170148386A1|2017-05-25|
    KR102245043B1|2021-04-28|
    KR102090195B1|2020-03-17|
    US20130050067A1|2013-02-28|
    JP5870546B2|2016-03-01|
    JP2013044890A|2013-03-04|
    EP2562742A2|2013-02-27|
    US10885837B2|2021-01-05|
    US20150235592A1|2015-08-20|
    EP2562742A3|2013-03-13|
    CN102956193B|2017-06-23|
    BR102012020624A2|2013-12-03|
    KR20130023077A|2013-03-07|
    CN102956193A|2013-03-06|
    RU2012135330A|2014-02-27|
    KR20200029428A|2020-03-18|
    US20180261156A1|2018-09-13|
    US9972244B2|2018-05-15|
    US9640111B2|2017-05-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    USRE37424E1|1989-06-14|2001-10-30|Stmicroelectronics S.R.L.|Mixed technology integrated device comprising complementary LDMOS power transistors, CMOS and vertical PNP integrated structures having an enhanced ability to withstand a relatively high supply voltage|
    JPH05326950A|1992-05-22|1993-12-10|Mitsubishi Electric Corp|Ｎ形ｍｏｓドライバトランジスタ|
    US6335893B1|1997-06-16|2002-01-01|Hitachi, Ltd.|Semiconductor integrated circuit device|
    US6677613B1|1999-03-03|2004-01-13|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of fabricating the same|
    US6876145B1|1999-09-30|2005-04-05|Semiconductor Energy Laboratory Co., Ltd.|Organic electroluminescent display device|
    JP2001284680A|2000-03-30|2001-10-12|Sony Corp|磁気抵抗効果素子及び磁気抵抗効果型磁気ヘッド、並びに磁気抵抗効果素子の製造方法|
    US6753654B2|2001-02-21|2004-06-22|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device and electronic appliance|
    JP2002278517A|2001-03-15|2002-09-27|Hitachi Ltd|液晶表示装置|
    JP3719189B2|2001-10-18|2005-11-24|セイコーエプソン株式会社|半導体装置の製造方法|
    JP2003158117A|2001-11-19|2003-05-30|Anelva Corp|ダメージのないウェハードライエッチングのプラズマ処理装置|
    JP2003258117A|2002-03-06|2003-09-12|Seiko Epson Corp|半導体装置|
    US6956398B1|2004-03-23|2005-10-18|Texas Instruments Incorporated|Leakage current reduction method|
    JP3972916B2|2004-04-08|2007-09-05|セイコーエプソン株式会社|昇圧回路及び半導体集積回路|
    JP2007096266A|2005-08-31|2007-04-12|Seiko Epson Corp|集積回路装置及び電子機器|
    JP2007065322A|2005-08-31|2007-03-15|Seiko Epson Corp|集積回路装置及び電子機器|
    KR100752185B1|2005-10-13|2007-08-24|동부일렉트로닉스 주식회사|씨모스 이미지 센서 및 그 제조방법|
    JP5397219B2|2006-04-19|2014-01-22|イグニス・イノベーション・インコーポレイテッド|アクティブマトリックス表示装置用の安定な駆動スキーム|
    JP4240059B2|2006-05-22|2009-03-18|ソニー株式会社|表示装置及びその駆動方法|
    JP5151258B2|2006-06-15|2013-02-27|株式会社リコー|昇圧型ｄｃ−ｄｃコンバータ用の半導体装置及び昇圧型ｄｃ−ｄｃコンバータ|
    US7557393B2|2006-08-10|2009-07-07|Dsm Solutions, Inc.|JFET with built in back gate in either SOI or bulk silicon|
    KR100833860B1|2006-12-31|2008-06-02|엘지전자 주식회사|제빙장치 및 그 제어방법|
    JP2008226491A|2007-03-08|2008-09-25|Sony Corp|有機エレクトロルミネッセンス表示装置|
    EP2008618A1|2007-06-26|2008-12-31|Finsbury Limited|Prosthesis|
    KR100840098B1|2007-07-04|2008-06-19|삼성에스디아이 주식회사|유기전계발광 소자 및 그의 제조 방법|
    JP2009063719A|2007-09-05|2009-03-26|Sony Corp|有機エレクトロルミネッセンス発光部の駆動方法|
    JP4847486B2|2008-03-25|2011-12-28|株式会社沖データ|駆動回路、ｌｅｄヘッドおよび画像形成装置|
    JP4844598B2|2008-07-14|2011-12-28|ソニー株式会社|走査駆動回路|
    JP2010041370A|2008-08-05|2010-02-18|Nec Electronics Corp|演算増幅回路及び表示パネル駆動装置|
    JP5207885B2|2008-09-03|2013-06-12|キヤノン株式会社|画素回路、発光表示装置及びそれらの駆動方法|
    JP2010113188A|2008-11-07|2010-05-20|Sony Corp|有機エレクトロルミネッセンス発光部の駆動方法|
    JP4844634B2|2009-01-06|2011-12-28|ソニー株式会社|有機エレクトロルミネッセンス発光部の駆動方法|
    TWI567723B|2009-01-16|2017-01-21|半導體能源研究所股份有限公司|液晶顯示裝置及其電子裝置|
    US9047815B2|2009-02-27|2015-06-02|Semiconductor Energy Laboratory Co., Ltd.|Method for driving semiconductor device|
    JP5564918B2|2009-12-03|2014-08-06|ソニー株式会社|撮像素子およびカメラシステム|
    JP5373661B2|2010-02-19|2013-12-18|ルネサスエレクトロニクス株式会社|デコーダ及びそれを用いた表示装置のデータドライバ|
    JP5425666B2|2010-03-03|2014-02-26|大日本スクリーン製造株式会社|基板処理装置|
    US20130071994A1|2011-09-20|2013-03-21|Alpha And Omega Semiconductor Incorporated|Method of integrating high voltage devices|JP6056175B2|2012-04-03|2017-01-11|セイコーエプソン株式会社|電気光学装置及び電子機器|
    JP6268836B2|2013-09-12|2018-01-31|セイコーエプソン株式会社|発光装置および電子機器|
    JP6164059B2|2013-11-15|2017-07-19|ソニー株式会社|表示装置、電子機器、及び表示装置の駆動方法|
    JP2015115469A|2013-12-12|2015-06-22|ソニー株式会社|薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法|
    CN103715228B|2013-12-26|2016-04-13|京东方科技集团股份有限公司|阵列基板及其制造方法、显示装置|
    JP2015176889A|2014-03-13|2015-10-05|株式会社東芝|半導体装置|
    WO2015151927A1|2014-03-31|2015-10-08|シャープ株式会社|表示装置およびその駆動方法|
    CN105185304B|2015-09-09|2017-09-22|京东方科技集团股份有限公司|一种像素电路、有机电致发光显示面板及显示装置|
    CN113936601A|2016-04-22|2022-01-14|索尼公司|显示装置与电子设备|
    DE112017002229T5|2016-04-28|2019-01-17|Sony Corporation|Anzeigevorrichtung und elektronische einrichtung|
    KR20190044609A|2016-09-07|2019-04-30|소니 세미컨덕터 솔루션즈 가부시키가이샤|표시 장치 및 전자 기기|
    KR20190079231A|2017-12-27|2019-07-05|엘지디스플레이 주식회사|유기발광 표시장치|
    CN110264975B|2018-07-10|2021-05-28|友达光电股份有限公司|显示面板|
    JP6702492B2|2019-09-02|2020-06-03|セイコーエプソン株式会社|電気光学装置及び電子機器|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011181797A|JP5870546B2|2011-08-23|2011-08-23|表示装置及び電子機器|
    [返回顶部]