差模平坦螺旋形延遲線結構

专利摘要:
一種差模平坦螺旋形延遲線結構係用以佈設於一基板。基板具有一介電基材層、一佈線層與一接地層。上述之差模平坦螺旋形延遲線結構包含佈設於佈線層之一螺旋形延遲線組與至少一接地防護線。螺旋形延遲線組依序包含一第一外平直段、一第一外彎折段、一內螺旋區、一第二外彎折段與一第二外平直段。其中，內螺旋區係在第一外平直段與第二外平直段之間反覆彎折形成複數個內彎折段與複數個內平直段。接地防護線係設置在第一外平直段、內平直段與第二外平直段之間，且上述二條延遲線在第一外彎折段、內彎折段、第二外彎折段之寬度係分別小於在第一外平直段、內平直段、第二外平直段之寬度。
公开号:TW201309140A
申请号:TW100128341
申请日:2011-08-09
公开日:2013-02-16
发明作者:薛光華；許嘉紘
申请人:中原大學；
IPC主号:H05K1-00

专利说明:
差模平坦螺旋形延遲線結構
本發明係關於一種差模平坦螺旋形延遲線結構，特別是指一種具有接地防護線與強耦合線段之差模平坦螺旋形延遲線結構。
在高速數位信號中，信號同步是一個必須考慮的議題。特別是針對傳輸速度較快或傳輸路徑較短之信號而言，通常會利用延遲線加以延遲其傳輸時間，藉以達到與其它傳輸速度較慢或傳輸路徑較長之信號同步化的要求。
在實務應用上，由於電子裝置之基板可供佈線的空間相當有限；因此在有限空間中，延遲線多半會以彎折方式來佈設。由於在眾多利用彎折方式來佈設的延遲線中，差模平坦螺旋形延遲線即是其中相當具有代表性的一種；因此，以下將結合圖式對目前習知的差模平坦螺旋形延遲線結構加以說明。
請參閱第一圖，其係顯示習知技術所提供之差模平坦螺旋形延遲線結構圖。如第一圖所示，一差模平坦螺旋形延遲線結構1係佈設於一基板100，並且由二條併行且螺旋形延伸之延遲線11與12所組成。
然而，舉凡在所屬技術領域中具有通常知識者應該皆能輕易理解，在習知之差模平坦螺旋形延遲線結構1中，普遍存在兩項相當嚴重的問題。第一項問題是在兩相鄰的平直段處亦會產生串音雜訊干擾，進而影響接收端信號的波形，因此很容易造成數位信號電壓位準判讀錯誤。第二項問題是在延遲線11與12之彎折段處，往往會因為內、外彎折路徑不等長的緣故，造成在二條延遲線之信號傳輸速度具有較為明顯的落差。雖然習知技術中有部份研究係以接地防護線來降低串音雜訊，然而效果實屬有限。
有鑒於在習知技術中，普遍存在平直段處容易產生串音雜訊干擾的問題，以及信號在彎折段處之信號傳輸速度有落差的問題。緣此，本發明之主要目的係提供一種差模平坦螺旋形延遲線結構，其係具有接地防護線，在彎折段處減少二條延遲線之間距而形成強耦合，藉以抑制雜訊來來解決習知技術所述之第一項問題。
本發明之另一目的在於提供一種差模平坦螺旋形延遲線結構，其係在彎折段處減少二條延遲線之間距而縮短彎折路徑的差距，藉以降低在二條延遲線之信號傳輸速度的落差，藉以解決習知技術中所存在之第二項問題。1.　必要技術手段
本發明為解決習知技術之問題所採用之必要技術手段係提供一種差模平坦螺旋形延遲線結構，其係用以佈設於一基板。基板具有一介電基材層、一佈線層與一接地層，介電基材層開設有複數個貫穿孔，佈線層與接地層係被介電基材層所分隔，且接地層佈設有一接地電路。
上述之差模平坦螺旋形延遲線結構包含一螺旋形延遲線組與至少一接地防護線。螺旋形延遲線組係佈設於佈線層，由二條並行且螺旋形延伸之延遲線所組成，並且依序包含一第一外平直段、一第一外彎折段、一內螺旋區、一第二外彎折段與一第二外平直段。
第一外平直段係自一輸入端部沿一第一方向延伸至一第一外端部。第一外彎折段係自第一外端部先朝一與該第一方向垂直之第二方向，再朝一與第一方向相反之第三方向逐漸彎折至一第一內端部。
內螺旋區係在第一內端部與第一外平直段之間，自第一內端部沿第一方向與第三方向反覆彎折，並逐漸逼近第一外平直段，直到彎折至一鄰近於輸入端部之第二內端部，藉以形成複數個內彎折段以及複數個平行於第一外平直段之內平直段。
第二外彎折段係自第二內端部先朝第二方向，再朝第一方向逐漸彎折至一位於內螺旋區外之第二外端部。第二外平直段係自第二外端部沿第一方向延伸至一輸出端部。
上述至少一接地防護線係貫穿上述之貫穿孔而延伸連結至接地電路，並在佈線層上沿第一方向延伸佈設於下述五個位置中之至少一者：(a)鄰近該第一外平直段外；(b)該第一外平直段與該內螺旋段之間；(c)上述複數個內平直段之間；(d)內螺旋段與第二外平直段之間；(e)鄰近該第二外平直段外。
其中，上述二條延遲線在第一外彎折段、第二外彎折段與內彎折段之寬度係分別小於在第一外平直段、第二外平直段與內平直段之寬度。2.　由必要技術手段所延伸出之較佳技術手段
從上述之必要技術手段加以延伸，在本發明所提供之較佳技術手段所提供之差模平坦螺旋形延遲線結構中，接地防護線之至少一端係鄰近第一外彎折段、第二外彎折段與上述複數個內彎折段中之一者。
較佳者，上述之至少一接地防護線係為複數個，並且同時佈設上述五個位置。在第一外彎折段、第二外彎折段與內彎折段之上述二條延遲線之間距，係分別小於在第一外平直段、第二外平直段與內平直段之上述二條延遲線之間距。
上述複數個內平直段可包含一第一內平直段、一第二內平直段與一第三內平直段；且上述複數個內彎折段可包含一第一內彎折段與一第二內彎折段。其中，第一內平直段係自第一內端部沿第三方向延伸至一第三內端部；第一內彎折段係自第三內端部先朝一與第二方向相反之第四方向，再朝第一方向逐漸彎折至一位於第一外平直段與第一內平直段間之第四內端部；第二內平直段係自第四內端部沿第一方向延伸至一第五內端部；第二內彎折段係自第五內端部先朝第四方向，再朝第三方向逐漸彎折至一位於第一外平直段與第二內平直段間之第六內端部；第三內平直段係自第六內端部沿第三方向延伸至第二內端部。
此外，較佳者，上述之佈線層可位於介電基材層之內部，或位於介電基材層之其中一表面。上述二條螺旋形延遲線可由一對微帶線或一對帶線所構成。介電基材層可由複數種介電常數之材質堆疊而成。
相較於習知之差模平坦螺旋形延遲線結構，普遍存在平直段處容易產生串音雜訊干擾的問題，以及在彎折段處之信號傳輸速度有落差的問題；由於在本發明之必要技術手段所提供之差模平坦螺旋形延遲線結構中，係設置接地防護線，並使延遲線在彎折段(包含上述之第一外彎折段、第二外彎折段與內彎折段)之寬度小於在平直段(包含上述之第一外平直段、第二外平直段與內平直段)之寬度的緣故，所以可以有效抑制雜訊而有效提升信號傳輸品質。
此外，由於在本發明之較佳技術手段所提供之差模平坦螺旋形延遲線結構中，係縮小二條延遲線在彎折段之間距(亦即使二條延遲線在彎折區段之間距小於在平直段)的緣故，所以可以有效降低二條延遲線之信號傳輸速度的落差而進一步提升信號傳輸同步化的效果。
本發明所採用的具體實施例，將藉由以下之實施例及圖式作進一步之說明。
由於本發明所提供之差模平坦螺旋形延遲線結構，可廣泛運用於對各種電路系統之信號傳輸同步化或其他信號延遲傳輸用途，其組合實施方式更是不勝枚舉，故在此不再一一贅述，僅列舉其中一個較佳實施例以及在微帶線與帶線結構方面的應用來加以具體說明。
請參閱第二圖與第三圖，第二圖係顯示本發明較佳實施例所提供之差模平坦螺旋形延遲線結構之佈線方式示意圖；第三圖係顯示當差模平坦螺旋形延遲線組為一對微帶線時，將其佈設於一基板後，沿第二圖中之A-A視角之剖面示意圖。如第二圖與第三圖所示，一差模平坦螺旋形延遲線結構2，包含一螺旋形延遲線組21與至少一接地防護線(在本實施例中包含六條接地防護線22、23、24、25、26與27)，且螺旋形延遲線組21係由二條並行且螺旋形延伸之延遲線211與212所組成。
當延遲線211與212以及接地防護線22、23、24、25、26與27為微帶線時，可用以佈設於一基板3。基板3具有一介電基材層31、一佈線層32與一接地層33，介電基材層31係由複數種介電常數之材質堆疊而成，並且開設有複數個貫穿孔(在第三圖中，僅標示其中三個貫穿孔311、312與313)，佈線層32與接地層33係分別覆設於介電基材層31之兩個對應的表面，因此而被介電基材層31所分隔。接地層33佈設有一接地電路(未繪製)。
螺旋形延遲線組2係佈設於佈線層32，由二條並行且螺旋形延伸之延遲線所組成，並且依序包含一第一第一外平直段(係由延遲線211之第一外平直線段211a與延遲線212之第一外平直線段212a所組成)、一第一外彎折段(係由延遲線211之第一外彎折線段211b與延遲線212之第一外彎折線段212b所組成)、一內螺旋區、一第二外彎折段(係由延遲線211之第二外彎折線段211c與延遲線212之第二外彎折線段212c所組成)與一第二外平直段(係由延遲線211之第二外平直線段211d與延遲線212之第二外平直線段212d所組成)。
第一外平直段(包含第一外平直線段211a與第一外平直線段212a)係自一輸入端部EIn沿一第一方向I1延伸至一第一外端部Eo1。第一外彎折段(包含第一外彎折線段211b與第一外彎折線段212b)係自第一外端部Eo1先朝一與第一方向I1垂直之第二方向I2，再朝一與第一方向I1相反之第三方向I3逐漸彎折至一第一內端部Ei1。
內螺旋區係在第一內端部Ei1與第一外平直段之間，自第一內端部Ei1沿第一方向I1與第三方向I3反覆彎折，並逐漸逼近第一外平直段，直到彎折至一鄰近於輸入端部EIn之第二內端部Ei2，藉以形成複數個內彎折段以及複數個平行於第一外平直段之內平直段。
第二外彎折段(包含第二外平直線段211c與第二外彎折線段212c)，係自第二內端部Ei2先朝第二方向I2，再朝第一方向I1逐漸彎折至一位於內螺旋區外之第二外端部Eo2。第二外平直段(包含第二外平直線段211d與第二外平直線段212d)係自第二外端部Eo2沿第一方向I1延伸至一輸出端部EOut。
在實務運用上，上述之內螺旋區可以彎折2的倍數次。由於在本發明較佳實施例中，內螺旋區只有彎折兩次的緣故；因此，上述複數個內平直段包含一第一內平直段(係由延遲線211之第一內平直線段211e與延遲線212之第一內平直線段212e所組成)、一第二內平直段(係由延遲線211之第二內平直線段211g與延遲線212之第二內平直線段212g所組成)、與一第三內平直段(係由延遲線211之第三內平直線段211i與延遲線212之第三內平直線段212i所組成)。
上述複數個內彎折段包含一第一內彎折段(係由延遲線211之第一內彎折線段211f與延遲線212之第一內彎折線段212f所組成)與一第二內彎折段(係由延遲線211之第二內彎折線段211h與延遲線212之第二內彎折線段212h所組成)。
第一內平直段(包含第一內平直線段211e與第一內平直線段212e)係自第一內端部Ei1沿第三方向I3延伸至一第三內端部Ei3。
第一內彎折段(包含第一內彎折線段211f與第一內彎折線段212f)係自第三內端部Ei3先朝一與第二方向I2相反之第四方向I4，再朝第一方向I1逐漸彎折至一位於第一外平直段與第一內平直段間之第四內端部Ei4。
第二內平直段(包含第二內平直線段211g與第二內平直線段212g)係自第四內端部Ei4沿第一方向I1延伸至一第五內端部Ei5。
第二內彎折段(包含第二內彎折線段211h與第二內彎折線段212h)係自第五內端部Ei5先朝第四方向I4，再朝第三方向I3逐漸彎折至一位於第一外平直段與第二內平直段間之第六內端部Ei6。
第三內平直段(包含第三內平直線段211i與第三內平直線段212i)係自第六內端部Ei6沿第三方向I3延伸至第二內端部Ei2。
接地防護線22係位於第一外平直段外，並自鄰近於第二外彎折段處沿第一方向I1延伸佈設至鄰近於第一外彎折段處。接地防護線22包含複數個接地點，在第二圖中僅標示其中三個接地點221、222與223，其中接地點221與222係位於接地防護線22之兩端(換言之係分別鄰近於第二外彎折段處與第一外彎折段處)，接地點223係位於接地防護線22內。同時，接地點221、222與223還位於介電基材層31之上述複數個貫穿孔處，藉以經由貫穿孔而延伸連結至接地層33之接地電路。在第三圖中係顯示接地防護線22之接地點223經由貫穿孔311而延伸連結至接地層33之接地電路。
接地防護線23係沿第一方向I1延伸佈設於第一外平直段與第三內平直段之間，換言之，係設置於第一外平直段與內螺旋區之間。接地防護線23包含複數個接地點，在第二圖中僅標示其中三個接地點231、232與233。接地點231與232係位於接地防護線23之兩端，並且分別鄰近於第二外彎折段處與第二內彎折處。接地點233係經由貫穿孔312而延伸連結至接地層33之接地電路。同時，接地點231與232亦經由貫穿孔而延伸連結至接地層33之接地電路。
接地防護線24係沿第一方向I1延伸佈設於第三內平直段與第二內平直段之間，換言之，係設置於內螺旋區之上數複數個內平直段之間。接地防護線24包含複數個接地點，在第二圖中僅標示其中三個接地點241、242與243。接地點241與242係位於接地防護線24之兩端，並且分別鄰近於第一內彎折段處與第二內彎折處。接地點243係經由貫穿孔313而延伸連結至接地層33之接地電路。同時，接地點241與242亦經由貫穿孔而延伸連結至接地層33之接地電路。
接地防護線25係沿第一方向I1延伸佈設於第二內平直段與第一內平直段之間，換言之，係設置於內螺旋區之上數複數個內平直段之間。接地防護線25包含複數個接地點，在第二圖中僅標示其中三個接地點251、252與253。接地點251與252係位於接地防護線25之兩端，並且分別鄰近於第一內彎折段處與第一外彎折處。接地點251、252與253亦經由貫穿孔而延伸連結至接地層33之接地電路。
接地防護線26係沿第一方向I1延伸佈設於第一內平直段與第二外平直段之間，換言之，係設置於第二外平直段與內螺旋區之間。接地防護線26包含複數個接地點，在第二圖中僅標示其中三個接地點261、262與263。接地點261與262係位於接地防護線26之兩端，並且分別鄰近於第二外彎折段處與第一外彎折處。接地點261、262與263亦經由貫穿孔而延伸連結至接地層33之接地電路。
接地防護線27係沿第一方向I1延伸佈設於第二外平直段外，並且包含複數個接地點，在第二圖中僅標示其中三個接地點271、272與273。接地點271與272係位於接地防護線27之兩端，並且分別鄰近於第二外彎折段處與第一外彎折處。接地點271、272與273亦經由貫穿孔而延伸連結至接地層33之接地電路。
在實務運用上，在上述之接地防護線22、23、24、25、26與27中，只須擇一佈設，即能發揮部份之抑制雜訊效果。惟，依本發明較佳實施例所述之方式全部都佈設，才能收到全面性之抑制雜訊效果。
接著，必須要強調的是：除了以上所述佈線方式之外，在本發明之重要發明精神中，上述二條延遲線211與212必須滿足以下之必要條件，才能在第一外彎折段、第二外彎折段與上述複數個內彎折段處形成強耦合(Strongly Coupled)段，藉以搭配上述之接地防護線22、23、24、25、26與27而發揮更佳之抑制雜訊效果。
上述之必要條件為：第一外彎折段、第二外彎折段與上述複數個內彎折段之寬度必須分別小於第一外平直段、該第二外平直段與上述複數個內平直段之寬度。
此外，為了進一步提升信號同步化與強耦合的效果，較佳者，在第一外彎折段、第二外彎折段與上述複數個內彎折段中之上述二條延遲線211與212之間距，可分別小於在第一外平直段、第二外平直段與上述複數個內平直段中之上述二條延遲線211與212之間距。
請進一步參閱第二圖與第四圖，其中，第四圖係顯示當差模平坦螺旋形延遲線組為一對帶線時，將其佈設於一基板後，沿第二圖中之A-A視角之剖面示意圖。如第二圖與第四圖所示，當上述之延遲線211與212以及接地防護線22、23、24、25、26與27皆為帶線時，可用以佈設於一基板4。
基板4具有一介電基材層41、一佈線層42以及二接地層43與44。介電基材層41包含一第一介電基材層411與一第二介電基材層412，並可由複數種介電常數之材質堆疊而成。第一介電基材層411可開設有複數個貫穿孔(在第四圖中，僅標示其中三個貫穿孔411a、411b與411c)，第二介電基材層412可開設有複數個貫穿孔(在第四圖中，僅標示其中三個貫穿孔412a、412b與412c)。佈線層42係設置於第一介電基材層411與第二介電基材層412之間；換言之，佈線層42係設置於介電基材層41之內部。
接地層43與44係係分別覆設於第一介電基材層411與第二介電基材層412；因此佈線層42與接地層43以及44，係分別被介電基材層41之第一介電基材層411與第二介電基材層412所分隔。接地層42亦佈設有一接地電路(未繪製)。
延遲線211與212以及接地防護線22、23、24、25、26與27為帶線時之佈設方式係與為微帶線時相同，其差異在於接地防護線22、23、24、25、26與27之接地點係分別透過第一介電基材層411與第二介電基材層412之貫穿孔而延伸連結至接地電路。
在第四圖中，接地點223、233與243係分別經由第一介電基材層411之貫穿孔411a、411b與411c而延伸連結至接地層43之接地電路。同時，接地點223、233與243還分別經由第二介電基材層412之貫穿孔412a、412b與412c而延伸連結至接地層44之接地電路。
由於上述之延遲線211與212以及接地防護線22、23、24、25、26與27為微帶線或帶線，故特別針對延遲線211與212以及接地防護線22、23、24、25、26與27為微帶線或帶線時之抑制雜訊效果分別進行測試。依據測試的結果，當延遲線211與212以及接地防護線22、23、24、25、26與27為微帶線時之抑制雜訊效果，係優於延遲線211與212以及接地防護線22、23、24、25、26與27為帶線時之抑制雜訊效果。
此外，為了進一步證明本發明抑制雜訊效果較習知技術者為佳，以下特別針對當本發明與習知技術應用於微帶線時，分別進行雜訊抑制效果的比較實驗。
請參閱第五圖至第八圖，第五圖係為習知技術與本發明之差模平坦螺旋形延遲線結構(圖式中分別以「習知結構」與「本發明結構」表示)之反射損耗(Return loss)比較圖；第六圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之介入損耗(Insertion loss)比較圖；第七圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之差模轉共模(Differential-to-common conversion)比較圖；第八圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之接收端訊號波形比較圖。
由第五圖可知，針對反射損耗(Return loss)的部份，本發明結構在各頻率之雜訊值普遍低於習知結構，且在各頻率之雜訊值分佈情形也較習知結構者平均。由第六圖可知，針對介入損耗(Insertion loss)的部份，本發明結構在各頻率之雜訊值與習知結構相差不大。由第七圖可知，針對差模轉共模(Differential-to-common conversion)的部份，本發明結構在各頻率之雜訊值普遍低於習知結構，且在各頻率之雜訊值分佈情形也較習知結構者平均。由第八圖可知，針對接收端訊號波形的部份，本發明結構在各時間之電壓變化分佈情形也較習知結構者平穩。
綜合以上所述，足以明確證實，相較於習知之差模平坦螺旋形延遲線結構，本發明所提供之差模平坦螺旋形延遲線結構確實能夠有效的抑制共模雜訊，使訊號波形更趨近理想。
此外，藉由縮小二條延遲線在彎折段之間距(亦即使二條延遲線在彎折區段之間距小於在平直段)之技術手段，更可以有效降低在二條延遲線之信號傳輸速度的落差而進一步提升信號傳輸同步化的效果。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100．．．基板
1．．．差模平坦螺旋形延遲線結構
11、12．．．延遲線
2．．．差模平坦螺旋形延遲線結構
21．．．螺旋形延遲線組
211、212．．．延遲線
211a、212a．．．第一外平直線段
211b、212b．．．第一外彎折線段
211c、212c．．．第二外彎折線段
211d、212d．．．第二外平直線段
211e、212e．．．第一內平直線段
211f、212f．．．第一內彎折線段
211g、212g．．．第二內平直線段
211h、212h．．．第二內彎折線段
211i、212i．．．第三內平直線段
22、23、24、25、26、27．．．接地防護線
221、222、223．．．接地點
231、232、233．．．接地點
241、242、243．．．接地點
251、252、253．．．接地點
261、262、263．．．接地點
271、272、273．．．接地點
3．．．基板
31．．．介電基材層
311、312、313．．．貫穿孔
32．．．佈線層
33．．．接地層
4．．．基板
41．．．介電基材層
411．．．第一介電基材層
411a、411b、411c．．．貫穿孔
412．．．第二介電基材層
412a、412b、412c．．．貫穿孔
42．．．佈線層
43、44．．．接地層
Ei1．．．第一內端部
Ei2．．．第二內端部
Ei3．．．第三內端部
Ei4．．．第四內端部
Ei5．．．第五內端部
Ei6．．．第六內端部
EIn．．．輸入端部
Eo1．．．第一外端部
Eo2．．．第二外端部
EOut．．．輸出端部
I1．．．第一方向
I2．．．第二方向
I3．．．第三方向
I4．．．第四方向
第一圖係顯示習知技術所提供之差模平坦螺旋形延遲線結構圖；
第二圖係顯示本發明較佳實施例所提供之差模平坦螺旋形延遲線結構之佈線方式示意圖；
第三圖係顯示當差模平坦螺旋形延遲線組為一對微帶線時，將其佈設於一基板後，沿第二圖中之A-A視角之剖面示意圖；
第四圖係顯示當差模平坦螺旋形延遲線組為一對帶線時，將其佈設於一基板後，沿第二圖中之A-A視角之剖面示意圖；
第五圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之反射損耗(Return loss)比較圖；
第六圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之介入損耗(Insertion loss)比較圖；
第七圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之差模轉共模(Differential-to-common conversion)比較圖；以及
第八圖係為習知技術與本發明之差模平坦螺旋形延遲線結構之接收端訊號波形比較圖。
2．．．差模平坦螺旋形延遲線結構
21．．．螺旋形延遲線組
211、212．．．延遲線
211a、212a．．．第一外平直線段
211b、212b．．．第一外彎折線段
211c、212c．．．第二外彎折線段
211d、212d．．．第二外平直線段
211e、212e．．．第一內平直線段
211f、212f．．．第一內彎折線段
211g、212g．．．第二內平直線段
211h、212h．．．第二內彎折線段
211i、212i．．．第三內平直線段
22、23、24、25、26、27．．．接地防護線
221、222、223．．．接地點
231、232、233．．．接地點
241、242、243．．．接地點
251、252、253．．．接地點
261、262、263．．．接地點
271、272、273．．．接地點
Ei1．．．第一內端部
Ei2．．．第二內端部
Ei3．．．第三內端部
Ei4．．．第四內端部
Ei5．．．第五內端部
Ei6．．．第六內端部
EIn．．．輸入端部
Eo1．．．第一外端部
Eo2．．．第二外端部
EOut．．．輸出端部
I1．．．第一方向
I2．．．第二方向
I3．．．第三方向
I4．．．第四方向

权利要求:
Claims (8)
[1] 一種差模平坦螺旋形延遲線結構，係用以佈設於一基板，該基板具有一介電基材層、一佈線層與一接地層，該介電基材層係開設有複數個貫穿孔，該佈線層與該接地層係被該介電基材層所分隔，該接地層佈設有一接地電路，該差模平坦螺旋形延遲線結構包含：一螺旋形延遲線組，係佈設於該佈線層，由二條並行且螺旋形延伸之延遲線所組成，並且包含：一第一外平直段，係自一輸入端部沿一第一方向延伸至一第一外端部；一第一外彎折段，係自該第一外端部先朝一與該第一方向垂直之第二方向，再朝一與該第一方向相反之第三方向，逐漸彎折至一第一內端部；一內螺旋區，係在該第一內端部與該第一外平直段之間，自該第一內端部沿該第一方向與該第三方向反覆彎折，並逐漸逼近該第一外平直段，直到彎折至一鄰近於該輸入端部之第二內端部，藉以形成複數個內彎折段以及複數個平行於該第一外平直段之內平直段；一第二外彎折段，係自該第二內端部先朝該第二方向，再朝該第一方向逐漸彎折至一位於該內螺旋區外之第二外端部；以及一第二外平直段，係自該第二外端部沿該第一方向延伸至一輸出端部；以及至少一接地防護線，係貫穿該些貫穿孔而延伸連結至該接地電路，並在該佈線層上沿該第一方向延伸佈設於下述五個位置中之至少一者：(a)　鄰近該第一外平直段外；(b)　該第一外平直段與該內螺旋段之間；(c)　該些內平直段之間；(d)　該內螺旋段與該第二外平直段之間；以及(e)　鄰近該第二外平直段外；其中，上述二條延遲線在該第一外彎折段、該第二外彎折段與該些內彎折段之寬度係分別小於在該第一外平直段、該第二外平直段與該些內平直段之寬度。
[2] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，在該第一外彎折段、該第二外彎折段與該些內彎折段之上述二條延遲線之間距，係分別小於在該第一外平直段、該第二外平直段與該些內平直段之上述二條延遲線之間距
[3] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，該些內平直段包含一第一內平直段、一第二內平直段與一第三內平直段；該些內彎折段包含一第一內彎折段與一第二內彎折段；該第一內平直段係自該第一內端部沿該第三方向延伸至一第三內端部；第一內彎折段係自該第三內端部先朝一與該第二方向相反之第四方向，再朝該第一方向逐漸彎折至一位於該第一外平直段與該第一內平直段間之第四內端部；該第二內平直段係自該第四內端部沿該第一方向延伸至一第五內端部；該第二內彎折段係自該第五內端部先朝該第四方向，再朝該第三方向逐漸彎折至一位於該第一外平直段與該第二內平直段間之第六內端部；該第三內平直段係自該第六內端部沿該第三方向延伸至該第二內端部。
[4] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，該接地防護線之至少一端係鄰近該第一外彎折段、該第二外彎折段與該些內彎折段中之一者。
[5] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，該佈線層係位於該介電基材層之內部。
[6] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，該佈線層係覆設於該介電基材層之其中一表面。
[7] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，上述二條螺旋形延遲線係由一對微帶線或一對帶線所構成。
[8] 如申請專利範圍第1項所述之差模平坦螺旋形延遲線結構，其中，該介電基材層係由複數種介電常數之材質堆疊而成。

类似技术:

---

公开号 | 公开日 | 专利标题

---

TWI434634B|2014-04-11|Differential mode flat spiral delay line structure

---

US20110042120A1|2011-02-24|Wiring and composite wiring

---

TWI434528B|2014-04-11|Differential signal line structure

---

US9559401B2|2017-01-31|Printed board and wiring arrangement method

---

US8476533B2|2013-07-02|Printed circuit board

---

TWI487434B|2015-06-01|佈設了差分對之印刷電路板

---

TWI463940B|2014-12-01|弱耦合結構之差模傳輸線

---

TWI425890B|2014-02-01|Differential sprite - like delay line structure

---

US9918379B2|2018-03-13|Circuit board

---

US20170179565A1|2017-06-22|Microstrip Line Directional Coupler

---

JP5392131B2|2014-01-22|配線基板

---

US9337521B2|2016-05-10|Crosstalk reduction in signal lines by crosstalk introduction

---

US10390425B2|2019-08-20|Golden finger structure

---

US9318787B2|2016-04-19|Transmission line structure including a first transmission line pair crossing over a second transmission line at a specified angle

---

JP2008311964A|2008-12-25|コモンモード電位調整回路および伝送線路構造

---

US20180235079A1|2018-08-16|Circuit layout structure

---

TW201208193A|2012-02-16|Serpentine delay line structure with grounding protection lines

---

US9236645B2|2016-01-12|Serpentine delay line structure

---

JP2009224491A|2009-10-01|多層基板

---

TWI565385B|2017-01-01|層疊基板結構

---

TWI614769B|2018-02-11|蛇行傳輸線結構

---

TW202009950A|2020-03-01|傳輸線結構

---

TWI452950B|2014-09-11|印刷電路板及其佈線方法

---

JP6335767B2|2018-05-30|多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置

---

US9362677B1|2016-06-07|Crosstalk reducing conductor orientations and methods

同族专利:

---

公开号 | 公开日

---

TWI434634B|2014-04-11|

---

US8378223B1|2013-02-19|

---

US20130037315A1|2013-02-14|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

TWI477213B|2014-04-02|2015-03-11|中原大學|換層佈線式差模蛇形延遲線結構|

---

TWI681699B|2018-11-13|2020-01-01|和碩聯合科技股份有限公司|電路佈線設計方法以及電路佈線設計系統|US5808241A|1996-07-29|1998-09-15|Thin Film Technology Corporation|Shielded delay line and method of manufacture|

---

WO2004047240A2|2002-11-20|2004-06-03|The Siemon Company|Apparatus for crosstalk compensation in a telecommunications connector|

---

US7531751B2|2005-04-26|2009-05-12|Kabushiki Kaisha Toshiba|Method and system for an improved package substrate for use with a semiconductor package|

---

US8047879B2|2009-01-26|2011-11-01|Commscope, Inc. Of North Carolina|Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor|TWI425890B|2011-07-14|2014-02-01|私立中原大學|Differential sprite - like delay line structure|

---

US10951522B2|2013-11-05|2021-03-16|Cisco Technology, Inc.|IP-based forwarding of bridged and routed IP packets and unicast ARP|

---

US9769078B2|2013-11-05|2017-09-19|Cisco Technology, Inc.|Dynamic flowlet prioritization|

---

US10778584B2|2013-11-05|2020-09-15|Cisco Technology, Inc.|System and method for multi-path load balancing in network fabrics|

---

US9374294B1|2013-11-05|2016-06-21|Cisco Technology, Inc.|On-demand learning in overlay networks|

---

US9397946B1|2013-11-05|2016-07-19|Cisco Technology, Inc.|Forwarding to clusters of service nodes|

---

US9686180B2|2013-11-05|2017-06-20|Cisco Technology, Inc.|Managing routing information for tunnel endpoints in overlay networks|

---

US9825857B2|2013-11-05|2017-11-21|Cisco Technology, Inc.|Method for increasing Layer-3 longest prefix match scale|

---

US9674086B2|2013-11-05|2017-06-06|Cisco Technology, Inc.|Work conserving schedular based on ranking|

---

US9502111B2|2013-11-05|2016-11-22|Cisco Technology, Inc.|Weighted equal cost multipath routing|

---

US9655232B2|2013-11-05|2017-05-16|Cisco Technology, Inc.|Spanning tree protocoloptimization techniques|

---

US9509092B2|2013-11-06|2016-11-29|Cisco Technology, Inc.|System and apparatus for network device heat management|

---

US20150173256A1|2013-12-17|2015-06-18|Lenovo Enterprise SolutionsPte. Ltd.|Emi suppression technique using a transmission line grating|

---

JP6237265B2|2014-01-24|2017-11-29|富士通株式会社|プリント基板および配線配置方法|

---

CN107484345A|2017-09-21|2017-12-15|郑州云海信息技术有限公司|一种提高差分信号线的阻抗匹配的pcb布线方法|

---

JP2019114672A|2017-12-25|2019-07-11|日本航空電子工業株式会社|回路基板、コネクタ組立体及びケーブルハーネス|

---

US11227532B2|2018-07-27|2022-01-18|Chongqing Boe Optoelectronics Technology Co., Ltd.|Panel, manufacturing method thereof, and terminal|

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

TW100128341A|TWI434634B|2011-08-09|2011-08-09|Differential mode flat spiral delay line structure|TW100128341A| TWI434634B|2011-08-09|2011-08-09|Differential mode flat spiral delay line structure|

---

US13/224,545| US8378223B1|2011-08-09|2011-09-02|Delay line structure|