• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明大體上係關於一種製造薄膜電晶體的方法。薄膜電晶體具有包括銦鎵鋅氧化物或氧化鋅的主動通道。於形成源極電極與汲極電極之後，但在保護層或蝕刻停止層沉積於其上之前，將該主動通道暴露於一一氧化二氮電漿或一氧氣電漿。在形成源極電極與汲極電極的過程中，主動通道與保護層或蝕刻停止層之間的介面會有所改變或損壞。一氧化二氮電漿或氧氣電漿改變並修復主動通道與保護層或蝕刻停止層之間的介面。
    公开号:TW201308609A
    申请号:TW101121383
    申请日:2012-06-14
    公开日:2013-02-16
    发明作者:Jrjyan Jerry Chen；Soo-Young Choi；Dong-Kil Yim；Yan Ye
    申请人:Applied Materials Inc；
    IPC主号:H01L29-00
    专利说明:
    用以形成薄膜電晶體的方法
    本發明之實施例係大體關於一種製造薄膜電晶體(Thin Film Transistor,TFT)的方法。
    幾乎在所有的積體電路中，皆使用薄膜電晶體作為開關元件及驅動元件。此外，薄膜電晶體亦被應用在平板顯示器(Flat Panel Display,FPD)工業中以控制畫素。多年以來，用於薄膜電晶體之製造的主要材料為矽。矽可作為薄膜電晶體內的主動層(Active Layer)，並可依照所需進行摻雜以使薄膜電晶體具有對應的功能。矽確實有其限制。其中一個限制為矽並非透明。越來越多公司正致力於發展透明的薄膜電晶體。
    其中一種被認為適合用於透明薄膜電晶體的材料為銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)。另一種被認為適合用於透明薄膜電晶體的材料為氧化鋅。在此技藝中，存在著發展使用IGZO及/或氧化鋅來製造薄膜電晶體的方法的需求。
    本發明係大體上關於一種製造薄膜電晶體的方法。薄膜電晶體具有一包括IGZO或氧化鋅的主動通道。於形成源極電極與汲極電極之後，但在保護層或蝕刻停止層沉積於其上之前，該主動通道係暴露於一一氧化二氮(N2O)電漿或一氧氣(O2)電漿。在形成源極電極與汲極電極的過程中，主動通道與保護層或蝕刻停止層之間的介面會有所改變或損壞。N2O電漿或O2電漿改變並修復主動通道與保護層或蝕刻停止層之間的介面。
    在一實施例中，一種方法包括藉由定義源極電極及汲極電極而在一薄膜電晶體中形成主動通道，將主動通道暴露於N2O電漿或O2電漿，以及沉積一或多層保護層或蝕刻停止層於經過N2O電漿或O2電漿處理的主動通道之上。
    在另一實施例中，一種方法包括形成一閘極電極於一基板之上，沉積一閘極介電層於閘極電極及基板之上，沉積一IGZO主動層於閘極介電層之上，沉積一導電層於該主動層之上，移除至少一部分的導電層以形成源極電極及汲極電極，並藉由暴露出主動層的一部分形成一主動通道，將主動通道暴露於N2O電漿或O2電漿，以及沉積一或多層保護層或蝕刻停止層在曾暴露於N2O電漿或O2電漿的主動通道之上。
    在另一實施例中，一種方法包括形成一閘極電極於一基板之上，沉積一閘極介電層於閘極電極及基板之上，沉積一氧化鋅主動層於閘極介電層之上，沉積一導電層於主動層之上，移除至少一部分的導電層以形成源極電極及汲極電極，並藉由暴露出主動層的一部分形成一主動通道，將主動通道暴露於N2O電漿或O2電漿，以及沉積一或多層保護層或蝕刻停止層在曾暴露於N2O電漿或O2電漿的主動通道之上。
    在另一實施例中，一薄膜電晶體包括一閘極電極、一閘極介電層、經過電漿處理的一主動層、一源極電極及一汲極電極、以及一或多層保護層或蝕刻停止層。閘極電極係沉積於一基板之上。閘極介電層係沉積於閘極電極及基板之上。經過電漿處理之主動層包括沉積於閘極介電層之上的氧化鋅或IGZO。源極電極及汲極電極係彼此分離且形成於經過電漿處理的主動層之上，使得經過電漿處理之主動層的一部分保持暴露於外。保護層或蝕刻停止層沉積在暴露於外之電漿處理主動層之上。
    以下將藉由實施例並配合所附圖式，而對本發明進行更完整之揭示。然而，本發明當可以各種不同之形式來實現，而非僅限定於以下實施例所述。為求清楚起見，說明書與圖式中係盡可能地使用相同元件符號來表示相同元件。此外，一實施例中之元件與特徵亦可能出現於其他實施例中，以達較佳之實施方式，而相同的描述內容則就此省略。
    本發明大體上係關於一種製造薄膜電晶體的方法。該薄膜電晶體具有一包括IGZO或氧化鋅的主動通道(active channel)。於形成源極電極與汲極電極之後，但在保護層(passivation layer)或蝕刻停止層(etch stop layer)沉積於其上之前，係將主動通道暴露於一一氧化二氮(N2O)電漿或一氧氣(O2)電漿。在形成源極電極與汲極電極的過程中，主動通道與保護層或蝕刻停止層之間的介面會有所改變(alter)或損壞。N2O電漿或O2電漿改變並修復主動通道與保護層或蝕刻停止層之間的介面。
    第1至9圖為根據一實施例之製程之不同階段的薄膜電晶體的示意圖。如第1圖所示，薄膜電晶體係藉由沉積一導電層104於一基板102之上來製造。可適用於基板102的材料包括玻璃、鈉鈣玻璃(soda lime glass)、塑膠、及半導體晶圓(semiconductor wafer)。若使用鈉鈣玻璃作為基板102，則在沉積導電層104之前，會先沉積一或多層阻障層(barrier layer)於基板102之上。可適用於導電層104的材料包括鉻、鉬、銅、鋁、鎢、鈦及其組合。導電層104之形成可藉由物理氣相沉積(Physical Vapor Deposition,PVD)或其他適合的沉積方法，例如電鍍、無電電鍍或化學氣相沉積(Chemical Vapor Deposition,CVD)。
    如第2圖所示，圖案化導電層104以形成一閘極電極202。圖案化之進行可藉由在導電層104之上形成微影遮罩(photolithographic mask)與硬式遮罩(hard mask)兩者中的任一種，並將導電層104暴露於一蝕刻劑。依據導電層104所使用的材料，導電層104之圖案化可藉由使用一溼蝕刻劑(wet etchant)，或可藉由將未被遮罩覆蓋之導電層104暴露於一蝕刻電漿。在一實施例中，可藉由以一包括蝕刻劑之蝕刻電漿，蝕刻導電層104未被遮罩覆蓋之區域，來圖案化導電層104。蝕刻劑例如是六氟化硫(SF6)、氧氣(O2)、氯氣(Cl2)及其組合。
    如第3圖所示，在形成閘極電極202後，沉積一閘極介電層302於其上。可適用於閘極介電層302的材料包括矽氮化物(silicon nitride)、矽氧化物(silicon oxide)及氮氧化矽(silicon oxynitride)。此外，本發明所屬領域中具有通常知識者應能明白，雖然圖中只顯示了一單層，閘極介電層302也可以包括多層，且各層可包括不同的化學組成。適合沉積閘極介電層302的方法包括多種共形沉積方法(conformal deposition method)，例如電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition,PECVD)、CVD及原子層沉積(Atomic Layer Deposition,ALD)。
    如第4圖所示，沉積一具有高載子移動率(high mobility)的主動層402。可適用於具有高載子移動率之主動層402的材料包括IGZO及氧化鋅。可藉由適合的沉積方法沉積主動層402，例如PVD。在一實施例中，PVD可包括施加一直流偏壓(DC bias)至一旋轉陰極(rotary cathode)。
    如第5圖所示，可沉積一導電層502於主動層402之上。可適用於導電層502的材料包括鉻、鉬、銅、鋁、鎢、鈦及其組合。導電層502之形成可藉由PVD或其他適合的沉積方法，例如電鍍、無電電鍍或CVD。
    如第6圖所示，藉由一背通道蝕刻製程(back channel etch process)圖案化導電層502，以形成一源極電極602及一汲極電極604。圖案化之進行可藉由在導電層502之上形成微影遮罩與硬式遮罩兩者中的任一種，並將導電層502暴露於一蝕刻劑。依據導電層502所使用的材料，導電層502之圖案化可藉由一溼蝕刻劑的使用，或可藉由將未被遮罩覆蓋之導電層502暴露於一蝕刻電漿。在一實施例中，可藉由以包括例如是SF6、O2及其組合之蝕刻劑之一蝕刻電漿，蝕刻導電層502未被遮罩覆蓋之區域，來圖案化導電層502。在形成源極電極602及汲極電極604時，主動層402之一部分608被暴露出來。暴露出的部分608係位於源極電極602與汲極電極604之間。位於源極電極602與汲極電極604之間的區域被稱為主動通道606。如後文討論的內容，一或多層保護層將形成於主動通道606之上。
    由於IGZO薄膜電晶體中，IGZO與保護層(PV)之介面的高敏感度(sensitivity)(更精確地說，是在主動通道606處之IGZO與保護層的介面之間的高敏感度)，一蝕刻停止層(etch stop layer)已在薄膜電晶體的製造中被使用，以避免在蝕刻導電層502之過程中的通道毀損。然而，蝕刻停止層的製造需要更多遮罩步驟，且明顯地提高製造成本。在蝕刻停止元件(etch stop device)製程中，蝕刻停止層的配置係早於將被圖案化/蝕刻以定義出源極電極及汲極電極的導電層的沉積。
    另一選擇則是前述的背通道蝕刻製程，相較於蝕刻停止層製程而言其使用的遮罩數目較少，且具備簡單的製造流程而能使IGZO薄膜電晶體的製造低成本。然而，在藉由蝕刻製程形成源極與汲極的過程中，避免IGZO-PV介面之介面損壞以及電荷累積(charge accumulation)實為一項挑戰。因此，在蝕刻源極與汲極後，係直接進行一N2O或O2電漿處理，而後才沉積保護層。若未經過此一電漿預處理，IGZO薄膜電晶體將無法顯露出任何薄膜電晶體的特性，或者在熱偏壓應力(thermal bias stress)下呈現糟糕的表現。如第7圖所示，將部分製造完成的薄膜電晶體暴露於一N2O或O2電漿702。N2O或O2電漿702係在導電層502被圖案化之腔室內在原處(in-situ)形成。電漿處理可於形成蝕刻停止層(對於一蝕刻停止層元件而言)或沉積保護層(對於一背通道蝕刻元件而言)前進行。
    一項令人驚訝的發現在於，N2O電漿或O2電漿是確保製造出一致的薄膜電晶體的最有效的電漿。由氬氣或氮氣形成的電漿過於溫和，而無法對主動通道造成有效的影響。另外值得注意的一點是，N2O或O2電漿處理對於矽基的薄膜電晶體並不具效果。N2O電漿或O2電漿中的氧會與主動通道中的矽反應，形成矽氧化物，而導致薄膜電晶體的失效(fail)。
    保護層為薄膜電晶體元件的最上層，保護元件免於受到環境的損壞，包括化學或機械方面的影響。保護層亦在長時間之熱和電的偏壓應力下提供穩定且可靠的薄膜電晶體性能表現。由於主動材料(例如IGZO及氧化鋅)對於氫及其他環境化學物質的敏感度，相較於傳統的矽氮化物(SiNx)而言，低含氫量的高品質氧化物為較佳的保護層材料，例如二氧化鈦(TiO2)及矽氧化物。
    如第8及9圖所示，係沉積多層保護層802、902於主動通道606、源極電極602及汲極電極604之上。接觸主動層402暴露出的部分608之第一層保護層802係包括低含氫量的氧化物。第二層保護層902形成於第一層保護層802之上，第二層保護層902可包括包含低含氫量的氧化物、矽氮化物、氮氧化矽或其組合的一層或更多額外的層。
    當使用矽氧化物作為第一層保護層802時，能夠以PVD及PECVD兩種方式的任一種來沉積矽氧化物。考慮到與PVD有關的電漿損壞(plasma damage)，PECVD因其高度共形(conformal)之沉積結果以及對於沉積薄膜之電漿損壞較少的情形，為目前最先進的二氧化矽(SiO2)保護層沉積方法。以PECVD形成矽氧化物，通常係使用四乙氧基矽烷和氧氣(TEOS+O2)或矽烷和一氧化二氮(SiH4+N2O)作為來源氣體(source gas)，其中前者較後者提供了更佳的薄膜品質。使用TEOS之矽氧化物PECVD製程所作出的成品難以大型化，特別是難以製造出表面積為43,000 cm2及以上的基板。然而，使用SiH4之矽氧化物PECVD製程所作出的成品可以大型化，而製造出表面積為43,000 cm2及以上的基板。在沉積第一層保護層802之前，對於主動層進行N2O或O2電漿處理，可以讓使用TEOS之矽氧化物PECVD製程所作出的基板大型化，具有43,000 cm2及以上的表面積。一旦第一層及第二層保護層802、902被沉積完畢，即完成薄膜電晶體900。
    一般而言，N2O或O2電漿處理可在介於約0.8托耳(Torr)與約2.5托耳之間的腔室壓力下進行。施加於電極以激發(ignite)電漿和維持電漿的射頻功率(RF power)可介於約0.083瓦/平方公分(watts/cm2,W/cm2)與約1.0瓦/平方公分之間。於電漿處理過程中，基板可維持在介於約150℃與270℃之間的溫度。基板與電極間的間隔距離可介於約500密耳(mils)與約1100密耳之間。特別是對於N2O電漿處理而言，壓力可介於約0.8托耳與約1.2托耳之間，而間隔距離則保持在介於約500密耳與約800密耳之間，以維持電漿的均勻分布。
    上表係顯示根據一實施例之製程條件，不僅是用於N2O電漿處理，也用於形成第一及第二保護層。上表中之各步驟係於同一製程腔室在原處進行，該製程腔室例如是可購自美商應用材料之子公司AKT(加州，聖克拉拉)的PECVD製程腔室。本發明所屬領域中具有通常知識者應能明白，製程亦可在其他腔室中進行，該些其他腔室包含了其他製造商所販賣者。上表所列之製程條件係於其大小可處理表面積約為2,000 cm2之基板的製程腔室中進行。
    在步驟1，以約為5658 sccm的流量(flow rate)將N2O供應至製程腔室中，並將基板以約500密耳之距離與氣體分布噴頭間隔開來。製程腔室之壓力係維持在約800毫托耳(mTorr)約120秒。在步驟1中，並無其他氣體被供應至製程腔室。接著，在步驟2，將基板與氣體分布噴頭間的間隔距離維持於約500密耳，並以一段超過約30秒的時間將腔室壓力增加至約1200毫托耳。步驟2中，沒有附加的氣體被供應至製程腔室，位於製程腔室內的N2O氣體被激發而形成電漿。在步驟2中，繼續以約5658 sccm的流量供應N2O氣體。在步驟3，製程腔室之壓力已達到約1200毫托耳。基板與氣體分布噴頭的間隔距離維持在約500密耳，且N2O氣體的流量維持在約5658 sccm。在一段持續約30秒的時間，將一射頻偏壓(RF bias)施加至氣體分布噴頭，以將N2O氣體激發成電漿。射頻偏壓約為600 W，射頻偏壓之頻率約為13.56 MHz。N2O電漿處理的功率密度(power density)介於約0.10 W/cm2與約0.35 W/cm2之間。
    至此已完成N2O電漿處理，保護層的沉積可以開始進行。為使製程腔室為第一層保護層的沉積做好準備，在步驟4係關閉施加於噴頭的射頻偏壓，並以一段超過約15秒的時間將腔室壓力降至約800毫托耳。在步驟4中，N2O氣體繼續以約5658 sccm的流量流入腔室，且SiH4氣體開始以約48 sccm的流量流入腔室。於步驟4中，基板與氣體分布噴頭的間隔距離仍維持在約500密耳。步驟5係始於將SiH4氣體流量與N2O氣體流量分別維持在約48 sccm與約5658 sccm，並將基板與氣體分布噴頭的間隔距離維持在約500密耳。約為800毫托耳之腔室壓力係保持約158秒，同時施加約13.56 MHz之約715 W的射頻功率至氣體分布噴頭。在步驟5完成時，為矽氧化物之第一層保護層係已沉積完畢。
    在步驟6，製程腔室係為第二層保護層的沉積做準備。步驟6中，製程腔室的壓力以一段超過約15秒的時間增加至約1200毫托耳，同時基板與氣體分布噴頭的間隔距離增加至約800密耳。在步驟6中，係關閉施加於噴頭的射頻偏壓以及N2O氣體流。另一方面，將SiH4氣體流量增加至約60 sccm，而分別以約3500 sccm與約600 sccm的流量供應N2氣體與NH3氣體。在步驟6之後，步驟7係始於施加約為600W、頻率約為13.56 MHz的射頻偏壓至噴頭，持續約97秒。SiH4、N2及NH3的流量分別維持在約60 sccm、約3500 sccm及約600 sccm。在步驟7結束時，氮化矽之第二層保護層已被沉積於第一層保護層之上。在步驟1-7之各步驟中，製程腔室係維持在介於約200℃與約250℃之間的溫度下。以此方式，N2O電漿處理、第一層保護層之沉積以及第二層保護層之沉積皆於同一腔室在原處進行。
    第10A至10C圖係顯示N2O電漿處理對於薄膜電晶體的影響。第10A圖顯示由於經過N2O電漿處理，IGZO-SiO2介面之化學狀態(chemical state)呈現一梯度變化。而第10B圖則顯示由於缺少N2O電漿處理，IGZO-SiO2介面的化學狀態呈現急劇地變化。對應第10A及10B圖之x光光電子能譜儀(x-ray photoelectron spectroscopy)深度分析光譜係於深度方向每50埃(Å)進行分析。如第10C圖所示，在未經N2O電漿處理的情況下，無法觀察到具有薄膜電晶體特性之電流-電壓曲線。
    第11圖為可用於製造此處所述之薄膜電晶體的一PECVD裝置的剖面圖。該裝置包括一腔室1100，在腔室1100中，一或多層薄膜可沉積於基板1120之上。腔室1100通常包括數個壁1102、一底部1104及一噴頭1106，由該些壁1102、底部1104與噴頭1106定義出一製程空間(process volume)。一基板支撐件1118係設置於該製程空間中。製程空間通過一長條閥開口(slit valve opening)1108與外部相通，使得基板1120可被運送出、入腔室1100。基板支撐件1118可耦接至一致動器1116，以升降該基板支撐件1118。舉升銷(lift pin)1122係可動地設置貫穿基板支撐件1118，以將基板移向基板接收表面(substrate receiving surface)，或將基板移動以遠離基板接收表面。基板支撐件1118也可包括加熱及/或冷卻元件1124，以將基板支撐件1118維持在所需的溫度。基板支撐件1118亦可包括射頻返回帶(RF return strap)1126，以在基板支撐件1118週邊提供一射頻返回路徑(RF return path)。
    噴頭1106係藉由固定機構(fastening mechanism)1150耦接至背板1112。噴頭1106可藉由一或多個固定機構耦接至背板1112，以協助避免下垂(sag)並/或控制噴頭1106的直度(straightness)/曲率(curvature)。
    一氣體源1132係耦接至背板1112以提供氣體，氣體通過噴頭1106中之氣體通道(gas passage)而提供至噴頭1106與基板1120間的製程區域。一真空幫浦1110係耦接至腔室1100，以將製程空間控制在所需的壓力。一射頻源(RF source)1128係通過匹配網路(match network)1190耦接至背板1112及/或噴頭1106，以提供噴頭1106一射頻電流(RF current)。該射頻電流於噴頭1106與基板支撐件1118間建立電場，使得電漿可由噴頭1106與基板支撐件1118之間的氣體產生。
    一遠端電漿源1130，例如是感應耦合遠端電漿源1130，也可被耦接於氣體源1132與背板1112之間。在處理多個基板的製程間隔中，可提供一清潔氣體(cleaning gas)至遠端電漿源1130，以產生遠端電漿(remote plasma)。來自遠端電漿的自由基(radical)可被提供至腔室1100，以清潔腔室1100之組件。此清潔用之氣體更可藉由提供至噴頭1106的射頻源1128來激發。
    噴頭1106可額外地藉由噴頭懸臂1134耦接至背板1112。在一實施例中，噴頭懸臂1134為一可撓性金屬傘狀物(flexible metal skirt)。噴頭懸臂1134可具有端緣(lip)1136，而噴頭1106可停置於端緣1136上。背板1112可停置於凸部(ledge)1114之上表面上，凸部1114係與腔室壁1102耦接以密封腔室1100。
    在定義源極與汲極電極後，但於保護層或蝕刻停止層形成前，藉由以一N2O電漿或O2電漿處理IGZO薄膜電晶體或氣化鋅薄膜電晶體的主動通道，可在電漿損壞風險最小的情況下製造出一致的薄膜電晶體。
    綜上所述，雖然本發明已以示範實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    102‧‧‧基板
    104‧‧‧導電層
    202‧‧‧閘極電極
    302‧‧‧閘極介電層
    402‧‧‧主動層
    502‧‧‧導電層
    602‧‧‧源極電極
    604‧‧‧汲極電極
    606‧‧‧主動通道
    608‧‧‧部分
    702‧‧‧電漿
    802‧‧‧保護層
    900‧‧‧薄膜電晶體
    902‧‧‧保護層
    1100‧‧‧腔室
    1102‧‧‧壁
    1104‧‧‧底部
    1106‧‧‧噴頭
    1108‧‧‧長條閥開口
    1110‧‧‧真空幫浦
    1112‧‧‧背板
    1114‧‧‧凸部
    1116‧‧‧致動器
    1118‧‧‧基板支撐件
    1120‧‧‧基板
    1122‧‧‧舉升銷
    1124‧‧‧加熱及/或冷卻元件
    1126‧‧‧射頻返回帶
    1128‧‧‧射頻源
    1130‧‧‧遠端電漿源
    1132‧‧‧氣體源
    1134‧‧‧噴頭懸臂
    1136‧‧‧端緣
    1150‧‧‧固定機構
    1190‧‧‧匹配網路
    第1至9圖為根據一實施例之製程之不同階段的薄膜電晶體的示意圖。
    第10A至10C圖係顯示N2O電漿處理對於薄膜電晶體的影響。
    第11圖為根據本發明一實施例之PECVD裝置的剖面圖。
    权利要求:
    Claims (20)
    [1] 一種用以形成薄膜電晶體的方法，包括：沉積一主動層於一薄膜電晶體中的一基板之上；以及將該主動層暴露於一一氧化二氮(N2O)電漿或一氧氣(O2)電漿。
    [2] 如申請專利範圍第1項所述之方法，更包括：形成一蝕刻停止層於經過電漿處理的該主動層之上；以及於經過電漿處理的該主動層之上定義一源極電極及一汲極電極。
    [3] 如申請專利範圍第1項所述之方法，更包括：藉由於經過電漿處理的該主動層之上定義一源極電極及一汲極電極，以暴露出經過電漿處理的該主動層的一部分，形成一主動通道；以及沉積一或多層保護層或蝕刻停止層於該主動通道之上。
    [4] 如申請專利範圍第1項所述之方法，其中該主動層包括選自由氧化鋅、銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)及其組合所組成之群組的材料。
    [5] 如申請專利範圍第4項所述之方法，其中將該主動層暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約150℃與約270℃之間的溫度下進行。
    [6] 如申請專利範圍第5項所述之方法，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約0.083 W/cm2與約1.0 W/cm2之間的功率密度下進行。
    [7] 如申請專利範圍第6項所述之方法，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約0.8托耳與約2.5托耳之間的壓力下進行。
    [8] 如申請專利範圍第7項所述之方法，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在該基板與一電極之間隔距離介於約500密耳(mils)與約1100密耳之間的情況下進行，該薄膜電晶體係形成於該基板之上。
    [9] 如申請專利範圍第4項所述之方法，其中將該主動層暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，包括將該主動層暴露於該一氧化二氮(N2O)電漿。
    [10] 如申請專利範圍第9項所述之方法，其中將該主動層暴露於該一氧化二氮(N2O)電漿之步驟，係在介於約150℃與約270℃之間的溫度下進行。
    [11] 如申請專利範圍第10項所述之方法，其中暴露於該一氧化二氮(N2O)電漿之步驟，係在介於約0.083 W/cm2與約1.0 W/cm2之間的功率密度下進行。
    [12] 如申請專利範圍第11項所述之方法，其中暴露於該一氧化二氮(N2O)電漿之步驟，係在介於約0.8托耳與約1.2托耳之間的壓力下進行。
    [13] 如申請專利範圍第12項所述之方法，其中暴露於該一氧化二氮(N2O)電漿之步驟，係在該基板與一電極之間隔距離介於約500密耳與約800密耳之間的情況下進行，該薄膜電晶體係形成於該基板之上。
    [14] 一種用以形成薄膜電晶體的方法，包括：形成一閘極電極於一基板之上；沉積一閘極介電層於該閘極電極及該基板之上；沉積一IGZO主動層於該閘極介電層之上；沉積一導電層於該主動層之上；移除至少一部分的該導電層，以形成一源極電極及一汲極電極，並藉由暴露出該主動層的一部分形成一主動通道；將該主動通道暴露於一一氧化二氮(N2O)電漿或一氧氣(O2)電漿；以及沉積一或多層保護層或蝕刻停止層於經過該一氧化二氮(N2O)電漿或該氧氣(O2)電漿處理的該主動通道之上。
    [15] 如申請專利範圍第14項所述之方法，其中將該主動通道暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約150℃與約270℃之間的溫度下進行。
    [16] 如申請專利範圍第15項所述之方法，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約0.083 W/cm2與約1.0 W/cm2之間的功率密度下進行。
    [17] 如申請專利範圍第16項所述之方法，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約0.8托耳與約2.5托耳之間的壓力下進行。
    [18] 如申請專利範圍第17項所述之方法，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在該基板與一電極之間隔距離介於約500密耳與約1100密耳之間的情況下進行。
    [19] 一種用以形成薄膜電晶體的方法，包括：形成一閘極電極於一基板之上；沉積一閘極介電層於該閘極電極及該基板之上；沉積一氧化鋅主動層於該閘極介電層之上；沉積一導電層於該主動層之上；移除至少一部分的該導電層，以形成一源極電極及一汲極電極，並藉由暴露出該主動層的一部分形成一主動通道；將該主動通道暴露於一一氧化二氮(N2O)電漿或一氧氣(O2)電漿；以及沉積一或多層保護層或蝕刻停止層於經過該一氧化二氮(N2O)電漿或該氧氣(O2)電漿處理的該主動通道之上。
    [20] 如申請專利範圍第19項所述之方法，其中將該主動通道暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約150℃與約270℃之間的溫度下進行，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約0.083 W/cm2與約1.0 W/cm2之間的功率密度下進行，其中暴露於該一氧化二氮(N2O)電漿或該氧氣(O2)電漿之步驟，係在介於約0.8托耳與約2.5托耳之間的壓力下進行，且其中該基板與一電極之間隔距離係介於約500密耳與約1100密耳之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI577028B|2017-04-01|用以形成薄膜電晶體的方法
    US10468251B2|2019-11-05|Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
    US20200111669A1|2020-04-09|Method for depositing oxide film by peald using nitrogen
    US9754779B1|2017-09-05|Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
    US7368392B2|2008-05-06|Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
    KR101106882B1|2012-01-25|높은―ｋ 물질 게이트 구조물을 고온 에칭하는 방법
    US9935183B2|2018-04-03|Multilayer passivation or etch stop TFT
    US20050081781A1|2005-04-21|Fully dry, Si recess free process for removing high k dielectric layer
    US20210043757A1|2021-02-11|Plasma treatment on metal-oxide tft
    TW200947154A|2009-11-16|Method of forming thin film pattern for semiconductor device and apparatus for the same
    TW201442238A|2014-11-01|金屬氧化物薄膜電晶體及其製作方法
    US20210040618A1|2021-02-11|Pulsed plasma | deposition of high quality c films for patterning
    TW201508837A|2015-03-01|薄膜電晶體製造方法
    TW201903885A|2019-01-16|含矽間隔物的選擇性形成
    US7329548B2|2008-02-12|Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
    KR100670671B1|2007-01-17|반도체 소자의 하프늄 산화막 형성방법
    KR20020045264A|2002-06-19|반도체 소자의 게이트 전극 형성 방법
    US20090197421A1|2009-08-06|Chemistry and compositions for manufacturing integrated circuits
    同族专利:
    公开号 | 公开日
    US20170133492A1|2017-05-11|
    CN103620788A|2014-03-05|
    WO2013003004A3|2013-05-16|
    CN107293494A|2017-10-24|
    KR20140050631A|2014-04-29|
    KR20170061721A|2017-06-05|
    CN103620788B|2017-06-30|
    US9871124B2|2018-01-16|
    KR101979931B1|2019-09-03|
    WO2013003004A2|2013-01-03|
    KR101817684B1|2018-01-11|
    US20130005081A1|2013-01-03|
    US9553195B2|2017-01-24|
    TWI577028B|2017-04-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN1317748C|2004-12-13|2007-05-23|友达光电股份有限公司|薄膜晶体管的制造方法|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    JP5216446B2|2007-07-27|2013-06-19|株式会社半導体エネルギー研究所|プラズマｃｖｄ装置及び表示装置の作製方法|
    JP5213422B2|2007-12-04|2013-06-19|キヤノン株式会社|絶縁層を有する酸化物半導体素子およびそれを用いた表示装置|
    US8258511B2|2008-07-02|2012-09-04|Applied Materials, Inc.|Thin film transistors using multiple active channel layers|
    TWI491048B|2008-07-31|2015-07-01|Semiconductor Energy Lab|半導體裝置|
    KR102246123B1|2008-09-19|2021-04-30|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|
    US8187919B2|2008-10-08|2012-05-29|Lg Display Co. Ltd.|Oxide thin film transistor and method of fabricating the same|
    KR101586674B1|2008-10-28|2016-01-20|엘지디스플레이 주식회사|산화물 박막 트랜지스터의 제조방법|
    JP5655277B2|2009-04-24|2015-01-21|凸版印刷株式会社|薄膜トランジスタおよびアクティブマトリクスディスプレイ|
    JP5713603B2|2009-09-02|2015-05-07|株式会社半導体エネルギー研究所|Ｓｏｉ基板の作製方法|
    WO2011068032A1|2009-12-04|2011-06-09|Semiconductor Energy Laboratory Co., Ltd.|Display device|
    US9553195B2|2011-06-30|2017-01-24|Applied Materials, Inc.|Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation|US9553195B2|2011-06-30|2017-01-24|Applied Materials, Inc.|Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation|
    US8969154B2|2011-08-23|2015-03-03|Micron Technology, Inc.|Methods for fabricating semiconductor device structures and arrays of vertical transistor devices|
    US8854772B1|2013-05-03|2014-10-07|Seagate Technology Llc|Adhesion enhancement of thin film PZT structure|
    US8975625B2|2013-05-14|2015-03-10|Applied Materials, Inc.|TFT with insert in passivation layer or etch stop layer|
    JP6142200B2|2013-09-30|2017-06-07|株式会社Ｊｏｌｅｄ|薄膜半導体装置及びその製造方法|
    US9082793B1|2013-12-19|2015-07-14|Intermolecular, Inc.|IGZO devices with reduced threshhold voltage shift and methods for forming the same|
    CN103730373B|2013-12-31|2016-09-07|京东方科技集团股份有限公司|一种半导体器件的制备方法及半导体器件|
    US9214340B2|2014-02-05|2015-12-15|Applied Materials, Inc.|Apparatus and method of forming an indium gallium zinc oxide layer|
    KR102197854B1|2014-05-13|2021-01-05|삼성디스플레이 주식회사|박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법|
    KR102338190B1|2015-04-10|2021-12-10|삼성디스플레이 주식회사|박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법|
    TW201812419A|2016-07-25|2018-04-01|半導體能源研究所股份有限公司|電晶體的製造方法及顯示裝置|
    CN107978607B|2017-11-21|2020-04-28|深圳市华星光电半导体显示技术有限公司|背沟道蚀刻型氧化物半导体tft基板的制作方法|
    CN109346412A|2018-09-30|2019-02-15|南京中电熊猫平板显示科技有限公司|一种薄膜晶体管的制造方法及薄膜晶体管|
    CN109616476A|2018-12-17|2019-04-12|惠科股份有限公司|主动开关及其制作方法、显示装置|
    US10748759B2|2019-01-15|2020-08-18|Applied Materials, Inc.|Methods for improved silicon nitride passivation films|
    CN110098126A|2019-05-22|2019-08-06|成都中电熊猫显示科技有限公司|一种薄膜晶体管的制作方法及薄膜晶体管和显示装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161503413P| true| 2011-06-30|2011-06-30||
    US13/490,813|US9553195B2|2011-06-30|2012-06-07|Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation|
    [返回顶部]