• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種影像感測器封裝體包括一影像感測器晶片及結晶操作件。該影像感測器晶片包括一基板，以及複數之光探測器及接點墊係位在該基板之前表面處。該結晶操作件包括相對的第一及第二表面，以及一構成於該第一表面中的腔室。一順應式介電材料係配置在該腔室中。該影像感測器前面係附裝至該結晶基板操作件第二表面。複數之電氣互連裝置其分別包括一孔係與其中之一接點墊對準，將一第一部分自該第二表面延伸至該腔室以及一第二部分延伸通過該順應式介電材料，一絕緣材料層係沿著該孔之該第一部分的一側壁構成，以及傳導性材料延伸通過該孔之第一及第二部分並電耦合至該一接點墊。
    公开号:TW201308582A
    申请号:TW101125068
    申请日:2012-07-12
    公开日:2013-02-16
    发明作者:Vage Oganesian
    申请人:Optiz Inc；
    IPC主号:H01L27-00
    专利说明:
    用於背面照明之影像感測器的低應力腔封裝體及製造其之方法 發明領域
    本發明係有關於微電子元件之封裝，更特定言之係有關於光學半導體元件之封裝。 發明背景
    半導體元件之趨勢在於較小的積體電路(IC)元件(亦視為晶片)，封裝在較小的封裝體中(保護該晶片同時提供晶片外信號連接)。其中一實例係為影像感測器，其係為IC元件包括光探測器將入射光轉換成電信號(精確地表現具有良好空間解析度的入射光之強度與色彩資訊)。
    一影像感測器型式係為該前面照射(FSI)影像感測器，其具有光探測器構成位在該矽晶片上，電路建構覆蓋於其上。濾色器及微透鏡係經添加於該電路之頂部上。利用該FSI影像感測器，光線在抵達該等光探測器之前通過該(等)電路層。FSI影像感測器之一限制在於該(等)電路層限制每一像素之光圈。當由於針對較高數目之像素及較小晶片尺寸之需求而縮小像素尺寸時，像素面積對總感測器面積的比值減小，降低了該感測器之量子效率(QE)。
    另一型式的影像感測器係為背面照明(BSI)影像感測器。該BSI影像感測器係經組配因此光線進入通過該晶片之背面(基板側)。光線通過該矽基板並至該等光探測器，並不必需通過任何電路層。BSI影像感測器之優點在於避開該等電路層因而不需構成具有足以容許光線通過至每一光探測器的間隙。然而，當利用BSI感測器而光徑變得較短時，該微透鏡變得較薄(亦即，為了在較短的距離獲得較短的用於聚焦的焦距)。
    目前，晶片直接安裝(COB)及Shellcase晶圓級晶片尺寸封裝製程係為針對FSI影像感測器架構的最具支配性的封裝與裝配製程。然而，當市場由FSI進展至BSI感測器時，其中接點墊及成像區域現配置在晶片/晶圓之相對側上，該COB及Shellcase晶圓級晶片尺寸封裝(WLCSP)技術將面對於封裝及裝配該等BSI感測器方面實質上的挑戰。 發明概要
    本發明係為用於BSI影像感測器的一新穎的晶圓級、低應力封裝體。該影像感測器封裝體包括一影像感測器晶片及結晶操作件。該影像感測器晶片包括一基板具有前與背相對表面，複數之光探測器係構成位在前表面，以及複數之接點墊係構成位在前表面其係電耦合至該等光探測器。該結晶操作件具有相對的第一及第二表面，以及一構成於該第一表面中的腔室，其中一順應式介電材料係配置在該腔室中以及其中該影像感測器晶片基板前面係附裝至該結晶基板操作件第二表面。該結晶操作件包括複數之電氣互連裝置其分別包含一孔係與其中之一接點墊對準，將一第一部分自該第二表面延伸至該腔室以及一第二部分延伸通過該順應式介電材料，一絕緣材料層係沿著該孔之該第一部分的一側壁構成，以及傳導性材料延伸通過該孔之第一及第二部分，其中該傳導性材料係電耦合至該一接點墊。
    構成一影像感測器封裝體的一方法包括提供一影像感測器晶片(其包括具有前與後相對表面的一基板，複數之光探測器其係構成位在該前表面處，以及複數之接點墊其係構成位在該前表面處電耦合至該等光探測器)，提供一結晶操作件其具有相對的第一及第二表面，將該影像感測器晶片基板前表面附裝至該結晶操作件第二表面，在該第一表面中構成一腔室於該腔室中構成一順應式介電材料，以及構成複數之電氣互連裝置。每一電氣互連裝置係藉由構成一孔其具有一第一部分自該第二表面延伸至該腔室以及一第二部分延伸通過該順應式介電材料，其中該孔係與其中之一接點墊對準，沿著該孔之該第一部分的一側壁構成一絕緣材料層，以及構成傳導性材料延伸通過該孔之第一及第二部分，其中該傳導性材料係電耦合至該一接點墊而構成。
    本發明之其他目的及特性藉由檢閱說明書、申請專利範圍及附加的圖式將為顯而易見的。 圖式簡單說明
    第1-6圖係為一半導體封裝結構的側橫截面視圖，按順序地顯示用於一BSI影像感應器的該封裝結構之製程中該等步驟。
    第7-11圖係為該半導體封裝結構的一可任擇具體實施例之側橫截面視圖，按順序地顯示用於具有整合處理器之一BSI影像感應器的該封裝結構之製程的數個步驟。 較佳實施例之詳細說明
    本發明係為晶圓級、低應力封裝體解決方案，對於BSI影像感測器係為非常適合的。以下說明該低應力封裝體解決方案之構成。
    該構成製程係以如於第1圖中所顯示的一BSI影像感測器晶片10開始，其包括一基板12而複數之光探測器14(以及支撐電路)係構成於其上，連同接點墊16。該等光探測器14(以及支撐電路)以及接點墊16係如第1圖中所示般構成位在基板12之面向下(前)表面處。較佳地，該所有支撐電路係構成位在光探測器14下方，因此其不致妨礙光線行進通過基板10而無法抵達光探測器14。該等接點墊16係電連接至該等光探測器(及/或支撐電路)以提供晶片外信號。每一光探測器將進入該晶片之背側(於第1圖中面向上的表面)的光能轉換成電壓信號。晶片上可包括附加的電路以放大電壓，及/或將其轉換成數位數據。此型式之BSI影像感測器係為業界所廣為熟知的，並未於此作進一步說明。
    該BSI影像感測器10係藉由將包含該等光探測器14(以及支撐電路)及接點墊16的表面基板黏合至該結晶操作件18而安裝至一結晶操作件18，如第2圖中所示。該黏合係藉由將一黏合材料20配送在該操作件18與基板12之間，並接著將其壓按在一起而完成。該黏合材料可包括一聚合物膠，聚醯亞胺，一低熔點玻璃等。一較佳、非限定技術可包括配送一聚醯亞胺介電材料20於該操作件18與基板12之間，旋轉該操作件18與基板12用於使二晶圓之間該聚醯亞胺20之同形散佈，以及熱硬化(例如，450℃視材料性質而定)。假若未已如此作，則該基板12亦可藉由矽蝕刻而薄化(例如，下降至約為50微米般低的一厚度，使一光探測器14厚度為約5-10微米般低)。該最終結構係於第2圖中顯示。
    濾色器22及微透鏡24係安裝在基板12之背部表面上(亦即，該等光探測器14構成於其上的該相對表面)。亦能夠將一抗反射塗層塗覆至或是在包括在微透鏡24上。一玻璃蓋26因而附裝至該基板12(以及覆蓋該濾色器/微透鏡22/24)。蓋26包括一預製的腔室28用以容納並密封濾色器/微透鏡22/24。玻璃蓋26之附裝作業較佳地係藉由在利用壓力的低溫黏合作業之後配送一薄環氧化物層(亦即，~1微米)而實施。接著，一腔室30係構成位在該操作件18中。腔室30能夠藉由使用一雷射、電漿蝕刻製程，一噴沙製程，一機械球磨製程，或是任何其他相似方法而構成。較佳地，腔室30係藉由光微影電漿蝕刻所構成，包括在該操作件18上構成一光阻劑層，將該光阻劑層圖案化以暴露操作件18之一選定部分，並接著執行一電漿蝕刻製程(例如，使用一SF6電漿)以去除該操作件18之該暴露部分用以構成該腔室30。較佳地，該腔室延伸不超過該結晶基板厚度的3/4，或至少在約50微米之該腔室的該最薄部分處留有一最小的厚度。該電漿蝕刻可為各向異性的、錐形的、等向的或是其等之結合方式。該最終結構係於第3圖中顯示。
    腔室30接著係以一順應式介電材料32填注，例如使用一旋轉塗佈製程、一噴灑製程、一配送製程、一電化學沉積製程、一層壓製程或是任何其他相似的方法。一順應式介電材料係為一相對軟的材料(例如，焊料遮罩)其顯現在所有三正交方向上的順應性，並可包容該結晶基板(~2.6 ppm/℃)與銅(~17 ppm/℃)互連間熱膨脹係數(CTE)失配。順應式介電材料32較佳地係為一聚合物，諸如苯環丁烯(BCB)、焊料遮罩、抗焊劑，或是BT環氧樹脂。接著構成孔34穿過該介電材料32，結晶操作件18之該薄部分以及黏合材料20以暴露接點墊16。針對較大尺寸孔34藉由使用二氧化碳雷射(例如，約為70微米之光點大小)，或針對較小尺寸孔34(例如，直徑小於50微米)使用一紫外光(UV)雷射(例如，在一355奈米之波長下約為20微米的光點大小)可構成孔34。可使用在一小於140奈秒(ns)的一脈衝長度下介於10與50 kHz之間的雷射脈衝頻率。該等孔34之外形可為錐形，讓構成孔34穿過的該表面處具有一較大的尺寸。較佳地，該最小與最大孔直徑係分別地約為5至250微米，以及相對於與構成孔34穿過的該表面垂直的一方向該等壁角係介於0度與45度之間(亦即，以致在該等接點墊處該等孔34具有較小的橫截面尺寸)。一絕緣層35係藉由薄膜塗層及光微影蝕刻製程構成位在孔34內側該操作件18之該暴露部分上。該最終結構係於第4圖中顯示。
    接著針對孔34執行一金屬化製程。該金屬化製程較佳地以去膠渣製程(desmear process)開始，用於去除塗搽在該等孔34之內壁上的任何聚合物(因鑽孔作業穿過介電材料諸如環氧化物、聚醯亞胺、氰酸酯樹脂等所造成)。該製程包含將聚合物膠渣與丁酸內酯與水之混合物接觸以軟化該聚合物膠渣，之後以一鹼性高錳酸鹽溶液處理用以去除軟化的樹脂，以及以一水性酸性中和劑處理用以中和及去除高錳酸殘留物。在除膠渣處理之後，該初始的傳導性金屬化層36係構成位在該等孔34之側壁上，並藉由無電鍍銅鍍沿著順應式介電材料32之該底部表面。藉由源自於該表面粗糙度的一固定效果，以達到該電鍍界面處的黏合。該最終的結構係於第5圖中顯示。
    孔34外側的金屬層36接著藉由一光微影蝕刻製程(光阻劑沉積，遮罩曝光，選擇性去除光阻劑以及金屬蝕刻)加以圖案化，以構成位於該金屬層36中的跡線其係於接點墊38終止。每一接點墊38係經由金屬層36電耦合至位在孔34之端部處的其中之一接點墊16。接著將一囊封絕緣層40經由層合，噴灑/旋轉塗佈等而構成覆蓋金屬層36(以及其之接點墊38)以及順應式介電材料32。層40可為一焊料遮罩，BCB，E-塗層，FR4，模塑化合物等。之後藉由對該層40的一選擇性回蝕(etch back)以暴露接點墊38。可藉由一光微影蝕刻製程該選擇性回蝕以選擇性地去除覆蓋接點墊38的層40之該等部分。球狀閘陣列(BGA)互連裝置係為圓頭狀的導體用於與對應的導體作實體及電接觸，通常藉由焊接或是部分熔化金屬球而構成位在黏合墊上。該最終結構係於第6圖中顯示。
    如以上所說明並於該等圖式中所圖示的該用於一BSI影像感測器的晶圓級、低應力封裝體具有複數之優點。首先，孔34及其中的金屬層36構成電互連裝置，將信號自該BSI影像感測器接點墊，通過該封裝體並轉移至BGA互連裝置42。第二，與構成穿過結晶矽操作件18之整個寬度的較長孔(需要昂貴的矽蝕刻設備與製程)比較，構成穿過介電材料32及操作件18之該變薄部分的孔34係較為容易的且僅需要較不昂貴的設備及製程。第三，與假若該封裝體主要地係為結晶矽穿過其之整個厚度比較，由於介電材料32之熱與機械特性與該封裝體所安裝至的該印刷電路板(PCB)之熱與機械特性有較佳的配合，所以機械應力係為降低的。第四，介電材料32附加地提供優越的機械與電氣絕緣。第五，經由金屬電鍍構成金屬互連裝置(亦即，金屬層36)避免使用濺鍍或是蒸發設備，其可為昂貴的，以及該電鍍製程較不可能損壞絕緣材料32及35。第六，構成具有傾斜的該等孔璧，其潛在地減少因該結晶操作件上起因於90度轉角所產生應力所造成的損害。第七，該等孔34之傾斜側壁亦意謂並無負角區域，其會導致與介電材料32構成具有間隙。第八，藉由首先構成絕緣材料32，並接著於其上構成金屬金屬層36，避免金屬擴散進入該結晶操作件18。
    第7-11圖圖示一可任擇具體實施例之形成，包括用於影像感測器晶片10的一整合式操作件。以第3圖之結構作為開始，並接著在以介電材料32填注該腔室30之後，一第二腔室50接著構成位於該順應式介電材料32中。腔室50能夠藉由使用一雷射、一噴沙製程，一機械球磨製程，或是任何其他相似方法而構成。較佳地，腔室50係藉由使用雷射以該腔室並未一直延伸穿過該順應式介電材料32(因此操作件18並未暴露在腔室50中)的一方式所構成。該最終結構係顯示於第7圖中。
    接著將一處理器積體電路(IC)晶片52插入腔室50。該IC晶片52包括一處理器積體電路以處理源自於該影像感測器晶片10的信號。該IC晶片52包括傳導性接點墊54其係暴露位在其之底部表面上，用於與晶片上及晶片外信號連通。接著在該結構上構成一囊封絕緣層56，將IC晶片52囊封在腔室50內側。層56可為一焊料遮罩、BCB、E-塗層、BT樹脂、FR4、模塑化合物，或是其他相似的絕緣材料。該最終結構係顯示於第8圖中。
    接著以如以上相關於第4圖說明的一相似方式構成孔34(穿過層56、順應式介電材料32、操作件18以及黏合材料20以暴露接點墊16)。亦如以上說明般於孔34內側該操作件18之該等暴露部分上構成絕緣層35。以一與構成孔34相似的方式構成孔58以暴露處理器IC晶片52之該等傳導墊54。該最終結構係顯示於第9圖中。
    執行如以上相關於第5圖所說明的一金屬化製程，以構成該傳導性金屬化層36。就本具體實施例而言，層36係電耦合至(該影像感測器晶片之)該等接點墊16以及(處理器IC晶片52之)該等接點墊54，如第10圖中所示。接著如以上相關於第6圖所說明的將孔34及58外側的金屬層36圖案化以構成終止於該等接點墊38的該等跡線。如以上相關於第6圖所說明，接著構成囊封絕緣層40，連同BGA互連裝置42。該最終結構係顯示於第11圖中。
    以上所說明的該封裝組態係非常適合用於將一處理晶片與該影像感測器晶片一同封裝。該處理晶片包含硬體處理器與軟體演算法的一結合形式，其一起地組成一影像處理器用於收集源自於該等個別的光探測器14的照明及色差資訊，並使用其針對每一像素計算/內插正確的色彩與亮度值。該影像處理器評估一已知像素的色彩及亮度數據，將其與源自於相鄰像素的數據比較，並接著使用一色彩插補演算法由不完整的色彩樣本重現一完整的色彩影像，以及針對該像素產生一適當的亮度值。該影像處理器亦評價整個圖像並修正銳度以及降低影像雜訊。
    影像感測器之進展導致於影像感測器中更高的像素數，以及該附加的相機功能性，諸如自動對焦、變焦、消除紅眼、臉部追蹤等，其需要更多能夠在較高速度下作動的強有力影像感測器處理器。攝影師不希望在其完成拍攝之前等候該相機影像處理器以完成其之作業-其甚至不希望告知相機內部一些將處理的工作。因此，影像處理器必需最佳化以在相同或甚至較短期間處理更多的數據。
    應瞭解的是本發明並不限定在以上說明及於此圖示的該(等)具體實施例，但包含涵蓋於該等附加的申請專利範圍之範疇內的任何及所有的變化形式。例如，於此本發明之參考資料並不意欲限定任一申請專利範圍或是申請專利範圍項之範疇，而僅是替代地參考由一或更多申請專利範圍所涵蓋的一或更多特性。以上說明的材料、製程及數值實例係僅為示範性的，並且不應視為限定該等申請專利範圍。再者，如同由該等申請專利範圍及說明書為顯而易見的，並非所有的方法步驟需以圖示或是主張的準確順序執行，而是個別地或是同時地以任意順序執行，容許正確地形成本發明之BSI影像感測器封裝作業。可構成單一材料層作為複數之該等或是相似材料層，反之亦然。
    應注意的是，如於此所使用，該用語“覆蓋(over)”及“位在..上(on)”二者包含地包括“直接地位在..上(directly on)”(無中間材料，元件或是空間配置於其間)以及“間接地位在..上(indirectly on)”(中間材料，元件或是空間配置於其間)。同樣地，該用語“相鄰(adjacent)”包括“直接地相鄰(directly adjacent)”(無中間材料，元件或是空間配置於其間)以及“間接地相鄰(indirectly adjacent)”(中間材料，元件或是空間配置於其間)，“安裝至(mounted to)”包括“直接地安裝至(directly mounted)”(無中間材料，元件或是空間配置於其間)以及“間接地安裝至(indirectly mounted to)”(中間材料，元件或是空間配置於其間)，以及“電耦合(electrically coupled)”包括“直接地電耦合至(directly electrically coupled to)”(於其間無中間材料、元件，將該等元件電連接在一起)以及“間接地電耦合至(indirectly electrically coupled to)”(於其間中間材料、元件，將該等元件電連接在一起)。例如，構成一元件“覆蓋一基板”可包括直接地構成該元件位在該基板上而於其間無中間的材料/元件，以及於其間具有一或更多中間的材料/元件而間接地將該元件構成位在該基板上。
    10‧‧‧BSI影像感測器晶片
    12‧‧‧基板
    14‧‧‧光探測器
    16、38‧‧‧接點墊
    18‧‧‧結晶操作件
    20‧‧‧黏合材料/聚醯亞胺介電材料
    22‧‧‧濾色器
    24‧‧‧微透鏡
    26‧‧‧玻璃蓋
    28、30‧‧‧腔室
    32‧‧‧順應式介電材料
    34、58‧‧‧孔
    35、40‧‧‧絕緣層
    36‧‧‧傳導性金屬化層
    42‧‧‧BGA互連裝置
    50‧‧‧第二腔室
    52‧‧‧處理器積體電路(IC)晶片
    54‧‧‧傳導性接點墊
    56‧‧‧囊封絕緣層
    第1-6圖係為一半導體封裝結構的側橫截面視圖，按順序地顯示用於一BSI影像感應器的該封裝結構之製程中該等步驟。
    第7-11圖係為該半導體封裝結構的一可任擇具體實施例之側橫截面視圖，按順序地顯示用於具有整合處理器之一BSI影像感應器的該封裝結構之製程的數個步驟。
    10‧‧‧BSI影像感測器晶片
    12‧‧‧基板
    14‧‧‧光探測器
    16‧‧‧接點墊
    18‧‧‧結晶操作件
    20‧‧‧黏合材料/聚醯亞胺介電材料
    22‧‧‧濾色器
    24‧‧‧微透鏡
    26‧‧‧玻璃蓋
    28‧‧‧腔室
    32‧‧‧順應式介電材料
    35‧‧‧絕緣層
    36‧‧‧傳導性金屬化層
    权利要求:
    Claims (27)
    [1] 一種影像感測器封裝體，其包含：一影像感測器晶片，其包括：一基板，具有前表面與相對之背表面，複數之光探測器，其係構成位在該前表面處，以及複數之接點墊，其係構成位在該前表面處並電耦合至該等光探測器；一結晶操作件，具有相對的第一及第二表面，以及一構成於該第一表面中的腔室，其中一順應式介電材料係配置在該腔室中，以及其中該影像感測器晶片之基板的前表面係附裝至結晶基板操作件的第二表面；該結晶操作件包括複數之電氣互連裝置其分別包含：一孔，其係與該等接點墊之一接點墊對準，並具有一第一部分其自該第二表面延伸至該腔室以及一第二部分其延伸通過該順應式介電材料，一絕緣材料層，其係沿著該孔之第一部分的一側壁構成，以及傳導性材料，其延伸通過該孔之第一及第二部分，其中該傳導性材料係電耦合至該一接點墊。
    [2] 如申請專利範圍第1項之影像感測器封裝體，其中該順應式介電材料包括一聚合物。
    [3] 如申請專利範圍第1項之影像感測器封裝體，其中針對複數之電氣互連裝置之每一者，該孔係經錐形化以致於該孔在該順應式材料中具有一較位在該第二表面處為大的橫截面尺寸。
    [4] 如申請專利範圍第1項之影像感測器封裝體，其中針對複數之電氣互連裝置之每一者，該孔之一側壁係在相對於與該等第一及第二表面垂直的一方向呈5度與45度之間的一方向上延伸。
    [5] 如申請專利範圍第1項之影像感測器封裝體，其中針對複數之電氣互連裝置之每一者，該傳導性材料包含一金屬層其沿著該孔的第一與第二部分之側壁延伸。
    [6] 如申請專利範圍第1項之影像感測器封裝體，其中複數之電氣互連裝置之每一者進一步包含一圓頭狀的互連裝置，其係經配置覆蓋該第一表面並電耦合至該傳導性材料。
    [7] 如申請專利範圍第1項之影像感測器封裝體，其進一步包含：複數之配置位在該背表面處的光學元件，用於過濾及聚焦入射在該背表面上的光線，其中該等光探測器係經組配以接收通過該等光學元件及該基板的光線。
    [8] 如申請專利範圍第1項之影像感測器封裝體，其進一步包含：一玻璃蓋，其係附裝至該背表面並延伸覆蓋該等光學元件。
    [9] 如申請專利範圍第1項之影像感測器封裝體，其中該順應式介電材料完全地填注該腔室。
    [10] 如申請專利範圍第1項之影像感測器封裝體，其進一步包含：一第二腔室，其係構成位在該介電材料中；以及一處理器IC晶片，其係配置位在該第二腔室中並經組配以處理源自於該影像感測器晶片的信號，其中該處理器IC晶片包括複數之接點墊。
    [11] 如申請專利範圍第10項之影像感測器封裝體，其進一步包含：一第二絕緣材料層，其延伸覆蓋該處理器IC晶片以及該第一表面；以及複數之孔，其分別地延伸通過該第二絕緣材料層並暴露該處理器IC晶片的該等接點墊之一接點墊。
    [12] 如申請專利範圍第11項之影像感測器封裝體，其進一步包含：複數之圓頭狀的互連裝置，其分別配置覆蓋在並電耦合至該處理器IC晶片的該等接點墊之一接點墊。
    [13] 一種構成一影像感測器封裝體的方法，其包含：提供一影像感測器晶片，其包括具有前表面與相對之背表面的一基板、複數之光探測器其係構成位在該前表面處、以及複數之接點墊其係構成位在該前表面處並電耦合至該等光探測器；提供一結晶操作件，其具有相對的第一及第二表面；將該影像感測器晶片之基板的前表面附裝至該結晶操作件的第二表面；構成一腔室進入該第一表面；於該腔室中構成一順應式介電材料；構成複數之電氣互連裝置，其分別藉由以下步驟所構成：構成一孔，該孔具有一第一部分其自該第二表面延伸至該腔室以及一第二部分其延伸通過該順應式介電材料，其中該孔係與該等接點墊之一接點墊對準，沿著該孔之第一部分的一側壁構成一絕緣材料層，以及構成傳導性材料其延伸通過該孔之第一及第二部分，其中該傳導性材料係電耦合至該一接點墊。
    [14] 如申請專利範圍第13項之方法，其中該附裝作業係在構成該腔室之前執行。
    [15] 如申請專利範圍第13項之方法，其中順應式介電材料包括一聚合物。
    [16] 如申請專利範圍第13項之方法，其中針對複數之電氣互連裝置之每一者，該孔係使用雷射構成。
    [17] 如申請專利範圍第13項之方法，其中針對複數之電氣互連裝置之每一者，該孔係經錐形化以致於該孔在該順應式材料中具有一較位在該第二表面處為大的橫截面尺寸。
    [18] 如申請專利範圍第13項之方法，其中針對複數之電氣互連裝置之每一者，該孔之一側壁係在相對於與該第一及第二表面垂直的一方向呈5度與45度之間的一方向上延伸。
    [19] 如申請專利範圍第13項之方法，其中針對複數之電氣互連裝置之每一者，該傳導性材料包含一金屬層其沿著該孔的第一與第二部分之側壁延伸。
    [20] 如申請專利範圍第19項之方法，其中針對複數之電氣互連裝置之每一者，該傳導性材料係使用一金屬電鍍製程構成。
    [21] 如申請專利範圍第13項之方法，其中複數之電氣互連裝置之每一者之形成進一步包含：構成一圓頭狀的互連裝置，其配置覆蓋該第一表面並電耦合至該傳導性材料。
    [22] 如申請專利範圍第13項之方法，其進一步包含：將複數之光學元件配置位在該背表面處，用於過濾及聚焦入射在該背表面上的光線，其中該等光探測器係經組配以接收通過該等光學元件及該基板的光線。
    [23] 如申請專利範圍第13項之方法，其進一步包含：附裝一玻璃蓋至該背表面以延伸覆蓋該等光學元件。
    [24] 如申請專利範圍第13項之方法，其中該順應式介電材料完全地填注該腔室。
    [25] 如申請專利範圍第13項之方法，其進一步包含：在該介電材料中構成一第二腔室；以及在該第二腔室中插置一處理器IC晶片，其中該處理器IC晶片係經組配以處理源自於該影像感測器晶片的信號，並包括複數之接點墊。
    [26] 如申請專利範圍第25項之方法，其進一步包含：構成一第二絕緣材料層，其延伸覆蓋該處理器IC晶片及該第一表面；以及構成複數之孔，其分別地延伸通過該第二絕緣材料層並暴露該處理器IC晶片的該等接點墊之一接點墊。
    [27] 如申請專利範圍第26項之方法，其進一步包含：構成複數之圓頭狀的互連裝置，其分別配置覆蓋在並電耦合至該處理器IC晶片的該等接點墊之一接點墊。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI470775B|2015-01-21|用於背面照明之影像感測器的低應力腔封裝體及製造其之方法
    US9230947B2|2016-01-05|Method of forming 3D integrated microelectronic assembly with stress reducing interconnects
    US9373653B2|2016-06-21|Stepped package for image sensor
    US9054013B2|2015-06-09|Method of making 3D integration microelectronic assembly for integrated circuit devices
    US7919410B2|2011-04-05|Packaging methods for imager devices
    US7919348B2|2011-04-05|Methods for protecting imaging elements of photoimagers during back side processing
    US9520322B2|2016-12-13|Semiconductor device and method for manufacturing same
    KR101420934B1|2014-07-17|Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
    JP2008130603A|2008-06-05|イメージセンサ用ウェハレベルパッケージ及びその製造方法
    US8951858B2|2015-02-10|Imager device with electric connections to electrical device
    JP2009267122A|2009-11-12|半導体装置
    TWI525805B|2016-03-11|低輪廓影像感測器
    同族专利:
    公开号 | 公开日
    KR20130010847A|2013-01-29|
    TWI470775B|2015-01-21|
    US8895344B2|2014-11-25|
    CN102891151B|2015-04-08|
    CN102891151A|2013-01-23|
    KR101409664B1|2014-06-18|
    US20140065755A1|2014-03-06|
    US20130020665A1|2013-01-24|
    US8604576B2|2013-12-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI628784B|2015-02-24|2018-07-01|歐普提茲股份有限公司|應力釋放影像感測器封裝結構及方法|IL123207D0|1998-02-06|1998-09-24|Shellcase Ltd|Integrated circuit device|
    GB2335959A|1998-03-31|1999-10-06|Wang Han Yap|Hose coupling|
    IL133453D0|1999-12-10|2001-04-30|Shellcase Ltd|Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby|
    JP4485790B2|2001-08-24|2010-06-23|ショットアクチエンゲゼルシャフト|微小電気機械部品を製造するためのプロセス|
    US7033664B2|2002-10-22|2006-04-25|Tessera Technologies Hungary Kft|Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby|
    US6972480B2|2003-06-16|2005-12-06|Shellcase Ltd.|Methods and apparatus for packaging integrated circuit devices|
    WO2005004195A2|2003-07-03|2005-01-13|Shellcase Ltd.|Method and apparatus for packaging integrated circuit devices|
    DE10344770A1|2003-09-26|2005-05-04|Siemens Ag|Optisches Modul und optisches System|
    DE10344768B3|2003-09-26|2005-08-18|Siemens Ag|Optisches Modul mit federndem Element zwischen Linsenhalter und Schaltungsträger und optisches System|
    US7335972B2|2003-11-13|2008-02-26|Sandia Corporation|Heterogeneously integrated microsystem-on-a-chip|
    TWI250596B|2004-07-23|2006-03-01|Ind Tech Res Inst|Wafer-level chip scale packaging method|
    US7268410B1|2005-01-24|2007-09-11|National Semiconductor Corporation|Integrated switching voltage regulator using copper process technology|
    KR100672995B1|2005-02-02|2007-01-24|삼성전자주식회사|이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서|
    CN100550445C|2005-04-01|2009-10-14|松下电器产业株式会社|表面安装型光半导体器件及其制造方法|
    CN1752267A|2005-08-18|2006-03-29|陆轻铀|在金刚石颗粒上形成化学结合的金属镀膜方法|
    US7936062B2|2006-01-23|2011-05-03|Tessera Technologies Ireland Limited|Wafer level chip packaging|
    US20070190747A1|2006-01-23|2007-08-16|Tessera Technologies Hungary Kft.|Wafer level packaging to lidded chips|
    KR100817060B1|2006-09-22|2008-03-27|삼성전자주식회사|카메라 모듈 및 그 제조 방법|
    US7829438B2|2006-10-10|2010-11-09|Tessera, Inc.|Edge connect wafer level stacking|
    US8513789B2|2006-10-10|2013-08-20|Tessera, Inc.|Edge connect wafer level stacking with leads extending along edges|
    US7901989B2|2006-10-10|2011-03-08|Tessera, Inc.|Reconstituted wafer level stacking|
    CN101170118B|2006-10-25|2010-11-10|鸿富锦精密工业（深圳）有限公司|影像感测器封装、影像感测器模组及它们的制造方法|
    US7807508B2|2006-10-31|2010-10-05|Tessera Technologies Hungary Kft.|Wafer-level fabrication of lidded chips with electrodeposited dielectric coating|
    US7935568B2|2006-10-31|2011-05-03|Tessera Technologies Ireland Limited|Wafer-level fabrication of lidded chips with electrodeposited dielectric coating|
    US7781781B2|2006-11-17|2010-08-24|International Business Machines Corporation|CMOS imager array with recessed dielectric|
    US8569876B2|2006-11-22|2013-10-29|Tessera, Inc.|Packaged semiconductor chips with array|
    US7791199B2|2006-11-22|2010-09-07|Tessera, Inc.|Packaged semiconductor chips|
    US20080136012A1|2006-12-08|2008-06-12|Advanced Chip Engineering Technology Inc.|Imagine sensor package and forming method of the same|
    US7749886B2|2006-12-20|2010-07-06|Tessera, Inc.|Microelectronic assemblies having compliancy and methods therefor|
    US7423335B2|2006-12-29|2008-09-09|Advanced Chip Engineering Technology Inc.|Sensor module package structure and method of the same|
    US20080156518A1|2007-01-03|2008-07-03|Tessera, Inc.|Alignment and cutting of microelectronic substrates|
    US7569409B2|2007-01-04|2009-08-04|Visera Technologies Company Limited|Isolation structures for CMOS image sensor chip scale packages|
    US20080173792A1|2007-01-23|2008-07-24|Advanced Chip Engineering Technology Inc.|Image sensor module and the method of the same|
    US7593636B2|2007-02-01|2009-09-22|Tessera, Inc.|Pin referenced image sensor to reduce tilt in a camera module|
    US20080191297A1|2007-02-12|2008-08-14|Advanced Chip Engineering Technology Inc.|Wafer level image sensor package with die receiving cavity and method of the same|
    US20080197435A1|2007-02-21|2008-08-21|Advanced Chip Engineering Technology Inc.|Wafer level image sensor package with die receiving cavity and method of making the same|
    EP2575166A3|2007-03-05|2014-04-09|Invensas Corporation|Chips having rear contacts connected by through vias to front contacts|
    US7541256B2|2007-03-28|2009-06-02|Sarnoff Corporation|Method of fabricating back-illuminated imaging sensors using a bump bonding technique|
    CN100546026C|2007-04-29|2009-09-30|鸿富锦精密工业（深圳）有限公司|影像摄取装置|
    SG149709A1|2007-07-12|2009-02-27|Micron Technology Inc|Microelectronic imagers and methods of manufacturing such microelectronic imagers|
    KR100866619B1|2007-09-28|2008-11-03|삼성전기주식회사|웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈|
    KR101572600B1|2007-10-10|2015-11-27|테세라, 인코포레이티드|다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리|
    US8212328B2|2007-12-05|2012-07-03|Intellectual Ventures Ii Llc|Backside illuminated image sensor|
    US8110884B2|2007-12-18|2012-02-07|Micron Technology, Inc.|Methods of packaging imager devices and optics modules, and resulting assemblies|
    US8809923B2|2008-02-06|2014-08-19|Omnivision Technologies, Inc.|Backside illuminated imaging sensor having a carrier substrate and a redistribution layer|
    US20100053407A1|2008-02-26|2010-03-04|Tessera, Inc.|Wafer level compliant packages for rear-face illuminated solid state image sensors|
    US20090212381A1|2008-02-26|2009-08-27|Tessera, Inc.|Wafer level packages for rear-face illuminated solid state image sensors|
    US7919348B2|2008-06-13|2011-04-05|Aptina Imaging Corporation|Methods for protecting imaging elements of photoimagers during back side processing|
    TW200952142A|2008-06-13|2009-12-16|Phoenix Prec Technology Corp|Package substrate having embedded semiconductor chip and fabrication method thereof|
    US20100001305A1|2008-07-07|2010-01-07|Visera Technologies Company Limited|Semiconductor devices and fabrication methods thereof|
    US7859033B2|2008-07-09|2010-12-28|Eastman Kodak Company|Wafer level processing for backside illuminated sensors|
    JP5367323B2|2008-07-23|2013-12-11|ラピスセミコンダクタ株式会社|半導体装置および半導体装置の製造方法|
    US7875948B2|2008-10-21|2011-01-25|Jaroslav Hynecek|Backside illuminated image sensor|
    CN101752267B|2008-12-22|2011-10-05|中芯国际集成电路制造有限公司|Cmos图像传感器的芯片级封装结构及封装方法|
    KR101545630B1|2008-12-26|2015-08-19|주식회사 동부하이텍|후면 수광 이미지센서의 제조방법|
    JP2010166004A|2009-01-19|2010-07-29|Panasonic Corp|半導体装置及びその製造方法|
    JP2010192866A|2009-01-20|2010-09-02|Panasonic Corp|光学デバイス、固体撮像装置、及び光学デバイスの製造方法|
    US9142586B2|2009-02-24|2015-09-22|Taiwan Semiconductor Manufacturing Company, Ltd.|Pad design for backside illuminated image sensor|
    US8232541B2|2009-04-14|2012-07-31|Intersil Americas Inc.|Optical sensors that reduce specular reflections|
    US8290008B2|2009-08-20|2012-10-16|International Business Machines Corporation|Silicon carrier optoelectronic packaging|
    US8111730B2|2009-08-20|2012-02-07|International Business Machines Corporation|3D optoelectronic packaging|
    KR20110079319A|2009-12-31|2011-07-07|주식회사 동부하이텍|반도체 소자 패키지 및 그 제조방법|
    US8476738B2|2010-06-29|2013-07-02|Chien-Hung Liu|Electronic package with stacked semiconductor chips|
    US8697569B2|2010-07-23|2014-04-15|Tessera, Inc.|Non-lithographic formation of three-dimensional conductive elements|
    US8791575B2|2010-07-23|2014-07-29|Tessera, Inc.|Microelectronic elements having metallic pads overlying vias|
    US8598695B2|2010-07-23|2013-12-03|Tessera, Inc.|Active chip on carrier or laminated chip having microelectronic element embedded therein|
    US9640437B2|2010-07-23|2017-05-02|Tessera, Inc.|Methods of forming semiconductor elements using micro-abrasive particle stream|
    US8847376B2|2010-07-23|2014-09-30|Tessera, Inc.|Microelectronic elements with post-assembly planarization|
    US8796135B2|2010-07-23|2014-08-05|Tessera, Inc.|Microelectronic elements with rear contacts connected with via first or via middle structures|
    US8686565B2|2010-09-16|2014-04-01|Tessera, Inc.|Stacked chip assembly having vertical vias|
    US8685793B2|2010-09-16|2014-04-01|Tessera, Inc.|Chip assembly having via interconnects joined by plating|
    US8847380B2|2010-09-17|2014-09-30|Tessera, Inc.|Staged via formation from both sides of chip|
    US8610259B2|2010-09-17|2013-12-17|Tessera, Inc.|Multi-function and shielded 3D interconnects|
    US8552518B2|2011-06-09|2013-10-08|Optiz, Inc.|3D integrated microelectronic assembly with stress reducing interconnects|
    US8546900B2|2011-06-09|2013-10-01|Optiz, Inc.|3D integration microelectronic assembly for integrated circuit devices|
    US8604576B2|2011-07-19|2013-12-10|Opitz, Inc.|Low stress cavity package for back side illuminated image sensor, and method of making same|
    US9018725B2|2011-09-02|2015-04-28|Optiz, Inc.|Stepped package for image sensor and method of making same|
    US8796800B2|2011-11-21|2014-08-05|Optiz, Inc.|Interposer package for CMOS image sensor and method of making same|
    US20130249031A1|2012-03-22|2013-09-26|Vage Oganesian|Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same|US8604576B2|2011-07-19|2013-12-10|Opitz, Inc.|Low stress cavity package for back side illuminated image sensor, and method of making same|
    JP5842929B2|2011-11-22|2016-01-13|富士通株式会社|電子部品およびその製造方法|
    JP5435016B2|2011-12-01|2014-03-05|株式会社デンソー|半導体装置の製造方法|
    KR101849223B1|2012-01-17|2018-04-17|삼성전자주식회사|반도체 패키지 및 그 제조 방법|
    US9357634B2|2012-04-27|2016-05-31|Kemet Electronics Corporation|Coefficient of thermal expansion compensating compliant component|
    US8710607B2|2012-07-12|2014-04-29|Taiwan Semiconductor Manufacturing Company, Ltd.|Method and apparatus for image sensor packaging|
    KR20140065282A|2012-11-21|2014-05-29|삼성전자주식회사|Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지|
    US9219091B2|2013-03-12|2015-12-22|Optiz, Inc.|Low profile sensor module and method of making same|
    US9190443B2|2013-03-12|2015-11-17|Optiz Inc.|Low profile image sensor|
    CN103296043B|2013-05-31|2015-11-18|格科微电子（上海）有限公司|图像传感器封装方法及结构、图像传感器模组及形成方法|
    US9142695B2|2013-06-03|2015-09-22|Optiz, Inc.|Sensor package with exposed sensor array and method of making same|
    KR101439311B1|2013-07-08|2014-09-15|실리콘화일|웨이퍼의 패드 형성 방법|
    CN103413815B|2013-08-05|2016-09-07|格科微电子（上海）有限公司|晶圆级图像传感器封装结构和晶圆级图像传感器封装方法|
    TWI508275B|2013-08-20|2015-11-11|||
    US9461190B2|2013-09-24|2016-10-04|Optiz, Inc.|Low profile sensor package with cooling feature and method of making same|
    US9379072B2|2013-11-27|2016-06-28|Xintec Inc.|Chip package and method for forming the same|
    US9496297B2|2013-12-05|2016-11-15|Optiz, Inc.|Sensor package with cooling feature and method of making same|
    US9667900B2|2013-12-09|2017-05-30|Optiz, Inc.|Three dimensional system-on-chip image sensor package|
    EP2908341B1|2014-02-18|2018-07-11|ams AG|Semiconductor device with surface integrated focusing element|
    TW201543641A|2014-05-12|2015-11-16|Xintex Inc|晶片封裝體及其製造方法|
    CN103956369A|2014-05-20|2014-07-30|苏州晶方半导体科技股份有限公司|影像传感器模组及其形成方法|
    US9666730B2|2014-08-18|2017-05-30|Optiz, Inc.|Wire bond sensor package|
    CN105023931A|2015-08-03|2015-11-04|华进半导体封装先导技术研发中心有限公司|一种背照式影像芯片模组结构及其制作方法|
    EP3267484B1|2016-07-04|2021-09-01|ams International AG|Sensor chip stack and method of producing a sensor chip stack|
    US9996725B2|2016-11-03|2018-06-12|Optiz, Inc.|Under screen sensor assembly|
    US9935144B1|2016-11-28|2018-04-03|Omnivision Technologies, Inc.|System-in-package image sensor|
    CN107958881A|2017-11-28|2018-04-24|华进半导体封装先导技术研发中心有限公司|一种cis器件封装结构及封装方法|
    KR102005351B1|2017-12-07|2019-07-31|삼성전자주식회사|팬-아웃 센서 패키지|
    US11251135B2|2018-04-02|2022-02-15|Samsung Electro-Mechanics Co., Ltd.|Electronic device module and method of manufacturing the same|
    US10903255B2|2018-11-08|2021-01-26|Semiconductor Components Industries, Llc|Image sensor flip chip package|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/186,357|US8604576B2|2011-07-19|2011-07-19|Low stress cavity package for back side illuminated image sensor, and method of making same|
    [返回顶部]