• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明的課題之一是提供具有優良的特性的半導體裝置，其中通道層包括具有結晶性高的氧化物半導體。此外，提供包括具有改善平坦性的基底膜的半導體裝置。對電晶體的基底膜進行CMP處理，在進行CMP處理之後進行電漿處理，從而基底膜具有低於0.1nm的中心線平均粗糙度Ra75。在藉由組合電漿處理和CMP處理得到的具有平坦性的基底膜上形成具有高結晶性的氧化物半導體層，藉此改善半導體裝置的特性。
    公开号:TW201308580A
    申请号:TW101124456
    申请日:2012-07-06
    公开日:2013-02-16
    发明作者:Akihiro Ishizuka；Kazuya Hanaoka；Shinya Sasagawa；Sho Nagamatsu
    申请人:Semiconductor Energy Lab；
    IPC主号:H01L21-00
    专利说明:
    半導體裝置及其製造方法
    本發明係關於一種包括氧化物半導體膜的半導體裝置以及製造該半導體裝置的方法。
    注意，在本說明書中，半導體裝置是指能夠利用半導體特性而發揮作用的所有裝置。光電裝置、半導體電路及電子裝置都是半導體裝置。
    近年來，以行動電話等為代表的移動通信市場急速地發展。隨著對作為安裝構件的半導體積體電路的低功率消耗、高集體化、多功能化、高速化等的要求增高，而期待電晶體的特性的提高。
    作為表示電晶體的特性的指標中之一，使用S值。S值表示在汲極電壓固定的情況下，為使汲極電流變化一位元而需要的閘極電壓的變化量。S值越小，汲極電流的控制性越高。目前，因電晶體的微細化等而難以使S值為80mV/dec以下。
    此外，使用非晶氧化物半導體材料代替矽類半導體材料製造電晶體，並且將其應用於電子裝置等的技術亦受到矚目。例如，公開了如下技術：使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體材料作為電晶體的通道層，來製造電晶體(參照專利文獻1)。
    [專利文獻1]日本專利申請公開第2006-165529號公報
    為了改善電晶體的特性，重要的是：使氧化物半導體層的結晶性及基底膜和氧化物半導體層之間的介面特性良好。作為表示基底膜的平坦性的指標，可以使用中心線平均粗糙度Ra75值。當基底膜的中心線平均粗糙度Ra75值大時，形成在基底膜上的氧化物半導體層的結晶化被阻礙而結晶性減少，其結果是，導致電晶體的電特性受損害或可靠性的降低。
    鑒於上述問題，本發明的一個方式的課題之一是將結晶性高的氧化物半導體用於通道層來提供具有優良的特性的半導體裝置。
    此外，本發明的一個方式的課題之一是提供包括平坦性被改善之基底膜的半導體裝置。
    藉由在減小了中心線平均粗糙度Ra75值的基底膜上形成結晶性高的氧化物半導體層，以達到在半導體裝置特性上的改善。
    本說明書所公開的本發明的一個方式是一種半導體裝置的製造方法，包含如下步驟：在基板上形成基底膜；對基底膜進行CMP處理；在進行CMP處理之後在基底膜上進行電漿處理；以及在藉由電漿處理及CMP處理而得到的平坦的表面上形成氧化物半導體層。
    在用以製造半導體裝置之上述方法中，電漿處理是使用稀有氣體的電漿處理。
    揭露於本說明書中之本發明的一個實施例是一種製造半導體裝置的方法，包括如下步驟：在基板上形成基底膜；在基底膜上進行第一電漿處理；在進行第一電漿處理之後在基底膜上進行CMP處理；在進行CMP處理之後在基底膜上進行第二電漿處理；以及在藉由第一電漿處理、CMP處理及第二電漿處理而得到的平坦的表面上形成氧化物半導體層。
    在用以製造半導體裝置之上述方法中，第一電漿處理及第二電漿處理各是使用稀有氣體的電漿處理。
    在用以製造半導體裝置之上述方法中，基底膜是氧化矽膜、氧化鎵膜、氧化鉿膜以及氧化鋁膜中之任一者。
    在用以製造半導體裝置之上述方法中，基板可以是半導體基板。
    在用以製造半導體裝置之上述方法中，基板可以是玻璃基板。
    在用以製造半導體裝置之上述方法中，使用ICP蝕刻裝置進行電漿處理較佳，該ICP蝕刻裝置能夠產生其密度比平行板電漿裝置高的電漿。
    當組合電漿處理和CMP處理實施時，基底膜可具有低於0.1nm的中心線平均粗糙度Ra75，並可以提高半導體裝置的S值。
    下面，參照圖式對本發明的實施方式進行詳細的說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。 [實施例1]
    在本實施例中，藉由下面所示的步驟對單晶矽基板上的基底膜進行平坦化處理，在其上製造具有氧化物半導體層的電晶體，並描述出基底膜的平坦性與電晶體的特性之間的關係，特別是S值。圖1A至1F為電晶體的製造步驟的剖面圖，而圖2為所製造的電晶體的俯視圖。
    此外，為了比較，還測量包括不對基底膜進行平坦化處理的電晶體的特性。
    首先，如圖1A所示，在由單晶矽構成的基板400上形成300nm厚度的基底膜436。在基底膜436之沈積前進行3分鐘的反濺射，其中引入氬氣體產生電漿。反濺射是指如下方法，即不對靶材側施加電壓，而在氬氛圍下使用RF電源對基板側施加電壓並在基板附近產生電漿來對表面進行修改。另外，也可以使用氮氛圍、氦氛圍、氧氛圍等代替氬氛圍。
    作為基底膜436，可以以單層或使用氧化矽層(SiOx(x>2))、氧氮化矽層、氮氧化矽層、氧化鎵層、氧化鉿層、氧化鋁層、矽酸鉿層、氧氮化矽酸鉿層、鋁酸鉿層之任一之疊層而形成。
    在本實施例中，藉由濺射法形成氧化矽層。
    接著，藉由在基底膜436表面進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理使基底膜436的露出表面進行平坦化處理，並在該CMP處理之後，實施使用如Kr、Xe、Ar等之稀有氣體的電漿處理。CMP處理的條件為如下：作為CMP拋光襯墊使用硬質聚氨酯襯墊；作為用來供給漿料的藥液使用NP8020(NITTA HAAS株式會社製造)的原液(二氧化矽(silica)的粒徑為60nm至80nm)；拋光時間為0.5分鐘；拋光壓力為0.001MPa；固定基板的一側的軸旋轉數為60rpm；以及固定有拋光布(拋光襯墊)的臺子旋轉數為56rpm。
    在本實施例中，在進行CMP處理之後進行利用Ar氣體的電漿處理，並利用原子力顯微鏡(AFM：Atomic Force Microscope)測量基底膜表面的平坦性。此時的中心線平均粗糙度Ra75為0.12nm。此外，AFM的測量區域為1μm×1μm。
    應注意Ra75是將JIS B 0031及JIS B 0061所定義的中心線平均粗糙度擴大為三維來使其應用於曲面所獲得。此外，Ra75並可以表示為“從基準面到指定面的偏差的絕對值的平均值”。
    在上述製造方法中，當進行使用Ar氣體的電漿處理時使用ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻裝置較佳。在本實施方式中，在以下條件下進行180秒鐘的電漿處理：對線圈型的電極施加500W的電力；對基板側施加100W(RF)的偏壓功率；將流率為100sccm的Ar氣體引入到蝕刻裝置中；將壓力設定為1.35Pa；以及將基板溫度設定為-10℃。在該電漿處理後，基底膜436的厚度變薄大約10nm。
    另外，還可以使用為降低線圈的電感(inductance)而將線圈分割了的多層螺旋線圈(multi-spiral-coil)ICP蝕刻裝置或將梳形線圈配置在圓形的平板的輻條(spoke)型ICP蝕刻裝置。
    不侷限於ICP型蝕刻裝置，還可以使用其他電漿處理裝置進行基底膜436的平坦化。
    當為了比較而利用AFM測量未被平坦化的基底膜表面時，中心線平均粗糙度Ra75為0.91nm。此外，當利用AFM測量僅進行CMP處理的基底膜表面時，中心線平均粗糙度Ra75為0.21nm。
    接著，如圖1B所示，藉由濺射法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等沈積氧化物半導體膜444。
    作為氧化物半導體膜444的材料，較佳為採用至少包含銦(In)或鋅(Zn)的非單晶。特別是，較佳為包含In及Zn。此外，作為降低使用該氧化物的電晶體的電特性的變動的穩定劑，除了In與Zn以外較佳為還包含鎵(Ga)。此外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。此外，作為穩定劑較佳為包含鋁(Al)。
    作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
    例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
    在此，例如，"In-Ga-Zn-O類氧化物”是指含有以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，In-Ga-Zn類氧化物也可以包含In、Ga、Zn以外的金屬元素。
    在如下條件下形成氧化物半導體膜：較佳為利用濺射法；將基板加熱溫度設定為100℃以上且600℃以下，較佳的是設定為150℃以上且550℃以下，更佳的是設定為200℃以上且500℃以下；以及採用氧氣體氛圍。以1nm以上且40nm以下的厚度，較佳為以3nm以上且20nm以下的厚度形成氧化物半導體膜。沈積時的基板加熱溫度越高，所得到的氧化物半導體膜的雜質濃度越低。此外，使氧化物半導體膜中的原子排列有序化且其密度增加，以致容易形成多晶。再者，藉由在氧氣體氛圍下進行沈積，也容易形成多晶，這是因為在氧氣體氛圍中不包含稀有氣體等的不需要的原子。但是，也可以採用氧氣體和稀有氣體的混合氛圍。在此情況下，將氧氣體的比例設定為30vol.%以上，較佳的是設定為50vol.%以上，更佳的是設定為80vol.%以上。
    在本實施方式中，以10nm的厚度形成In-Ga-Zn-O膜以作為氧化物半導體膜444。作為沈積條件的一個例子，應用如下條件：基板溫度為300℃；壓力為0.4Pa；直流(DC)功率為0.5kW；以及採用氧和氬的混合(氧流率為30sccm；氬流率為15sccm)氛圍。
    而且，在氧化物半導體膜444之沈積後進行加熱處理。藉由該加熱處理，可以進行氧化物半導體膜444的脫水化或脫氫化。加熱處理的溫度為400℃以上且低於基板的應變點。在本實施例中，在進行氧化物半導體膜444之沈積後，以不接觸於大氣的方式保持基板在濺射沈積裝置中，並在減壓下以400℃對氧化物半導體膜444進行30分鐘的加熱處理。
    加熱處理氛圍不侷限於在減壓下，而在不包含水、氫等的氛圍(露點為-40℃以下，較佳為-60℃以下)例如惰性氛圍或氧化性氛圍下進行(參照圖1B)。
    應注意加熱處理之處不侷限於在沉積室中，而還可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用電爐或如GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等燈所發出的光(電磁波)的輻射加熱待處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫的氣體，使用如氮或氬等稀有氣體之即使進行加熱處理也不與被處理物產生反應的惰性氣體。
    接著，如圖1C所示，藉由第一光微影製程將氧化物半導體膜444加工為島狀的氧化物半導體層413。另外，對於氧化物半導體膜444的蝕刻，可以是濕蝕刻、乾蝕刻或其兩者。
    接著，閘極絕緣層442係形成以1nm以上且200nm以下的厚度(參照圖1C)。可以利用濺射法、蒸鍍法、PCVD法、PLD法、ALD法、MBE法或類此者形成閘極絕緣層442。在本實施例中，使用PCVD法形成具30nm厚度的氮化矽膜。
    接著，形成用來形成作為閘極電極的電極的金屬膜。作為金屬膜的材料，可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料。此外，使閘極電極具有疊層結構，並且作為其中的一層，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜或金屬氮化膜(如InN、SnN)。這些膜各具有5電子伏特以上的功函數，較佳為具有5.5電子伏特以上的功函數，並且當這些膜之任一用作閘極電極時，可以使電晶體的臨界電壓成為正值，而可以實現所謂的常關閉型(normally off)的切換元件。
    在本實施例中，使金屬膜具有疊層結構其中在30nm厚的氮化鉭膜上形成有135nm厚的鎢膜。
    在氬：氮=5：1的混合氛圍下利用濺射裝置以1000W(DC)的功率形成氮化鉭膜。在進行膜沈積時不進行基板加熱。在氬氛圍下利用濺射裝置以4000W(DC)的功率形成鎢膜。另外，成膜時的基板加熱溫度為200℃。
    接著，如圖1D所示，藉由第二光微影製程加工氮化鉭膜及鎢膜來形成閘極電極441。
    接著，以閘極電極441為遮罩，經過閘極絕緣層442將摻雜劑421選擇性地引入到島狀的氧化物半導體層413中，藉此以自我對準方式形成低電阻區域443(參照圖1D)。
    摻雜劑421是改變氧化物半導體膜444的導電率的雜質。作為摻雜劑，可以使用選自週期表中第15族元素(典型的是，磷(P)、砷(As)及銻(Sb))、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)及鋅(Zn)中任一種以上。
    在本實施例中，藉由離子植入法以加速電壓為10kV且劑量為3×1015atoms/cm2植入硼(B)。
    接著，形成用來覆蓋閘極電極441的閘極保護膜。閘極保護膜的材料，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜而形成。作為本實施方式中之保護膜，可以藉由PCVD法形成以150nm的厚度之氧氮化矽膜。
    接著，如圖1E所示，藉由第三光微影製程蝕刻閘極保護膜及閘極絕緣層來使氧化物半導體層413的邊緣露出。
    接著，形成與氧化物半導體層413的邊緣接觸的金屬膜。在本實施例中，形成100nm厚的鎢膜。在氬氛圍下利用濺射裝置以1000W(DC)的功率形成鎢膜。應注意沈積下基板加熱溫度及壓力分別為230℃與0.8Pa。
    接著，藉由第四光微影製程加工金屬膜來形成源極電極層431及汲極電極層432。
    接著，形成覆蓋閘極電極441、閘極保護膜422、源極電極層431及汲極電極層432的第一層間絕緣膜433以及第二層間絕緣膜434。作為第一層間絕緣膜433及第二層間絕緣膜434，相對於臺階之覆蓋性佳的絕緣膜被較佳地使用。第一層間絕緣膜433及第二層間絕緣膜434的材料，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜而各自形成。在本實施方式中，藉由濺射法沈積50nm的厚度之作為層間絕緣膜的第一層(第一層間絕緣膜433)的氧化鋁膜，並且藉由PCVD法沈積300nm的厚度之作為層間絕緣膜的第二層(第二層間絕緣膜434)的氧氮化矽膜，而形成第一層間絕緣膜433和第二層間絕緣膜434的疊層。
    接著，藉由第五光微影製程選擇性地蝕刻第一層間絕緣膜433及第二層間絕緣膜434，來形成到達源極電極層431的接觸孔及到達汲極電極層432的接觸孔。雖然在此未圖示，到達閘極電極441的接觸孔亦被形成。
    接著，層疊形成50nm厚的鈦膜、100nm厚的鋁膜和50nm厚的鈦膜。
    接著，如圖1F所示，藉由第六光微影製程加工鈦膜、鋁膜及鈦膜來形成源極佈線450及汲極佈線451。
    可以藉由上述製程製造電晶體460。
    上述製造的電晶體的電性被測量。其結果示於圖4。圖4顯示Vg-Id曲線之資料(Vds=1V、Vds=10V)。S值是86.1V/dec。
    在電晶體不進行平坦化處理的比較範例情形中，S值為95.9mV/dec。
    另外，為了比較，以其中僅進行CMP處理作為平坦化處理方法所製造的電晶體情形中，S值為86.9mV/dec。
    根據上述結果，在當CMP處理之後進行電漿處理作為平坦化處理來得到高平坦性的基底膜上與其接觸地形成具有氧化物半導體層的電晶體，從而可以實現具有優良S值的電晶體。
    另外，本發明之實施例不侷限於本實施例所示的電晶體460的結構。例如，圖3所示的電晶體461也可以被實施，以此方式形成之電晶體461為源極電極層及汲極電極層形成在基底膜上，，然後形成氧化物半導體層。因為電晶體460和電晶體461的製程大致相同，所以省略反覆說明。此外，在圖1A至1F以及圖3中，共同使用相同符號表示相同的部分或具有相同功能的部分。
    此外，也可以採用具有圖3的在閘極電極的側面具有由絕緣物構成的側壁的結構之電晶體。
    雖然本實施方式所示的電晶體460採用源極電極層431及汲極電極層432與一對低電阻區域443的頂面的至少一部分接觸的結構，但是本發明之實施例不侷限於該結構，例如，也可以採用其中低電阻區域443與源極佈線450或汲極佈線451的至少一部分接觸的結構。此外，其中低電阻區域443未設置在氧化物半導體層413中的結構可被實施。 [實施例2]
    在本實施例中，具有平坦性非常高的基底膜的樣本係藉由在與實施方式1相同的條件下實施的平坦化處理所得到。樣本被測量且所獲得之平坦化資料係顯示於圖5A及5B中。圖5A是示出位於基板中央之部位的剖面曲線的圖。圖5B是示出位於基板邊緣之部位的剖面曲線的圖。此外，為了確認再現性，製造另一種樣本並進行測量，其結果顯示於圖6A及6B中。如圖6A及6B所示，兩樣本皆實質地具有相同的平坦度。圖5A及圖6A各顯示出位於基板中央之部位的剖面曲線，且圖5B及圖6B各顯示出位於基板邊緣之部位的剖面曲線邊緣。
    於基板中央藉由AFM得到的中心線平均粗糙度Ra75為0.07283nm，且基板邊緣的Ra75為0.08241nm。
    以下描述出藉由AFM得到的中心線平均粗糙度Ra75之外的測量值。應注意AFM的測量區域為1μm×1μm。
    在圖5A所示的基板中央部位的資料中，最大峰谷高度(P-V)為0.988nm，最大峰高度(Rp)為0.6115nm，最大谷深(Rv)為-0.3765nm，均方根平均面粗糙度(RMS)為0.09209nm，n點平均粗糙度(Rz)為0.7193nm。
    此外，在圖5B的基板邊緣資料中，最大峰谷高度(P-V)為0.8111nm，最大峰高度(Rp)為0.4055nm，最大谷深(Rv)為-0.4055nm，均方根面粗糙度(RMS)為0.1032nm，n點平均粗糙度(Rz)為0.6758nm。
    此外，為了確認再現性得到的樣本的基板中央的中心線平均粗糙度Ra75為0.07935nm，並且基板邊緣的中心線平均粗糙度Ra75為0.08745nm。
    本實施方式可以與實施方式1自由地組合。
    雖然實施方式1所示的樣本的中心線平均粗糙度Ra75為0.12nm，但是本實施方式所示的樣本的基板中央的中心線平均粗糙度Ra75為0.07283nm，基板邊緣的中心線平均粗糙度Ra75為0.08241nm。由此，當然，當使用該樣本的基底膜形成電晶體時，可以期待比實施方式1所示的S值還優良的S值。 [實施例3]
    在本實施例中，藉由進行與實施例1不同的平坦化處理，可以增加對於基底膜的整個表面之中心線平均粗糙度Ra75為0.1nm以下的部分的比例。
    藉由在實施例1的CMP處理之前進行電漿處理，可以將中心線平均粗糙度Ra75設定為大約0.08nm左右。
    換言之，在進行第一電漿處理之後，進行CMP處理，並進行第二電漿處理，從而可以確實地增加對於基底膜的整個表面之中心線平均粗糙度Ra75為0.1nm以下的部分的比例。
    本實施例中的第一電漿處理的條件與實施例1所示的電漿處理之條件相同。
    本實施例可以與實施例1自由地組合。 [實施例4]
    在本實施例中，圖7A及7B示出層疊不同的電晶體以製造半導體裝置的例子。在本實施例中，其半導體層包括有矽的電晶體被形成且使其平坦化，並且在其上層疊以氧化物半導體層為半導體層的電晶體。詳細的製造方法描述如下。
    首先，在p型半導體基板201上形成元件分離區域203。
    p型半導體基板201例子為具有p型導電型的單晶矽基板(矽晶片)與化合物半導體基板(如SiC基板、藍寶石基板、GaN基板等)。
    可以使用SOI(Silicon On Insulator：絕緣體上矽)基板代替p型半導體基板201，作為SOI基板，可以使用：在對鏡面拋光晶圓注入氧離子之後，在離表面具有一定深度的區域中形成氧化層，並藉由進行高溫加熱消除產生在表面層中的缺陷以形成所謂的SIMOX(Separation by Implanted Oxygen：注入氧隔離)基板；或者利用藉由注入氫離子而形成的微小空隙經過加熱處理成長而使半導體基板劈開的智能切割法或磊晶層移轉法(Epitaxial Layer Transfer：日本佳能公司的註冊商標)等形成的SOI基板。
    元件分離區域203可以利用矽局部氧化(Local Oxidation of Silicon：LOCOS)法或淺溝槽隔離(Shallow Trench Isolation：STI)法等形成。
    當在同一基板上形成p通道型電晶體時，可以在p型半導體基板201的一部分中形成n井區域。藉由添加如磷、砷等賦予n型傳導性的雜質元素形成n井區域。
    雖然這裏使用p型半導體基板，但是也可以使用n型半導體基板形成p通道型電晶體。在此情況下，可以在n型半導體基板中形成添加有如硼等賦予p型傳導性的雜質元素的p井區域，並在同一基板上形成n通道型電晶體。
    接著，在半導體基板201上形成閘極絕緣膜207及閘極電極209。
    藉由加熱處理使半導體基板201的表面氧化，來形成氧化矽膜。或者，藉由在利用熱氧化法形成氧化矽膜之後，進行氮化處理使氧化矽膜的表面氮化，而形成氧化矽膜與包含氧和氮的矽膜(氧氮化矽膜)的疊層結構。接著，對氧化矽膜或氧氮化矽膜的一部分選擇性地進行蝕刻，形成閘極絕緣膜207。或者，在利用CVD法、濺射法等形成厚度為5nm至50nm的氧化矽、氧氮化矽、高介電常數物質(也稱為high-k材料)的鉭氧化物、氧化鉿、氧化鉿矽酸鹽、氧化鋯、氧化鋁、氧化鈦等金屬氧化物或氧化鑭等稀土氧化物等之後，對其一部分選擇性地進行蝕刻來形成閘極絕緣膜207。
    閘極電極209係較佳地使用如鉭、鎢、鈦、鉬、鉻或鈮等金屬或以這些金屬為主要成分的合金材料或含有任一該些金屬的化合物材料所形成。另外，還可以使用添加有磷等雜質的多晶矽。另外，閘極電極209還可以是以金屬氮化物膜與上述金屬之任一的膜的疊層結構。作為金屬氮化物，可以使用氮化鎢、氮化鉬、氮化鈦。當金屬氮化物膜被設置，可以提高金屬膜的緊密性，從而能夠防止剝離。
    閘極電極209是在利用濺射法、CVD法等形成導電膜之後對該導電膜的一部分選擇性地進行蝕刻而形成的。
    這裏，藉由加熱處理使半導體基板201的表面氧化，來形成氧化矽膜，並且利用濺射法在該氧化矽膜上形成包括有氮化鉭膜及鎢膜之層疊的導電膜，然後分別對氧化矽膜及導電膜的一部分選擇性地進行蝕刻，因此，形成閘極絕緣膜207及閘極電極209。
    注意，為了實現高集體化，較佳為閘極電極209的側面沒有側壁絕緣層。另一方面，當注重電晶體的特性時，也可以在閘極電極209的側面設置側壁絕緣層。
    接著，對半導體基板201添加賦予n型傳導性的雜質元素以形成n型雜質區域211a、n型雜質區域211b。在n井區域形成在半導體基板201之情形下，賦予p型傳導性的雜質元素被添加至n井區域以形成p型雜質區域。n型雜質區域211a、n型雜質區域211b及p型雜質區域中的賦予n型傳導性的雜質元素及賦予p型傳導性的雜質元素的濃度為1×1019/cm3以上且1×1021/cm3以下。賦予n型傳導性的雜質元素及賦予p型傳導性的雜質元素係藉由離子摻雜法、離子植入法等適當地添加至半導體基板201。
    另外，當在閘極電極209的側面設置側壁絕緣層時，可以在與該側壁絕緣層重疊的區域中形成具有不同於n型雜質區域211a、n型雜質區域211b及p型雜質區域的雜質濃度的雜質區域。
    接著，利用濺射法、CVD法等在半導體基板201、元件分離區域203、閘極絕緣膜207及閘極電極209上形成絕緣膜215及絕緣膜217。
    絕緣膜215及絕緣膜217可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁等的疊層或單層形成。當絕緣膜215是利用CVD法形成時，可以增加絕緣膜215的氫含量。當使用該絕緣膜215且進行加熱處理，半導體基板被氫化且利用氫終止懸空鍵，由此可以降低該半導體基板中的缺陷。
    當絕緣膜217係使用如硼磷矽玻璃(Boron Phosphorus Silicon Glass；BPSG)之無機材料或如聚醯亞胺、丙烯酸樹脂等有機材料而形成時，絕緣膜217的平坦性高。
    在形成絕緣膜215或絕緣膜217之後，進行加熱處理以使添加到n型雜質區域211a、n型雜質區域211b及p型雜質區域中的雜質元素活化。
    藉由上述製程，可以製造n通道型電晶體112。
    接著，對絕緣膜215及絕緣膜217的一部分選擇性地進行蝕刻形成開口。然後，在開口中形成接觸插頭219a及接觸插頭219b。典型的是，在利用濺射法、CVD法等形成導電膜之後，利用CMP法、蝕刻等進行平坦化處理來去除導電膜的不需要的部分，而形成接觸插頭219a及219b。
    藉由利用WF6氣體和SiH4氣體之CVD法於開口中沈積鎢矽化物以形成作為接觸插頭219a及219b的導電膜。
    接著，在絕緣膜217以及接觸插頭219a及接觸插頭219b上藉由濺射法、CVD法等形成絕緣膜，然後對該絕緣膜的一部分選擇性地進行蝕刻，來形成具有溝槽的絕緣膜221。接著，藉由濺射法、CVD法等形成導電膜，然後藉由CMP法或蝕刻等進行平坦化處理並去除該導電膜表面的不需要的部分，來形成佈線223a及佈線223b。
    在此，佈線223a及佈線223b作為電晶體112的源極電極與汲極電極。
    可以使用與絕緣膜215類似的材料形成絕緣膜221。
    佈線223a及佈線223b可使用含有鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢之金屬或含有任一這些金屬為主要成分的合金的單層或疊層所形成。例如，有如下結構：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；鈦膜、層疊在該鈦膜上的鋁膜、還在其上層疊的鈦膜的三層結構等。此外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
    當使用平坦化了的絕緣膜221、佈線223a及佈線223b，稍面形成的基底膜的平坦性可被改善並減少在稍後形成的包括氧化物半導體的電晶體之電性變異。此外，包括氧化物半導體層的電晶體可以於高良率中形成。
    接著，較佳為藉由加熱處理或電漿處理使包含在絕緣膜221、佈線223a及佈線223b中的氫消除。其結果是，在後面的加熱處理中，可以防止氫擴散到在後面形成的絕緣膜及氧化物半導體膜中。注意，在惰性氛圍、減壓氛圍或乾空氣氛圍下進行100℃以上且低於基板的應變點的加熱處理。此外，電漿處理使用稀有氣體、氧、氮或氧化氮(一氧化二氮、一氧化氮、二氧化氮等)。
    接著，在絕緣膜221、佈線223a及佈線223b上藉由濺射法、CVD法等形成待成為包括氧化物半導體層的電晶體的基底膜的絕緣膜225。絕緣膜225以含有氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁的單層或疊層而形成。此外，使用藉由加熱而使一部分的氧脫離的氧化絕緣膜形成絕緣膜225較佳。作為藉由加熱而使一部分的氧移除的氧化絕緣膜，較佳是其含有多於滿足化學計量比的氧的氧化物絕緣膜。由於氧是在氧化絕緣膜中藉由加熱而移除，因此可以藉由稍後進行的加熱處理使氧擴散到氧化物半導體膜中。
    接著，對絕緣膜225進行平坦化處理。在進行實施方式1所示的方法後，如進行CMP處理之後，使用ICP蝕刻裝置進行電漿處理(參照圖7A)。藉由該平坦化處理，可以使絕緣膜225的表面具有0.1nm以下的中心線平均粗糙度Ra75。
    接著，在其表面具有中心線平均粗糙度Ra75為0.1nm以下的絕緣膜225上藉由濺射法、塗敷法、印刷法、蒸鍍法、PCVD法、PLD法、ALD法或MBE法等形成氧化物半導體膜。以下步驟根據實施方式1以形成電晶體460。
    在本實施方式中，包括CAAC(C Axis Aligned Crystal：c軸配向結晶)的氧化物半導體層被使用作為電晶體460的氧化物半導體層。包括CAAC的氧化物半導體層是非單晶且是對c軸結晶化但對ab面之排列不一定出現的薄膜，並。包括CAAC的氧化物半導體層是具有包括晶界(grain boundary)的新穎結構的薄膜。
    藉由這種包括具有c軸配向的結晶的氧化物半導體膜，可以抑制由於可見光或紫外光的照射所引起的電晶體的電性的變化。特別是，，對如上所述之絕緣膜225的表面的中心線平均粗糙度Ra75為0.1nm以下是有效的。由此，不但提高S值，而且還可以提高包括具有c軸配向的結晶的氧化物半導體膜的結晶性並提高包括該氧化物半導體膜的電晶體的遷移率。
    藉由上述步驟，如圖7B所示，可以製造包括氧化物半導體的電晶體460。注意，因為上述電晶體460包括具有i型(本質半導體)或實質i型的氧化物半導體層，所以具有優良的特性。
    在圖7B中，電晶體460的源極電極層431及汲極電極層432中的一者與電晶體112的閘極電極209藉由源極佈線450連接，但是本實施方式不侷限於此結構。例如，電晶體112的閘極電極的上表面露出於設置在電晶體112上的絕緣膜的上表面，並且源極電極層及汲極電極層中的一者可以與該閘極電極的上表面直接接觸的方式設置。
    藉由上述步驟，可以在n通道型電晶體112上製造電晶體460。
    藉由使用n通道型電晶體112和電晶體460的組合，可以形成記憶元件(下面也表示為記憶單元)。再者，還可以至少在其一部分使用電晶體460構成CPU(Central Processing Unit：中央處理單元)。此外，也可以將電晶體460應用於如數位信號處理器(Digital Signal Processor：DSP)、定制LSI、或可程式化邏輯陣列閘(Field Programmable Gate Array：FPGA)等的LSI。 [實施方式5]
    在本實施方式中，下面說明在同一基板上製造至少具有驅動電路的一部分和配置在像素部中的電晶體的顯示裝置的例子。
    根據實施方式1形成在像素部中的電晶體。此外，因為實施方式1所示的電晶體460是n通道型電晶體，所以將驅動電路中的可以由n通道型電晶體構成的一部分驅動電路形成在與像素部的電晶體相同之基板上。
    圖8A顯示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板5300上包括：像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303、以及信號線驅動電路5304。在像素部5301中配置有從信號線驅動電路5304延伸的多個信號線以及從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的多個掃描線。此外，在掃描線與信號線的交叉區域中將包括有顯示元件的像素於個別區域中設置為矩陣狀。再者，顯示裝置的基板5300藉由撓性印刷電路(Fexible Printed Circuit：FPC)等的連接部連接於時序控制電路(也稱為控制器、控制IC)。
    在圖8A中，在形成像素部5301的基板5300上形成第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304。由此，設置在外部的驅動電路的構件的數量減少，所以可以實現成本的降低。此外，當在基板5300外部設置驅動器電路時，需要使佈線延伸且佈線之間的連接數目增加。若在基板5300上設置驅動電路時，可以減少佈線之間的連接數目，所以可以改進可靠性或良率。
    圖8B表示像素部的電路組態的一個例子。在此，示出VA方式的液晶顯示面板的像素結構。
    在該像素結構中，一個像素具有多個像素電極層，並且電晶體連接到各像素電極層。各電晶體由不同的閘極信號而驅動。也就是說，在多域設計的像素中，獨立地控制施加到個別像素電極層的信號。
    電晶體628的閘極佈線622和電晶體629的閘極佈線623彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體628和電晶體629共同使用用作資料線的源極或汲極電極層626。作為電晶體628及電晶體629之各者，可以適當地利用實施方式1的電晶體460。
    第一像素電極層和第二像素電極層具有不同的形狀，並且被狹縫彼此分離。第二像素電極層形成為圍繞擴展為V字型的第一像素電極層的外側。藉由利用電晶體628及電晶體629使施加到第一像素電極層和第二像素電極層間的電壓時序不同，來控制液晶的配向。電晶體628連接到閘極佈線622，電晶體629連接到閘極佈線623。藉由對閘極佈線622和閘極佈線623施加不同的閘極信號，可以使電晶體628及電晶體629的工作時序互不相同。
    另外，設置電容佈線690，並形成將閘極絕緣層用作電介質且與第一像素電極層或第二像素電極層電連接的電容電極以形成儲存電容器。
    藉由使第一像素電極層、液晶層和反電極層彼此重疊，形成第一液晶元件651。此外，藉由使第二像素電極層、液晶層和反電極層彼此重疊，形成第二液晶元件652。此外，這像素組態是在一個像素中設置有第一液晶元，件651和第二液晶元件652的多域結構。
    像素組態不侷限於圖8B所示。例如，也可以還對圖8B所示的像素追加開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
    此外，雖然在本實施方式中示出了VA方式的液晶顯示面板的例子，但是並沒有特別的限制，而本發明也可以應用於液晶顯示裝置之各種模式。例如，可以應用於水平電場方式(也稱為IPS方式)，在該水平電場方式中，作為改進視野角特性的方法，將與基板的主表面水平方向的電場施加到液晶層。
    例如，作為IPS方式的液晶顯示面板，使用不需配向膜的呈現藍相的液晶較佳。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成均質相之前產生。由於藍相只出現在較窄的溫度範圍內，所以為了改進溫度範圍而將混合有5wt.%以上的旋光性材料的液晶組成物用於液晶元件的液晶層。由於包含呈現藍相的液晶和旋光性材料的液晶組成物具有1msec或更短的回應速度，並且其具有光學各向同性，所以不需要配向處理且視角依賴性小。
    另外，為了改進液晶顯示裝置的動態影像特性，還有如下驅動技術(例如，場序方式等)：作為背光使用多個發光二極體(LED)或多個EL光源等來構成面光源，並使構成面光源的各光源在一個框週期內被獨立地間歇點亮驅動。作為面光源，可以使用三種以上的LED且可以使用白色發光的LED。當利用呈現不同顏色的三種以上的光源(例如，R(紅色)、G(綠色)、B(藍色))作為面光源時，即使不使用濾色片也可以進行彩色顯示。另外，當利用白色發光的LED作為面光源時，設置濾色片來進行彩色顯示。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調變的切換時序使LED的發光時序同步。藉由此技術，可以部分地關閉LED，所以尤其是在進行一個畫面中的黑色顯示區域所占的比例高的影像顯示的情況下，可以減少消耗功率。
    圖8C顯示像素部的電路組態的一個例子。在此，使用有機EL元件的顯示面板的像素組態被實施。
    在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到含有發光性的有機化合物的層中，以使電流流過。因這些載子(電子及電洞)重新結合，而具有發光性的有機化合物被激發。該發光性的有機化合物從該激發狀態回到基態以藉此發光。由於這種機制，上述發光元件被稱為電流激發型發光元件。
    作為半導體裝置的例子，圖8C顯示可以應用數字時間灰階級驅動的像素結構的一個例子。
    對可以應用數位時間灰階級驅動的像素的結構以及工作進行說明。在此示出在一個像素中使用兩個n通道型電晶體的例子，各包括作為通道形成區域之氧化物半導體層。
    像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容器6403。在開關電晶體6401中，閘極電極與掃描線6406連接，第一電極(源極電極層和汲極電極層中的一者)與信號線6405連接，並且第二電極(源極電極層和汲極電極層中的另一者)與驅動電晶體6402的閘極電極連接。在驅動電晶體6402中，閘極電極藉由電容器6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共用電位線電連接。
    將發光元件6404的第二電極(共同電極6408)設定為低電源電位。注意，低電源電位是指以電源線6407所設定的高電源電位為基準滿足“低電源電位<高電源電位”的關係的電位。作為低電源電位例如也可以設定為GND、0V等。將介於該高電源電位與低電源電位的電位差施加到發光元件6404上，為了在發光元件6404中使電流流過以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界電壓以上的方式設定各種電位。
    另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容器6403。也可以在通道形成區域與閘極電極之間形成有驅動電晶體6402的閘極電容。
    在此，當採用電壓輸入電壓驅動方式時，對驅動電晶體6402的閘極電極輸入能夠使驅動電晶體6402充分導通或截止的視頻信號。亦即，使驅動電晶體6402操作於線性區域中，且將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極電極。另外，對信號線6405施加驅動電晶體6402之電源線+Vth電壓以上的電壓。
    另外，當進行類比灰階級驅動而代替數位時間灰階級驅動時，藉由改變信號的輸入，可以使用與圖8C相同的像素組態。
    當進行類比灰階級驅動時，對驅動電晶體6402的閘極電極施加發光元件6404的正向電壓與驅動電晶體6402的Vth之和以上的電壓。發光元件6404的正向電壓是指實現所希望的亮度時的電壓，包括至少正向臨界電壓。另外，藉由輸入使驅動電晶體6402在飽和區域中工作的視頻信號，可以使電流供應至發光元件6404。為了使驅動電晶體6402在飽和區域中工作，將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。當採用類比視頻信號，可以根據視頻信號供給電流至在發光元件6404並進行類比灰階級驅動。
    此外，像素組態不侷限於圖8C所示。例如，開關、電阻、電容器、感測器、電晶體或邏輯電路等可被加至圖8C所示的像素。 [實施例6]
    本說明書所公開的半導體裝置可以應用於多種電子裝置(包括遊戲機)。電子裝置之例子如電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機或數位攝像機等攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、如伯青哥等大型遊戲機等。以下，對包括在上述實施方式1中說明的電晶體460的電子裝置的例子進行說明。
    圖9A表示可攜式資訊終端，其包括主體3001、外殼3002、顯示部3003a和3003b等。該可攜式資訊終端包括至少一電池，且較佳包括用來儲存資料的記憶體(如快閃記憶體電路、SRAM電路、DRAM電路等)、中央處理單元(CPU)或邏輯電路。也可以將實施方式1所示的電晶體460用於CPU以降低功率消耗。在實施例1所描述的電晶體460情形中，具有良好的S值，並能夠以低電壓進行電晶體的導通截止的切換。所以可以使包括電晶體460的電路以低電壓工作。
    顯示部3003b具有觸控面板功能。藉由觸摸顯示在顯示部3003b上的鍵盤按鈕3004，可以操作螢幕並輸入文字。不必說，顯示部3003a也可以具有觸控面板功能。藉由將實施方式1所示的電晶體460用作切換元件，而製造液晶面板或有機發光面板，並將其應用於顯示部3003a、3003b，可以提供可攜式資訊終端。
    圖9A所示的可攜式資訊終端可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)於顯示部上；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。此外，可以在外殼的背面或側面上提供外部連接用端子(耳機端子、USB端子等)、儲存媒體插入部等。
    此外，圖9A所示的可攜式資訊終端也可以無線地收發資訊。藉由無線通信，可以從電子圖書伺服器購買並下載所希望的圖書資料等。
    另外，圖9A所示的可攜式資訊終端可以將兩個顯示部3003a、3003b中的一者卸下，如圖9B所示。顯示部3003a可配備有觸控面板功能，可以減輕攜帶時的重量，並為了方便可以在一隻手上拿著外殼3002並用另一隻手進行操作。
    再者，圖9B所示的外殼3002也可配有天線、擴音器功能及無線通信功能，以用作行動電話。
    圖9C所示為行動電話的一個例子。圖9C所示的行動電話5005除了組裝到外殼中的顯示部5001之外，還具備安裝在鉸鏈5002上的顯示面板5003、操作按鈕5004、揚聲器、麥克風等。
    在圖9C所示的行動電話5005中，顯示面板5003滑動而重疊於顯示部5001，並且該顯示面板5003被用作具有透光性的覆蓋物。顯示面板5003採用從基板一側的表面及與基板相反一側的表面提取光的雙面發射結構的發光元件。
    另外，由於顯示面板5003採用雙面發射結構的發光元件，因此即使在重疊於顯示部5001的狀態下也可以進行顯示，從而顯示部5001及顯示面板5003兩者都能進行顯示，而使用者可以觀看到該兩者的顯示。顯示面板5003是具有透光性且透過顯示面板看見背後景物的面板。例如，用顯示部5001顯示地圖，並且用顯示面板5003顯示使用者的所在地點，以提供容易識別現在地點的狀態。
    另外，當在行動電話5005上設置影像感測器並將其用作可視電話時，可以一邊與顯示其臉部的多數人進行對話，由此可以進行電視會議等。例如，藉由在顯示面板5003上顯示一人或多人的臉，並在顯示部5001上顯示另一人的臉，使用者可以觀看兩人以上的臉且進行對話。
    當用手指等觸摸顯示於顯示面板5003上的觸摸輸入按鈕5006，資料可以被輸入至行動電話5005。此外，可以藉由滑動顯示面板5003並用手指等觸摸操作按鈕5004來打電話或進行電子郵件的輸入等的操作。
    圖9D所示為電視機的一個例子。在電視機9600中，外殼9601組裝有顯示部9603。顯示部9603可以顯示影像。在此示出利用安裝有CPU的支架9605支撐外殼9601的結構。當將實施方式1所示的電晶體460應用於顯示部9603、CPU及類此者，可以提供電視機9600。
    可以藉由外殼9601所具備的操作開關或分離的遙控器進行電視機9600的操作。另外，遙控器可設置有顯示部以顯示從該遙控器輸出的資訊。
    電視機9600設置有接收機、數據機等。可以藉由利用接收機接收一般的電視廣播。再者，當顯示裝置以有線或無線方式經數據機連接到通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通訊。
    另外，電視機9600具備外部連接端子9604、儲存媒體記錄與再現部9602、外部記憶體插槽。外部連接端子9604可以與USB電纜等各種電纜連接，並可以與個人電腦等進行資料通信。藉由將碟片儲存媒體插入儲存媒體記錄與再現部9602中，可以進行對儲存在儲存媒體中的資料的讀出以及對儲存媒體的寫入。另外，也可以將插入外部儲存槽中的外部記憶體9606所儲存的圖片、影像或類此者等顯示在顯示部9603上。
    以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
    112‧‧‧電晶體
    201‧‧‧半導體基板
    203‧‧‧元件分離區域
    207‧‧‧閘極絕緣膜
    209‧‧‧閘極電極
    211a‧‧‧雜質區域
    211b‧‧‧雜質區域
    215‧‧‧絕緣膜
    217‧‧‧絕緣膜
    219a‧‧‧接觸插頭
    219b‧‧‧接觸插頭
    221‧‧‧絕緣膜
    223a‧‧‧佈線
    223b‧‧‧佈線
    225‧‧‧絕緣膜
    400‧‧‧基板
    413‧‧‧氧化物半導體層
    421‧‧‧摻雜劑
    422‧‧‧閘極保護膜
    431‧‧‧源極電極層
    432‧‧‧汲極電極層
    433‧‧‧層間絕緣膜
    434‧‧‧層間絕緣膜
    436‧‧‧基底膜
    441‧‧‧閘極電極
    442‧‧‧閘極絕緣層
    443‧‧‧低電阻區域
    444‧‧‧氧化物半導體膜
    450‧‧‧源極佈線
    451‧‧‧汲極佈線
    460‧‧‧電晶體
    461‧‧‧電晶體
    622‧‧‧閘極佈線
    623‧‧‧閘極佈線
    626‧‧‧汲極電極層
    628‧‧‧電晶體
    629‧‧‧電晶體
    651‧‧‧液晶元件
    652‧‧‧液晶元件
    690‧‧‧電容佈線
    3001‧‧‧主體
    3002‧‧‧外殼
    3003a‧‧‧顯示部
    3003b‧‧‧顯示部
    3004‧‧‧鍵盤按鈕
    5001‧‧‧顯示部
    5002‧‧‧鉸鏈
    5003‧‧‧顯示面板
    5004‧‧‧操作按鈕
    5005‧‧‧行動電話
    5006‧‧‧觸摸輸入按鈕
    5300‧‧‧基板
    5301‧‧‧像素部
    5302‧‧‧掃描線驅動電路
    5303‧‧‧掃描線驅動電路
    5304‧‧‧信號線驅動電路
    6400‧‧‧像素
    6401‧‧‧開關電晶體
    6402‧‧‧驅動電晶體
    6403‧‧‧電容器
    6404‧‧‧發光元件
    6405‧‧‧信號線
    6406‧‧‧掃描線
    6407‧‧‧電源線
    6408‧‧‧共同電極
    9600‧‧‧電視機
    9601‧‧‧外殼
    9602‧‧‧儲存媒體記錄與再現部
    9603‧‧‧顯示部
    9604‧‧‧外部連接端子
    9605‧‧‧支架
    9606‧‧‧外部記憶體
    在圖式中：圖1A至1F是本發明的電晶體的剖面圖；圖2是本發明的電晶體的俯視圖；圖3是本發明的電晶體的剖面圖；圖4是顯示本發明的電晶體的Vg-Id曲線的圖表；圖5A及5B所是為利用AFM的樣本的基板中央部及基板邊緣中的基底膜表面的剖面曲線的圖表；圖6A及6B所是為利用AFM的樣本的基板中央部及基板邊緣中的基底膜表面的剖面曲線的圖表；圖7A及7B是半導體裝置的製造製程的剖面圖；圖8A至8C顯示出本發明的一實施例的方塊圖及等效電路圖；圖9A至9D是電子裝置的一實施例。
    400‧‧‧基板
    436‧‧‧基底膜
    444‧‧‧氧化物半導體膜
    权利要求:
    Claims (17)
    [1] 一種半導體裝置的製造方法，包括如下步驟：在基板上形成基底膜；在該基底膜上進行化學機械拋光處理；在該化學機械拋光處理之後，在該基底膜上進行電漿處理；以及在藉由該電漿處理及該化學機械拋光處理而得到的平坦的表面上形成氧化物半導體層。
    [2] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該電漿處理為使用稀有氣體的電漿處理。
    [3] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該基板為半導體基板。
    [4] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該基板為玻璃基板。
    [5] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該電漿處理為使用感應耦合電漿蝕刻裝置進行。
    [6] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該氧化物半導體層包含In-Ga-Zn-O基氧化物半導體。
    [7] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該氧化物半導體層包括具有c軸配向的結晶。
    [8] 根據申請專利範圍第1項之半導體裝置的製造方法，其中該基底膜的該表面的中心線平均粗糙度Ra75係小於或等於0.1nm。
    [9] 一種半導體裝置的製造方法，包含以下步驟：在基板上形成基底膜；在該基底膜上進行第一電漿處理；在該第一電漿處理之後，在該基底膜上進行化學機械拋光處理；在該化學機械拋光處理之後，在該基底膜上進行第二電漿處理；以及在藉由該第一電漿處理、該化學機械拋光處理及該第二電漿處理而得到的平坦的表面上形成氧化物半導體層。
    [10] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該第一電漿處理及該第二電漿處理各為使用稀有氣體的電漿處理。
    [11] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該基底膜為氧化矽膜、氧化鎵膜、氧化鉿膜及氧化鋁膜中的任一者。
    [12] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該基板為半導體基板。
    [13] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該基板為玻璃基板。
    [14] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該電漿處理為使用感應耦合電漿蝕刻裝置進行。
    [15] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該氧化物半導體層包含In-Ga-Zn-O基氧化物半導體。
    [16] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該氧化物半導體層包括具有c軸配向的結晶。
    [17] 根據申請專利範圍第9項之半導體裝置的製造方法，其中該基底膜的該表面的中心線平均粗糙度Ra75係小於或等於0.1nm。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI591805B|2017-07-11|半導體裝置製造方法
    JP6552682B2|2019-07-31|半導体装置
    TWI544631B|2016-08-01|半導體裝置及其製造方法
    KR102113027B1|2020-05-20|반도체 장치의 제작 방법
    TWI594428B|2017-08-01|半導體裝置及其製造方法
    TWI605521B|2017-11-11|半導體裝置的製造方法
    KR102010752B1|2019-08-14|표시 장치
    TWI545764B|2016-08-11|半導體裝置及半導體裝置的製造方法
    TWI534908B|2016-05-21|半導體裝置之製造方法
    TWI532102B|2016-05-01|半導體裝置及其製造方法
    TWI595565B|2017-08-11|半導體裝置及其製造方法
    TW201338174A|2013-09-16|半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法
    TWI565068B|2017-01-01|半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置
    TW201104758A|2011-02-01|Semiconductor device and method for manufacturing the semiconductor device
    TW201338424A|2013-09-16|位準位移電路及半導體積體電路
    JP6199581B2|2017-09-20|金属酸化物膜、及び半導体装置
    JP6392955B2|2018-09-19|金属酸化物膜
    JP2018197399A|2018-12-13|金属酸化物膜及び半導体装置
    JP6733015B2|2020-07-29|金属酸化物膜及び半導体装置
    JP2020178133A|2020-10-29|半導体装置
    同族专利:
    公开号 | 公开日
    JP6045229B2|2016-12-14|
    TWI591805B|2017-07-11|
    KR102014876B1|2019-08-27|
    US20130011961A1|2013-01-10|
    US8664118B2|2014-03-04|
    KR20130006310A|2013-01-16|
    JP2013038404A|2013-02-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9768279B2|2013-04-29|2017-09-19|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|
    JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|
    JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|
    JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|
    JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|
    JP2000256094A|1999-03-08|2000-09-19|Speedfam-Ipec Co Ltd|シリコンエピタキシャル成長ウェーハ製造方法およびその装置|
    JP4554011B2|1999-08-10|2010-09-29|ルネサスエレクトロニクス株式会社|半導体集積回路装置の製造方法|
    TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|
    KR20010063907A|1999-12-24|2001-07-09|박종섭|폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법|
    JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|
    KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|
    JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|
    JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|
    JP4090716B2|2001-09-10|2008-05-28|雅司 川崎|薄膜トランジスタおよびマトリクス表示装置|
    JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|
    WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|
    JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|
    CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|
    JP3933591B2|2002-03-26|2007-06-20|淳二 城戸|有機エレクトロルミネッセント素子|
    US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|
    JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|
    US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|
    JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|
    US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|
    JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|
    JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|
    JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|
    US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|
    JP4667051B2|2004-01-29|2011-04-06|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|
    US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|
    EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|
    US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|
    US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|
    JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|
    US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|
    US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|
    US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|
    JP5138163B2|2004-11-10|2013-02-06|キヤノン株式会社|電界効果型トランジスタ|
    US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|
    US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|
    WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|
    US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|
    AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|
    US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|
    US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|
    TWI569441B|2005-01-28|2017-02-01|半導體能源研究所股份有限公司|半導體裝置，電子裝置，和半導體裝置的製造方法|
    TWI505473B|2005-01-28|2015-10-21|Semiconductor Energy Lab|半導體裝置，電子裝置，和半導體裝置的製造方法|
    US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|
    US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|
    US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|
    US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|
    US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|
    US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|
    US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|
    JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|
    US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|
    KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|
    JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|
    JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|
    JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|
    JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|
    JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|
    JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|
    CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|
    KR20070068901A|2005-12-27|2007-07-02|주식회사 하이닉스반도체|편평도를 향상시킬 수 있는 블랭크 포토 마스크 기판의제조방법|
    TWI292281B|2005-12-29|2008-01-01|Ind Tech Res Inst|Pixel structure of active organic light emitting diode and method of fabricating the same|
    US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|
    JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|
    US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|
    US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|
    KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯ ＴＦＴ|
    US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|
    JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    US8987085B2|2006-08-01|2015-03-24|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods for improving uniformity of cap layers|
    JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|
    JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|
    JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|
    JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|
    US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|
    US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|
    JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|
    KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|
    US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|
    KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|
    US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|
    KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|
    KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|
    KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|
    WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|
    KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|
    JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|
    JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|
    TWI634642B|2009-08-07|2018-09-01|半導體能源研究所股份有限公司|半導體裝置和其製造方法|
    WO2011058913A1|2009-11-13|2011-05-19|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|
    KR102111309B1|2009-12-25|2020-05-15|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 제작 방법|
    KR101838130B1|2010-02-12|2018-03-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작방법|
    DE112011100841B4|2010-03-08|2021-11-25|Semiconductor Energy Laboratory Co., Ltd.|Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung|
    KR20190018049A|2010-03-08|2019-02-20|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치를 제작하는 방법|
    CN102822978B|2010-03-12|2015-07-22|株式会社半导体能源研究所|半导体装置及其制造方法|
    WO2011125806A1|2010-04-09|2011-10-13|Semiconductor Energy Laboratory Co., Ltd.|Manufacturing method of semiconductor device|JPH06248193A|1993-02-25|1994-09-06|Ensuiko Sugar Refining Co Ltd|クロセチン含有着色料|
    JP6016532B2|2011-09-07|2016-10-26|株式会社半導体エネルギー研究所|半導体装置|
    US9117916B2|2011-10-13|2015-08-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising oxide semiconductor film|
    TWI690085B|2013-05-16|2020-04-01|日商半導體能源研究所股份有限公司|半導體裝置|
    JP6345023B2|2013-08-07|2018-06-20|株式会社半導体エネルギー研究所|半導体装置およびその作製方法|
    JP6268836B2|2013-09-12|2018-01-31|セイコーエプソン株式会社|発光装置および電子機器|
    US9577110B2|2013-12-27|2017-02-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device including an oxide semiconductor and the display device including the semiconductor device|
    JP6178733B2|2014-01-29|2017-08-09|出光興産株式会社|積層構造、その製造方法及び薄膜トランジスタ|
    WO2021130592A1|2019-12-27|2021-07-01|株式会社半導体エネルギー研究所|半導体装置、および半導体装置の作製方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011152001||2011-07-08||
    [返回顶部]