• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露了一種積體電路晶片，其含有一電源/接地互連網絡位於一半導體基材的最上層金屬層中，以及含有至少一凸塊接墊位在該電源/接地互連網絡上各處。該網格狀的電源/接地互連網絡包含有一第一電源/接地線連接至該凸塊接墊並沿著一第一方向延伸，以及含有一連接部連接至該凸塊接墊並沿著一第二方向延伸。
    公开号:TW201308540A
    申请号:TW101122189
    申请日:2012-06-21
    公开日:2013-02-16
    发明作者:Chih-Ching Lin；ya-ting Chang；Chia-Lin Chuang
    申请人:Mediatek Inc；
    IPC主号:H01L23-00
    专利说明:
    具有較低IR壓降的積體電路晶片
    本發明大體上與半導體積體電路元件之領域有關。更特定言之，本發明係關於一種能夠減少晶片上IR壓降(IR drop)的改良式積體電路晶片及其互連體系設計。
    在大型半導體積體電路元件設計的過程中，元件中個別的區塊(block)一般會採並行設計以互補其元件特性。設計大型元件時可採用建構區塊式的作法，在此作法中元件的電路會被分成複數個電路區塊，亦因此會同時進行該每一電路區塊之設計。而後該元件整體之設計會藉由整合這些建構性區塊來進行。
    一個積體電路中(IC)通常會具有大量的電路區塊，且會使用多層的導體將電源與訊號從IC分佈至IC內的電路區塊，或是使其得以在各電路區塊之間或是在該各電路區塊內的單元(Cell)之間傳遞。
    已知上述導體可藉由微影製程圖形化一層導電材以形成導線(如從晶片基材上方來看)之方式來形成。其上形成有導線的導電層會藉由一絕緣層來隔離使得某層中的導線在穿過另一層時不會與其有實體上或電性上的接觸。而當吾人想要將某層中形成的導線耦接至另一層中形成的導線時，其可藉由形成一導通孔延伸穿過上述兩導體(導電層)間的絕緣層之方式來達成。
    傳統上，互連金屬層結構中最上方的兩層或三層係作為積體電路晶片中的電源或接地佈線之用。以一1P7M的互連體系為例，其互連金屬層的最上層(即第7金屬層metal-7，或簡稱為M7層)與M6層(即比該M7層低一個層級的金屬層)皆會用來建構一網格狀電源/接地網絡。在某些例子中，前述的M7金屬層可能為一重佈層(redistribution layer,RDL)，而其部分的M5金屬層亦可能用來形成網格狀電源/接地網絡。
    第1圖為一局部的平面示意圖，其表示出一個六層金屬層架構的IC晶片中傳統的網格狀電源/接地網絡態樣。該網格狀互連網絡20是由複數個水平的電源線(VDD)22a與接地線(VDD)22b(其可能製作在RDL層中)以及縱向的電源線24a與接地線24b(其可能製作在M6層中)所構成。該水平的電源線22a與接地線22b係互相平行。該縱向的電源線24a與接地線24b亦互相平行。水平電源線22a與接地線22b大致上會與下層的電源線24a及接地線24b呈直角。其中的VDD凸塊點與Vss凸塊點係以交錯方式設置。經由該網格狀互連網絡20及個別的通孔疊層(未示出)，電源或接地訊號可從各電源環或接地環供至那些製作在半導體基材的主表面之上或之中、且與該環距離不等的各種單元層級元件(如電晶體)或區域。
    然而，先前技術之作法會導致高壓降(或是IR壓降，IR drop)的問題，其係起因於耗電量的增加與訊號時序速度的減少。此外，習知互連金屬層中最上方兩層或三層中的網格狀電源/接地網絡會顯著地侷限了晶片中訊號線的佈線空間。因此，業界對於提出一種改良式的電源與接地佈線設計有強烈的需求，以期能夠減少金屬層的電阻，進而降低晶片上的IR壓降且改善晶片效能，並提供較多的訊號佈線空間。
    本發明的目的之一在於提供一種用於IC晶片的改良式電源與接地佈線體系設計，其能夠降低IR壓降並/或提供更多的訊號佈線空間。
    根據本發明一態樣，一積體電路晶片包含有一半導體基材、一電源/接地互連網絡，位於該半導體基材最上層金屬層中的；以及至少一凸塊接墊，位於該電源/接地互連網絡上。該電源/接地互連網絡上包含一第一電源/接地線沿著一第一方向延伸並連接至該凸塊接墊，以及一連接部沿著一第二方向延伸並連接至該凸塊接墊。
    根據本發明另一態樣，一積體電路晶片包含有一半導體基材；一凸塊接墊，設於該半導體基材上之一最上層金屬層中；一第一電源/接地線，設於該最上層金屬層中，沿著一第一方向延伸並連接至該凸塊接墊；以及至少一延伸部位，設於該最上層金屬層中，沿著一第二方向延伸並連接至該凸塊接墊。
    無疑地，本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。
    在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部份，並且以可實行該實施例之特例描述方式來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。
    本發明通篇說明書與隨附申請專利範圍中會使用某些詞彙來指稱特定的組成元件。該領域的技藝人士將理解到，電子設備製造商可能會以不同的名稱來指稱一相同的元件。本文件並不意欲要去區分那些功能相同但名稱不同的元件。在下文說明與申請專利範圍中，「含有」與「包含」等詞係基於開放式之意涵來使用者，也因此其應被解釋為「含有但不限定為...」之意。再者，文中「耦接」一詞係意欲代表一種間接性或直接性的電性連結。據此，假若一個裝置耦接到另一裝置，其連結可能是透過一直接性的電性連結，或是透過藉由其他裝置或連結達成的間接性電性連結。
    在通篇說明書與圖示中，「Mn」符號指的是製作於積體電路晶片中的最上層金屬層，而「Mn-1」指的是僅比該最上層金屬層低一層的金屬層，以此類推。其中在一些實施例中，上述的n值介於(但不限定於)5到8之間。「V」符號指的是兩相鄰導電金屬層之間的導通孔(via)或通孔插塞(plug)。舉例言之，V5指的是連接M5層與M6層的導通孔或通孔插塞。
    本發明係關於一種改良式的IC晶片及其互連體系設計，其能夠降低晶片各處的IR壓降並/或提供更多的訊號佈線空間。更特定言之，本發明提供了一種位於IC晶片中的電源/接地平面結構或是電源/接地互連網絡。
    第2圖為一局部的平面示意圖，其表示出根據本發明實施例IC晶片中一電源/接地平面結構或是電源/接地互連網絡。如第2圖所示，電源/接地互連網絡200至少會製作在最上層金屬層中。該電源/接地互連網絡200包含互相交織的電源網絡200a與接地網絡200b，其中該電源網絡200a以陰影區域來代表。
    在實施例中，電源網絡200a包含多列的第一電源線(如水平電源線122a)，其沿著參考軸x延伸。為簡明之故，第2圖中僅會描繪出第一電源線122a中數列(R1,R3及R5)的第一電源線122a。沿著該第一電源線122a可設置有複數個用以連結凸塊(bump，如覆晶凸塊連結)的VDD凸塊點或VDD凸塊接墊132a。根據本發明實施例，第一電源線122a可形成在重佈層(redistribution layer,RDL)或任何其他的最上層金屬層中，而該VDD凸塊接墊132a可形成在該重佈層或任何其他的最上層金屬層上方或各處。該重佈層可為一重疊在鈍化保護層(passivation layer)上的鋁質層、銅質層或以任何其他金屬製成的層結構。
    在實施例中，接地網絡200b包含多列的第一接地線(如水平接地線122b)，其亦沿著參考軸x延伸。在此實施例中，該多列的第一電源線112a與多列的第一接地線112b係逐一交錯排列。為簡明之故，第2圖中僅會描繪出數列(R0,R2及R4)的第一接地線122b。沿著該第一接地線122b可設置有複數個用以連結凸塊(如覆晶凸塊連結)的VSS凸塊點或VSS凸塊接墊132b。根據本發明實施例，該第一接地線122b可形成在重佈層或任何其他的最上層金屬層中，而該VSS凸塊接墊132b可形成在該重佈層或任何其他的最上層金屬層上或各處。該VDD凸塊接墊132a與VSS凸塊接墊132b可以交錯方式排列。
    根據本發明實施例，每個VDD凸塊接墊132a皆會連接到至少一延伸部位，如一魚骨狀延伸部位220a，其包含一連接部(如條狀的連接部222a)從VDD凸塊接墊132a伸出並往與下層第二電源線(如縱向的電源線124a)及第二接地線(如縱向的接地線124b)平行的方向延伸。該下層的第二電源線124a與第二接地線124b係製作在下方的互連金屬層中(如M6層)，其比此實施範例中的重佈層低一個層級。該第二電源線124a與第二接地線124b可沿著參考軸y延伸。根據本發明實施例，延伸部位220a係大致與該第一電源線122a呈直角。VDD凸塊接墊132a可連接兩對向的延伸部位220a，且該兩對向的延伸部位220a係以該第一電源線122a為中心線彼此鏡像對稱。
    在本發明另一實施例中，第二電源線124a與第二接地線124b會佔去M6層中相對較小的面積，如M6層10%或5%的面積。在本發明又一實施例中，M6層中的該第二電源線124a與第二接地線124b可被略去以讓整個M6層騰出來作為訊號佈線之用。此即，上述的電源/接地互連網絡200可以僅製作於根據本發明實施例IC晶片中的最上層金屬層(或RDL層)中，以有更多空間可用於訊號佈線。
    仍參照第2圖，延伸部位220a可進一步包含複數個指部224a與連接部222a連接。根據本發明實施例，該指部224a會從該連接部222a的兩側伸出並往與第一電源線122a平行的參考軸x方向延伸。
    同樣地，每個VSS凸塊接墊132b可連接至至少一延伸部位，如一魚骨狀延伸部位220b，其包含一連接部(如條狀連接部222b)從Vss凸塊接墊132b伸出並往與下層第二電源線124a及第二接地線124b平行的方向延伸。根據本發明實施例，延伸部位220b係大致與該第一接地線122b呈直角。VSS凸塊接墊132b可連接至兩對向的延伸部位220b，且該兩對向的延伸部位220b可以該電源線122a為中心線彼此鏡像對稱。
    延伸部位220b可進一步包含複數個指部224b與該連接部222b連接。根據本發明實施例，該指部224b會從該連接部222b的兩側伸出並往與第一電源線122a平行的參考軸x方向延伸。根據本發明實施例，該指部224b會與指部224a叉合。該兩相互叉合的指部224a與指部224b可在電源網絡200a與接地網絡200b之間生成一額外的耦接電容。此電源網絡200a與接地網絡200b之間額外的耦接電容可幫助穩定電源訊號並降低晶片上的動態IR壓降。
    請簡略參照第3A圖至3C圖。第3A圖為第2圖中電源/接地互連網絡200的局部放大平面圖。第3B圖為沿著第2圖中線I-I’所作之截面示意圖。第3C圖為沿著第2圖中線II-II’所作之截面示意圖。根據本發明一實施例，凸塊接墊132a與132b的凸塊尺寸w1可能介於約80 μm至120 μm之間，如100 μm。然而，該些凸塊的尺寸可能隨不同的設計需求而變。指部224a與224b的線寬w2可能介於約4 μm至10 μm之間。如第3A至3C圖所示，指部224a可藉由導通孔或通孔插塞314a之方式電性耦接至下層的第二電源線124a，而指部224b可藉由一導通孔或通孔插塞314b之方式電性耦接至下層的第二接地線124b。
    如第3B與3C圖所示，電源/接地互連網絡200至少會製作在IC晶片100的最上層金屬層中(如M7或RDL層)。根據本發明實施例，IC晶片100包含一其上具有複數個電路元件(如電晶體、熔絲、電容等，圖中未示出)的半導體基材300。至少一層間介電層(ILD)312可形成並重疊在該半導體基材300上。該層間介電層312可能包含以多種介電材質(如領域中習知的氧化矽、氮化矽、氮氧化矽、碳化矽、聚亞醯胺、低K值介電材、高K值介電材、超低K值介電材、或超高K值介電材等材質)形成的介電堆疊層。互連金屬層(為簡明之故圖中僅示出M6、V6、及M7層)可製作在如該層間介電層312及介電層314,316中。舉例言之，第二電源線124a與第二接地線124b可能位於M6層中。介電層314可形成且重疊在該層間介電層312上並蓋住該第二電源線124a與第二接地線124b。介電層316可為一鈍化保護層(如氮化矽、氧化矽或任何其他合適的介電材)。該介電層316上可形成一介電層(如聚亞醯胺層318)。電源網絡200a與接地網絡200b可位於M7層中。凸塊接墊132a,132b可經由形成在該鈍化保護層316與介電層318(其覆蓋著該電源網絡200a與接地網絡200b)中的開口裸露出來，該凸塊接墊132a,132b可分別含有一導電接墊層331a與331b位在最上層金屬層上(如鋁重佈層M7)與凸塊下金屬層(under bump metallurgy)332a與332b。
    第4圖為表示出本發明另一實施例一局部的平面示意圖，圖中相同的元件符號係用以標示相同的元件、區域、或層結構等。為簡明之故，圖中僅會示出最上層金屬層中的單元圖形(如電源網絡200a的一魚骨狀單元圖形201a)。須瞭解該電源網絡200a可能是由一單元圖形201a陣列所構成。如第4圖所示，單元圖形201a會以VDD凸塊接墊132a為中心逆時鐘轉動約45度。其他實施例中亦可採行一些其他的轉動角度且該單元圖形201a可往順時鐘方向轉動。
    第5圖為一局部的平面示意圖，其表示出根據本發明又另一實施例第4圖的變體。如第5圖所示，位於最上層金屬層中的電源網絡200a的單元圖形(如魚骨狀單元圖形201a’)可具有一經轉動、已未與下層的第二電源線124a與第二接地線124b平行的連接部222a。第4圖與第5圖的不同之處在於第5圖中的指部224a與該第一電源線122a會沿著一參考軸x延伸。
    本領域之技藝人士將可輕易瞭解到在維持本發明教示之前提下，本發明之元件與方法可加以修改或變形成多種態樣。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    20‧‧‧互連網絡
    22a‧‧‧電源線
    22b‧‧‧接地線
    24a‧‧‧電源線
    24b‧‧‧接地線
    100‧‧‧晶片
    122a‧‧‧電源線
    122b‧‧‧接地線
    124a‧‧‧電源線
    124b‧‧‧接地線
    132a‧‧‧凸塊接墊
    132b‧‧‧凸塊接墊
    200‧‧‧互連網絡
    200a‧‧‧電源網絡
    200b‧‧‧接地網絡
    201a‧‧‧單元圖形
    201a’‧‧‧單元圖形
    220a‧‧‧延伸部位
    220b‧‧‧延伸部位
    222a‧‧‧連接部
    222b‧‧‧連接部
    224a‧‧‧指部
    224b‧‧‧指部
    300‧‧‧基材
    312‧‧‧層間介電層
    314‧‧‧介電層
    314a‧‧‧導通孔(通孔插塞)
    314b‧‧‧導通孔(通孔插塞)
    316‧‧‧介電層(鈍化保護層)
    318‧‧‧介電層(聚亞醯胺層)
    331a‧‧‧接墊層
    331b‧‧‧接墊層
    332a‧‧‧凸塊下金屬層
    332b‧‧‧凸塊下金屬層
    本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在這些圖示中：第1圖為一局部的平面示意圖，其表示出IC晶片中一習知的網格狀電源/接地網絡與交錯排列的凸塊點；第2圖為一局部的平面示意圖，其表示出根據本發明實施例IC晶片中一電源/接地平面結構或是電源/接地互連網絡；第3A圖為第2圖中電源/接地互連網絡200的局部放大平面圖；第3B圖為沿著第2圖中線I-I’所作之截面示意圖；第3C圖為沿著第2圖中線II-II’所作之截面示意圖；第4圖為表示出本發明另一實施例一局部的平面示意圖；以及第5圖為一局部的平面示意圖，其表示出根據本發明又另一實施例第4圖的變體。
    須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同的實施例中對應或類似的特徵。
    122a‧‧‧電源線
    122b‧‧‧接地線
    124a‧‧‧電源線
    124b‧‧‧接地線
    132a‧‧‧凸塊接墊
    132b‧‧‧凸塊接墊
    200‧‧‧互連網絡
    200a‧‧‧電源網絡
    200b‧‧‧接地網絡
    220a‧‧‧延伸部位
    220b‧‧‧延伸部位
    222a‧‧‧連接部
    222b‧‧‧連接部
    224a‧‧‧指部
    224b‧‧‧指部
    权利要求:
    Claims (20)
    [1] 一種積體電路晶片，包含有：一半導體基材；一電源/接地互連網絡，設於該半導體基材上之一最上層金屬層中；以及至少一凸塊接墊位於該電源/接地互連網絡之上，其中該電源/接地互連網絡包含有一第一電源/接地線，沿著一第一方向延伸並連接至該凸塊接墊，以及一連接部，沿著一第二方向延伸並連接至該凸塊接墊。
    [2] 如申請專利範圍第1項所述之積體電路晶片，其中該第一方向不平行於該第二方向。
    [3] 如申請專利範圍第1項所述之積體電路晶片，其中該第一方向係垂直於該第二方向。
    [4] 如申請專利範圍第1項所述之積體電路晶片，另包含有複數個由該連接部伸出之指部。
    [5] 如申請專利範圍第4項所述之積體電路晶片，其中該指部係從該連接部的兩對側伸出並沿該第一方向伸展。
    [6] 如申請專利範圍第4項所述之積體電路晶片，其中另包含有一第二電源/接地線，位於一下層的金屬層中。
    [7] 如申請專利範圍第6項所述之積體電路晶片，其中該第二電源/接地線係沿著該第二方向延伸。
    [8] 如申請專利範圍第6項所述之積體電路晶片，其中該第二電源/接地線係經由至少一通孔插塞連接至該複數個指部的至少其中一者。
    [9] 如申請專利範圍第1項所述之積體電路晶片，其中該電源/接地互連網絡包含有交織的電源網絡與接地網絡。
    [10] 如申請專利範圍第1項所述之積體電路晶片，其中該凸塊接墊係為一覆晶凸塊接墊。
    [11] 種積體電路晶片，包含有：一半導體基材；一凸塊接墊，設於該半導體基材上之一最上層金屬層中；一第一電源/接地線，設於該最上層金屬層中，沿著一第一方向延伸並連接至該凸塊接墊；以及至少一延伸部，設於該最上層金屬層中，沿著一第二方向延伸並連接至該凸塊接墊。
    [12] 如申請專範圍第11項所述之積體電路晶片，其中該延伸部包含有一連接部從該凸塊接墊伸出並沿該第二方向延伸。
    [13] 如申請專範圍第12項所述之積體電路晶片，其中該延伸部另包含有複數個指部從該連接部伸出。
    [14] 如申請專範圍第13項所述之積體電路晶片，其中該指部係從該連接部的兩對側伸出並沿該第一方向延伸。
    [15] 如申請專範圍第13項所述之積體電路晶片，其中另包含有一第二電源/接地線，位於一下層的金屬層中。
    [16] 如申請專範圍第15項所述之積體電路晶片，其中該第二電源/接地線係沿著該第二方向延伸。
    [17] 如申請專範圍第15項所述之積體電路晶片，其中該第二電源/接地線係經由至少一通孔插塞連接至該複數個指部的至少其中一者。
    [18] 如申請專範圍第11項所述之積體電路晶片，其中該電源/接地互連網絡包含有交織的電源網絡與接地網絡。
    [19] 如申請專範圍第11項所述之積體電路晶片，其中該凸塊接墊係為一覆晶凸塊接墊。
    [20] 如申請專範圍第11項所述之積體電路晶片，其中該最上層金屬層係為一重佈層。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI505419B|2015-10-21|具有較低ｉｒ壓降的積體電路晶片
    US8872303B2|2014-10-28|Chip pad resistant to antenna effect and method
    US8120067B1|2012-02-21|Power and ground routing of integrated circuit devices with improved IR drop and chip performance
    US8053865B2|2011-11-08|MOM capacitors integrated with air-gaps
    CN102820280B|2016-03-23|用于集成电路的非分层式金属层
    US8643178B2|2014-02-04|Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
    US8138616B2|2012-03-20|Bond pad structure
    JP4353861B2|2009-10-28|半導体装置
    JP2009027179A|2009-02-05|ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステム
    US10002833B2|2018-06-19|Power and ground routing of integrated circuit devices with improved IR drop and chip performance
    US6445564B1|2002-09-03|Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit
    JP2006202866A|2006-08-03|半導体装置
    US9323881B2|2016-04-26|Method and layout of an integrated circuit
    US10403572B2|2019-09-03|Semiconductor device and semiconductor package including the same
    US20110316174A1|2011-12-29|Semiconductor integrated circuit device
    JP3403981B2|2003-05-06|半導体装置
    US11018130B1|2021-05-25|Method to mitigate signal feed through ESD elements
    WO2020066797A1|2020-04-02|半導体集積回路装置および半導体パッケージ構造
    KR20180048220A|2018-05-10|반도체 장치 및 이를 포함한 반도체 패키지
    CN113707656A|2021-11-26|具伪装设计的半导体装置，多路复用器单元及其形成方法
    同族专利:
    公开号 | 公开日
    TWI505419B|2015-10-21|
    CN102956634A|2013-03-06|
    US8772928B2|2014-07-08|
    US20130037934A1|2013-02-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP4997786B2|2006-02-17|2012-08-08|富士通セミコンダクター株式会社|半導体集積回路装置|
    JP2008182058A|2007-01-25|2008-08-07|Nec Electronics Corp|半導体装置および半導体装置形成方法|
    CN101236940B|2008-02-27|2010-08-25|威盛电子股份有限公司|重配置线路层的线路结构|
    US7821038B2|2008-03-21|2010-10-26|Mediatek Inc.|Power and ground routing of integrated circuit devices with improved IR drop and chip performance|
    US8350375B2|2008-05-15|2013-01-08|Lsi Logic Corporation|Flipchip bump patterns for efficient I-mesh power distribution schemes|
    US8362482B2|2009-04-14|2013-01-29|Monolithic 3D Inc.|Semiconductor device and structure|JP2013229455A|2012-04-26|2013-11-07|Renesas Electronics Corp|半導体装置および半導体装置の製造方法|
    US9362252B2|2013-03-13|2016-06-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Method and apparatus of ESD protection in stacked die semiconductor device|
    GB2526823B|2014-06-03|2018-09-26|Advanced Risc Mach Ltd|An integrated circuit with interface circuitry, and an interface cell for such interface circuitry|
    KR102356434B1|2015-02-09|2022-01-28|삼성디스플레이 주식회사|유기발광 표시패널|
    US9704808B2|2015-03-20|2017-07-11|Mediatek Inc.|Semiconductor device and wafer level package including such semiconductor device|
    CN105374694B|2015-12-04|2020-09-01|上海兆芯集成电路有限公司|芯片装置及其凸块配置方法|
    TWI636542B|2017-10-20|2018-09-21|智原科技股份有限公司|積體電路的配電網路|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/205,648|US8772928B2|2011-08-09|2011-08-09|Integrated circuit chip with reduced IR drop|
    [返回顶部]