• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係關於轉移單晶半導體層(3)至支撐基板(1)上之方法，其包含以下步驟：(a)將物質植入施體基板(31)中；(b)將該施體基板(31)接合至該支撐基板(1)；(c)使該施體基板(31)斷裂以將該層(3)轉移至該支撐基板(1)上；及以下步驟，其中：．使欲轉移之該單晶層(3)之一部分(34)呈現非晶形而不會使該層(3)之第二部分(35)之晶格紊亂，該等部分(34、35)分別為該單晶層(3)之表面部分及包埋部分；．使該非晶形部分(34)在低於500℃之溫度下重結晶，該第二部分(35)之晶格充當用於重結晶之晶種。
    公开号:TW201308446A
    申请号:TW101124304
    申请日:2012-07-05
    公开日:2013-02-16
    发明作者:Gweltaz Gaudin；Carlos Mazure
    申请人:Soitec Silicon On Insulator；
    IPC主号:H01L21-00
    专利说明:
    轉移單晶半導體層至支撐基板之方法
    本發明係關於轉移單晶半導體層至支撐基板上之方法且係關於藉由該方法獲得之結構。
    Smart CutTM製程為業內熟知，其用於將半導體層轉移至支撐基板上，具體而言用於製作絕緣體上半導體(SeOI)結構，具體而言絕緣體上矽(SOI)結構。
    該等結構自其基底至其表面(即，其作用部分)連續包含支撐基板、包埋介電層(通常為包埋氧化物或BOX)及自基板(稱作施體基板)轉移之半導體層(稱作作用層)。
    更通常，Smart-CutTM製程可用於將層自施體基板轉移至支撐基板。
    Smart CutTM製程通常包含以下步驟：1)在施體基板中形成脆化區以界定施體基板之表面層，其構成欲轉移之半導體層；2)將施體基板接合至支撐基板上；當期望形成SeOI結構時，用意欲形成BOX之介電層覆蓋該等基板中之至少一者；3)向施體基板提供能量以使其沿脆化區斷裂，從而能夠將半導體層轉移至支撐基板上；4)若需要，根據轉移半導體之用途藉由拋光、蝕刻、退火等對其進行精整。
    脆化區通常係藉由將原子物質植入施體基板中來形成。
    植入可僅納入一種物質(例如，氫)，且亦可同時或依次納入數種物質(例如，氫及氦)。
    在業內已知方式中，植入物質係按照高斯分佈(Gaussian distribution)在施體基板之厚度上分佈，即，在脆化區附近具有對應於物質之最大量之峰。
    此植入分佈係圖解說明於圖1中，其代表由其中實施植入之氧化物層33覆蓋之施體基板31。
    經由植入獲得之脆化區32位於正下方(相對於穿過其實施植入之表面)，峰P對應於植入物質之最大量。
    欲轉移之半導體層3位於氧化物層33與脆化區32之間。
    在植入峰P每一側上，施體基板31皆含有一定量的植入原子，其隨距峰之距離而減少。
    考慮到其用於形成電子、光電或光伏打裝置之用途，端視有關應用，轉移半導體層可為單晶。
    此外，該轉移層可經摻雜或包含接面(即，由至少兩個具有不同摻雜程度之毗鄰層構成之結構)。
    因此，出於製造電子裝置之目的，轉移層可包含p-n接面、n-p-n接面、p-n-p接面及/或任一摻雜區域。
    然而，植入物質具有破壞欲轉移之半導體層3之材料之晶格之作用。
    晶格中之此等缺陷尤其可能改變轉移半導體層之電行為。
    該等缺陷基本上由點缺陷組成：植入產生使晶格紊亂之Frenkel對(間隙缺陷加上空位缺陷)。摻雜劑原子亦離開其取代位置且因此失去其電活性(稱作失活)。
    術語「晶體缺陷」在本文中係指此等類型點缺陷以及在植入期間或在後續退火期間由動態退火形成之延伸缺陷({311}缺陷、差排環)。
    藉由與點缺陷(Frenkel對，摻雜劑)相互作用，此等延伸缺陷阻礙再活化製程。
    最後，植入原子(H及/或He)自身構成點雜質(間隙原子)或延伸雜質(薄片或{311}缺陷)，該等雜質亦與轉移層之摻雜劑相互作用。
    為避免此等缺點，業內已知在將半導體層轉移至支撐基板後對包含半導體層及支撐基板之結構施加高溫(即，大於800℃)熱處理。
    此熱處理旨在校正結晶缺陷及恢復半導體層之結晶品質、以及使植入物質之殘餘原子擴散至半導體層外部。
    然而，存在以下情況：可能無法將包含轉移單晶半導體層之結構加熱至此高溫，例如當金屬接合層插入支撐基板與半導體層之間時，或當處理支撐基板先於納入電子裝置、互連、金屬區等時，該結構將因高溫熱處理之施加而損壞。
    此外，當轉移層包含摻雜區域(例如接面)時，亦需要最小化熱預算以避免摻雜劑自形成接面之層擴散。
    實際上，該擴散將使得摻雜介面不夠陡峭且因改變接面之電特性將破壞裝置之操作。
    文件US 2005/0280155闡述轉移包含接面之層至包含電子裝置之支撐基板上之方法。
    然而，在適中溫度(即，下文通常為500℃)下施加熱處理不足以恢復轉移半導體層之電性質。
    實際上，當實施樣品低溫熱處理時，來自植入製程之殘餘氫之存在阻礙摻雜劑再活化。
    文件US 2010/0044706揭示轉移單晶半導體層至支撐基板上之方法。
    此方法包含以下步驟：- 使欲自施體基板轉移之單晶半導體之包埋部分非晶化，而不會使單晶層之表面部分之晶格紊亂，- 將物質植入該施體基板中以形成界定欲轉移之該單晶層之脆化區，- 將該施體基板接合至該支撐基板，及- 使該施體基板在該脆化區斷裂，以將該單晶層轉移至該支撐基板上，在轉移步驟後，保持單晶之部分係在介面處，且支撐基板及非晶形部分係在所獲得結構之表面處，- 使該轉移單晶層之該非晶形部分重結晶，保持單晶之下伏部分之晶格充當用於重結晶之晶種，該重結晶係在介於550℃與600℃之間之溫度下實施。
    該非晶形部分之此重結晶步驟以固相磊晶(SPE)名稱為業內已知。
    重結晶具有活化非晶形部分中所含摻雜劑之作用。
    然而，在此方法中，植入單晶層以形成脆化區之物質經過在非晶化步驟期間保持單晶之部分。
    因此，該單晶部分因植入物質而損壞，具體而言，使其可含有之摻雜劑去活化。
    由於此部分不係非晶形而係單晶，故將無法藉由重結晶步驟來恢復損壞，且將無法在此部分中使摻雜劑重新活化，除非在高溫下實施熱處理。
    因此，本發明之目的係界定轉移單晶半導體層至支撐基板上之方法，根據此方法轉移層不再含有因脆化植入而可能產生之結晶缺陷。
    具體而言，本發明之一目的係使包含摻雜區域之轉移層恢復其初始電性質，儘管因脆化植入而產生摻雜劑去活化。
    此外，該方法應該完全能夠在中等溫度(即，不超過約500℃)下實施。
    根據本發明，提出轉移單晶半導體層至支撐基板上之方法，其包含以下連續步驟：(a)將物質植入基板(稱作施體基板)中，以在該施體基板中形成界定欲轉移之該單晶層之脆化區；(b)將該施體基板接合至該支撐基板；(c)使該施體基板在該脆化區斷裂，以將該層轉移至該支撐基板上；(d)去除該轉移單晶層之表面部分。
    該方法顯著之處在於其進一步包含以下步驟，其中：．使欲轉移之該單晶層之第一部分呈現非晶形，而不會使該單晶層之第二部分之晶格紊亂，該第一部分及該第二部分相對於植入方向分別為該單晶層之表面部分及包埋部分，該第一部分之厚度大於該轉移單晶層在步驟(d)實施其表面部分之去除後之厚度；．使單晶層之該第一非晶形部分重結晶，該第二部分之晶格充當用於重結晶之晶種，該重結晶係在低於500℃之溫度下實施。
    根據本發明方法之第一實施例，單晶層之該第一部分之非晶化係在植入步驟(a)之前實施。
    根據本發明之第二實施例，單晶層之該第一部分之非晶化係在植入步驟(a)之後實施。
    根據具體實施例，單晶層之該第一部分之非晶化係在轉移步驟(c)之後實施。
    在較佳方式中，該非晶化包含在該第一部分中植入原子序數大於或等於單晶層之半導體材料之原子序數的原子物質。
    根據本發明之具體實施例，單晶層之半導體材料係矽且經植入用於第一部分之非晶化之物質選自矽、鍺、氙及/或氬。
    舉例而言，植入物質係矽且植入劑量大於或等於5×1012/cm2。
    在尤其有利方式中，轉移層之第一部分之重結晶係藉由固相磊晶(SPE)來實施。
    此外，施體基板可較佳經由接合層接合至支撐基板，該接合層之材料選自金屬、矽化物及III-V族半導體，該接合層係在脆化區形成及欲轉移之該單晶層之該第一部分非晶化後沈積至施體基板上。
    沈積接合層之溫度可低於第一部分開始重結晶之溫度。
    另一選擇為，沈積接合層之溫度可介於第一部分開始重結晶之溫度與實施施體基板斷裂步驟之溫度之間。
    在斷裂後，去除轉移單晶半導體層之因植入而損壞之表面部分。
    較佳地，該去除係在重結晶後實施。
    根據本發明之有利實施例，轉移半導體層包含摻雜區域，例如接面。
    此外，支撐基板可包含電子裝置、互連及/或金屬區，此乃因此等不太可能因實施重結晶之低溫受到損壞。
    最後，在步驟(d)，較佳在第一部分重結晶後自轉移層去除單晶層之第二部分，從而留下藉由非晶化/重結晶步驟已完全復原及/或重新活化的最終單晶層。
    在參照附圖後將自詳細說明獲得本發明之其他特性及優點。
    欲轉移之半導體層係半導體材料之單晶層。
    在下文將詳細闡述之實例中，該材料係矽，但本發明亦適用於任一半導體材料，尤其包括鍺、SiGe及諸如GaN、GaAs、InP等III-V族材料。
    單晶半導體層係施體基板之一部分，其可為材料與欲轉移之層之材料相同之固體基板，或為複合基板(即，由複數個不同材料之層形成)，其中一者包含欲轉移之半導體層。
    欲轉移之半導體層之厚度通常介於200 nm與800 nm之間。
    較佳地，欲轉移之層包含至少一個摻雜區域。
    舉例而言，出於製造電子裝置之目的，欲轉移之層可包含至少一個p-n接面、一個n-p-n接面、一個p-n-p接面及/或任一摻雜區域。
    上面欲轉移之半導體層之支撐基板可為任一類型基板、半導體或非半導體。
    支撐基板可針對其相對於欲轉移半導體層之硬化性質排他性地選擇，其厚度極小，但其亦可具有根據其與轉移層形成之結構目標選擇之電性質及熱性質。
    在尤其有利方式中，支撐基板可包含在半導體層轉移之前形成的電子裝置、互連及/或金屬區。 施體基板之脆化
    參照圖2A，在施體基板31中形成界定欲轉移之層3之脆化區32。
    此脆化區32係藉由在預先形成於施體基板之一側上之層33中植入原子物質(由箭頭指示)來獲得。
    通常，層33係功能為促進施體基板至支撐基板上之後續接合的層。
    層33可藉由諸如LPCVD、PECVD或電化學沈積等製程來獲得。
    根據預期應用，該層33可為電絕緣層(例如氧化物層)或導電層(例如金屬層)。
    層33係藉由(例如)施體基板之熱氧化來形成，但可使用任一其他形成該層之方法。
    脆化區之植入可利用單一物質(例如氫)來實施，且亦可利用依次植入之若干物質(例如氫及氦)來實施。
    熟習此項技術者可根據欲植入物質及欲轉移之半導體層之材料確定適宜植入參數(尤其劑量及能量)。 非晶化
    非晶化係指區域失去其全部結晶性質之程度的該區域之晶格紊亂。
    參照圖2B，借助在覆蓋施體基板31之層33中植入原子物質使欲轉移之層3之部分34呈現非晶形。
    選擇植入條件以使得呈現非晶形之部分34係層3之表面部分(毗鄰層33)，並使得層3之包埋部分35(位於脆化區32附近)保持單晶。
    換言之，在半導體層中，在非晶形區域與單晶區域之間僅存在一個介面。
    已知轉移層3在藉由(例如)蝕刻、拋光等轉移後將更薄，呈現非晶形之部分34之厚度大於或等於作用層之最終厚度，該最終層稱作3'。
    為產生非晶化，植入物質之原子序數大於或等於層3之材料之原子序數且較佳為非摻雜物。
    非晶化植入通常係在室溫(300 K)下實施，但可藉由調節溫度來改變非晶形區域之厚度。舉例而言，低於300 K之溫度促進非晶化。
    舉例而言，若層3具有矽，則矽離子之植入較佳。然而，亦可使用鍺、氙或氬之植入。
    根據部分34之期望層厚度及深度來選擇植入劑量。
    舉例而言，若層3具有矽，則植入矽之劑量較佳介於1×1013/cm2與5×1015/cm2之間。
    矽濃度大於或等於5×1019/cm3使得能夠完全呈現非晶形部分34。
    視情況，可在兩個或更多個步驟中依次實施植入以植入期望總劑量。
    為使既定厚度呈現非晶形，依次植入與單一植入相比具有限制植入劑量之優點。
    在此情形下，連續實施至少兩次植入，選擇該等植入之能量以在半導體層3之不同深度具有峰。
    圖4A及4B展示使既定厚度之欲轉移之半導體層之一部分呈現非晶形所需劑量之兩個模擬實例。
    此等模擬使用Monte Carlo法且該等圖展示植入濃度(以/cm3表示)隨植入深度p(以埃表示)之變化。
    位於深度軸上3500 Å處之垂直虛線代表脆化植入峰。
    寬箭頭指示非晶形區。
    在圖4A中，模擬在矽基板中矽離子之兩次不同植入：第一次植入(柱狀圖H1)係使用7×1015/cm2之劑量及160 keV之能量來實施，第二次(柱狀圖H2)使用1.7×1015/cm2之劑量及20 keV之能量。曲線C1展示使用該兩次連續植入獲得之植入分佈。
    在圖4B中，模擬在矽基板中矽離子之三次不同植入：第一次植入(柱狀圖H1)係使用2×1015/cm2之劑量及150 keV之能量來實施，第二次(柱狀圖H2)使用5×1014/cm2之劑量及50 keV之能量，且第三次(柱狀圖H3)使用3×1014/cm2之劑量及10 keV之能量。曲線C2展示使用該三次連續植入獲得之植入分佈。
    圖5圖解說明關於不同能量值之矽基板中植入氫之劑量d(以原子/cm2表示)隨深度p(以Å表示)之變化。
    為保留單晶部分35(其將充當用於後續重結晶之晶種層)，選擇植入能量以使得最深植入峰之最大深度小於脆化區32之深度。
    此外，小心地使部分34在其整個厚度上自層33呈現非晶形。
    實際上，若保留位於層33與非晶形部分34之間之單晶表面部分，則將存在兩個重結晶前端(一個來自該表面部分且另一個來自部分35)，且將在該兩個前端之間之介面處產生晶格失配缺陷。
    圖3圖解說明能夠形成脆化區32之物質(峰P)及能夠使欲轉移之半導體之層部分34非晶化之物質(峰P1及P2)在施體基板31中之植入分佈。
    在兩個步驟中實施非晶化植入，其中最深峰P1係位於次深峰P2與脆化峰P之間。
    邊界37使非晶化部分34與保持單晶之部分35間隔開。
    最近植入峰P之部分36因脆化植入而嚴重損壞。
    如下文所見，此嚴重受損壞部分36將較佳在半導體層3轉移至支撐基板上後去除。
    因此，非晶化植入之最深峰P1應較佳在嚴重受損壞部分36外側。
    根據本發明之具體實施例，非晶化步驟係在施體基板脆化步驟之前實施。
    然而，較佳首先進行最深植入。因此，植入順序較佳包括脆化植入且然後非晶化植入。
    根據一實施例，此非晶化步驟係在接合及半導體層轉移至支撐基板上之前實施。
    此具體順序使得能夠控制呈現非晶形之部分34之位置且不會引起任何支撐基板損壞風險。
    然而，根據較佳實施例，非晶化步驟係在半導體層轉移至支撐基板上之後實施。
    在此情形下，小心地實施十分精確的非晶化植入以一方面不損壞支撐基板(即避免植入離子穿過接合介面)且另一方面留在半導體層之自由表面與接受非晶化植入之部分之間，單晶部分充當用於後續重結晶之晶種。
    然而，當前市面上的植入裝置能夠提供所需植入精度且技術人員能夠端視層3之材料、植入物質及植入深度來確定適當植入參數。
    應注意，當在轉移層上實施非晶化時，仍必須使相對於脆化植入方向之此層之表面部分呈現非晶形；然而，由於該層已經由此表面部分接合至支撐基板，故在此情形下，非晶化轉移層之相應部分包埋於接合結構之接合界面處。
    此實施例之方法步驟係圖解說明於圖7A及7F上且將在下文中予以更詳細闡述。 接合
    根據一實施例，在脆化及非晶化步驟後，將施體基板31接合至支撐基板1上。
    此步驟(其圖解說明於圖2C中)可先於該等基板之任一適宜處理(清潔、電漿活化等)以增強接合能量。
    根據本文所圖解說明之具體實施例，其中發生脆化及非晶化植入之氧化物層33係位於兩個基板之間之介面處且達成接合層功能。
    另一選擇為(未圖解說明)，若期望借助具有不同於其中發生脆化及非晶化植入之氧化物層33之材料的接合層來實施接合，則藉由(例如)選擇性蝕刻、拋光及/或任一其他技術自施體基板31去除該層33，將具有期望材料之接合層沈積至施體基板31及/或支撐基板1上，且基板31及1經由該接合層結合在一起。
    此接合層可包含(例如)金屬、矽化物或III-V族半導體材料。
    該接合層可藉由任一適宜沈積技術來形成，例如對支撐基板實施熱氧化或藉由諸如PECVD、PVD、ALD、LPCVD、CVD或ECD等技術在施體基板或支撐基板實施沈積。
    若接合層之沈積係在施體基板31上實施，則此沈積較佳應在低於半導體層之部分34開始自單晶部分35重結晶溫度之溫度下及在低於施體基板可能沿脆化區32斷裂之溫度(其自身低於重結晶溫度)之溫度下實施。
    此使得能夠將斷裂步驟與重結晶步驟分開。
    若接合層之沈積可僅在高溫下(即，在大於半導體層之部分34開始重結晶之溫度的溫度下)實施，則實施沈積以使得此沈積溫度保持低於施體基板可能沿脆化區32斷裂之溫度，以避免施體基板之任一過早斷裂。
    藉由使施體基板及支撐基板結合在一起來實施接合，若需要藉助氧化物層33或另一接合層(例如上文所述)。
    接合可由分子接合、熱壓或任一其他組裝形式組成。
    可借助穩定化退火來增強接合能量。
    根據另一實施例(參見下文參照圖7A至7F所述方法)，接合係在脆化植入之後但在非晶化之前實施。 斷裂
    較佳藉由施加熱處理使施體基板31沿脆化區32斷裂，熱處理可在上文所提及之穩定化退火之後實施。
    若需要，藉由機械能、化學能或其他能量來補充斷裂熱能。
    在使施體基板之其餘部分脫離後，獲得圖2D中所圖解說明之結構。
    在接合介面處將呈現非晶形之部分34包埋於層3中。
    保留單晶性質之部分35在其表面處具有因脆化植入而嚴重損壞之部分36。
    可藉由(例如)化學-機械拋光(CMP)自部分35去除該部分36。
    如圖2E中所圖解說明，則轉移層包含缺乏與植入及斷裂相關之大部分缺陷之單晶表面部分35'及非晶形包埋部分34。
    另一選擇為，僅可在包埋部分34重結晶步驟之後自轉移層去除嚴重受損壞部分36，此將闡述於下文中。
    有利地，部分36在部分34重結晶之後去除，此乃因此時實施化學-機械拋光有助於消除在重結晶製程結束時殘餘之非晶形部分與單晶部分之間之界面中之缺陷。 重結晶
    重結晶係指恢復非晶形層部分其單晶性質之製程。
    部分34之重結晶係藉由固相磊晶(SPE)來實施。
    此技術由下列步驟組成：由非晶形層及單晶層之堆疊開始，在非晶形層之晶格自身紊亂之溫度下基於單晶層(因此其充當晶種層)之晶格實施熱處理。
    對於矽而言，在約300℃下開始非晶形部分34之重結晶；保持單晶之轉移層之部分35充當用於此重結晶之晶種。
    由於在轉移層3中在非晶形部分與單晶部之間僅存在一個介面37，故僅形成一個重結晶前端，其使介面37向接合介面(即，向增加之轉移層深度)移動。
    在重結晶期間，在非晶形部分34與單晶部分35之間之介面37處形成差排環。
    此等差排環截留雜質以及經植入用於脆化施體基板之原子(例如氫及/或氦)之殘餘者。
    此外，此等差排環亦截留於因植入而嚴重損壞之部分36中產生之產生結晶缺陷。
    因此，當此部分36在實施重結晶步驟時仍存在於層3之表面處時，該等缺陷不會擴散至轉移層3之重結晶部分中。
    此外，在重結晶熱處理期間，因由經植入用於脆化之輕物質引起的空位缺陷及由經植入以形成非晶形部分34之重物質引起的間隙缺陷而發生重組。
    此重組獲得顯著低於在僅一次脆化植入後或在僅一次非晶化植入後所獲得之結晶缺陷率。
    較佳在斷裂熱處理期間開始部分34之重結晶。
    若需要，在斷裂後可在不超過該應用允許之最大溫度(例如500℃)之情況下藉由諸如快速熱退火(RTA)或微波退火(MWA)等額外熱處理進行補充。
    如上文所見，部分34之重結晶可視情況在斷裂前發生或至少在斷裂前開始。
    此尤其為當在大於部分34可重結晶之溫度的溫度下將接合層沈積至施體基板之情形。 精整-轉移層之表面部分之去除
    舉例而言，若在轉移層3重結晶步驟前未能去除因脆化植入而嚴重損壞之部分36，則可在此步驟後借助任一適宜技術(例如化學-機械拋光)將其去除。
    此外，在此最後去除步驟中，亦去除保持單晶且因此無法藉由非晶化-重結晶恢復或重新活化之轉移層之部分35。
    可視情況對轉移層3施加其他精整步驟，例如以進一步降低其粗糙度。
    圖2F顯示支撐基板上之精整層3'，層3'之最終厚度小於非晶化部分34之厚度。
    因此，本發明使得能夠在不對所形成半導體結構施加大於500℃之溫度之情況下校正轉移半導體層中與脆化植入相關之缺陷。
    具體而言，當轉移層包含摻雜區域(例如接面)時，所實施方法使得能夠排出殘餘氫，以校正轉移層中之結晶缺陷並使摻雜劑重新活化。
    圖6圖解說明藉由本發明方法獲得之結構，其中作用層3包含n-p-n接面。
    圖7A至7F圖解說明該方法之替代實施例之步驟，其中非晶化係在該層轉移至支撐基板上後實施。
    儘管該等步驟之順序因此不同，但上文所給出每一步驟之說明仍有效且參照上文相應段落。
    圖7A圖解說明脆化步驟。
    在施體基板31中實施用於形成脆化區32之離子植入。
    此步驟與參照圖2A所闡述者類似。
    圖7B圖解說明接合步驟。
    脆化施體基板31係經由接合層33接合至支撐基板。
    欲轉移之層3之上部分(對應於層3相對於植入方向之表面部分)現因此包埋於圖7B上所顯示結構中。
    圖7C圖解說明施體基板斷裂及層3轉移至支撐基板1上之步驟。
    圖7D圖解說明轉移層3之非晶化步驟。
    如上文所提及，由於轉移層3相對於植入方向之表面部分現包埋於接合結構中，故欲非晶化之部分係包埋於該結構中，直至在轉移層中接合介面僅具有一個重結晶前端為止。
    圖7E圖解說明重結晶步驟，用於重結晶之晶種係層3之上部分。
    圖7B圖解說明精整步驟，其包括最終去除未經非晶化-重結晶處理處理之轉移層之部分。 實驗結果
    為闡明上文所述方法之效果，已在以下樣品之間實施比較測試：一方面，多個根據常用方法形成之SOI基板樣品(下文稱作「參考SOI」)，且另一方面，上面已根據本發明實施非晶化並重結晶之該參考SOI樣品。
    如圖8上所顯示，參考SOI自其基底向其表面連續包含矽支撐基板1、包埋矽氧化物層33及包含PN接面之作用層3'，該PN接面由0.4 μm厚N摻雜矽層3b(摻雜劑係磷)上之0.5 μm厚P+摻雜矽層3a(摻雜劑係硼)形成。
    已藉由Smart CutTM製程製作若干此參考SOI樣品。
    具體而言，已將氫離子植入在其表面處包含0.5 μm厚P層3a上之0.4 μm厚N層3b(由氧化物層33覆蓋)之施體基板中，植入深度為約1.1 μm；然後經由氧化物層33將施體基板接合至矽支撐基板1上。
    在將作用層轉移至矽支撐基板1上後，對該層實施化學-機械拋光(CMP)。
    首先，已顯示作用層中存在氫(來自脆化植入)導致PN接面之摻雜劑去活化。
    圖9A顯示在氫植入前(曲線(a))及在氫植入後但在接合至支撐基板前(曲線(b))在PN接面(N層3b係處於施體基板之表面)上實施之SRP量測之曲線，其圖解說明電活性原子之濃度C(以原子/cm3表示)隨在施體基板內之深度d之變化(橫坐標0對應於施體基板之上表面(N層3b))。
    在曲線(a)上，N區域及P+區域清晰可見。
    在曲線(b)上，電活性原子之濃度已顯著降低，其顯示氫植入已使形成PN接面之摻雜劑去活化。
    圖9B圖解說明藉由SIMS量測之施體基板中之硼(B)、磷(P)(左縱坐標軸)及氫(H)(右縱坐標軸)之濃度(以原子/cm3表示)。
    而SRP提供電活性原子之濃度，SIMS提供原子之總濃度，不管其電活性如何。
    如預計，在對應於N層3b之上部分中P濃度較大，而在對應於P+層3a之下部分中B濃度較大。H峰濃度對應於脆化區之深度(在約1.1 μm處)。
    圖10A圖解說明在PN接面轉移至支撐基板1並實施CMP拋光後藉由SRP量測之PN接面中之電活性原子之濃度。
    該濃度在整個轉移層3'上實質上恆定，從而提供單一N層代替PN接面。
    圖10B圖解說明藉由SIMS量測之轉移層3'中之B及P之濃度(以原子/cm3表示，左縱坐標軸)及Si及O原子(計數，右縱坐標軸)。
    圖10A與10B之比較顯示B及P原子之電活性與其實際總濃度不一致。
    具體而言，包含硼之上部分應提供P型層而非N型層。
    此可藉由重組中心之存在來解釋。
    關於氫在矽中形成施體(假定施體導致重組中心之出現)之電子行為之更多細節可參見「Theory of Hydrogen-Related Levels in Semiconductors and Oxides」,C.G.Van de Walle,IEEE International Electron Devices Meeting(IEDM)Technical Digest,2005，第400頁。
    為研究局部加熱之影響，已對一些參考SOI樣品進一步實施雷射退火。
    此雷射退火在於用雷射照射SOI表面，其具有使表面處矽熔融之作用。
    圖11圖解說明藉由SRP量測之經雷射退火之SOI中之電活性原子之濃度。
    此圖顯示，即使在SOI表面，輪廓亦不為P層之輪廓，此意味著雷射退火未使硼重新活化。
    另外，雷射退火在SOI之更深部分中不具有任何作用。
    為證實在如本發明所提供之作用層重結晶後非晶化之作用，已使作用層之一部分非晶化。
    對於此等測試，僅使P+層3a之表面部分34(厚度為0.25 μm)非晶化；使作用層3'之其餘部分保持單晶。
    為此，已使用150 keV能量及2×1015 cm-2之植入劑量植入矽原子。
    然後，在500℃下在10小時期間藉由SPE使此非晶形部分重結晶。
    圖12A圖解說明在非晶化部分34重結晶後藉由SRP量測之PN接面之電活性原子之濃度。
    可看到，電活性B原子之濃度顯著大於在作用層轉移至支撐基板上後。
    此顯示非晶化-重結晶處理能夠使經處理層中之摻雜劑重新活化。
    此藉由圖12B來進一步證實，圖12B圖解說明藉由SIMS量測之轉移層3'中之B、P及H之濃度(以原子/cm3表示，左縱坐標軸)及Si及O原子(計數，右縱坐標軸)。
    在此圖上，可看到B原子之總濃度與電活性B原子之濃度大致類似，從而顯示B原子已重新活化。
    亦可看到經非晶化然後重結晶之部分34中之H濃度顯著降低。
    實際上，圖12A上所顯示之H濃度對應於SIMS裝置之檢測限值。
    H原子排出係由於該等原子在非晶化層重結晶期間重新排列所致。
    因此，圖12A及12B顯示氫排出對摻雜劑之再活化及摻雜層之電活性之恢復具有直接影響。
    應注意，此等實驗結果僅作為本發明之作用之證明給出。
    當然，本發明不限於以上實施例。
    1‧‧‧支撐基板
    3‧‧‧單晶半導體層
    3'‧‧‧精整層/作用層/轉移單晶層
    3a‧‧‧P+摻雜矽層
    3b‧‧‧N摻雜矽層
    31‧‧‧施體基板
    32‧‧‧脆化區
    33‧‧‧包埋矽氧化物層/接合層
    34‧‧‧非晶形包埋部分/表面部分/非晶化部分
    35‧‧‧第二部分/包埋部分/單晶表面部分
    35'‧‧‧單晶表面部分
    36‧‧‧表面部分
    37‧‧‧邊界/界面
    P‧‧‧最近植入峰/脆化峰
    P1‧‧‧最深峰
    P2‧‧‧次深峰
    圖1係圖解說明施體基板中之植入分佈之圖示；圖2A至2F圖解說明本發明之一實施例之方法之各步驟；圖3圖解說明能夠形成脆化區之物質及形成欲轉移之單晶層之一部分非晶化之物質的植入分佈；圖4A及4B圖解說明欲轉移之單晶層之一部分之非晶化植入的兩次模擬；圖5展示關於不同植入能量之欲植入劑量隨經歷非晶化之區域之深度之變化的曲線；圖6圖解說明藉助本發明獲得之結構，其中作用層包含n-p-n接面；圖7A至7F圖解說明本發明之另一實施例之方法之各步驟；圖8圖解說明比較實驗中所用包含PN接面之參考SOI基板；圖9A顯示在氫植入之前及之後PN接面之SRP輪廓；圖9B顯示在氫植入後PN接面中之硼、磷及氫之SIMS輪廓；圖10A顯示在轉移至支撐基板上後PN接面中之SRP輪廓；圖10B顯示在轉移至支撐基板上後PN接面中之硼及磷之SIMS輪廓；圖11顯示在雷射退火後PN接面中之SRP輪廓；圖12A顯示在P層之一部分非晶化並重結晶後PN接面中之SRP輪廓；圖12B顯示在P層之一部分非晶化並重結晶後PN接面中之硼、磷及氫之SIMS輪廓。
    3‧‧‧單晶半導體層
    31‧‧‧施體基板
    32‧‧‧脆化區
    33‧‧‧包埋矽氧化物層/接合層
    34‧‧‧非晶形包埋部分/表面部分/非晶化部分
    35‧‧‧第二部分/包埋部分/單晶表面部分
    权利要求:
    Claims (16)
    [1] 一種轉移單晶半導體層(3)至支撐基板(1)上之方法，其包含以下連續步驟：(a)將物質植入稱作施體基板之基板(31)中，以在該施體基板(31)中形成界定欲轉移之該單晶層(3)之脆化區(32)；(b)將該施體基板(31)接合至該支撐基板(1)；(c)使該施體基板(31)在該脆化區(32)處斷裂，以將該層(3)轉移至該支撐基板(1)上；(d)去除該轉移單晶層之表面部分；該方法之特徵在於其進一步包含以下步驟，其中：使欲轉移之該單晶層(3)之第一部分(34)呈現非晶形，而不會使該單晶層(3)之第二部分(35)之晶格紊亂，該第一部分及該第二部分(34、35)相對於植入方向分別為該單晶層(3)之表面部分及包埋部分，該第一部分(34)之厚度大於該轉移單晶層(3')在步驟(d)實施其表面部分之去除後之厚度；使該單晶層(3)之該第一非晶形部分(34)重結晶，該第二部分(35)之晶格充當用於重結晶之晶種，該重結晶係在低於500℃之溫度下實施。
    [2] 如請求項1之方法，其中該單晶層(3)之該第一部分(34)之非晶化係在該植入步驟(a)之前實施。
    [3] 如請求項1之方法，其中該單晶層(3)之該第一部分(34)之非晶化係在該植入步驟(a)之後實施。
    [4] 如請求項1之方法，其中該單晶層(3)之該第一部分之非晶化係在該轉移步驟(c)之後實施。
    [5] 如請求項1至4中任一項之方法，其中該非晶化包含在該第一部分(34)中植入原子序數大於或等於該單晶層(3)之半導體材料之原子序數的原子物質。
    [6] 如請求項5之方法，其中該單晶層(3)之該半導體材料係矽且該等經植入用於該第一部分(34)之非晶化之物質選自矽、鍺、氙及/或氬。
    [7] 如請求項6之方法，其中該植入物質係矽且植入劑量大於或等於5×1012/cm2。
    [8] 如請求項1至4中任一項之方法，其中該轉移層(3)之該第一部分(34)之該重結晶係藉由固相磊晶(SPE)來實施。
    [9] 如請求項1至3中任一項之方法，其中該施體基板(31)係經由接合層接合至該支撐基板(1)，該接合層之材料選自金屬、矽化物及III-V族半導體，且該接合層係在該脆化區(32)之形成及欲轉移之該單晶層之該第一部分(34)之非晶化後沈積至該施體基板(31)上。
    [10] 如請求項9之方法，其中沈積該接合層之溫度低於該第一部分(34)開始重結晶之溫度。
    [11] 如請求項9之方法，其中沈積該接合層之溫度介於該第一部分(34)開始重結晶之溫度與實施該施體基板(31)斷裂步驟之溫度之間。
    [12] 如請求項1至4中任一項之方法，其中在斷裂後，去除該轉移單晶半導體層(3)之因脆化植入而損壞之表面部分(36)。
    [13] 如請求項12之方法，其中該去除係在重結晶後實施。
    [14] 如請求項1至4中任一項之方法，其中該轉移半導體層(3)包含摻雜區域，例如接面。
    [15] 如請求項1至4中任一項之方法，其中該支撐基板(1)包含電子裝置、互連及/或金屬區。
    [16] 如請求項1至4中任一項之方法，其中在該第一部分(34)重結晶後，在步驟(d)處自該轉移層去除該第二部分(35)。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI466198B|2014-12-21|轉移單晶半導體層至支撐基板之方法
    KR101870476B1|2018-06-22|핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
    KR101406090B1|2014-06-11|반도체 층 내 결함 치유 방법
    JP5338443B2|2013-11-13|Ｓｏｉウェーハの製造方法
    JP5133908B2|2013-01-30|エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
    JP4285244B2|2009-06-24|Ｓｏｉウェーハの作製方法
    JPH1041242A|1998-02-13|特に電子構成品を含む半導体材料薄膜の製法
    JPH11145436A|1999-05-28|張り合わせｓｏｉ基板及びその製造方法
    KR20090081335A|2009-07-28|접합 웨이퍼의 제조 방법
    US6339011B1|2002-01-15|Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region
    US20090032877A1|2009-02-05|Method of enhancing drive current in a transistor
    JP6500845B2|2019-04-17|貼り合わせウェーハの製造方法
    CN107154378B|2020-11-20|绝缘层上顶层硅衬底及其制造方法
    CN107154347B|2020-11-20|绝缘层上顶层硅衬底及其制造方法
    CN107154379B|2020-01-24|绝缘层上顶层硅衬底及其制造方法
    JP6303321B2|2018-04-04|貼り合わせウェーハの製造方法および貼り合わせウェーハ
    JP5096780B2|2012-12-12|Ｓｏｉウエーハの製造方法
    JP2005217191A|2005-08-11|貼り合わせ基板の製造方法
    JP5565128B2|2014-08-06|貼り合わせウエーハの製造方法
    同族专利:
    公开号 | 公开日
    KR101353970B1|2014-01-22|
    JP5678008B2|2015-02-25|
    EP2551897A1|2013-01-30|
    US20130029474A1|2013-01-31|
    CN102903664A|2013-01-30|
    KR20130014354A|2013-02-07|
    FR2978603A1|2013-02-01|
    FR2978603B1|2013-08-23|
    CN102903664B|2015-03-04|
    US8603896B2|2013-12-10|
    SG187333A1|2013-02-28|
    EP2551897B1|2017-10-11|
    TWI466198B|2014-12-21|
    JP2013030773A|2013-02-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI639498B|2013-10-08|2018-11-01|希爾提克特拉股份有限公司|將一個固態物分離成多個固態層之組合製造方法|US4749660A|1986-11-26|1988-06-07|American Telephone And Telegraph Company, At&T Bell Laboratories|Method of making an article comprising a buried SiO2 layer|
    AU8036898A|1997-06-19|1999-01-04|Asahi Kasei Kogyo Kabushiki Kaisha|Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same|
    WO2004010481A1|2002-07-24|2004-01-29|William Carr|Method of manufacture of a multi-layered substrate with a thin single crystalline layer|
    US20050280155A1|2004-06-21|2005-12-22|Sang-Yun Lee|Semiconductor bonding and layer transfer method|
    JP5113999B2|2004-09-28|2013-01-09|シャープ株式会社|水素イオン注入剥離方法|
    US7179719B2|2004-09-28|2007-02-20|Sharp Laboratories Of America, Inc.|System and method for hydrogen exfoliation|
    FR2898430B1|2006-03-13|2008-06-06|Soitec Silicon On Insulator|Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede|
    FR2934925B1|2008-08-06|2011-02-25|Soitec Silicon On Insulator|Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.|
    US20100216295A1|2009-02-24|2010-08-26|Alex Usenko|Semiconductor on insulator made using improved defect healing process|FR2987166B1|2012-02-16|2017-05-12|Soitec Silicon On Insulator|Procede de transfert d'une couche|
    US9490201B2|2013-03-13|2016-11-08|Intel Corporation|Methods of forming under device interconnect structures|
    FR3009428B1|2013-08-05|2015-08-07|Commissariat Energie Atomique|Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques|
    WO2016006663A1|2014-07-10|2016-01-14|株式会社豊田自動織機|半導体基板および半導体基板の製造方法|
    CN105374871B|2014-08-22|2020-05-19|联华电子股份有限公司|鳍状结构及其形成方法|
    CN105140107B|2015-08-25|2019-03-29|上海新傲科技股份有限公司|带有电荷陷阱和绝缘埋层衬底的制备方法|
    FR3045934B1|2015-12-22|2018-02-16|Commissariat A L'energie Atomique Et Aux Energies Alternatives|Procede de fabrication d’un empilement de dispositifs electroniques|
    FR3045935B1|2015-12-22|2018-02-16|Commissariat A L'energie Atomique Et Aux Energies Alternatives|Procede de fabrication d’un empilement de dispositifs electroniques.|
    JP6945703B2|2016-12-12|2021-10-06|株式会社Ｓｃｒｅｅｎホールディングス|ドーパント導入方法および熱処理方法|
    FR3091619B1|2019-01-07|2021-01-29|Commissariat Energie Atomique|Procédé de guérison avant transfert d’une couche semi-conductrice|
    FR3100083B1|2019-08-20|2021-09-10|Commissariat Energie Atomique|Procédé de guérison d’une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser|
    FR3106236B1|2020-01-15|2021-12-10|Soitec Silicon On Insulator|Procédé de fabrication d’un capteur d’image|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    FR1156885A|FR2978603B1|2011-07-28|2011-07-28|Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support|
    [返回顶部]