• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    〔課題〕藉由簡易之構成來將被輸入至輸入端子處之電壓檢測出來。〔解決手段〕具備有：電晶體(Mp1)，係作為P型之MOSFET而被構成，並將源極與輸入端子(Tvin)作連接，且將閘極與接地電壓端子(Tgnd)作連接，並將汲極與輸出端子(Tvout)作連接所成；和電晶體(Mp2)，係作為P型之MOSFET而被構成，並將閘極以及源極與輸出端子(Tvout)作連接，且將汲極與接地電壓端子(Tgnd)作連接所成，以當將輸入電壓(Vin)作為觸發電壓時，電晶體(Mp2)之源極、汲極電流和電晶體(Mp1)之源極、汲極電流會成為相等的方式，來對於電晶體(Mp1、Mp2)之閘極寬幅、閘極長度作了調整。藉由此，係能夠藉由簡易之構成來將輸入電壓(Vin)超過了觸發電壓一事檢測出來。
    公开号:TW201307854A
    申请号:TW101105244
    申请日:2012-02-17
    公开日:2013-02-16
    发明作者:Po-Hung Chen；Makoto Takamiya；Takayasu Sakurai
    申请人:Semiconductor Tech Acad Res Ct；
    IPC主号:G01R19-00
    专利说明:
    電壓檢測電路
    本發明，係有關於電壓檢測電路，更詳細而言，係有關於將輸入至輸入端子處之電壓成為了預先所制訂之觸發電壓以上一事檢測出來的電壓檢測電路。
    於先前技術中，作為此種電壓檢測電路，係提案有下述構成者：亦即是，具備有：基準電壓產生電路，係由將使汲極與電源端子作連接並且使源極和閘極相互作連接的NMOS空乏電晶體、和使閘極和汲極與該電晶體之源極作連接並且將源極作接地之NMOS增強型電晶體，所構成者；和比較電路，係對於將輸入電壓藉由2個的電阻來作了分壓之檢測電壓、和從基準電壓產生電路所輸出之基準電壓，其兩者間作比較，該電壓檢測電路，係根據比較電路之比較結果，來輸出訊號(例如，參考專利文獻1)。在此電路中，係能夠藉由此種動作，來將依據於輸入端子之電壓的檢測電壓成為了基準電壓以上一事檢測出來。 〔先前技術文獻〕 〔專利文獻〕
    〔專利文獻1〕日本特開2009-198476號公報
    然而，在上述之電壓檢測電路中，由於係需要基準電壓電路和比較電路，因此，電路規模係會變得較大。又，在上述之電壓檢測電路中，於基準電壓電路處，由於NMOS空乏電晶體之閘極和源極係被作連接，NMOS增強型電晶體之閘極和汲極係被作連接，因此，若是對於電源端子施加電壓，則會從NMOS空乏電晶體而對於NMOS增強型電晶體持續流動電流，消耗電力亦會變得較大。
    本發明之電壓檢測電路，係以藉由簡易之構成來將被輸入至輸入端子處之電壓檢測出來一事，作為主要目的。又，本發明之電壓檢測電路，係以謀求消耗電力之降低一事作為主要目的。
    本發明之電壓檢測電路，為了達成上述之主要目的，係採用有以下之手段。
    本發明之第1電壓檢測電路，係為將被輸入至輸入端子處之電壓超過了預先所制訂之觸發電壓一事檢測出來的電壓檢測電路，其要旨在於，具備有：第1電晶體，係作為P型之場效電晶體而被構成，並將源極直接性或間接性地與前述輸入端子作連接，且將閘極與被施加有作為較前述觸發電壓更低之電壓的預先所制訂之特定之低電壓的低電壓輸入端子作連接，並將汲極與輸出端子作連接所成；和第2電晶體，係作為P型之場效電晶體而被構成，並將閘極以及源極與前述輸出端子作連接，且將汲極與前述低電壓輸入端子作連接所成，並且，以當被輸入至前述輸入端子處之電壓係為前述觸發電壓時，會在源極和汲極之間流動與在前述第1電晶體之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作調整所成。
    在此本發明之第1電壓檢測電路中，第2電晶體，係以當被輸入至輸入端子處之電壓係為觸發電壓時，會在源極和汲極之間流動與在第1電晶體之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作了調整。當被輸入至輸入端子處之電壓為較觸發電壓更低時，在第2電晶體的源極和汲極之間所流動之電流，由於係較在第1電晶體之源極和汲極之間所流動之電流更大，因此，係從輸出端子而輸出有低電壓輸入端子之電壓近旁的電壓。而，若是被輸入至輸入端子處之電壓超過了觸發電壓，則由於在第1電晶體的源極和汲極之間所流動之電流係成為在第2電晶體之源極和汲極之間所流動之電流以上，因此，係從輸出端子而輸出有被施加在第1電晶體的源極處之電壓近旁的電壓。藉由此，係能夠將被輸入至輸入端子處之電壓超過了觸發電壓一事檢測出來。在此種電壓檢測電路中，由於係只要具備有第1電晶體、第2電晶體之2個的電晶體即可，因此，係能夠以簡易之構成來檢測出輸入端子之電壓。進而，第2電晶體，由於係使閘極和源極被與輸出端子作連接，因此，只要以當閘極和源極之間的電壓之值為0時而使在第2電晶體之源極和汲極之間所流動的電流成為較小的方式來構成，便能夠謀求消耗電力之降低。
    在此種本發明之第1電壓檢測電路中，亦可設為下述之構成：亦即是，前述第1電晶體以及前述第2電晶體，係為增強型電晶體。如此這般，係可將消耗電力更加降低。
    又，在此種本發明之第1電壓檢測電路中，係亦可設為下述之構成：亦即是，係具備有：第3電晶體，係作為P型之場效電晶體而被構成，並將閘極和汲極與前述第1電晶體之源極作連接，且將源極與前述輸入端子作連接。如此這般，當被輸入至輸入端子處之電壓係為觸發電壓時，係能夠將被施加於第1電晶體之源極處的電壓，降低至未滿觸發電壓之電壓，而能夠對於第1電晶體、第2電晶體之閘極寬幅以及閘極長度作更適當的調整。於此情況下，前述第3電晶體，係亦可設為增強型電晶體。又，亦可設為下述之構成：亦即是，前述第1電晶體以及前述第3電晶體，係以使將閘極寬幅除以閘極長度後的電晶體尺寸分別成為相同的方式而形成者，前述第2電晶體，係以成為前述第1電晶體以及前述第3電晶體之電晶體尺寸的500倍以上3000倍以下的方式，而被形成。
    進而，在此種本發明之第1電壓檢測電路中，係亦可設為下述之構成：亦即是，係具備有：多段電晶體電路，係把藉由將被連接有閘極和汲極之源極與相鄰接之電晶體的汲極作連接而作為P型之場效電晶體所構成的電晶體，涵蓋n(n係為值為2以上之整數)個地作串聯連接所成，並構成為：前述n個的電晶體中之起始端的電晶體之源極，係被與前述輸入端子作連接，並且，前述n個的電晶體中之終端的電晶體之閘極和汲極，係被與前述第1電晶體之源極作連接。如此這般，當被輸入至輸入端子處之電壓係為觸發電壓時，係能夠將被施加於第1電晶體之源極處的電壓，降低至未滿觸發電壓之電壓，而能夠對於第1電晶體、第2電晶體之閘極寬幅以及閘極長度作更適當的調整。於此情況，前述多段電晶體電路之前述n個的電晶體，係亦可為增強型電晶體。如此這般，係可將消耗電力更加降低。
    本發明之第2電壓檢測電路，係為將被輸入至輸入端子處之電壓成為了預先所制訂之觸發電壓以上一事檢測出來的電壓檢測電路，其要旨在於，具備有：第1電晶體，係作為N型之場效電晶體而被構成，並將汲極直接性或間接性地與前述輸入端子作連接，且將閘極和源極與輸出端子作連接所成；和第2電晶體，係作為N型之場效電晶體而被構成，並將閘極與前述第1電晶體之汲極作連接，且將源極與被施加有作為較前述觸發電壓更低之電壓的預先所制訂之特定之低電壓的低電壓輸入端子作連接，並且將汲極與前述輸出端子作連接所成，並且，以當被輸入至前述輸入端子處之電壓係為前述觸發電壓時，會在源極和汲極之間流動與在前述第1電晶體之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作調整所成。
    在此本發明之第2電壓檢測電路中，第2電晶體，係將閘極與第1電晶體之汲極作連接，且將源極與被施加有作為較觸發電壓更低之電壓的預先所制訂之特定之低電壓的低電壓輸入端子作連接，並以當被輸入至輸入端子處之電壓係為觸發電壓時，會在源極和汲極之間流動與在第1電晶體之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作了調整。當被輸入至輸入端子處之電壓為較觸發電壓更低時，在第1電晶體的源極和汲極之間所流動之電流，由於係較在第2電晶體之源極和汲極之間所流動之電流更大，因此，係從輸出端子而輸出有被施加於第1電晶體之汲極處的電壓近旁之電壓。而，若是被輸入至輸入端子處之電壓超過了觸發電壓，則由於在第2電晶體的源極和汲極之間所流動之電流係成為在第1電晶體之源極和汲極之間所流動之電流以上，因此，係從輸出端子而輸出有被施加在第2電晶體的源極處之特定的低電壓近旁之電壓。藉由此，係能夠將被輸入至輸入端子處之電壓超過了觸發電壓一事檢測出來。在此種電壓檢測電路中，由於係只要具備有N型之第1電晶體、第2電晶體之2個的電晶體即可，因此，係能夠以簡易之構成來檢測出輸入端子之電壓。進而，第1電晶體，由於係使閘極和源極被與輸出端子作連接，因此，只要以當閘極和源極之間的電壓之值為0時而使在第1電晶體之源極和汲極之間所流動的電流成為較小的方式來構成，便能夠謀求消耗電力之降低。
    在此種本發明之第2電壓檢測電路中，亦可設為下述之構成：亦即是，前述第1電晶體以及前述第2電晶體，係為增強型電晶體。如此這般，係可將消耗電力更加降低。
    又，在此種本發明之第2電壓檢測電路中，係亦可設為下述之構成：亦即是，係具備有：第3電晶體，係作為N型之場效電晶體而被構成，並將閘極和汲極與前述輸入端子作連接，且將源極與前述第1電晶體之汲極作連接。如此這般，當被輸入至輸入端子處之電壓係為觸發電壓時，係能夠將被施加於第1電晶體之汲極處的電壓，降低至未滿觸發電壓之電壓，而能夠對於第1電晶體、第2電晶體之電晶體尺寸作更適當的調整。於此情況下，前述第3電晶體，係亦可設為增強型電晶體。如此這般，係可將消耗電力更加降低。又，於此情況，係亦可設為下述之構成：亦即是，前述第1電晶體以及前述第3電晶體，係以使將閘極寬幅除以閘極長度後的電晶體尺寸分別成為相同的方式而形成者，前述第2電晶體，係以成為前述第1電晶體以及前述第3電晶體之電晶體尺寸的500倍以上3000倍以下之尺寸的方式，而被形成。
    進而，在此種本發明之第2電壓檢測電路中，係亦可設為下述之構成：亦即是，係具備有：多段電晶體電路，係把藉由將被連接有閘極和汲極之源極與相鄰接之電晶體的汲極作連接而作為N型之場效電晶體所構成的電晶體，涵蓋n(n係為值為2以上之整數)個地作串聯連接所成，並構成為：前述n個的電晶體中之起始端的電晶體之閘極和汲極，係被與前述輸入端子作連接，並且，前述n個的電晶體中之終端的電晶體之源極，係被與前述第1電晶體之汲極作連接。如此這般，當被輸入至輸入端子處之電壓係為觸發電壓時，係能夠將被施加於第1電晶體之汲極處的電壓，降低至未滿觸發電壓之電壓，而能夠對於第1電晶體、第2電晶體之電晶體尺寸作更適當的調整。於此情況，前述多段電晶體電路之前述n個的電晶體，係亦可為增強型電晶體。如此這般，係可將消耗電力更加降低。
    在此種本發明之第1、第2電壓檢測電路中，亦可設為下述之構成：亦即是，係具備有將從前述輸出端子而來之電壓作放大輸出之放大器。如此這般，係能夠將從輸出端子而來之電壓設為更加適當的電壓。
    以下，針對用以實施本發明之形態，使用實施例來作說明。 〔實施例1〕
    圖1，係為對於作為本發明的第1實施例之電壓檢測電路20之構成的概略作展示之電路圖。電壓檢測電路20，係具備有：電晶體Mp1，係作為導電型為P型之MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)而構成，並使源極被與輸入端子Tvin作連接，且使閘極與被施加有接地電壓(例如0V)之接地電壓端子Tgnd作連接，並且使汲極與輸出端子Tvout作連接；和電晶體Mp2，係作為導電型為P型之MOSFET而構成，並使閘極和源極被與輸出端子Tvout作連接，且使汲極與接地電壓端子Tgnd作連接。
    電晶體Mp1、Mp2，係分別作為臨限值電壓Vth為較值0而更大(例如，0.8V)之增強型的MOSFET而被構成。電晶體Mp1之閘極寬幅W1以及閘極長度L1、電晶體Mp2之閘極寬幅W2以及閘極長度L2，係以當將被輸入至輸入端子Tvin處之電壓(以下，稱作輸入電壓Vin)設為預先所制訂了的觸發電壓VTrigger(例如，0.5V)時，在電晶體Mp2之源極和汲極之間所流動的源極、汲極電流Ip2和在電晶體Mp1之源極和汲極之間所流動的源極、汲極電流Ip1會成為相等的方式，而被作調整。於此，針對如此這般地對於電晶體Mp1、Mp2之閘極寬幅W1、W2，閘極長度L1、L2作了調整的理由作說明。
    當輸入電壓Vin係為臨限值電壓Vth以下時，電晶體Mp1係以次臨限(Subthreshold)區域而動作。此時之源極、汲極電流Ip1，係可藉由式(1)、式(2)而求取出來。於此，式(1)中，k係為波茲曼係數，n係為載子濃度，T係為絕對溫度，q係為元電荷，VGS係為閘極和源極間之電壓，Vds係為汲極和源極間之電壓，式(2)中，εsi係為11.7×8.85×10-14F/cm，NDEP係為通道摻雜濃度， s係為表面電位，kB係為波茲曼係數，VDD係為被施加於輸入端子Tvin處的電壓(輸入電壓Vin)。在室溫(27℃)下，由於KT/q係為26mV，因此，源極、汲極電流Ip1，係可藉由式(3)而求取出來。
    電晶體Mp2，由於閘極和源極係被作連接，因此，係恆常為OFF。故而，源極、汲極電流Ip2，係可藉由式(4)而求取出來。
    當源極、汲極電流Ip1為較源極、汲極電流Ip2更小時，輸出端子Tvout係成為接地電壓近旁的電壓，若是源極、汲極電流Ip1變大並成為較源極、汲極電流Ip2更大，則輸出端子Tvout之電壓從接地電壓近旁而變化為輸入電壓Vin近旁的電壓。會使源極、汲極電流Ip1和源極、汲極電流Ip2成為相等之輸入電壓Vin，係可藉由下式(5)而求取出來。藉由預先制訂觸發電壓VTrigger，並以使電晶體Mp1、Mp2之將各別的閘極寬幅W1、W2除以各別的閘極長度L1、L2所得到的電晶體尺寸S1(=W1/L1)、S2(=W2/L2)滿足式(5)的方式來對於電晶體Mp1、Mp2之閘極寬幅W1、W2、閘極長度L1、L2作調整，係能夠當輸入電壓Vin為未滿觸發電壓VTrigger時，從輸出端子Tvout輸出接地電壓近旁之電壓，並當輸入電壓Vin超過了觸發電壓VTrigger時，從輸出端子Tvout輸出輸入電壓Vin近旁之電壓。藉由此，係能夠將輸入電壓Vin超過了觸發電壓VTrigger一事檢測出來。由於係如此這般地將電壓檢測電路20藉由2個的電晶體Mp1、Mp2來構成，因此，係能夠藉由簡易之構成而將電壓檢測出來。又，由於電晶體Mp1、Mp2，係作為增強型之MOSFET而構成，且電晶體Mp2，係使閘極與源極被作連接並成為在次臨限區域下之動作，源極、汲極電流Ip2係成為微少之電流，因此，係能夠謀求消耗電力之降低。進而，由於係將電壓檢測電路20僅藉由P型之MOSFET來作了構成，因此，係能夠以少的工程數來容易地製造，而能夠降低臨限值電壓Vth等之偏差(製程偏差)。
    在以上所說明了的第1實施例之電壓檢測電路20中，由於係具備有：電晶體Mp1，係作為P型之MOSFET而被構成，並將源極與輸入端子Tvin作連接，且將閘極與接地電壓端子Tgnd作連接，並將汲極與輸出端子Tvout作連接；和電晶體Mp2，係作為導電型為P型之MOSFET而被構成，並將閘極以及源極與輸出端子Tvout作連接，且將汲極與被施加有接地電壓之接地電壓端子Tgnd作連接，並且，係以當將輸入電壓Vin設為預先所制訂了的觸發電壓VTrigger時，在電晶體Mp1之源極和汲極之間所流動的源極、汲極電流Ip1會和在電晶體Mp2之源極和汲極之間所流動的源極、汲極電流Ip2成為相等的方式，來對於電晶體Mp1之閘極寬幅W1以及閘極長度L1、電晶體Mp2之閘極寬幅W2以及閘極長度L2作了調整，因此，係能夠藉由簡單之構成來將輸入電壓Vin超過了觸發電壓VTrigger一事檢測出來。由於電晶體Mp1、Mp2，係作為增強型之MOSFET而構成，且電晶體Mp2，係使閘極與源極被作連接並成為在次臨限區域下之動作，源極、汲極電流Ip2係成為微少之電流，因此，係能夠謀求消耗電力之降低。 〔實施例2〕
    接著，對於作為本發明之第2實施例的電壓檢測電路120作說明。圖2，係為對於作為本發明的第2實施例之電壓檢測電路120之構成的概略作展示之電路圖。電壓檢測電路120，係具備有：電晶體Mn1，係作為導電型為N型之MOSFET而構成，並使汲極被與輸入端子Tviu作連接，且使閘極和源極與輸出端子作連接，並且使汲極與輸出端子Tvout作連接；和電晶體Mn2，係作為N型之MOSFET而構成，並使閘極被與電晶體Mn1之汲極作連接，且使源極與接地電壓端子Tgnd作連接，並且使汲極與輸出端子Tvout作連接。
    電晶體Mn1、Mn2，係均作為增強型之電晶體而被構成，並以當被輸入電壓Vin係為觸發電壓VTrigger時，會在電晶體Mn2之源極和汲極之間流動與在電晶體Mn1之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作了調整。在此種構成之電壓檢測電路120中，當輸入電壓Vin為較觸發電壓VTrigger更低時，在電晶體Mn1的源極和汲極之間所流動之電流，由於係較在電晶體Mn2之源極和汲極之間所流動之電流更大，因此，係從輸出端子Tvout而輸出有被施加於電晶體Mn1之汲極處的電壓(觸發電壓VTrigger)近旁之電壓。而，若是輸入電壓Vin超過了觸發電壓VTrigger，則由於在電晶體Mn2的源極和汲極之間所流動之電流係超過在電晶體Mn1之源極和汲極之間所流動之電流，因此，係從輸出端子Tvout而輸出有被施加在電晶體Mn2的源極處之接地電壓近旁的電壓。藉由此，係能夠藉由更簡易之構成來將輸入電壓Vin超過了觸發電壓VTrigger一事檢測出來。又，由於電晶體Mn1、Mn2，係作為增強型之MOSFET而構成，且電晶體Mn1，係使閘極與源極被作連接並成為在次臨限區域下之動作，源極、汲極電流Ip1係成為微少之電流，因此，係能夠謀求消耗電力之降低。進而，由於係將電壓檢測電路120僅藉由N型之MOSFET來作了構成，因此，係能夠以少的工程數來容易地製造，而能夠降低臨限值電壓Vth等之偏差(製程偏差)。
    在以上所說明了的第2實施例之電壓檢測電路120中，由於係具備有：電晶體Mn1，係作為N型之MOSFET而被構成，並將汲極與輸入端子Tvin作連接，且將閘極和源極與輸出端子Tvout作連接；和電晶體Mn2，係作為N型之MOSFET而被構成，並將閘極與電晶體Mn1之汲極作連接，且將源極與接地電壓端子Tgnd作連接，並且將汲極與輸出端子Tvout作連接，並且，係以當輸入電壓Vin為觸發電壓VTrigger時，會在電晶體Mn2之源極和汲極之間流動與在電晶體Mn1之源極和汲極之間所流動的電流略相同量之電流的方式，來對於電晶體Mn2之閘極寬幅以及閘極長度作了調整，因此，係能夠藉由更簡單之構成來將輸入電壓Vin超過了觸發電壓VTrigger一事檢測出來。又，由於電晶體Mn1、Mn2，係作為增強型之MOSFET而構成，且電晶體Mn1，係使閘極與源極被作連接並成為在次臨限區域下之動作，源極、汲極電流Ip1係成為微少之電流，因此，係能夠謀求消耗電力之降低。進而，由於係將電壓檢測電路120僅藉由N型之MOSFET來作了構成，因此，係能夠以少的工程數來容易地製造，而能夠降低臨限值電壓Vth等之偏差(製程偏差)。 〔實施例3〕
    接著，對於作為本發明之第3實施例的電壓檢測電路220說明。圖3，係為對於作為本發明的第3實施例之電壓檢測電路220之構成的概略作展示之電路圖。電壓檢測電路220，係如同圖示一般，成為在圖1所例示之電壓檢測電路20的輸入端子Tvin和電晶體Mp1的汲極之間，連接有作為P型之增強型MOSFET所構成的電晶體Mp3之構成。
    電晶體Mp3，係使閘極和汲極與電晶體Mp1之源極作連接，並使源極與輸入端子Tvin作連接，並且，以使將電晶體Mp3之閘極寬幅W3除以閘極長度L3所得到的電晶體尺寸S3(=W3/L3)成為與電晶體Mp1之電晶體尺寸S1相同的方式，來作了調整。藉由此，電晶體Mp1之源極的電壓，係成為輸入電壓Vin之0.5倍的電壓。此時，會使源極、汲極電流Ip1和源極、汲極電流Ip2成為相等之輸入電壓Vin，係可藉由下式(6)而求取出來。藉由預先制訂成為觸發電壓VTrigger之1/2的VTrigger2，並以使電晶體Mp1、Mp2之將各別的閘極寬幅W1、W2除以各別的閘極長度L1、L2所得到的電晶體尺寸S1(=W1/L1)、S2(=W2/L2)滿足式(6)的方式來對於電晶體Mp1、Mp2之閘極寬幅W1、W2、閘極長度L1、L2作調整，係能夠當輸入電壓Vin為未滿觸發電壓VTrigger2時，從輸出端子Tvout輸出接地電壓近旁之電壓，並當輸入電壓Vin超過了觸發電壓VTrigger2時，從輸出端子Tvout輸出輸入電壓Vin近旁之電壓。
    在圖1之電壓檢測電路20中，當觸發電壓VTrigger為500mV時的相對於電晶體Mp1之電晶體尺寸S1(=W1/L1)的電晶體Mp2之電晶體尺寸S2(=W2/L2)的比，若是將n設為1.1，則係可藉由式(7)而求取出來。另一方面，在圖3之電壓檢測電路220中，當觸發電壓VTrigger為500mV時的相對於電晶體尺寸S1之電晶體尺寸S2的比，係可藉由式(8)而求取出來。如此這般，藉由將電晶體Mp3連接於輸入端子Tvin和電晶體Mp1之間，係能夠將電晶體Mp1、Mp2之電晶體尺寸的比更加縮小，而能夠對於電晶體Mp1、Mp2、Mp3之各別的閘極寬幅以及閘極長度作更適當的調整。另外，在第3實施例中，雖係設為觸發電壓VTrigger為500mV者，但是，藉由設為觸發電壓VTrigger為400mV者，並使用式(8)，係亦可將相對於電晶體尺寸S1之電晶體尺寸S2的比，設為500程度。

    在以上所說明了的第3實施例之電壓檢測電路220中，藉由將電晶體Mp3之閘極和汲極與電晶體Mp1之源極作連接，並使電晶體Mp3之源極與輸入端子Tvin作連接，並且，以使將電晶體Mp3之閘極寬幅W3除以閘極長度L3所得到的電晶體尺寸S3成為與電晶體Mp1之電晶體尺寸S1相同的方式，來作調整，係能夠對於電晶體Mp1、Mp2之電晶體尺寸作更適當的調整。
    在第3實施例之電壓檢測電路220中，係亦可設為如同在圖4之變形例的電壓檢測電路220B中所例示一般，於輸出端子Tvout處連接將輸出電壓Vout作放大之放大器230B，亦可設為如圖5之變形例的電壓檢測電路220C中所例示一般，代替放大器230B，而連接將反向器作了多段連接之反相電路230C。從輸出端子Tvout而來之輸出電壓Vout，雖係成為較輸入電壓Vin更低之電壓，但是，藉由將放大器230B或反向電路230C與輸出端子Tvout作連接，係能夠將輸入電壓Vin近旁之電壓，從放大器230B或反向電路230C而作輸出。
    第3實施例之電壓檢測電路220，雖係設為在圖1所例示之電壓檢測電路20的輸入端子Tvin和電晶體Mp1的汲極之間，而連接P型之電晶體Mp3，所構成者，但是，亦可設為在輸入端子Tvin和電晶體Mp1的汲極之間，具備有使閘極和汲極與輸入端子Tvin作連接並且使源極與電晶體Mp1之汲極作了連接的N型之電晶體者。
    第3實施例之電壓檢測電路220，雖係設為在圖1所例示之電壓檢測電路20的輸入端子Tvin和電晶體Mp1的汲極之間，而連接P型之電晶體Mp3，所構成者，但是，亦可設為如同在圖6之變形例的電壓檢測電路220D中所例示一般，在圖2所例示之電壓檢測電路120的輸入端子Tvin和電晶體Mn1的汲極之間，具備有使閘極和汲極與輸入端子Tvin作連接並且使源極與電晶體Mn1之汲極作了連接的N型之電晶體Mn3者。如此這般，係能夠對於電晶體Mn1、Mn2之電晶體尺寸作更適當的調整。又，於此情況，係亦可設為下述之構成：亦即是，電晶體Mn1以及電晶體Mn3，係以使將閘極寬幅除以閘極長度後的電晶體尺寸分別成為相同的方式而形成者，電晶體Mn2，係以成為電晶體Mn1以及電晶體Mn3之電晶體尺寸的500倍以上3000倍以下之尺寸的方式，而被形成。又，於此情況，係亦可設為：在圖2所例示之電壓檢測電路120的輸入端子Tvin和電晶體Mn1的汲極之間，係連接有將閘極和汲極與電晶體Mn1之汲極作連接並且將源極與輸入端子Tvin作連接的P型之電晶體。
    在第3實施例之電壓檢測電路220中，雖係設為在輸入端子Tvin和電晶體Mp1之間被連接有電晶體Mp3者，但是，亦可如同圖7之變形例的電壓檢測電路220E中所例示一般，設為在輸入端子Tvin和電晶體Mp1之間，連接具備有涵蓋n(n，係為值為2以上之整數)個電晶體Mx1~Mxn地作了串聯連接的多段電晶體電路240者，並在輸出端子Tvout處，連接將輸出電壓Vout作放大之放大器230E。電晶體Mx1~Mxn，係作為P型之MOSFET而構成，並如圖示一般，將閘極和汲極相互作連接，並將源極與相鄰接之電晶體的汲極作連接，藉由此來作串聯連接。在電晶體Mx1~Mxn中，起始端之電晶體Mxn的源極，係被與輸入端子Tvin作連接，終端之電晶體Mx1之汲極，係被與電晶體Mp1之源極作連接。若是將電晶體Mx1~Mxn，分別作為與電晶體Mp1之閘極寬幅W1、閘極長度L1相同之閘極寬幅、閘極長度的電晶體而構成之，則係可藉由式(9)來求取出觸發電壓VTriggerN。藉由預先制訂觸發電壓VTrigger，並以滿足式(9)的方式來對於電晶體Mp1、Mp2之閘極寬幅、閘極長度作調整，係能夠更適當地對於各電晶體之尺寸作調整。
    在第1~第3實施例之電壓檢測電路20~220中，雖係設為對於接地電壓端子Tgnd而作為接地電壓來供給0V之電壓，但是，對於接地電壓端子Tgnd所供給之電壓，係只要較觸發電壓為低即可，例如，亦可設為使用0.2V等者。
    在第1~第3實施例之電壓檢測電路20~220中，雖係設為電晶體為增強型之MOSFET的構成，但是，亦可設為當閘極和源極間之電壓差為0V時而會流動些許之電流者。
    在第1~第3實施例之電壓檢測電路20~220中，雖係設為各電晶體為藉由MOSFET所形成者的構成，但是，亦可設為藉由MESFET(Metal-Semiconductor Field Effect Transistor)來形成的構成。
    至此為止，針對實施例之主要要素和在用以解決課題之手段之欄中所記載的發明之主要要素間之對應關係而作了說明。在第1實施例中，電晶體Mp1係相當於「第1電晶體」，電晶體Mp2係相當於「第2電晶體」。在第2實施例中，電晶體Mn1係相當於「第1電晶體」，電晶體Mn2係相當於「第2電晶體」。
    以上，雖係針對用以實施本發明之形態，而使用實施例來作了說明，但是，本發明係並不被此種實施例作任何之限定，在不脫離本發明之要旨的範圍內，當然的，係可藉由各種之形態來實施。 〔產業上之利用可能性〕
    本發明，係可利用在電壓檢測電路之製造產業等之中。
    20、120、220、220B、220C、220D、220E‧‧‧電壓檢測電路
    230B、230E‧‧‧放大器
    230C‧‧‧反向電路
    240‧‧‧多段電晶體電路
    Mp1~Mp3、Mn1~Mn3、Mx1~Mxn‧‧‧電晶體
    Tvin‧‧‧輸入端子
    Tvout‧‧‧輸出端子
    Tgnd‧‧‧接地電壓端子
    〔圖1〕對於作為第1實施例之電壓檢測電路20之構成的概略作展示之電路圖。
    〔圖2〕對於作為第2實施例之電壓檢測電路120之構成的概略作展示之電路圖。
    〔圖3〕對於作為第3實施例之電壓檢測電路220之構成的概略作展示之電路圖。
    〔圖4〕對於變形例之電壓檢測電路220B之構成的概略作展示之電路圖。
    〔圖5〕對於變形例之電壓檢測電路220C之構成的概略作展示之電路圖。
    〔圖6〕對於變形例之電壓檢測電路220D之構成的概略作展示之電路圖。
    ［圖7〕對於變形例之電壓檢測電路220E之構成的概略作展示之電路圖。
    20‧‧‧電壓檢測電路
    Mp1、Mp2‧‧‧電晶體
    Tvin‧‧‧輸入端子
    Tvout‧‧‧輸出端子
    Tgnd‧‧‧接地電壓端子
    权利要求:
    Claims (13)
    [1] 一種電壓檢測電路，係為將被輸入至輸入端子處之電壓超過了預先所制訂之觸發電壓一事檢測出來的電壓檢測電路，其特徵為，具備有：第1電晶體，係作為P型之場效電晶體而被構成，並將源極直接性或間接性地與前述輸入端子作連接，且將閘極與被施加有作為較前述觸發電壓更低之電壓的預先所制訂之特定之低電壓的低電壓輸入端子作連接，並將汲極與輸出端子作連接所成；和第2電晶體，係作為P型之場效電晶體而被構成，並將閘極以及源極與前述輸出端子作連接，且將汲極與前述低電壓輸入端子作連接所成，並且，以當被輸入至前述輸入端子處之電壓係為前述觸發電壓時，會在源極和汲極之間流動與在前述第1電晶體之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作調整所成。
    [2] 如申請專利範圍第1項所記載之電壓檢測電路，其中，前述第1電晶體以及前述第2電晶體，係為增強型電晶體。
    [3] 如申請專利範圍第1項或第2項所記載之電壓檢測電路，其中，係具備有：第3電晶體，係作為P型之場效電晶體而被構成，並將閘極和汲極與前述第1電晶體之源極作連接，且將源極與前述輸入端子作連接。
    [4] 如申請專利範圍第3項所記載之電壓檢測電路，其中，前述第3電晶體，係為增強型電晶體。
    [5] 如申請專利範圍第1項或第2項所記載之電壓檢測電路，其中，係具備有：多段電晶體電路，係把藉由將被連接有閘極和汲極之源極與相鄰接之電晶體的汲極作連接而作為P型之場效電晶體所構成的電晶體，涵蓋n(n係為值為2以上之整數)個地作串聯連接所成，並構成為：前述n個的電晶體中之起始端的電晶體之源極，係被與前述輸入端子作連接，並且，前述n個的電晶體中之終端的電晶體之閘極和汲極，係被與前述第1電晶體之源極作連接。
    [6] 如申請專利範圍第5項所記載之電壓檢測電路，其中，前述多段電晶體電路之前述n個的電晶體，係為增強型電晶體。
    [7] 一種電壓檢測電路，係為將被輸入至輸入端子處之電壓成為了預先所制訂之觸發電壓以上一事檢測出來的電壓檢測電路，其特徵為，具備有：第1電晶體，係作為N型之場效電晶體而被構成，並將汲極直接性或間接性地與前述輸入端子作連接，且將閘極和源極與輸出端子作連接所成；和第2電晶體，係作為N型之場效電晶體而被構成，並將閘極與前述第1電晶體之汲極作連接，且將源極與被施加有作為較前述觸發電壓更低之電壓的預先所制訂之特定之低電壓的低電壓輸入端子作連接，並且將汲極與前述輸出端子作連接所成，並且，以當被輸入至前述輸入端子處之電壓係為前述觸發電壓時，會在源極和汲極之間流動與在前述第1電晶體之源極和汲極之間所流動之電流略相同量之電流的方式，來對於閘極寬幅以及閘極長度作調整所成。
    [8] 如申請專利範圍第7項所記載之電壓檢測電路，其中，前述第1電晶體以及前述第2電晶體，係為增強型電晶體。
    [9] 如申請專利範圍第7項或第8項所記載之電壓檢測電路，其中，係具備有：第3電晶體，係作為N型之場效電晶體而被構成，並將閘極和汲極與前述輸入端子作連接，且將源極與前述第1電晶體之汲極作連接。
    [10] 如申請專利範圍第9項所記載之電壓檢測電路，其中，前述第3電晶體，係為增強型電晶體。
    [11] 如申請專利範圍第7項或第8項所記載之電壓檢測電路，其中，係具備有：多段電晶體電路，係把藉由將被連接有閘極和汲極之源極與相鄰接之電晶體的汲極作連接而作為N型之場效電晶體所構成的電晶體，涵蓋n(n係為值為2以上之整數)個地作串聯連接所成，並構成為：前述n個的電晶體中之起始端的電晶體之閘極和汲極，係被與前述輸入端子作連接，並且，前述n個的電晶體中之終端的電晶體之源極，係被與前述第1電晶體之汲極作連接。
    [12] 如申請專利範圍第11項所記載之電壓檢測電路，其中，前述多段電晶體電路之前述n個的電晶體，係為增強型電晶體。
    [13] 如申請專利範圍第1~12項中之任一項所記載之電壓檢測電路，其中，係具備有將從前述輸出端子而來之電壓作放大輸出之放大器。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP2010152510A|2010-07-08|基準電圧回路
    NZ596258A|2013-06-28|High temperature gate drivers for wide bandgap semiconductor power jfets and integrated circuits including the same
    CN104850161A|2015-08-19|组合栅极基准电压源及其使用方法
    US8026756B2|2011-09-27|Bandgap voltage reference circuit
    TW201535092A|2015-09-16|基準電壓產生裝置
    TWI493318B|2015-07-21|Internal supply voltage generation circuit
    EP2905898A1|2015-08-12|High-pass filter circuit and band-pass filter circuit
    TWI585420B|2017-06-01|Voltage detection circuit
    US9246479B2|2016-01-26|Low-offset bandgap circuit and offset-cancelling circuit therein
    CN104793689A|2015-07-22|基准电压源电路
    JP2007187559A|2007-07-26|温度検出回路
    EP2966460B1|2021-03-10|Current sampling circuit and method
    CN104156026A|2014-11-19|一种无电阻全温补偿非带隙基准源
    CN204576336U|2015-08-19|基准电压源电路
    JP2007187558A|2007-07-26|温度検出回路
    KR20120028233A|2012-03-22|정전류 회로
    TWI501545B|2015-09-21|溫度補償電路及用於降低溫度係數的電流源電路
    CN105843322A|2016-08-10|电压参考电路及其工作方法
    JP5669634B2|2015-02-12|定電流回路
    US20130099769A1|2013-04-25|Current source circuit with high order temperature compensation and current source system thereof
    CN205229883U|2016-05-11|亚带隙电压源电路
    US20130069724A1|2013-03-21|Supply independent biasing circuit
    US8829996B1|2014-09-09|High voltage MOS input stage
    RU159358U1|2016-02-10|Источник термостабилизированного тока
    CN102681580B|2014-07-23|一种电流源电路
    同族专利:
    公开号 | 公开日
    JP2012173052A|2012-09-10|
    EP2490030A2|2012-08-22|
    US9000751B2|2015-04-07|
    JP5723628B2|2015-05-27|
    US20120212212A1|2012-08-23|
    TWI585420B|2017-06-01|
    EP2490030A3|2015-04-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS5373340A|1976-12-11|1978-06-29|Toshiba Corp|Abnormal voltage detection circuit|
    JPS5465068A|1977-11-02|1979-05-25|Toshiba Corp|Voltage detection circuit|
    JPH0137699B2|1978-07-31|1989-08-09|Fujitsu Ltd||
    US4224539A|1978-09-05|1980-09-23|Motorola, Inc.|FET Voltage level detecting circuit|
    JPH0740050B2|1987-05-20|1995-05-01|松下電器産業株式会社|電圧検知回路|
    JP2761687B2|1991-12-19|1998-06-04|三菱電機株式会社|電圧レベル検出回路|
    JP3058381B2|1993-01-29|2000-07-04|株式会社リコー|電圧検出装置および電子装置|
    JP3379050B2|1993-11-15|2003-02-17|富士通株式会社|半導体装置|
    US5612614A|1995-10-05|1997-03-18|Motorola Inc.|Current mirror and self-starting reference current generator|
    JP3963990B2|1997-01-07|2007-08-22|株式会社ルネサステクノロジ|内部電源電圧発生回路|
    JP5270071B2|2006-05-16|2013-08-21|富士通オプティカルコンポーネンツ株式会社|信号増幅装置|
    JP5010514B2|2008-01-24|2012-08-29|株式会社リコー|電圧検出回路|
    KR101004676B1|2008-12-05|2011-01-04|주식회사 하이닉스반도체|반도체 소자의 내부전압 발생기|
    JP2010166110A|2009-01-13|2010-07-29|Seiko Instruments Inc|電圧検出回路|
    JP5391458B2|2009-07-09|2014-01-15|株式会社ワイヤーデバイス|高炉における装入物プロフィールの測定方法及び測定装置|KR102084547B1|2013-01-18|2020-03-05|삼성전자주식회사|비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법|
    JP6319668B2|2015-09-10|2018-05-09|日本電信電話株式会社|電圧検出回路|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011033619A|JP5723628B2|2011-02-18|2011-02-18|電圧検出回路|
    [返回顶部]