• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係一種由銅/鎳/銅構成之複合銅箔，係具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且無氧化物層介於上述鎳層(B)與銅層(C)之間。本發明之課題在於獲得一種於製造由銅/鎳/銅構成之複合銅箔時，可提高鎳與銅之接合強度之、適於藉由蝕刻形成電路之複合銅箔及其製造方法。
    公开号:TW201307054A
    申请号:TW101104860
    申请日:2012-02-15
    公开日:2013-02-16
    发明作者:Keisuke Yamanishi；Kengo Kaminaga；Ryo Fukuchi
    申请人:Jx Nippon Mining & Metals Corp；
    IPC主号:C23C28-00
    专利说明:
    複合銅箔及其製造方法
    本發明係關於一種適於藉由蝕刻形成電路之複合銅箔及其製造方法。
    印刷電路用銅箔廣泛使用於電子．電氣設備，但該印刷電路用銅箔係通常經由接著劑、或者不使用接著劑而於高溫高壓下接著於合成樹脂板或膜等基材，以製造覆銅積層板，此後為了形成所要的電路，係藉由抗蝕劑塗佈及曝光步驟對電路進行印刷，進而經過去除銅箔之多餘部分的蝕刻處理，又，進而焊接各種元件而形成電子裝置用印刷電路。
    近年來，印刷配線板之配線密度變高，且電子零件之連接端子之間隔變小。從而必然要求使覆銅積層板之銅箔的厚度變薄。又，積層板之多層構造化亦隨時代之潮流，而對銅箔要求如厚銅箔/阻障層/薄銅箔之複合銅箔。當然，成為製作具有此種構造之覆銅積層板時之起始材料的銅箔必須具備重要之功能。
    具有厚銅箔/鎳層/薄銅箔之3層構造之銅箔，已知有如下情形：作為基底(載持體)之材料，使用厚質之壓延銅箔或電解銅箔，於該壓延銅箔或電解銅箔上形成薄鎳被膜，進而於該鎳被膜上形成薄銅層(參照專利文獻1、專利文獻2、專利文獻3、專利文4、專利文獻5)。
    具有載持體之銅箔由於為薄銅層經蝕刻而形成電路之基本材料，故為壓延銅箔或電解銅箔之基底之銅層最後會藉由蝕刻而被去除，鎳層亦會被去除。而且，於薄銅層側形成電路。
    該情形時之壓延銅箔或電解銅箔之基底銅層係發揮有助於電路構成用薄銅箔之處理的作用，且鎳層係發揮中間層之作用，故於電路形成時會被去除。
    因此，於具有該等目的之厚銅箔/鎳層/薄銅箔之3層構造的複合銅箔，鎳層與薄銅箔間之密合性只要是於處理中不會剝離即可的程度就好，並不十分重要。
    另一方面，亦具有著重於銅層與鎳層之密合性之文獻。於專利文獻6，為此提出有將與鎳層接觸之銅層之表面粗糙度作為特定條件而使耐剝離性提高。
    於鎳層上略微形成有氧化膜，故於在該鎳層上鍍敷有銅之情形時，就鎳層與形成於其上之銅層的密合性而言，即便使表面變粗糙，因該氧化膜而亦不會大幅提高剝離容易度。
    進而，提出有於鎳層上，較薄地形成例如銅層作為密合性提高層，並將該銅層與厚質之銅箔壓接(參照專利文獻4)。
    除此之外，提出有中間挾持有鎳之銅壓延而成的被覆材料(clad material)(參照專利文獻7、專利文獻8)。然而，於組合不同種步驟之鍍敷步驟與壓延步驟時，會使製造成本變大，又，此種機械性之方法，會有難以獲得均勻厚度且儘可能薄之銅之積層構造的問題。又，為了藉由壓延而與壓延輥相接之銅箔表面變平滑，於需要與樹脂之密合時，需要實施粗化處理。
    總而言之，認為目前並未解決如下等課題：如今，印刷配線板之配線密度變高，被要求將電子零件之連接端子之間隔縮小，進而以低成本製作該等。
    專利文獻1：日本特開昭58-108785號公報
    專利文獻2：日本專利第3680321號公報
    專利文獻3：日本專利第3543348號公報
    專利文獻4：日本特開2005-72425號公報
    專利文獻5：日本專利第4191977號公報
    專利文獻6：日本特開平8-181432號公報
    專利文獻7：國際公開WO00-05934號公報
    專利文獻8：日本專利第4195162號公報
    本發明之課題在於獲得一種於製造由銅/鎳/銅構成之複合銅箔時，可提高鎳與銅之接合強度、且適於藉由蝕刻形成電路之複合銅箔及其製造方法。
    本發明人等獲得如下知識見解：藉由對鍍銅與鍍鎳之步驟進行設計來可改善先前複合銅箔之缺點即鎳與銅之接合強度不足，藉此可解決先前之問題。
    本發明係基於該知識見解而提供一種：
    (1)由銅/鎳/銅構成之複合銅箔，係具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且無氧化物層介於上述鎳層(B)與上述銅層(C)之間。
    又，本發明提供一種：
    (2)由銅/鎳/銅構成之複合銅箔，係具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且其剝離強度為0.5 kg/cm以上。
    又，本發明提供一種：
    (3)如上述(1)之由銅/鎳/銅構成之複合銅箔，其具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面，且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且其剝離強度為0.5 kg/cm以上。
    又，本發明提供一種：
    (4)由銅/鎳/銅構成之複合銅箔之製造方法，於厚度為10~150 μm之壓延銅箔或電解銅箔(A)之兩面或單面，藉由電鍍形成厚度0.5~3 μm之鎳層(B)，於鍍敷該鎳層(B)之後，立即藉由電鍍連續地形成厚度為1~12 μm之銅層(C)。
    又，本發明提供一種：
    (5)如上述(4)之複合銅箔之製造方法，其中，於上述銅層(C)上形成Cr含量為10~50 μg/dm2之防銹層。
    本發明具有如下等明顯之效果：可獲得一種於製造由銅/鎳/銅構成之複合銅箔時，可提高鎳與銅之接合強度，且適於藉由蝕刻形成電路之複合銅箔及其製造方法。
    於製造本發明之由銅/鎳/銅構成之複合銅箔時，可使用如圖1所示之曲折式電鍍裝置。成為起始材料之銅箔，使用厚度為10~150 μm之壓延銅箔或電解銅箔(A)。對該箔(A)之兩面或單面實施電鍍鎳。
    於圖1中，自圖1之左側起進入鍍敷層，向右移動形成特定厚度之鍍鎳層，即厚度0.5~3 μm之鎳層(B)。其原因在於，於該情形時，若未達鎳層之下限值即0.5 μm，則易於產生針孔(pinhole)，又，若超過上限值即3 μm，則最終剝離或溶解鎳層時之負擔會變大，而使生產效率變差。
    如圖1所示，於鍍敷該鎳層(B)之後，立即藉由電鍍連續地形成厚度為1~12 μm之銅層(C)。銅層(C)之下限值設為1 μm。該銅層(C)為形成電路之材料者，下限值係為了維持電路之特性而必需之厚度。又，銅層(C)之上限值設為12 μm。其原因在於，於該層成為超過12 μm之厚度時，由於鍍敷方法(曲折式鍍敷法)之限制而膜厚度之調整變難，而於形成有不均勻之膜時，用以形成電路之蝕刻性會惡化。
    重要的是，該銅層連續地形成於鍍鎳。先前，有下列之隱憂：若於鍍鎳後連續地進行鍍銅，則附著於被鍍敷物上之鍍鎳液會混入鍍銅液等隱憂，就該等隱憂而言，避免該等之情形被考慮為業者間之常識。然而實際上可知污染不多。
    而且，藉由進一步採用如上述連續鍍敷方法，可知會有鎳層之氧化會消失的非常明顯效果。
    若鎳層之氧化得到抑制，則產生使鎳與銅之密合性變良好之較大效果。再者，銅層本身為耐氧化性豐富之材料，於形成有鍍銅層之階段，變得幾乎不會發現氧化膜之形成。
    於上述銅層(C)上，可進一步形成Cr含量為10~50 μg/dm2之防銹層。其通常被稱為鉻層或者鉻酸鹽層。於圖1，亦圖示有形成該防銹層之步驟，但該步驟並非必需。然而，就抑制鍍銅層之稍微之氧化、或預防腐蝕性物質之附著之意圖而言有效。
    因此，該防銹步驟為較佳之形態。若Cr含量未達10 μg/dm2，則防銹層之控制會變困難，因此設為該以上。又，若Cr含量超過50 μg/dm2，則效果飽和，且由於步驟增加產生之負擔變大，因此較理想的是將上限值設為如上所述。
    銅層(C)係藉由蝕刻形成電路之銅部分，且係薄層，因此其厚度之控制較為重要。又，如上所述，完全未發現鎳層(B)上之銅層(C)之剝離。其係本案發明之較大特徵。
    通常，於該複合銅箔中，於蝕刻使用鹼系蝕刻液。其目的在於停止電路之鎳層蝕刻。然而，只要為可蝕刻至鎳層上停止之蝕刻液，則即便並非鹼系亦可，並不阻礙其他蝕刻液之使用。可視需要替換蝕刻液。
    對於該蝕刻方法，雖並非為直接與本發明案相關者，但為成為參考之周邊技術而理解者。藉此，可將銅之電路間調整為與銅層之厚度對應之寬度。
    下述表示代表性且較佳之鍍敷條件之例。 (鍍銅：曲折式)
    銅：10~50 g/l
    硫酸：50~100 g/l
    溫度：40~60℃
    電流密度：1~5 A/dm2 (鍍鎳)
    硫酸鎳：250~300 g/L
    氯化鎳：35~45 g/L
    乙酸鎳：10~20 g/L
    檸檬酸三鈉：15~30 g/L
    光澤劑：糖精、丁炔二醇等
    十二基硫酸鈉：30~100 ppm
    pH：4~6
    浴溫：50~70℃ (鉻酸鹽處理之條件) (A)浸漬鉻酸鹽處理
    K2Cr2O7(Na2Cr2O7或者CrO3)：0.1~5 g/升
    ph：2~13
    溫度：常溫~60℃
    時間：5~30秒 (B)電解鉻酸鹽處理
    K2Cr2O7(Na2Cr2O7或者CrO3)：2~10 g/升
    NaOH或者KOH：10~50 g/升
    pH：7~13
    浴溫：20~80℃
    電流密度Dk：0.05~5 A/dm2
    時間：5~30秒
    陽極：Pt-Ti板、鉛板等 (鹼蝕刻之條件)
    NH4OH：6莫耳/升
    NH4Cl：5莫耳/升
    CuCl2：2莫耳/升
    液溫：50℃ (鎳等附著量分析方法)
    為了對鎳處理面進行分析，將樣品裁切成例如5 cm見方，並利用濃度為30%之硝酸而使該樣品溶解，將燒杯中之溶解液稀釋成5000倍，由原子吸光分析進行鎳之定量分析。 (鉻之附著量分析方法)
    為了對處理面進行分析，將反面以FR-4樹脂加壓製作並進行遮蔽。利用濃度為10%之鹽酸，將該樣品煮沸3分鐘而使處理層溶解，由原子吸光分析，對該溶液進行鉻之定量分析。
    使用上述複合銅箔製作覆銅積層板，並形成使用有該覆銅積層板之電路時，在銅層(C)及上述壓延銅箔或電解銅箔(A)上形成電路形成用抗蝕圖案，進而使用鹼蝕刻液，將附有上述抗蝕圖案部分以外之上述壓延銅箔或電解銅箔(A)及銅層(C)之多餘部分去除。
    接著，進行光阻去除，若需要則進一步藉由軟蝕刻等而去除殘餘部之鎳層(B)。自該抗蝕圖案之形成起至不要的銅箔去除係通常進行之方法，因此無需多作說明，故省略。
    於使用銅箔之情形時，亦可相同地應用於電解銅箔之粗化面(M面)或光澤面(S面)，但蝕刻之面係通常使用光澤面側。於使用壓延銅箔之情形時，亦可使用高純度壓延銅箔或已提高強度之壓延合金銅箔。本案發明包含所有該等銅箔。
    又，於實施本案發明時，只要不與本案發明發生矛盾，則可利用所有上述敍述之公知技術。 實施例
    接著，對本發明之實施例及比較例進行說明。再者，本實施例係用以使理解變得容易，並不限制於上述例。即，本發明於本說明書中記載之技術思想之範圍內，包含所有除上述所示之實施例外之態樣或者變形。 (實施例1)
    作為基底箔，使用70 μm厚之電解銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該電解銅箔施以0.7 μm之鍍鎳(B)。其次，於該鍍鎳層(B)上，連續地形成10 μm之電鍍銅層(C)。藉此，製造由銅/鎳/銅構成之複合銅箔。
    對於以此方式製造之複合銅箔之密合性，於薄銅箔側以150℃以上對基材進行積層，對剝離強度進行測定。於可產生剝離且在剝離強度未達0.5 kg/cm而剝離時設為「×」。於不會剝離、或者剝離強度為0.5 kg/cm以上之情形時設為「○」。
    為了確認鎳層之阻障效果，在極薄銅箔之表面上貼附樹脂作為覆銅積層板後，藉由抗蝕劑塗佈及曝光步驟，於壓延銅箔或電解銅箔表面上印刷10條電路，利用銅專用之蝕刻液去除銅箔之多餘部分，從而確認阻障效果。
    將蝕刻至鎳層停止之情形設為「○」，於蝕刻至銅層(C)情形時設為「×」。進而，於蝕刻至鎳層停止之情形時，利用鎳專用之蝕刻液去除鎳層，藉此確認鎳層之去除性。將可澈底去除之情形設為「○」，將未能澈底去除之情形設為「×」。
    以上之結果，密合性、鎳層之阻障性、及去除性均良好。將該結果同樣示於表1
    (實施例2)
    作為基底箔，使用12 μm厚之壓延銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該壓延銅箔施以0.6 μm之鍍鎳(B)。其次，於該鍍鎳層(B)上，連續地形成5 μm之電鍍銅層(C)。
    藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，密合性、鎳層之阻障性、及去除性均良好。將該結果同樣示於表1。 (實施例3)
    作為基底箔，使用18 μm厚之電解銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該電解銅箔施以1 μm之鍍鎳(B)。其次，於該鍍鎳層(B)上，連續地形成10 μm之電鍍銅層(C)。
    藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，密合性、鎳層之阻障性、及去除性均良好。將該結果同樣示於表1。 (實施例4)
    作為基底箔，使用35 μm厚之壓延銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該壓延銅箔施以3 μm之鍍鎳(B)。其次，於該鍍鎳層(B)上，連續地形成20 μm之電鍍銅層(C)。進而，使用上述浸漬條件，進行鉻酸鹽處理。
    藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，密合性、鎳層之阻障性、及去除性均良好。將該結果同樣示於表1。 (實施例5)
    作為基底箔，使用18 μm厚之壓延銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該壓延銅箔施以1 μm之鍍鎳(B)。其次，於該鍍鎳層(B)上，連續地形成10 μm之電鍍銅層(C)。進而，使用上述浸漬條件，進行鉻酸鹽處理。
    藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，密合性、鎳層之阻障性、及去除性均良好。將該結果同樣示於表1。 (比較例1)
    作為基底箔，使用18 μm厚之電解銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該電解銅箔施以1 μm之鍍鎳(B)。接著，暫時中斷鍍敷，再使用如圖1所示之鋸齒式鍍敷裝置，於該層(B)上形成10 μm之電鍍銅層。藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，鎳層之阻障性、及去除性均良好，但強度未達0.5 kg/cm而於鎳層與薄銅箔之間發生剝離。將該結果同樣示於表1。
    於暫時中斷鍍敷，再進行鍍銅之情形時，在鍍鎳與鍍銅之間發生電鍍中斷，而使氧化膜形成於鎳層上之可能性高，認為該情形對密合性造成影響。 (比較例2)
    作為基底箔，使用35 μm厚之電解銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該電解銅箔施以10 μm之鍍鎳(B)。接著，暫時中斷鍍敷，再使用如圖1所示之鋸齒式鍍敷裝置，於該層(B)上形成7 μm之電鍍銅層。藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，密合性、鎳層之阻障性良好，但由於鎳層較厚，故於鎳去除之蝕刻中，未能澈底去除。將該結果同樣示於表1。 (比較例3)
    作為基底箔，使用70 μm厚之壓延銅箔(A)。使用圖1所示之鍍敷裝置，並使用上述鍍敷條件，對該壓延銅箔施以0.3 μm之鍍鎳(B)。接著，暫時中斷鍍敷，再使用如圖1所示之鋸齒式鍍敷裝置，於該層(B)上形成10 μm之電鍍銅層。藉此，製造由銅/鎳/銅構成之複合銅箔。其他試驗條件係與實施例1相同。
    以上之結果，密合性良好，但由於鎳層較薄，於銅箔之去除時，鎳亦被去除，從而蝕刻至銅層(C)。將該結果同樣示於表1。
    本發明具有如下等明顯之效果：可獲得一種於製造由銅/鎳/銅構成之複合銅箔時，可提高鎳與銅之接合強度，且適於藉由蝕刻形成電路之複合銅箔及其製造方法。
    圖1係表示於製造由銅/鎳/銅構成之複合銅箔時使用之曲折式電鍍裝置的例子。
    权利要求:
    Claims (5)
    [1] 一種銅/鎳/銅構成之複合銅箔，係具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且無氧化物層介於該鎳層(B)與銅層(C)之間。
    [2] 一種由銅/鎳/銅構成之複合銅箔，係具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且其剝離強度為0.5 kg/cm以上。
    [3] 如申請專利範圍第1項之由銅/鎳/銅構成之複合銅箔，其具備：厚度為10~150 μm之壓延銅箔或電解銅箔(A)、形成於該箔(A)之兩面或單面且厚度為0.5~3 μm之鎳層(B)、形成於該鎳層(B)上且厚度為1~12 μm之銅層(C)；且其剝離強度為0.5 kg/cm以上。
    [4] 一種由銅/鎳/銅構成之複合銅箔之製造方法，於厚度為10~150 μm之壓延銅箔或電解銅箔(A)之兩面或單面，藉由電鍍形成厚度0.5~3 μm之鎳層(B)，於鍍敷該鎳層(B)之後，立即藉由電鍍連續地形成厚度為1~12 μm之銅層(C)。
    [5] 如申請專利範圍第4項之複合銅箔之製造方法，其中，於該銅層(C)上形成Cr含量為10~50 μg/dm2之防銹層。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP3977790B2|2007-09-19|キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
    JP5481577B1|2014-04-23|キャリア付き銅箔
    TWI539875B|2016-06-21|An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
    JP2007186797A|2007-07-26|キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
    JP2007314855A|2007-12-06|キャリア付き極薄銅箔、銅張積層板及びプリント配線基板
    TWI500824B|2015-09-21|An electronic circuit and a method for forming the same, and a copper-clad laminate for forming an electronic circuit
    JP4978456B2|2012-07-18|印刷回路用銅箔
    JP5358586B2|2013-12-04|電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
    TWI486487B|2015-06-01|The formation of electronic circuits
    TWI485061B|2015-05-21|Composite copper foil and its manufacturing method
    JPWO2010074061A1|2012-06-21|電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
    JP5738964B2|2015-06-24|電子回路及びその形成方法並びに電子回路形成用銅張積層板
    TWI530234B|2016-04-11|Printed wiring board with copper foil and the use of its laminated body, printed wiring board and electronic components
    TWI519411B|2016-02-01|Composite copper foil and its manufacturing method
    JP2011174132A|2011-09-08|プリント配線板用銅箔
    WO2017141983A1|2017-08-24|プリント配線板の製造方法
    JP5467009B2|2014-04-09|レジスト形成配線基板及び電子回路の製造方法
    JP5702942B2|2015-04-15|エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
    JP5506497B2|2014-05-28|電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
    JP2012167354A|2012-09-06|プリント配線板用銅箔、積層体及びプリント配線板
    JP2012235062A|2012-11-29|積層体及びこれを用いたプリント配線板
    JP2011207092A|2011-10-20|エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
    JP2011253854A|2011-12-15|プリント配線板用回路基板の形成方法
    同族专利:
    公开号 | 公开日
    TWI519411B|2016-02-01|
    JP5727592B2|2015-06-03|
    JPWO2012132574A1|2014-07-24|
    WO2012132574A1|2012-10-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP3559598B2|1994-12-26|2004-09-02|日立化成工業株式会社|印刷配線板用金属箔とその製造法並びにこの金属箔を用いた配線板の製造法|
    JP4748519B2|2002-10-31|2011-08-17|古河電気工業株式会社|キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板|
    JP2005260250A|2005-03-23|2005-09-22|Mitsui Mining & Smelting Co Ltd|表面処理銅箔及びそれを用いた銅張積層板|
    JP5024930B2|2006-10-31|2012-09-12|三井金属鉱業株式会社|表面処理銅箔、極薄プライマ樹脂層付表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔の製造方法|
    KR101298999B1|2009-09-01|2013-08-23|일진머티리얼즈 주식회사|미세회로 형성을 위한 임베디드용 동박|JP5481586B1|2013-02-28|2014-04-23|Ｊｘ日鉱日石金属株式会社|キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法|
    JP5810197B2|2013-09-11|2015-11-11|古河電気工業株式会社|電解銅箔、フレキシブル配線板及び電池|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011067480||2011-03-25||
    [返回顶部]