• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種包含一本體及延伸穿過該本體之一整個厚度之複數個通孔之支撐基板係接合至一種半導體發光裝置，該半導體發光裝置包含夾置在一n型區域與一p型區域之間之一發光層。該支撐基板並非比該半導體發光裝置寬。
    公开号:TW201306322A
    申请号:TW101119205
    申请日:2012-05-29
    公开日:2013-02-01
    发明作者:Jerome Chandra Bhat；Salman Akram；Daniel Alexander Steigerwald
    申请人:Koninkl Philips Electronics Nv；
    IPC主号:H01L33-00
    专利说明:
    接合至支撐基板之發光裝置
    本發明係關於一種接合至一支撐基板之半導體發光裝置。
    包含發光二極體(LED)、諧振腔發光二極體(RCLED)、垂直腔雷射二極體(VCSEL)及邊射型雷射之半導體發光裝置係當前可用之最有效光源。在製造能夠跨可見光譜操作之高亮度發光裝置中，當前受關注之材料系統包含III-V族半導體，尤其是亦稱為III族氮化物材料之鎵、鋁、銦及氮之二元、三元及四元合金。通常，III族氮化物發光裝置係藉由憑藉金屬有機化學氣相沈積(MOCVD)、分子束磊晶(MBE)或其他磊晶技術在藍寶石、碳化矽、III族氮化物或其他適宜基板上磊晶生長具有不同組合物及摻雜劑濃度之一半導體層堆疊而製得。堆疊通常包含：摻雜有(例如)Si之形成於基板上之一或多個n型層；一作用區域中之形成於該(等)n型層上之一或多個發光層；及摻雜有(例如)鎂之形成於作用區域上之一或多個p型層。電接觸件係形成於n型及p型區域上。
    圖10圖解說明附接至一子基板114之一發光二極體晶粒110(於US 6,876,008中更詳細地描述)。子基板之頂表面及底表面上之可焊表面之間之電連接係形成於子基板內。子基板之頂部上之可焊區域(焊料球122-1及122-2佈置於其上)係藉由子基板內之一導電路徑電連接至子基板之底部上之可焊區域(其附接至焊料接合點138)。焊料接合點138將子基板之底部上之可焊區域電連接至一板134。舉例而言，子基板114可係具有若干不同區域之矽/玻璃複合子基板。矽區域114-2係由金屬化物118-1及118-2包圍，該等金屬化物118-1及118-2在子基板之頂表面與底表面之間形成導電路徑。諸如ESD保護電路之電路可形成在由金屬化物118-1及118-2包圍之矽區域114-2中或形成在其他矽區域114-3中。此等其他矽區域114-3亦可電接觸晶粒110或板134。玻璃區域114-1電隔離不同矽區域。可藉由一絕緣區域135(例如，其可係一介電質層或空氣)電隔離焊料接合點138。
    在圖10中圖解說明之裝置中，包含金屬化物118-1及118-2之子基板114係在晶粒110附接至子基板114之前獨立於晶粒110形成。舉例而言，US 6,876,008說明一矽晶圓(其係由許多子基板之位點組成)經生長以包含任何所要電路，諸如上文提及之ESD保護電路。藉由習知遮蔽及蝕刻步驟在晶圓中形成若干孔。於晶圓上及該等孔中形成諸如一金屬之一導電層。接著，可圖案化導電層。接著，在晶圓上及該等孔中形成一玻璃層。移除玻璃層及晶圓之部分以暴露導電層。接著，可圖案化在晶圓之底側上之導電層且可添加及圖案化額外導電層。一旦圖案化晶圓之底側，便可藉由互連件122將個別LED晶粒110實體及電連接至子基板上之導電區域。換言之，該等LED 110係在切割成個別二極體之後附接至子基板114。
    本發明之一目的係提供一種接合至一支撐基板之半導體發光裝置。
    本發明之實施例包含一支撐基板，該支撐基板包含一本體及延伸穿過本體之一整個厚度之複數個通孔。包含夾置在一n型區域與一p型區域之間之一發光層之一半導體發光裝置係接合至支撐基板。支撐基板並非比半導體發光裝置寬。
    半導體發光裝置可在一晶圓級程序中接合至支撐基板，使得同時切割裝置晶圓及支撐基板且因此支撐基板並非比半導體發光裝置寬。一晶圓級程序可藉由允許在晶圓級執行習知在晶粒級執行之一些處理步驟而減少成本。
    在本發明之實施例中，一半導體發光裝置係在一晶圓級程序中接合至一基座。儘管在下文之實例中半導體發光裝置係發射藍光或UV光之III族氮化物LED，但亦可使用除LED之外之半導體發光裝置(諸如雷射二極體)及由其他材料系統(諸如其他III-V族材料、III族磷化物、III族砷化物、II-VI族材料、ZnO或Si基材料)製成之半導體發光裝置。
    圖1圖解說明半導體發光裝置之一晶圓之一部分。圖1中圖解說明兩個裝置。為了形成圖1中圖解說明之結構，在一生長基板上生長一半導體結構，該生長基板可係任何適宜基板10，舉例而言，諸如藍寶石、SiC、Si、GaN或複合基板。半導體結構包含夾置在n型區域12與p型區域16之間之一發光或作用區域14。可首先生長一n型區域12且n型區域12可包含具有不同組合物及摻雜劑濃度之多個層，舉例而言，該多個層包含：製備層，諸如緩衝層或成核層及/或經設計以促進生長基板之移除之諸層(其等可係n型或非有意摻雜)；及n型或甚至p型裝置層，其等係針對發光區域有效發射光所需之特定光學性質或電性質而設計。在n型區域12上生長一發光或作用區域14。適宜發光區域之實例包含一單個厚或薄發光層或一多重量子井發光區域，該多重量子井發光區域包含藉由障壁層分離之多個薄或厚發光層。接著，可在發光區域14上生長一p型區域16。如同n型區域12，p型區域16可包含具有不同組合物、厚度及摻雜劑濃度之多個層，該多個層包含非有意摻雜之層或n型層。裝置中之全部半導體材料之總厚度在一些實施例中係小於10微米且在一些實施例中小於6微米。在一些實施例中，首先生長p型區域，接著生長作用區域，而後生長n型區域。在一些實施例中，在生長之後可視需要於200℃與800℃之間退火半導體材料。
    接著，形成在p型區域16上之金屬接觸件。在圖1之裝置中，p接觸件包含兩個金屬層18及20。舉例而言，金屬18可藉由蒸鍍或濺鍍沈積，接著可藉由標準微影操作(例如，包含蝕刻或剝離)圖案化。金屬18可係與p型III族氮化物材料(舉例而言，諸如銀)進行歐姆接觸之一反射金屬。金屬18亦可係一過渡金屬及銀之一多層堆疊。舉例而言，過渡金屬可係鎳。金屬18之厚度在一些實施例中係介於100埃與2000埃之間，在一些實施例中係介於500埃與1700埃之間且在一些實施例中係介於1000埃與1600埃之間。在沈積金屬18之後可視需要第二次退火結構。
    可藉由(例如)蒸鍍或濺鍍於p接觸件金屬18上沈積一選用第二p接觸件金屬20，接著可藉由標準微影操作(舉例而言，諸如蝕刻或剝離)圖案化該第二p接觸件金屬20。金屬20可係與銀最低限度地反應之任何導電材料，舉例而言，諸如鈦與鎢之一合金。此合金可係部分氮化、全部氮化或完全未氮化。替代性地，金屬20可係鉻、鉑或矽或可係經最佳化用以黏著至周圍層及用以阻止金屬18之擴散之上述金屬之任一者之一多層堆疊。金屬20之厚度在一些實施例中可介於1000埃與10000埃之間，在一些實施例中可介於2000埃與8000埃之間且在一些實施例中可介於2000埃與7000埃之間。
    接著，可藉由標準微影操作圖案化結構且藉由(例如)反應性離子蝕刻(RIE)(其中化學反應性電漿係用於移除半導體材料)或感應耦合電漿(ICP)蝕刻、一RIE程序(其中藉由一RF供電磁場產生電漿)蝕刻該結構。在一些實施例中，圖案係由用以圖案化p接觸件金屬20之微影遮罩決定。在此等實施例中，可在蝕刻p接觸件金屬20之後在一單個操作中執行蝕刻。在一些區域中，移除p型區域16之整個厚度及發光區域14之整個厚度，從而顯露n型區域12之一表面13。接著，在裝置之間之區域11中蝕除n型區域12，從而顯露生長基板10使得III族氮化物自點200(最終裝置之邊緣)後移(set back)一距離202(即，裝置之間經暴露之基板10之距離係距離202之兩倍)。舉例而言，III族氮化物在一些實施例中可自裝置之邊緣後移1微米與50微米之間，在一些實施例中可後移小於20微米，在一些實施例中可後移小於10微米且在一些實施例中可後移小於6微米。
    可藉由(例如)電漿增強型化學氣相沈積(PECVD)、化學氣相沈積(CVD)或蒸鍍將在圖1中之結構上沈積一介電質22。介電質22對連接至n型及p型區域之金屬接觸件提供電隔離。藉由標準微影操作圖案化介電質22且藉由ICP蝕刻或RIE蝕刻該介電質22以暴露區域13中之n型區域12及暴露區域24中之p接觸件金屬20。亦可藉由剝離圖案化介電質22。介電質22可係包含氮化矽、氧化矽及氧氮化矽之任何適宜介電質。在一些實施例中，介電質22係經最佳化以反射入射至其上之光之一多層介電質堆疊。介電質22之厚度在一些實施例中可小於2微米，在一些實施例中可介於200埃與5000埃之間且在一些實施例中可介於500埃與3200埃之間。
    圖1中展示兩個裝置以圖解說明本文中描述之裝置係形成於裝置之一晶圓上。為了簡明起見，圖2、圖3、圖4、圖5、圖6、圖7及圖8中僅展示一裝置，但應瞭解該等圖中展示之結構係跨一晶圓而重複。
    在圖2中，沈積及圖案化一金屬層27，該金屬層27在其接觸n型區域12及一額外p接觸件層32之區域中形成n接觸件26。金屬27可係包含鋁之任何適宜金屬或包含鋁、鈦鎢合金、銅及金之金屬之一多層堆疊。在其中金屬27係一多層堆疊之實施例中，第一金屬(即，鄰近於n型區域12之金屬)可經選擇以形成至GaN之一歐姆接觸且反射藍光及白光。舉例而言，此一第一層可係鋁。最後金屬可係適用於用以將裝置附接至一基座之任何接合程序之一金屬。舉例而言，在一些實施例中，接合程序係熱壓接合且最後金屬係金。可藉由任何適宜程序(例如，包含濺鍍、蒸鍍、電鍍或此等程序之一組合)沈積金屬27。
    雖然在圖2中圖解說明之裝置中，n接觸件26延伸在n型區域12之上且觸碰生長基板10，但在一些實施例中，n接觸件26可自n型區域12之邊緣後移使得n接觸件26不覆蓋n型區域12之邊緣。在此等實施例中，聚合物層28(描述於下文)可較寬，使得其觸碰n型區域12未由n接觸件26覆蓋之一部分。在一些實施例中，如圖9(其展示一裝置之一部分)中圖解說明，一反射介電質材料70係圍繞n型區域12之邊緣而沈積。舉例而言，反射介電質材料70可係與介電質22同時形成或於單獨沈積及圖案化步驟中形成之一反射介電質堆疊。在任何情況下，n型區域12及n接觸件26之兩者係自裝置之邊緣200後移。
    接著，沈積及圖案化一或多個聚合物層。聚合物層28係沈積於鄰近裝置之間。聚合物層30將p接觸件32與n接觸件26中分離。聚合物層28及30可係相同材料且可在相同操作中沈積及圖案化，然而聚合物層28及30無需如此。舉例而言，在圖4中圖解說明之裝置中，聚合物層28及30以及接合層42皆可係在一單個步驟中沈積之相同材料。在此情況下，無需圖案化經沈積之材料且可不需要平坦化。在一些實施例中，聚合物層28及30係耐高溫的。適宜材料之實例包含苯並環丁烯為主之聚合物、聚醯亞胺為主之聚合物及環氧樹脂。在一些實施例中，聚合物層28經摻雜有一散射組分(諸如二氧化鈦)或一光吸收材料(諸如碳黑)。在一些實施例中，聚合物層28可係聚矽氧。舉例而言，可藉由化學機械拋光、機械拋光或快速切削平坦化經沈積之聚合物層28及30。
    圖3中圖解說明之裝置之一晶圓係相對於圖2中圖解說明之定向而翻轉且接合至支撐基板之一晶圓。圖3、圖4及圖5中圖解說明半導體發光裝置33與支撐基板34之間之適宜接合之三個實例。圖3、圖4及圖5中圖解說明之支撐基板34包含一本體35。在一些實施例中，本體可係Si、GaAs、Ge或任何其他適宜材料。在一些實施例中，可將電子器件整合至支撐基板34中。舉例而言，整合式元件可包含用於靜電放電保護或驅動電子器件之電路元件。適宜整合式元件之實例包含二極體、電阻器及電容器。可藉由習知半導體處理技術形成整合式元件。
    在圖3中圖解說明之結構中，一選用介電質36係生長在支撐基板34上。介電質36可係本體35之一熱生長原生氧化物(例如，氧化矽)、藉由PECVD或CVD沈積之一介電質(例如，氧化矽、氮化矽或氧氮化矽)或任何其他適宜介電質。舉例而言，可藉由於800℃至1200℃下在含有O2及/或H2O之一氣態氣氛中加熱矽而生長一熱氧化物。可於150℃至400℃之一溫度下在矽烷及N2O或O2，或四乙基正矽酸盐及N2O或O2之一氣氛中生長PECVD氧化物。可在300℃至900℃之一溫度下在矽烷及N2O或O2，或四乙基正矽酸盐及N2O或O2之一氣氛中生長CVD氧化物。
    一金屬38係沈積於介電質36(若存在)上或本體35上。舉例而言，金屬38可係藉由濺鍍、電鍍、蒸鍍、此等技術之一組合或任何其他適宜技術沈積之銅、金或任何其他適宜金屬。金屬38亦可包括一多層金屬堆疊。在其中金屬38係一多層金屬堆疊之實施例中，堆疊之最後經沈積層可係適用於任何接合技術(其用以將裝置33附接至支撐基板34)中之一金屬。在一些實施例中，接合技術係熱壓接合且最後經沈積層可係金。舉例而言，可透過一加成法或一減成法圖案化金屬38。
    沈積及圖案化一介電質40。介電質40提供電連接至n型及p型半導體層之金屬層之間之電隔離，因此介電質40必須與聚合物層30對準。介電質40可係聚合物或適合用作為一接合材料或黏膠之其他有機材料。舉例而言，介電質40可係苯並環丁烯為主之聚合物、聚醯亞胺為主之聚合物、聚矽氧為主之聚合物、環氧樹脂、材料之一組合、任何其他適當有機材料或無機介電質。可視需要(例如)藉由拋光、藉由化學機械拋光或藉由任何其他適宜程序平坦化支撐基板34之頂表面(即，金屬38及介電質40之頂表面)。
    在圖4中圖解說明之結構中，一單個介電質接合層42係形成於圖2中圖解說明之結構之頂表面(即，金屬層26及32及聚合物層28及30之頂表面)之上。替代性地，介電質42可形成於支撐基板34之本體35上。介電質42可係聚合物或適於用作為一接合材料或黏膠之其他有機材料。介電質42可係苯並環丁烯為主之聚合物、聚醯亞胺為主之聚合物、環氧樹脂、聚矽氧為主之聚合物或任何其他適當有機材料。介電質42可係與聚合物層28及30相同之材料，然而其可無需如此。可藉由(例如)旋轉塗佈形成介電質42且可在沈積之後(例如)藉由化學機械拋光、機械拋光或快速切削平坦化介電質42。在其中介電質42係與聚合物層28及30相同之材料之實施例中，可(例如)藉由化學機械拋光在共沈積後之一單個步驟中平坦化裝置。在一些實施例中，無需平坦化介電質42。介電質42可係在金屬層26及32之上100埃與1微米之間厚且係跨整個晶圓平坦。
    在圖5中圖解說明之裝置中，接合層44及46係分別形成於本體35及裝置33兩者上。形成於裝置33上之接合層46可係諸如(例如)在低溫下(例如)藉由PECVD沈積之氧化矽、氮化矽或氧氮化矽之一介電質。舉例而言，可於150℃至400℃之一溫度下在矽烷及N2O或O2，或四乙基正矽酸盐及N2O或O2之一氣氛中生長PECVD氧化物。在一些實施例中，介電質46之厚度可介於100埃與1微米之間。形成於支撐基板34上之接合層44可係諸如(例如)氧化矽、氮化矽或氧氮化矽之一介電質。氧化矽可係矽支撐基板上之熱生長氧化物，可在高溫下(例如)藉由CVD沈積或在低溫下(例如)藉由PECVD沈積。在一些實施例中，介電質44之厚度可介於100埃與1微米之間。舉例而言，可藉由於800℃至1200℃下在含有O2及/或H2O之一氣態氣氛中加熱矽而生長熱氧化物。可於150℃至400℃之一溫度下在矽烷及N2O或O2，或四乙基正矽酸盐及N2O或O2之一氣氛中沈積PECVD氧化物。可於300℃至900℃之一溫度下在矽烷及N2O或O2，或四乙基正矽酸盐及N2O或O2之一氣氛中沈積CVD氧化物。
    裝置33之一晶圓係藉由(例如)圖3、圖4及圖5中圖解說明之接合結構之一者接合至支撐基板34之一晶圓。接合在一些實施例中可在介於50℃與500℃之間之一溫度下執行且在一些實施例中可在介於100℃與250℃之間之一溫度下執行。在一些實施例中，可在小於5兆帕之一施加壓縮壓力下執行接合。在一些實施例中，在接合至支撐基板34之晶圓之後，可藉由(例如)蝕刻或雷射剝離自裝置33移除生長基板10。在其中移除生長基板10之實施例中，由於無生長基板之裝置通常係如此薄以致其無法機械自支撐，故支撐基板34提供機械支撐給裝置33。舉例而言，圖2中圖解說明之無基板之裝置之總厚度在一些實施例中不大於7微米且在一些實施例中不大於25微米。可藉由諸如光電化學蝕刻之任何適宜程序圖案化或粗糙化藉由移除生長基板10而暴露之半導體材料(例如)以增強光提取。在一些實施例中，生長基板10保留為最終器件之部分。在一些實施例中，(例如)藉由鋸切或蝕刻塑形生長基板。在接合至裝置33之前或之後，可使支撐基板34之本體35在一些實施例中變薄至50微米與250微米之間之一厚度且在一些實施例中變薄至80微米與120微米之間之一厚度。舉例而言，可藉由(例如)化學機械拋光或研磨及拋光執行變薄。
    在接合之後，在支撐基板中形成通孔且經接合之結構經歷進一步處理，如圖6、圖7及圖8中所圖解說明。圖6圖解說明形成於圖3中圖解說明之裝置中之通孔。圖7及圖8圖解說明形成於圖4中圖解說明之裝置上之通孔及金屬層以及介電質層。可對圖3、圖4及圖5中圖解說明之任何裝置執行圖6、圖7及圖8中圖解說明之處理。
    如圖6中圖解說明，通孔48經蝕刻穿過支撐基板34之本體35。圖解說明兩個通孔，一通孔顯露電連接至n型區域12之一金屬且一通孔顯露電連接至p型區域16之一金屬。在圖6中圖解說明之裝置(其包含圖3中圖解說明之接合)中，通孔48經蝕刻穿過本體35及選用介電質36以顯露金屬層38。在圖4及圖5中圖解說明之裝置中，通孔經蝕刻穿過接合層42、44及46以顯露p金屬32及n金屬26。舉例而言，可藉由深反應性離子蝕刻、反應性離子蝕刻、濕式化學蝕刻或任何其他適宜蝕刻技術蝕刻通孔48。在其中支撐基板34係Si之實施例中，適宜蝕刻劑氣體包含(例如)SF6且蝕刻可與在通常稱為波希法之一程序中使用(例如)八氟環丁烷於Si側壁上沈積一化學惰性鈍化層時間多工。在其中支撐基板34係GaAs之實施例中，適宜蝕刻劑氣體包含(例如)Cl2、HBr或Cl2及HBr之一混合物。在其中支撐基板34係Ge之實施例中，適宜蝕刻劑氣體包含(例如)Cl2、SCl4或Cl2及SCl4之一混合物。在其中支撐基板34係GaAs或Ge之實施例中，蝕刻亦可與在側壁上沈積一化學惰性鈍化層時間多工。通孔48之側壁可相對於本體35正交或如圖6中所展示般成角度。
    如圖7中圖解說明，接著於本體35之表面上及通孔48中沈積一介電質50。舉例而言，介電質50可係在低溫下(例如)藉由PECVD沈積之氧化矽、氮化矽或氧氮化矽。可於150℃至400℃之一溫度下在矽烷及N2O或O2，或四乙基正矽酸盐及N2O或O2之一氣氛中生長PECVD氧化物。在一些實施例中，介電質50之厚度可介於100埃與2微米之間。隨後圖案化介電質50以暴露在通孔48之頂部處之金屬層32及26。
    沈積一金屬層，接著圖案化該金屬層以形成至p及n接觸件之電連接52及54。舉例而言，電連接52及54可係藉由(例如)電鍍、濺鍍或濺鍍及電鍍之一組合沈積之Cu。電連接52及54之厚度在一些實施例中可介於1微米與20微米之間且在一些實施例中可介於6微米與10微米之間。在圖7中展示之橫截面中，電連接52及54並未完全填充通孔48。在一些實施例中，可藉由電連接52及54完全填充通孔48未由介電質50占用之部分。形成電連接52及54之金屬層可係藉由濺鍍或藉由濺鍍及電鍍之一組合沈積包括(例如)Ti、TiW、Cu、Ni及Au之一多層金屬堆疊。
    如圖8中圖解說明，一介電質55經沈積及圖案化以電隔離及/或保護電連接52及54。舉例而言，介電質55可係一或多個苯並環丁烯為主之聚合物或一或多個聚醯亞胺為基聚合物。在其中通孔48尚未由形成電連接52及54之金屬層完全填充之實施例中，介電質55可經組態以大部分或完全填充通孔48或可使通孔48保持未經填充。
    接著視需要沈積一額外金屬層以形成焊料連接56及58。額外金屬可係適宜作為電連接52及54與互連件60及62(其等在一些實施例中係焊料凸塊)之間之一連接之任何金屬。焊料連接56及58之適宜結構之實例包含：濺鍍NiV或電鍍Ni之一第一層，接著為濺鍍或電鍍Au之一第二薄層；濺鍍TiW之一第一層，接著為濺鍍NiV或電鍍Ni之一第二層，而後係濺鍍或電鍍Au之一第三薄層；或濺鍍或電鍍TiW之一第一層，接著為電鍍Cu之一第二層，而後係濺鍍或電鍍Au之一第三層。在一些實施例中，焊料連接56及58可具有介於1微米與15微米之間之一總厚度。
    在一些實施例中，一波長轉換層64係佈置於發光層14上由發光層發射之光之路徑中。波長轉換層64可與裝置隔開，附接至n型區域12(若已移除生長基板10)或附接至生長基板10(若存在)。波長轉換層包含經組態以吸收由發光層發射之光且發射一不同波長之光之一或多個波長轉換材料。可藉由波長轉換材料轉換由發光層發射且入射在波長轉換層上之光之全部或僅一部分。由發光層發射之未轉換光可係光之最終光譜之部分，然而其無需如此。常見組合之實例包含：發射藍光之LED與發射黃光之波長轉換材料組合；發射藍光之LED與發射綠光及紅光之波長轉換材料組合；發射UV光之LED與發射藍光及黃光之波長轉換材料組合及發射UV光之LED與發射藍光、綠光及紅光之波長轉換材料組合。可添加發射其他色彩之光之波長轉換材料以定製自裝置發射之光之光譜。
    舉例而言，波長轉換層64可係(例如)藉由層壓沈積於晶圓上之聚矽氧基質中之一磷光體粒子層。波長轉換層厚度在一些實施例中可介於10微米與100微米之間，在一些實施例中可介於15微米與50微米之間且在一些實施例中可介於18微米與30微米之間。舉例而言，波長轉換層64可係(例如)藉由噴射塗佈、電泳、包覆模製(overmolding)、模板印刷、網版/噴墨印刷、沈降、蒸鍍、濺鍍或任何其他適宜技術沈積於裝置之上之有機或無機囊封劑中之一粉末磷光體或量子點。舉例而言，波長轉換層64可係一預製自支撐層，諸如藉由燒結而形成之一固態陶瓷磷光體或玻璃為主磷光體。此等自支撐層可在無黏著劑之情況下直接接合至裝置或經由諸如聚矽氧黏膠之一黏著劑接合。在一些實施例中，波長轉換層64可係一多層結構，其包括直接沈積或接合至n型區域12之一第一高折射率間隔物材料及沈積在間隔物材料之頂部上之一磷光體層。適宜磷光體之實例包含經摻雜之釔鋁石榴石為主之磷光體、氮化物為主之磷光體及任何其他適宜磷光體。
    在一些實施例中，波長轉換層64係裝置中唯一之波長轉換材料。在一些實施例中，波長轉換層64係與其他波長轉換元件(諸如其他磷光體、量子點、半導體波長轉換元件或染料)組合以產生白光或其他色彩之單色光。
    在一些實施例中，選用互連件60及62(其等適於將圖8中展示之結構附接至諸如一印刷電路板之另一結構)係形成於連接56及58上。互連件60及62通常係焊料凸塊但亦可使用任何適宜互連件。舉例而言，焊料凸塊60及62可係錫、銀及銅之一合金(SAC焊料)或金及錫之一合金。可藉由包含(例如)電鍍之任何適宜技術來施加焊料。在電鍍之後，隨後可使結構回流以平滑化結構及焊料凸塊60及62之微結構。
    接著，可將接合至支撐基板34之裝置33之一晶圓切割成個別發光裝置晶片。由於裝置33及支撐基板34係一起切割，故支撐基板並非比裝置寬，如圖3、圖4、圖5、圖6、圖7及圖8中圖解說明。舉例而言，可藉由習知鋸切、藉由使用193奈米、248奈米或355奈米之光之雷射剝蝕或藉由水刀切割執行單一化。亦可經由雕繪及機械斷裂之一組合執行單一化，舉例而言，可藉由習知鋸切、藉由使用193奈米、248奈米或355奈米之光之雷射剝蝕或藉由水刀切割執行雕繪。
    由於上述裝置係在晶圓級接合至支撐基板，因此本發明之實施例提供優於習知方案(其中裝置係逐晶粒地接合至一支撐基板)之效率及成本降低。舉例而言，歸因於透過在習知LED中通常於封裝級執行之許多處理操作(包含生長基板移除、在生長基板移除之後粗糙化半導體表面及形成一波長轉換層)之LED之晶圓級處理之可能性，效率可能提升。
    在一習知半導體垂直整合方案中，經整合之裝置通常係標稱上相同材料或具有類似熱膨脹係數(CTE)之材料。因而，可在高溫下執行結構之晶圓接合。在III族氮化物裝置生長於藍寶石上且晶圓接合至一矽支撐基板晶圓之情況下，藍寶石及矽之CET係足夠不同使得在高溫下之晶圓接合可導致相當大的應力鎖定在接合結構內，從而導致在隨後處理期間接合結構之彎曲及斷裂。在一些上述實施例中，裝置係在低溫下接合至支撐基板，此可導致結構中之最小內鎖應力，此可改良良率。舉例而言，接合在一些實施例中係在小於300℃下執行且在一些實施例中係在230℃與275℃之間或更低下執行。在使用聚矽氧為主之接合層之一些實施例中，可在小於150℃下執行接合。
    在一些實施例中，由於支撐基板晶圓在接合時不包含特徵部，因此可在無詳細對準之情況下將裝置之晶圓接合至支撐基板晶圓。裝置及支撐基板晶圓僅需大致對準(例如藉由目視對準)，但無需兩個晶圓上之經圖案化特徵部之精細對準。在接合之後，通孔蝕刻遮罩必須對準於LED金屬化，此可透過IR對準(其透過經接合之晶圓觀看)或背面對準(其將支撐基板晶圓側上之一遮罩與如透過諸如藍寶石之一透明生長基板所見之LED圖案之一視圖對準)而執行。
    已詳細描述本發明，熟習此項技術者將了解在本發明揭示內容之情況下，可在不脫離本文中描述之發明概念之精神之情況下對發明作出修改。因此，並非意欲將本發明之範疇限制於圖解說明及描述之特定實施例。
    10‧‧‧基板
    11‧‧‧區域
    12‧‧‧n型區域
    13‧‧‧n型區域之表面/區域
    14‧‧‧發光區域/作用區域
    16‧‧‧p型區域
    18‧‧‧金屬層/p接觸件金屬
    20‧‧‧金屬層/第二p接觸件金屬
    22‧‧‧介電質
    24‧‧‧區域
    26‧‧‧n接觸件/n金屬
    27‧‧‧金屬層/金屬
    28‧‧‧聚合物層
    30‧‧‧聚合物層
    32‧‧‧p接觸件層/p接觸件/p金屬
    33‧‧‧半導體發光裝置
    34‧‧‧支撐基板
    35‧‧‧本體
    36‧‧‧介電質
    38‧‧‧金屬層/金屬
    40‧‧‧介電質
    42‧‧‧介電質接合層/介電質/接合層
    44‧‧‧接合層/介電質
    46‧‧‧接合層/介電質
    48‧‧‧通孔
    50‧‧‧介電質
    52‧‧‧電連接
    54‧‧‧電連接
    55‧‧‧介電質
    56‧‧‧焊料連接
    58‧‧‧焊料連接
    60‧‧‧互連件
    62‧‧‧互連件
    64‧‧‧波長轉換層
    70‧‧‧反射介電質材料
    110‧‧‧發光二極體晶粒
    114‧‧‧子基板
    114-1‧‧‧玻璃區域
    114-2‧‧‧矽區域
    114-3‧‧‧矽區域
    118-1‧‧‧金屬化
    118-2‧‧‧金屬化
    122-1‧‧‧焊料球
    122-2‧‧‧焊料球
    134‧‧‧板
    135‧‧‧絕緣區域
    138‧‧‧焊料接合點
    200‧‧‧裝置之邊緣
    202‧‧‧距離
    圖1圖解說明半導體發光裝置之一晶圓之一部分。圖1中圖解說明兩個發光裝置。
    圖2圖解說明在添加一或多個金屬層及一或多個聚合物層之後之圖1之裝置之一者。
    圖3圖解說明藉由一金屬接合接合至一支撐基板之一裝置。
    圖4圖解說明藉由一單個聚合物層接合至一支撐基板之一裝置。
    圖5圖解說明藉由形成於一裝置及一支撐基板上之介電質層接合至支撐基板之裝置。
    圖6圖解說明在支撐基板之本體中形成通孔之後之圖3之結構。
    圖7圖解說明在形成通孔及經圖案化之金屬層及介電質層之後之圖4之結構。
    圖8圖解說明在形成額外經圖案化金屬層及介電質層以及附接焊料凸塊及一波長轉換層之後之圖7之結構。
    圖9圖解說明形成於一n型區域之邊緣上之一反射器。
    圖10圖解說明包含安裝在一子基板上之一LED之一先前技術裝置。
    10‧‧‧基板
    11‧‧‧區域
    12‧‧‧n型區域
    13‧‧‧n型區域之表面/區域
    14‧‧‧發光區域/作用區域
    16‧‧‧p型區域
    18‧‧‧金屬層/p接觸件金屬
    20‧‧‧金屬層/第二p接觸件金屬
    22‧‧‧介電質
    24‧‧‧區域
    200‧‧‧裝置之邊緣
    202‧‧‧距離
    权利要求:
    Claims (15)
    [1] 一種結構，其包括：一支撐基板，其包括一本體及延伸穿過該本體之一整個厚度之複數個通孔；及一半導體發光裝置，其包括夾置在一n型區域與一p型區域之間之一發光層，其中該半導體發光裝置係接合至該支撐基板；其中該支撐基板並非比該半導體發光裝置寬。
    [2] 如請求項1之結構，其中該n型區域係自該半導體發光裝置之一邊緣後移。
    [3] 如請求項2之結構，其進一步包括佈置在該n型區域之一邊緣與該半導體發光裝置之一邊緣之間之一層聚合物層。
    [4] 如請求項1之結構，其進一步包括佈置在該n型區域上之一金屬接觸件。
    [5] 如請求項4之結構，其中該金屬接觸件延伸在該n型區域之一邊緣上之一側壁之上。
    [6] 如請求項4之結構，其中該金屬接觸件係自該n型區域之一邊緣後移；且一反射介電質結構係佈置在該n型區域之一外部及側壁上。
    [7] 如請求項1之結構，其中該半導體發光裝置係經由一接合層接合至該支撐基板，該接合層包括藉由至少一介電質區域分離之複數個金屬區域。
    [8] 如請求項7之結構，其中延伸穿過該本體之一整個厚度之該複數個通孔暴露該複數個金屬區域。
    [9] 如請求項1之結構，其中該半導體發光裝置係經由包括聚合物之一接合層接合至該支撐基板。
    [10] 如請求項9之結構，其中延伸穿過該本體之一整個厚度之該複數個通孔延伸穿過該聚合物接合層至該半導體發光裝置上之金屬層。
    [11] 如請求項1之結構，其中該半導體發光裝置係經由形成於該半導體發光裝置上之一第一接合層及形成於該支撐基板上之一第二接合層接合至該支撐基板。
    [12] 如請求項11之結構，其中該第一接合層及該第二接合層係介電質層。
    [13] 如請求項11之結構，其中該第一接合層及該第二接合層之至少一者包括氧化矽。
    [14] 如請求項11之結構，其中延伸穿過該本體之一整個厚度之該複數個通孔延伸穿過該第一接合層及該第二接合層之兩者以暴露該半導體發光裝置上之金屬層。
    [15] 如請求項1之結構，其進一步包括佈置在該半導體發光裝置之上之一波長轉換層。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP6712579B2|2020-06-24|発光デバイスを支持基板に取り付ける方法
    JP2019114804A|2019-07-11|支持基板に接合された発光デバイス
    US20160247969A1|2016-08-25|Method of bonding a semiconductor device to a support substrate
    JP6419077B2|2018-11-07|波長変換発光デバイス
    TW201304206A|2013-01-16|將發光裝置附著至支撐基板的方法
    TW201316504A|2013-04-16|用於連接一發光元件之電性絕緣接合
    同族专利:
    公开号 | 公开日
    US20140077246A1|2014-03-20|
    TWI617055B|2018-03-01|
    WO2012164437A2|2012-12-06|
    RU2604956C2|2016-12-20|
    CN103563099A|2014-02-05|
    JP2017108156A|2017-06-15|
    EP2715807A2|2014-04-09|
    JP2019114804A|2019-07-11|
    EP2715807B1|2018-05-16|
    KR20140034262A|2014-03-19|
    JP2014515560A|2014-06-30|
    CN111509103A|2020-08-07|
    EP2715807B8|2018-10-24|
    RU2013158689A|2015-07-20|
    WO2012164437A3|2013-01-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5391397A|1994-04-05|1995-02-21|Motorola, Inc.|Method of adhesion to a polyimide surface by formation of covalent bonds|
    RU2177189C2|1997-05-27|2001-12-20|Осрам Опто Семикондукторс Гмбх & Ко. Охг|Способ изготовления светоизлучающего элемента|
    US6455878B1|2001-05-15|2002-09-24|Lumileds Lighting U.S., Llc|Semiconductor LED flip-chip having low refractive index underfill|
    JP4447806B2|2001-09-26|2010-04-07|スタンレー電気株式会社|発光装置|
    JP4214704B2|2002-03-20|2009-01-28|日亜化学工業株式会社|半導体素子|
    JP3962282B2|2002-05-23|2007-08-22|松下電器産業株式会社|半導体装置の製造方法|
    JP4123830B2|2002-05-28|2008-07-23|松下電工株式会社|Ｌｅｄチップ|
    US6876008B2|2003-07-31|2005-04-05|Lumileds Lighting U.S., Llc|Mount for semiconductor light emitting device|
    TWI246783B|2003-09-24|2006-01-01|Matsushita Electric Works Ltd|Light-emitting device and its manufacturing method|
    US9368428B2|2004-06-30|2016-06-14|Cree, Inc.|Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management|
    JP4535834B2|2004-10-18|2010-09-01|パナソニック電工株式会社|発光素子とその製造方法|
    TWI244228B|2005-02-03|2005-11-21|United Epitaxy Co Ltd|Light emitting device and manufacture method thereof|
    US7736945B2|2005-06-09|2010-06-15|Philips Lumileds Lighting Company, Llc|LED assembly having maximum metal support for laser lift-off of growth substrate|
    US7335924B2|2005-07-12|2008-02-26|Visual Photonics Epitaxy Co., Ltd.|High-brightness light emitting diode having reflective layer|
    US20090200568A1|2006-05-02|2009-08-13|Hideyoshi Horie|Semiconductor light-emitting device|
    CN100505164C|2006-06-28|2009-06-24|财团法人工业技术研究院|氮化物半导体衬底的制造方法及复合材料衬底|
    JP2006279080A|2006-07-10|2006-10-12|Sanyo Electric Co Ltd|発光素子ウエハの固定方法|
    TWI495141B|2008-08-01|2015-08-01|Epistar Corp|晶圓發光結構之形成方法及光源產生裝置|
    TWI371120B|2008-08-21|2012-08-21|Univ Nat Central||
    US9117944B2|2008-09-24|2015-08-25|Koninklijke Philips N.V.|Semiconductor light emitting devices grown on composite substrates|
    JP2010103186A|2008-10-21|2010-05-06|Sony Corp|半導体発光装置の製造方法|
    JP4724222B2|2008-12-12|2011-07-13|株式会社東芝|発光装置の製造方法|
    JP5518502B2|2009-01-27|2014-06-11|シチズン電子株式会社|発光ダイオードの製造方法|
    KR101007130B1|2009-02-18|2011-01-10|엘지이노텍 주식회사|발광소자 및 그 제조방법|
    JP4871973B2|2009-04-28|2012-02-08|株式会社沖データ|半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子|
    JP4686625B2|2009-08-03|2011-05-25|株式会社東芝|半導体発光装置の製造方法|
    JP2011071272A|2009-09-25|2011-04-07|Toshiba Corp|半導体発光装置及びその製造方法|
    JP5534763B2|2009-09-25|2014-07-02|株式会社東芝|半導体発光装置の製造方法及び半導体発光装置|
    TWI532139B|2010-03-11|2016-05-01|精材科技股份有限公司|晶片封裝體及其形成方法|
    KR101762173B1|2011-01-13|2017-08-04|삼성전자 주식회사|웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법|US20140209961A1|2013-01-30|2014-07-31|Luxo-Led Co., Limited|Alternating current light emitting diode flip-chip|
    EP3118903A1|2013-07-18|2017-01-18|Koninklijke Philips N.V.|Dicing a wafer of light emitting semiconductor devices|
    JP6256026B2|2014-01-17|2018-01-10|日亜化学工業株式会社|発光装置及び発光装置の製造方法|
    DE102014116141A1|2014-11-05|2016-05-12|Osram Opto Semiconductors Gmbh|Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement|
    FR3033939B1|2015-03-20|2018-04-27|Commissariat A L'energie Atomique Et Aux Energies Alternatives|Dispositif optoelectronique a diode electroluminescente|
    DE102015113310A1|2015-08-12|2017-02-16|Osram Opto Semiconductors Gmbh|Halbleiterchip|
    DE102016113193A1|2016-07-18|2018-01-18|Osram Opto Semiconductors Gmbh|Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren|
    US10186478B2|2016-12-30|2019-01-22|Texas Instruments Incorporated|Packaged semiconductor device with a particle roughened surface|
    JP6900571B2|2017-08-03|2021-07-07|ルミレッズ リミテッド ライアビリティ カンパニー|発光装置を製造する方法|
    TWI642335B|2017-12-11|2018-11-21|欣興電子股份有限公司|電路板及其製造方法|
    EP3528296B1|2018-02-16|2020-06-03|Nichia Corporation|Light emitting element and light emitting device|
    RU195271U1|2019-11-25|2020-01-21|федеральное государственное бюджетное образовательное учреждение высшего образования "Новгородский государственный университет имени Ярослава Мудрого"|Арсенид-галлиевый магнитоэлектрический диод|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161491920P| true| 2011-06-01|2011-06-01||
    US61/491,920||2011-06-01||
    [返回顶部]