• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體封裝件，係包括：封裝基板；以錯位方式相堆疊於該封裝基板上之複數半導體晶片，使該封裝基板與該相堆疊之半導體晶片之間形成一容置空間；以及覆晶結合於該封裝基板上且位於該容置空間中之控制晶片。藉由將該控制晶片置放於該容置空間中，以降低整體封裝件之厚度，而達到薄化之目的。
    公开号:TW201306224A
    申请号:TW100125398
    申请日:2011-07-19
    公开日:2013-02-01
    发明作者:林偉勝；蔡育杰；劉玉菁；王愉博
    申请人:矽品精密工業股份有限公司；
    IPC主号:H01L2224-00
    专利说明:
    半導體封裝件
    本發明係有關一種半導體封裝件，尤指一種具控制晶片之半導體封裝件。
    常見的多晶片封裝結構係採用並排式(side-by-side)，以將複數晶片並排設置於一基板之置晶面上，且該些晶片與基板上導電線路之間的電性連接方式一般係為打線方式(wire bonding)。然而，因該基板之面積會隨著晶片數目之增加而增加，故該並排式多晶片封裝結構之缺點為封裝成本太高及封裝結構尺寸太大。
    為解決上述問題，近年來係使用垂直式之堆疊方法以增加晶片之數量，且其堆疊的方式係依晶片之設計與打線製程而各有不同。例如：記憶卡之電子裝置中所設之快閃記憶體晶片(flash memory chip)或動態隨機存取記憶體晶片(Dynamic Random Access Memory,DRAM)等，該晶片之銲墊集中於一邊，故其堆疊方式係為階梯狀結構，以便於打線且可減少置放記憶體晶片之面積。
    第1A及1B圖係為美國專利第6,538,331號所揭示之記憶卡之多晶片堆疊之半導體封裝件，其於一封裝基板10上堆疊複數半導體晶片11a,11b，且於不妨礙打線作業之原則下，將上方半導體晶片11b偏移一預定距離而設於下方半導體晶片11a上以呈階梯狀結構，再於該上方半導體晶片11b上設置一具有複數銲墊120之控制晶片(controller)12，並藉由銲線13使該些半導體晶片11a,11b及該控制晶片12之銲墊120電性連接該封裝基板10。
    惟，相較於並排式(side-by-side)多晶片封裝結構，前述之半導體封裝件雖可縮小封裝基板10之使用面積，但卻會使整體封裝體積之厚度增加，因而難以符合薄化之需求。
    再者，該控制晶片12以打線方式電性連接該封裝基板10，使該些銲墊120僅能設於該控制晶片12邊緣，因而減少電性接點之數量，導致該控制晶片12之效能無法提升，以致於無法符合現今終端產品所需之高效能需求。
    因此，如何克服習知半導體封裝件之種種問題，實為一重要課題。
    為克服習知技術之體積過厚及控制晶片效能不佳等問題，本發明遂提出一種半導體封裝件，係包括：封裝基板；依序以錯位方式相堆疊於該封裝基板上之複數半導體晶片，使該封裝基板與該相堆疊之半導體晶片之間形成一容置空間；以及置放於該容置空間中之封裝基板上之控制晶片，係以覆晶方式電性連接該封裝基板。
    前述之本發明半導體封裝件，係藉由將控制晶片置放於該容置空間中之封裝基板上，以取代如習知技術中將控制晶片置放於最上方之半導體晶片上，故本發明有效降低整體封裝件之厚度，以符合薄化之需求。
    再者，本發明之控制晶片藉由覆晶方式電性連接該封裝基板，以取代如習知技術之打線方式，故本發明之控制晶片之該些銲墊可佈設於該控制晶片之表面，而不侷限於邊緣，以增加電性接點之數量，使該控制晶片之效能得以提升，以符合現今終端產品所需之高效能需求。
    另外，依前述之本發明半導體封裝件之態樣，本發明復提供其具體技術，詳如後述。
    以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
    須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下方”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
    第2圖係繪示本發明之半導體封裝件之剖面示意圖。所述之半導體封裝件係用於具記憶卡之電子裝置中，該半導體封裝件包括：一封裝基板20、複數半導體晶片210a,210b、一控制晶片22、以及封裝膠體24。
    所述之封裝基板20的種類繁多，可依需求作設計，並無特別限制，且其並非本案之技術特徵，故不再贅述。
    所述之複數半導體晶片210a,210b係依序以錯位方式相堆疊成一階梯狀結構21而設於該封裝基板20上，使該封裝基板20與該階梯狀結構21之間形成一容置空間S。該至少二半導體晶片210a,210b之間係藉由銲線23以打線方式相互電性連接，於本實施例中，係該全部半導體晶片210a,210b之間係藉由銲線23以打線方式相互電性連接，且最底層之半導體晶片210a亦藉由銲線23電性連接該封裝基板20。
    再者，前述之堆疊半導體晶片210a,210b，各該半導體晶片210a,210b之間係具有黏著材，此為熟習該技術領域之人士所習用，故不另加繪示。又，該些半導體晶片210a,210b具有至少一記憶體晶片。
    於另一實施態樣，如第3圖所示，除了該最底層之半導體晶片210a外，各該半導體晶片210b’亦可個別以打線方式電性連接該封裝基板20。再者，最底層之半導體晶片210a’亦可以覆晶方式電性連接至封裝基板20。
    所述之控制晶片(controller Die)22係置放於該容置空間S中之封裝基板20上，且藉由銲球220以覆晶方式電性連接該封裝基板20。因越具高效能與高容量之電子裝置，其封裝件內的控制晶片尺寸通常較大，故本發明之控制晶片22置放於該容置空間S中，不僅可置放寬度或厚度較大之控制晶片22，且整體封裝件之厚度因只需考量階梯狀結構21之高度而無需考量控制晶片22之厚度，俾有效降低整體封裝件之厚度。
    再者，若所置放之控制晶片的尺寸越大或效能越高，則該控制晶片之電性接點的數量需求越多，故本發明之控制晶片22以覆晶方式電性連接該封裝基板20，可使該些銲球220(或該控制晶片22之銲墊)以矩陣式排列佈設於該控制晶片22之表面，而不侷限於打線式晶片，其電性接點分布於邊緣或分布成環形態樣，故以覆晶方式電性連接係能滿足所需之電性接點數量，使該控制晶片22之效能得以提升。
    另外，有關控制晶片22之寬度、長度及厚度均可依需求作設計，只要能使該控制晶片22收納於該容置空間S中即可，並無特別限制。
    所述之封裝膠體24係形成於該封裝基板20上，以包覆該些半導體晶片210a,210b、銲線23、銲球220與控制晶片22。
    故本發明係提供一種半導體封裝件，係包括：封裝基板20；複數半導體晶片210a,210b，係依序以錯位方式相堆疊於該封裝基板20上，使該封裝基板20與該相堆疊之半導體晶片210a,210b之間形成一容置空間S；以及控制晶片22，係設於該封裝基板20上，且位於該容置空間S中，並以覆晶方式電性連接該封裝基板20。
    綜上所述，本發明之半導體封裝件，主要藉由將控制晶片以覆晶方式收納於該封裝基板與該階梯狀結構之間所形成的容置空間中，以達到薄化封裝件之目的，且該半導體封裝件兼具高效能之優點。
    上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
    10,20．．．封裝基板
    11a,11b,210a,210b,210a’,210b’．．．半導體晶片
    12,22．．．控制晶片
    120．．．銲墊
    13,23．．．銲線
    21．．．階梯狀結構
    220．．．銲球
    24．．．封裝膠體
    S．．．容置空間
    第1A圖係為習知半導體封裝件之剖面示意圖；
    第1B圖係為習知半導體封裝件之局部上視示意圖；
    第2圖係為本發明半導體封裝件之剖面示意圖；以及
    第3圖係為本發明半導體封裝件之另一實施例之剖面示意圖。
    20．．．封裝基板
    21．．．階梯狀結構
    210a,210b．．．半導體晶片
    22．．．控制晶片
    220．．．銲球
    23．．．銲線
    24．．．封裝膠體
    S．．．容置空間
    权利要求:
    Claims (8)
    [1] 一種半導體封裝件，係包括：封裝基板；複數半導體晶片，係依序以錯位方式相堆疊於該封裝基板上，使該封裝基板與該相堆疊之半導體晶片之間形成一容置空間；以及控制晶片，係設於該封裝基板上，且位於該容置空間中，並以覆晶方式電性連接該封裝基板。
    [2] 如申請專利範圍第1項所述之半導體封裝件，其中，該些半導體晶片中至少二半導體晶片之間係以打線方式相互電性連接。
    [3] 如申請專利範圍第1項所述之半導體封裝件，其中，該最底層之半導體晶片係以打線方式電性連接該封裝基板。
    [4] 如申請專利範圍第1項所述之半導體封裝件，其中，該最底層之半導體晶片係以覆晶方式電性連接該封裝基板。
    [5] 如申請專利範圍第1項所述之半導體封裝件，其中，該最底層之半導體晶片上之各該半導體晶片係個別以打線方式電性連接該封裝基板。
    [6] 如申請專利範圍第1項所述之半導體封裝件，其中，該些半導體晶片彼此以階梯狀結構堆疊。
    [7] 如申請專利範圍第1項所述之半導體封裝件，其中，該些半體晶片具有至少一記憶體晶片。
    [8] 如申請專利範圍第1項所述之半導體封裝件，復包括封裝膠體，係形成於該封裝基板上以包覆該些半導體晶片與控制晶片。
    类似技术:
    公开号 | 公开日 | 专利标题
    US7598617B2|2009-10-06|Stack package utilizing through vias and re-distribution lines
    EP2033220B1|2019-10-16|Stack die packages
    TWI415201B|2013-11-11|多晶片堆疊結構及其製法
    US20170243858A1|2017-08-24|Semiconductor package incorporating redistribution layer interposer
    US8247894B2|2012-08-21|Integrated circuit package system with step mold recess
    TWI478250B|2015-03-21|具有可設置的積體電路晶粒之可設置的積體電路封裝件系統
    US20140246781A1|2014-09-04|Semiconductor device, method of forming a packaged chip device and chip package
    TWI467731B|2015-01-01|半導體封裝件及其製法
    US8699232B2|2014-04-15|Integrated circuit packaging system with interposer and method of manufacture thereof
    US9299685B2|2016-03-29|Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
    KR20090113679A|2009-11-02|스택 패키지
    TWI455280B|2014-10-01|半導體封裝件
    TWI395273B|2013-05-01|多晶片堆疊結構及其製法
    CN202394956U|2012-08-22|半导体封装构造
    TW200423363A|2004-11-01|Multi-chips stacked package
    TWI481002B|2015-04-11|具堆疊結構之封裝件及其製法
    CN202394957U|2012-08-22|半导体晶圆及封装构造
    TWI604593B|2017-11-01|半導體封裝件及其製法
    US10784244B2|2020-09-22|Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package
    KR20090096170A|2009-09-10|스택 패키지
    KR20100050983A|2010-05-14|인터포저 및 이를 이용한 반도체 패키지
    US9034692B2|2015-05-19|Integrated circuit packaging system with a flip chip and method of manufacture thereof
    KR20160047841A|2016-05-03|반도체 패키지
    TW201347139A|2013-11-16|半導體封裝件及其製法
    KR20060133800A|2006-12-27|칩 스택 패키지
    同族专利:
    公开号 | 公开日
    TWI455280B|2014-10-01|
    CN102891137A|2013-01-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6091138A|1998-02-27|2000-07-18|Advanced Micro Devices, Inc.|Multi-chip packaging using bump technology|
    CN101303984B|2001-06-07|2012-02-15|瑞萨电子株式会社|半导体装置的制造方法|
    TWI255492B|2005-05-25|2006-05-21|Siliconware Precision Industries Co Ltd|Multi-chip stack structure|
    TWI249772B|2005-06-07|2006-02-21|Siliconware Precision Industries Co Ltd|Semiconductor device for accommodating large chip, fabrication method thereof, and carrier used in the semiconductor device|
    US20080157316A1|2007-01-03|2008-07-03|Advanced Chip Engineering Technology Inc.|Multi-chips package and method of forming the same|
    CN101236962A|2007-01-31|2008-08-06|矽品精密工业股份有限公司|多芯片堆叠结构及其制法|
    CN101355040B|2007-07-23|2010-06-09|矽品精密工业股份有限公司|多芯片堆叠结构及其制法|
    CN101667545B|2008-09-02|2011-07-27|矽品精密工业股份有限公司|多芯片堆叠结构及其制法|
    KR101088554B1|2009-03-06|2011-12-05|카이신 아이엔씨.|고밀도 콘택트를 가지는 리드리스 집적회로 패키지|
    TW201123320A|2009-12-29|2011-07-01|Powertech Technology Inc|Making method and device of outer lead type semiconductor package for reducing thickness of die pad|JP2019057575A|2017-09-20|2019-04-11|東芝メモリ株式会社|半導体装置の製造方法および半導体装置|
    CN109755182A|2017-11-07|2019-05-14|中芯国际集成电路制造有限公司|芯片堆叠封装结构及其形成方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100125398A|TWI455280B|2011-07-19|2011-07-19|半導體封裝件|TW100125398A| TWI455280B|2011-07-19|2011-07-19|半導體封裝件|
    CN2011102192765A| CN102891137A|2011-07-19|2011-07-27|半导体封装件|
    [返回顶部]